CN109144769A - 一种随机内存使用纠错码校验免去冗余储存单元的方法 - Google Patents
一种随机内存使用纠错码校验免去冗余储存单元的方法 Download PDFInfo
- Publication number
- CN109144769A CN109144769A CN201810806235.8A CN201810806235A CN109144769A CN 109144769 A CN109144769 A CN 109144769A CN 201810806235 A CN201810806235 A CN 201810806235A CN 109144769 A CN109144769 A CN 109144769A
- Authority
- CN
- China
- Prior art keywords
- memory
- unit
- check bit
- memory storage
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1016—Error in accessing a memory location, i.e. addressing error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/102—Error in check bits
Abstract
本发明公开了一种随机内存使用纠错码校验免去冗余储存单元的方法,包括主控芯片,主控芯片内设有内存储存控制模块和内存控制物理层,内存储存控制模块内设有写入单元和读取单元,写入单元和读取单元分别连接内存控制物理层,内存控制物理层连接多个内存储存组件,本发明使用以校验位内嵌的方式将校验位与数据同时存进外部随机内存空间以改善传统使用汉明码需要额外储存空间,读取时,同时或依序读出用户数据与校验位数据,于校验模块内进行用户数据校验运算。
Description
技术领域
本发明涉及内存技术领域,具体为一种随机内存使用纠错码校验免去冗余储存单元的方法。
背景技术
内存是计算机中重要的部件之一,它是与CPU进行沟通的桥梁。计算机中所有程序的运行都是在内存中进行的,因此内存的性能对计算机的影响非常大。内存也被称为内存储器,其作用是用于暂时存放CPU中的运算数据,以及与硬盘等外部存储器交换的数据。只要计算机在运行中,CPU就会把需要运算的数据调到内存中进行运算,当运算完成后CPU再将结果传送出来,内存的运行也决定了计算机的稳定运行。 内存是由内存芯片、电路板、金手指等部分组成的。
现行内存控制系统多以汉明码方式做随机数据保护, 其数据位宽与校验位宽的比例大致为2:1/4:1/8:1/16:1/32:1. 此传统校验保护方式需配置冗余储存单元用以储存纠错校验码。
发明内容
本发明的目的在于提供一种随机内存使用纠错码校验免去冗余储存单元的方法,以解决上述背景技术中提出的问题。
为实现上述目的,本发明提供如下技术方案:一种随机内存使用纠错码校验免去冗余储存单元的方法,包括主控芯片,所述主控芯片内设有内存储存控制模块和内存控制物理层,所述内存储存控制模块内设有写入单元和读取单元,所述写入单元和读取单元分别连接内存控制物理层,所述内存控制物理层连接多个内存储存组件;多个内存储存组件包括第一内存储存组件、第二内存储存组件、第三内存储存组件、第N内存储存组件,N为大于3的整数。
优选的,还包括检验位产生单元和校验检查单元,所述检验位产生单元和校验检查单元均设置在内存储存控制模块中,所述检验位产生单元连接写入单元;所述校验检查单元连接读取单元。
优选的,一种随机内存使用纠错码校验免去冗余储存单元的方法,包括以下步骤:
A、首先对数据数据做运算产生校验用的校验位, 以跟随或配置到另一区块的方式将校验位与数据同时存进外部随机内存空间;
B、读取时, 同时读出用户数据与校验位数据, 于校验模块内进行用户数据校验运算。
与现有技术相比,本发明的有益效果是:本发明使用以校验位内嵌的方式将校验位与数据同时存进外部随机内存空间以改善传统使用汉明码需要额外储存空间,读取时,同时或依序读出用户数据与校验位数据, 于校验模块内进行用户数据校验运算。
附图说明
图1为本发明一个主控内部的随机内存控制单元示意图;
图2为本发明中配置额外的校验位储存用内存组件示意图;
图3为本发明不配置额外的校验位储存用内存组件示意图;
图4为本发明随机内存控制单元所控制的校验位产生与写入随机内存的示意图;
图5为本发明随机内存控制单元所控制从随机内存读出资料与校验示意图;
图6为本发明无配置专用校验位储存组件示意图;
图7为本发明无配置专用校验位储存组件另一示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参阅图1-7,本发明提供一种技术方案:一种随机内存使用纠错码校验免去冗余储存单元的方法,包括主控芯片1,所述主控芯片1内设有内存储存控制模块2和内存控制物理层3,所述内存储存控制模块2内设有写入单元4和读取单元5,所述写入单元4和读取单元5分别连接内存控制物理层3,所述内存控制物理层3连接多个内存储存组件;多个内存储存组件包括第一内存储存组件6、第二内存储存组件7、第三内存储存组件8、第N内存储存组件,N为大于3的整数;还包括检验位产生单元9和校验检查单元10,所述检验位产生单元9和校验检查单元10均设置在内存储存控制模块2中,所述检验位产生单元9连接写入单元4;所述校验检查单元10连接读取单元5。
本发明中,一种随机内存使用纠错码校验免去冗余储存单元的方法包括以下步骤:
A、首先对数据数据做运算产生校验用的校验位, 以跟随或配置到另一区块的方式将校验位与数据同时存进外部随机内存空间;
B、读取时, 同时读出用户数据与校验位数据, 于校验模块内进行用户数据校验运算。
综上所述,本发明使用以校验位内嵌的方式将校验位与数据同时存进外部随机内存空间以改善传统使用汉明码需要额外储存空间,读取时, 同时或依序读出用户数据与校验位数据, 于校验模块内进行用户数据校验运算。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同物限定。
Claims (3)
1.一种随机内存使用纠错码校验免去冗余储存单元的方法,包括主控芯片(1),其特征在于:所述主控芯片(1)内设有内存储存控制模块(2)和内存控制物理层(3),所述内存储存控制模块(2)内设有写入单元(4)和读取单元(5),所述写入单元(4)和读取单元(5)分别连接内存控制物理层(3),所述内存控制物理层(3)连接多个内存储存组件;多个内存储存组件包括第一内存储存组件(6)、第二内存储存组件(7)、第三内存储存组件(8)、第N内存储存组件,N为大于3的整数。
2.根据权利要求1所述的一种随机内存使用纠错码校验免去冗余储存单元的方法,其特征在于:还包括检验位产生单元(9)和校验检查单元(10),所述检验位产生单元(9)和校验检查单元(10)均设置在内存储存控制模块(2)中,所述检验位产生单元(9)连接写入单元(4);所述校验检查单元(10)连接读取单元(5)。
3.根据权利要求1所述的一种随机内存使用纠错码校验免去冗余储存单元的方法,其特征在于:包括以下步骤:
A、首先对数据数据做运算产生校验用的校验位, 以跟随或配置到另一区块的方式将校验位与数据同时存进外部随机内存空间;
B、读取时, 同时读出用户数据与校验位数据, 于校验模块内进行用户数据校验运算。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810806235.8A CN109144769A (zh) | 2018-07-20 | 2018-07-20 | 一种随机内存使用纠错码校验免去冗余储存单元的方法 |
PCT/CN2018/105886 WO2020015129A1 (zh) | 2018-07-20 | 2018-09-15 | 一种随机内存使用纠错码校验免去冗余储存单元的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810806235.8A CN109144769A (zh) | 2018-07-20 | 2018-07-20 | 一种随机内存使用纠错码校验免去冗余储存单元的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109144769A true CN109144769A (zh) | 2019-01-04 |
Family
ID=64801531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810806235.8A Pending CN109144769A (zh) | 2018-07-20 | 2018-07-20 | 一种随机内存使用纠错码校验免去冗余储存单元的方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN109144769A (zh) |
WO (1) | WO2020015129A1 (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103577275A (zh) * | 2013-10-24 | 2014-02-12 | 华为技术有限公司 | 一种数据校验的方法、设备和系统 |
US20140146605A1 (en) * | 2012-11-29 | 2014-05-29 | Silicon Motion Inc. | Refresh method for flash memory and related memory controller thereof |
CN105354107A (zh) * | 2015-10-22 | 2016-02-24 | 上海斐讯数据通信技术有限公司 | NOR Flash的数据传输方法及系统 |
CN108053860A (zh) * | 2018-01-12 | 2018-05-18 | 江苏华存电子科技有限公司 | 一种编译码系统使用多种错误纠正码组合的方法 |
CN108062260A (zh) * | 2018-01-12 | 2018-05-22 | 江苏华存电子科技有限公司 | 一种利用假数据的闪存数据保护方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108073364A (zh) * | 2018-01-12 | 2018-05-25 | 江苏华存电子科技有限公司 | 一种数据数组保护和修复闪存内数据方法 |
-
2018
- 2018-07-20 CN CN201810806235.8A patent/CN109144769A/zh active Pending
- 2018-09-15 WO PCT/CN2018/105886 patent/WO2020015129A1/zh active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140146605A1 (en) * | 2012-11-29 | 2014-05-29 | Silicon Motion Inc. | Refresh method for flash memory and related memory controller thereof |
CN103577275A (zh) * | 2013-10-24 | 2014-02-12 | 华为技术有限公司 | 一种数据校验的方法、设备和系统 |
CN105354107A (zh) * | 2015-10-22 | 2016-02-24 | 上海斐讯数据通信技术有限公司 | NOR Flash的数据传输方法及系统 |
CN108053860A (zh) * | 2018-01-12 | 2018-05-18 | 江苏华存电子科技有限公司 | 一种编译码系统使用多种错误纠正码组合的方法 |
CN108062260A (zh) * | 2018-01-12 | 2018-05-22 | 江苏华存电子科技有限公司 | 一种利用假数据的闪存数据保护方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2020015129A1 (zh) | 2020-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7873885B1 (en) | SSD test systems and methods | |
US10459793B2 (en) | Data reliability information in a non-volatile memory device | |
JP5516924B2 (ja) | ストライプに基づく不揮発性多値メモリ操作 | |
US11157200B2 (en) | Communicating over portions of a communication medium | |
CN101441896B (zh) | 用于存储器技术的系统、方法和设备 | |
CN106445843B (zh) | 使物理页面地址相关用于软判决解码 | |
CN103034458B (zh) | 固态硬盘中实现独立磁盘冗余阵列的方法及装置 | |
CN106445724A (zh) | 与受保护数据分开存储奇偶校验数据 | |
WO2018118837A1 (en) | Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic | |
DE102009026189A1 (de) | Intelligenter Speicher-Transfer-Manager für den Befehlsablauf für Data-Striping zu Raw-NAND-Flash-Speicher-Modulen | |
TWI559133B (zh) | 磁碟陣列系統及資料處理方法 | |
CN103914667B (zh) | 一种安全读写eeprom的方法及其系统 | |
TWI506438B (zh) | 資料儲存裝置及其管理方法 | |
CN108984133B (zh) | 一种ssd中raid的实现方法 | |
KR20130069364A (ko) | 비휘발성 반도체 기억 장치 및 그 관리 방법 | |
US9754682B2 (en) | Implementing enhanced performance with read before write to phase change memory | |
US10770164B1 (en) | Soft post package repair function validation | |
CN113066519A (zh) | 存储器子系统自测操作 | |
CN112905107A (zh) | 数据存储装置及其操作方法 | |
KR20220019321A (ko) | 스토리지 장치 및 스토리지 장치의 동작 방법 | |
CN105095352B (zh) | 应用于分布式系统的数据处理方法及装置 | |
CN109144769A (zh) | 一种随机内存使用纠错码校验免去冗余储存单元的方法 | |
CN109656471B (zh) | 数据存储设备及其操作方法 | |
US20230236930A1 (en) | Crc raid recovery from hard failure in memory systems | |
KR101645829B1 (ko) | 장치들 및 유효 마스크들을 저장하고 장치들을 동작시키는 방법들 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190104 |
|
RJ01 | Rejection of invention patent application after publication |