CN108053860A - 一种编译码系统使用多种错误纠正码组合的方法 - Google Patents

一种编译码系统使用多种错误纠正码组合的方法 Download PDF

Info

Publication number
CN108053860A
CN108053860A CN201810030393.9A CN201810030393A CN108053860A CN 108053860 A CN108053860 A CN 108053860A CN 201810030393 A CN201810030393 A CN 201810030393A CN 108053860 A CN108053860 A CN 108053860A
Authority
CN
China
Prior art keywords
parameter
decoder
storage
encoder
error correcting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810030393.9A
Other languages
English (en)
Inventor
陈育鸣
李庭育
魏智汎
洪振洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Hua Cun Electronic Technology Co Ltd
Original Assignee
Jiangsu Hua Cun Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Hua Cun Electronic Technology Co Ltd filed Critical Jiangsu Hua Cun Electronic Technology Co Ltd
Priority to CN201810030393.9A priority Critical patent/CN108053860A/zh
Publication of CN108053860A publication Critical patent/CN108053860A/zh
Priority to PCT/CN2018/099755 priority patent/WO2019136976A1/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Abstract

本发明公开了一种编译码系统使用多种错误纠正码组合的方法，包括计算机、主控芯片和多个储存组件，计算机通过总线连接主控芯片，主控芯片通过总线连接多个储存组件，主控芯片内设有编码器和解码器，且编码器与解码器双向连接，本发明提供一种可配置编码系统及方法用于存储设备或设备的多个纠错码的方法，以便有效和经济地提供无差错的参数。

Description

一种编译码系统使用多种错误纠正码组合的方法
技术领域
本发明涉及储存装置技术领域，具体为一种编译码系统使用多种错误纠正码组合的方法。
背景技术
编码器/解码器或编解码器通常伴随着诸如闪存的非易失性存储器装置，在存储器访问过程中出现错误的问题。该闪存已经发展成许多不同类型的信息长度和奇偶长度在一些应用中，需要一种在同一芯片中支持不同类型的闪存的闪光控制器，从而可以保证数据的正确性，无论是否涉及何种类型的闪光。换句话说，该编解码器必须可配置用于多个纠错码。
然而，多个纠错码导致用于初始化编解码器的多个参数，而一些参数可能相当大。这可以扩大编解码器或闪存控制器的电路面积。此外，在编解码器或控制器中存储参数可以使电路设计不灵活；由于传统编码器/解码器无法有效且经济地提供用于闪存的多个纠错码，需要提出一种新的编码系统和方法，用于缓解存储大量参数的负担的编解码器，而不会造成实质性的成本。
发明内容
本发明的目的在于提供一种编译码系统使用多种错误纠正码组合的方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种编译码系统使用多种错误纠正码组合的方法，包括计算机、主控芯片和多个储存组件，所述计算机通过总线连接主控芯片，所述主控芯片通过总线连接多个储存组件，所述主控芯片内设有编码器和解码器，且所述编码器与解码器双向连接；多个储存组件包括第一储存组件、第二储存组件、第三储存组件、第N储存组件，N为大于3的整数。
优选的，所述储存组件包括编译码核和多个非挥发性内存；所述编译码核内设有读个参数；所述编译码核连接多个非挥发性内存，多个非挥发性内存包括第一非挥发性内存、第二非挥发性内存、第三非挥发性内存和第M非挥发性内存，M为大于3的整数。
优选的，所述编码器、解码器被配置为选择性地执行具有不同参数的不同误差校正；至少一个储存组件被配置为存储无差错参数，其中，将选定的无差错参数从所述储存组件加载到所述编码器、解码器以用于初始化编码器和解码器。
优选的，所述编码器、解码器被配置为选择性地执行具有不同参数的不同误差校正；外部储存组件被配置为存储不同的参数，辅助编码器、解码器被配置为从外部储存组件中选择和加载存储的参数之一，然后根据内建参数对加载参数进行修正 ，从而生成要提供给用于初始化编码器、解码器的无差错参数。
优选的，所述编码器、解码器被配置为选择性地执行具有不同参数的不同误差校正；一种无差错存储装置用于存储待加载到编码器、解码器的无差错固定参数以初始化编码器、解码器；外部储存组件被配置为存储不同的参数 ，所述编码器、解码器从储存组件中选择和加载所存储的参数中的一个，并根据所述固定参数对所述加载参数进行修正，从而产生无差错参数。
与现有技术相比，本发明的有益效果是：本发明提供一种可配置编码系统及方法用于存储设备或设备的多个纠错码的方法，以便有效和经济地提供无差错的参数。
附图说明
图1为本发明使用多个纠错码的可配置编解码器的框图；
图2为根据图1 的用于存储器装置的多个纠错码的可配置编解码器的框图；
图3为多个纠错码的可配置编码系统的框图；
图4为根据第一实施例的用于存储器件的多个纠错码的可配置编码方法的流程图；
图5为根据图3 的第一实施例的用于存储器装置的多个纠错码的可配置编码系统框图；
图6为根据图5 的用于存储器装置的多个纠错码的可配置编码方法的流程图；
图7为多个纠错码的可配置编码系统的框图；
图8为根据第二实施例的用于存储器件的多个纠错码的可配置编码方法的流程图；
图9为多个纠错码的可配置编码系统的框图；
图10为存储或更新参数流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，本发明提供一种技术方案：一种编译码系统使用多种错误纠正码组合的方法，包括计算机1、主控芯片2和多个储存组件，所述计算机1通过总线连接主控芯片2，所述主控芯片2通过总线连接多个储存组件，所述主控芯片1内设有编码器3和解码器4，且所述编码器3与解码器4双向连接；多个储存组件包括第一储存组件5、第二储存组件6、第三储存组件7、第N储存组件，N为大于3的整数；储存组件包括编译码核8和多个非挥发性内存；所述编译码核8内设有读个参数；所述编译码核8连接多个非挥发性内存，多个非挥发性内存包括第一非挥发性内存9、第二非挥发性内存10、第三非挥发性内存11和第M非挥发性内存，M为大于3的整数。
实施例一：
本实施例中，编码器、解码器被配置为选择性地执行具有不同参数的不同误差校正；至少一个储存组件被配置为存储无差错参数，其中，将选定的无差错参数从所述储存组件加载到所述编码器、解码器以用于初始化编码器和解码器；在该实施例中，编解码器可配置用于使用多个 纠错码 中的一个来校正误差。例如，可将编解码器一次切换到第一存储设备的第一组纠错码，并且相同的编解码器可以在另一时间切换到第二存储设备的第二组纠错码, 编解码器可以是主控芯片控制器的一部分，或者可以与控制器分开，例如，控制器或编解码器可以被进一步控制，在所述实施例中，所述存储器装置，可为易失性存储器装置，例如依赖于纠错码的快闪存储器装置，以校正在正常装置操作期间失败的位。
在实施例中，编解码器主要包括编码器和/或解码器，编解码器可以包括编码器和解码器，或可仅包括编码器，或可仅包括解码器。
如图2所示，在该实施例中，存储器装置包括划分为多个块的非易失性存储器单元的阵列，所述多个页面中的每一个都包含多个页面。编解码器可被配置成使用不同的纠错码来分别校正相应页面（或块）的错误。
如图3-4所示，在该实施例中，编码系统包括纠错码编解码器，该纠错码 编解码器包括可配置成对不同的非易失性存储器执行不同的误差校正。编码系统还包括多个无差错参数存储设备，用于分别存储不同纠错码的参数，从而向纠错码编解码器在实施例中提供无差错参数，每个无差错参数存储设备，可以是静态随机存取存储器或只读存储器在每个无差错存储装置中，用于初始化在本说明书中纠错码 编解码器或相对于相应的纠错配置纠错码编解码器的状态，无差错存储装置具有实质上小于纠错码 编解码器的错误概率的错误概率。换句话说，在实际应用中，可忽略无差错参数存储装置中出现错误的概率。
如图5-6所示，在本实施例中，该编码系统与前述编码系统相似，利用一个无差错存储设备存储不同 纠错码 的参数。在步骤中，将多个纠错码码的参数存储在存储设备中。例如，对应于不同纠错码的参数存储在存储设备中的不同地址处。随后，择可配置纠错码中的一个参数，通过寻址来从存储设备 SD 加载用于初始化纠错码编解码器中所选择的纠错码的需要。在完成初始化之后，准备纠错码编解码器以开始对相应非易失性存储器的数据进行编码和/或解码。或对应页面的数据的非易失性存储器；将参数存储在存储设备 SD 1-SDn 中。例如，参数在编码系统 20 被运出工厂之前，可以存储在存储设备 SD 1-SDn 中，如 rom 中。可替换地，参数可以存储在存储设1-N中，随后，由用户选择可配置的纠错码中的一个，在纠错码编解码器中初始化所选择的纠错码所需的参数从对应的存储装置加载。完成初始化后，准备纠错码编解码器以开始对相应非易失性存储器的数据进行编码和/或解码。或对应的非易失性存储器。如果选择了第二纠错码，则从第二存储设备2加载参数，然后准备纠错码编解码器以开始对第二非易失性存储器的数据进行编码和/或解码。另一个例子是选择纠错码之一组参数，然后从对应的存储装置中的一者加载，然后准备纠错码编解码器开始编码步骤和/或对所述至少一个页的非易失性存储器数据进行解码。
实施例二：
如图7-8所示，编码器、解码器被配置为选择性地执行具有不同参数的不同误差校正；至少一个储存组件被配置为存储无差错参数，其中，将选定的无差错参数从所述储存组件加载到所述编码器、解码器以用于初始化编码器和解码器。
在该实施例中，编码系统包括第一纠错码编解码器，该第一纠错码编解码器包括可配置成对不同的非易失性存储器执行不同的误差校正。编码系统还包括第二纠错码编解码器，其用于对初始化第一纠错码编解码器所需的参数进行加载的外部存储装置，存储参数的非易失性存储器可以是上述非易失性存储器中的一种，或者可以是另一单独的非易失性存储器；第二纠错码 编解码器本身能够纠正加载参数的误差不需要初始化。例如，第二纠错码编解码器具有内置参数，因此能够进行纠错。随后，第二纠错码编解码器将校正的或无差错的参数输出到第一纠错码编解码器。
将参数存储在一个或多个非易失性存储器。随后，加载所存储的参数的关联部分，从所述非易失性存储器到所述第二纠错码编解码器。接着，由第二纠错码编解码器对加载参数进行纠错。然后转发校正后的参数以便于相关联的初始化第一纠错码编解码器。在完成初始化后，准备第一纠错码编解码器以开始对编码和/或解码对应的非易失性存储器的数据。例如，如果加载参数与第二纠错码相关联，然后准备第一纠错码编解码器以开始对第二非易失性存储器的数据进行编码和/或解码
该第二实施例保持了第一实施例的优点：纠错码编解码器不承担存储大量参数的负担。与第一实施例相比，由于各种纠错码的参数存储在非易失性存储器中，在所述第二实施例中，所述非易失性存储器的额外空间例如是非易失性存储器的额外空间，注意，在非易失性存储器中存储参数的成本远小于存储在无差错存储设备中的参数的成本。此外，第二实施例具有两个纠错码编解码器。例如，第一纠错码编解码器可以是低密度奇偶校验编解码器，第二编解码器可以是 BCH编解码器中。
实施例三：
如图9-10所示，编码器、解码器被配置为选择性地执行具有不同参数的不同误差校正；一种无差错存储装置用于存储待加载到编码器、解码器的无差错固定参数以初始化编码器、解码器；外部储存组件被配置为存储不同的参数，所述编码器、解码器从储存组件中选择和加载所存储的参数中的一个，并根据所述固定参数对所述加载参数进行修正，从而产生无差错参数。
在该实施例中，编码系统包括纠错码编解码器，该纠错码编解码器包括可配置成对不同的非易失性存储器执行不同的误差校正。编码系统还包括存储设备，例如 SRAM或用于存储固定参数的 ROM。 基于该固定参数的ROM，纠错码 编解码器可加载和校正参数，需要由外部存储装置对纠错码编解码器进行初始化；注意，纠错码编解码器能够校正具有固定参数的加载参数的误差，存储参数的非易失性存储器可以是上述非易失性存储器中的一种，或者可以是另一单独的非易失性存储器；随后，利用固定参数对纠错码编解码器进行初始化。接下来，加载所存储的参数的关联部分，从所述非易失性存储器到所述纠错码编解码器，通过基于固定参数的纠错码编解码器对加载参数进行纠错。通过校正参数初始化纠错码编解码器之后，准备纠错码编解码器以开始编码和/或解码步骤相对应的非易失性存储器的数据，例如，如果加载参数与第二纠错码相关联，然后准备纠错码编解码器以开始对第二非易失性存储器的数据进行编码和/或解码。
第三实施例保持了第一实施例的优点：纠错码编解码器不承担存储大量参数的负担。此外，该第三实施例保持了第二实施例的优点：在非易失性存储器中存储参数的成本比存储在无差错存储设备中的参数小得多。
上述实施例中，选择 LDPC 码对对应非易失性存储器的数据进行编码/解码。具体地，需要生成矩阵用于编码信息，并且需要奇偶校验矩阵来解码接收信号用于初始化与生成矩阵相关的编码器所需的参数对于硬件实现是预先确定的。类似地，初始化与奇偶校验矩阵相关的解码器所需的参数也很大。为了支持多个纠错码，系统必须为每个 LDPC 纠错码 存储不同的矩阵 根据第二和第三实施例，该矩阵现在可以从非易失性存储器中加载，从而使系统设计更加灵活，降低了编码系统的成本。
综上所述，本发明提供一种可配置编码系统及方法用于存储设备或设备的多个纠错码的方法，以便有效和经济地提供无差错的参数。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (5)

1.一种编译码系统使用多种错误纠正码组合的方法，其特征在于：包括计算机（1）、主控芯片（2）和多个储存组件，所述计算机（1）通过总线连接主控芯片（2），所述主控芯片（2）通过总线连接多个储存组件，所述主控芯片（1）内设有编码器（3）和解码器（4），且所述编码器（3）与解码器（4）双向连接；多个储存组件包括第一储存组件（5）、第二储存组件（6）、第三储存组件（7）、第N储存组件，N为大于3的整数。
2.根据权利要求1所述的一种编译码系统使用多种错误纠正码组合的方法，其特征在于：所述储存组件包括编译码核（8）和多个非挥发性内存；所述编译码核（8）内设有读个参数；所述编译码核（8）连接多个非挥发性内存，多个非挥发性内存包括第一非挥发性内存（9）、第二非挥发性内存（10）、第三非挥发性内存（11）和第M非挥发性内存，M为大于3的整数。
3.根据权利要求1所述的一种编译码系统使用多种错误纠正码组合的方法，其特征在于：所述编码器、解码器被配置为选择性地执行具有不同参数的不同误差校正；至少一个储存组件被配置为存储无差错参数，其中，将选定的无差错参数从所述储存组件加载到所述编码器、解码器以用于初始化编码器和解码器。
4.根据权利要求1所述的一种编译码系统使用多种错误纠正码组合的方法，其特征在于：所述编码器、解码器被配置为选择性地执行具有不同参数的不同误差校正；外部储存组件被配置为存储不同的参数，辅助编码器、解码器被配置为从外部储存组件中选择和加载存储的参数之一，然后根据内建参数对加载参数进行修正 ，从而生成要提供给用于初始化编码器、解码器的无差错参数。
5.根据权利要求1所述的一种编译码系统使用多种错误纠正码组合的方法，其特征在于：所述编码器、解码器被配置为选择性地执行具有不同参数的不同误差校正；一种无差错存储装置用于存储待加载到编码器、解码器的无差错固定参数以初始化编码器、解码器；外部储存组件被配置为存储不同的参数 ，所述编码器、解码器从储存组件中选择和加载所存储的参数中的一个，并根据所述固定参数对所述加载参数进行修正，从而产生无差错参数。
CN201810030393.9A 2018-01-12 2018-01-12 一种编译码系统使用多种错误纠正码组合的方法 Pending CN108053860A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810030393.9A CN108053860A (zh) 2018-01-12 2018-01-12 一种编译码系统使用多种错误纠正码组合的方法
PCT/CN2018/099755 WO2019136976A1 (zh) 2018-01-12 2018-08-09 一种编译码系统使用多种错误纠正码组合的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810030393.9A CN108053860A (zh) 2018-01-12 2018-01-12 一种编译码系统使用多种错误纠正码组合的方法

Publications (1)

Publication Number Publication Date
CN108053860A true CN108053860A (zh) 2018-05-18

Family

ID=62127111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810030393.9A Pending CN108053860A (zh) 2018-01-12 2018-01-12 一种编译码系统使用多种错误纠正码组合的方法

Country Status (2)

Country Link
CN (1) CN108053860A (zh)
WO (1) WO2019136976A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109144769A (zh) * 2018-07-20 2019-01-04 江苏华存电子科技有限公司 一种随机内存使用纠错码校验免去冗余储存单元的方法
CN109298967A (zh) * 2018-10-24 2019-02-01 江苏华存电子科技有限公司 一种闪存组件错误率调变核编译码速率节省耗电量的方法
WO2019136976A1 (zh) * 2018-01-12 2019-07-18 江苏华存电子科技有限公司 一种编译码系统使用多种错误纠正码组合的方法
CN113434328A (zh) * 2021-08-26 2021-09-24 西安热工研究院有限公司 一种分散控制系统逻辑组态编译纠错方法和系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102298969A (zh) * 2010-05-17 2011-12-28 擎泰科技股份有限公司 多重错误更正码的可配置编码系统及方法
CN106448737A (zh) * 2016-09-30 2017-02-22 北京忆芯科技有限公司 读取闪存数据的方法、装置以及固态驱动器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8301979B2 (en) * 2008-10-07 2012-10-30 Sandisk Il Ltd. Low density parity code (LDPC) decoding for memory with multiple log likelihood ratio (LLR) decoders
US20100251076A1 (en) * 2009-03-27 2010-09-30 Chao-Yi Wu Storage controller having soft decoder included therein, related storage control method thereof and system using the same
CN102929741B (zh) * 2012-09-29 2013-12-25 邹粤林 一种提高闪存芯片纠错码使用效率的方法、系统及控制器
KR102296738B1 (ko) * 2015-06-01 2021-09-01 삼성전자 주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 에러 정정 방법
CN108053860A (zh) * 2018-01-12 2018-05-18 江苏华存电子科技有限公司 一种编译码系统使用多种错误纠正码组合的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102298969A (zh) * 2010-05-17 2011-12-28 擎泰科技股份有限公司 多重错误更正码的可配置编码系统及方法
CN106448737A (zh) * 2016-09-30 2017-02-22 北京忆芯科技有限公司 读取闪存数据的方法、装置以及固态驱动器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019136976A1 (zh) * 2018-01-12 2019-07-18 江苏华存电子科技有限公司 一种编译码系统使用多种错误纠正码组合的方法
CN109144769A (zh) * 2018-07-20 2019-01-04 江苏华存电子科技有限公司 一种随机内存使用纠错码校验免去冗余储存单元的方法
WO2020015129A1 (zh) * 2018-07-20 2020-01-23 江苏华存电子科技有限公司 一种随机内存使用纠错码校验免去冗余储存单元的方法
CN109298967A (zh) * 2018-10-24 2019-02-01 江苏华存电子科技有限公司 一种闪存组件错误率调变核编译码速率节省耗电量的方法
WO2020082448A1 (zh) * 2018-10-24 2020-04-30 江苏华存电子科技有限公司 一种闪存组件错误率调变核编译码速率节省耗电量的方法
CN113434328A (zh) * 2021-08-26 2021-09-24 西安热工研究院有限公司 一种分散控制系统逻辑组态编译纠错方法和系统
CN113434328B (zh) * 2021-08-26 2021-11-30 西安热工研究院有限公司 一种分散控制系统逻辑组态编译纠错方法和系统

Also Published As

Publication number Publication date
WO2019136976A1 (zh) 2019-07-18

Similar Documents

Publication Publication Date Title
CN108053860A (zh) 一种编译码系统使用多种错误纠正码组合的方法
TWI445009B (zh) 多重錯誤更正碼的可配置編碼系統及方法
EP2592553B1 (en) Methods and apparatus for storing data in a multi-level cell flash memory device with cross-page sectors, multi-page coding and per-page coding
CN105340022B (zh) 用于校正数据错误的电路、设备及方法
US8015473B2 (en) Method, system, and apparatus for ECC protection of small data structures
CN103155421B (zh) Ldpc多解码器架构
CN101572125B (zh) 错误更正电路及其方法
EP2559036A1 (en) Multiple programming of flash memory without erase
EP1974471A2 (en) A method of arranging data in a multi-level cell memory device
WO2009105153A1 (en) Systems and methods for performing concatenated error correction
JP2776839B2 (ja) 半導体メモリ
TWI466127B (zh) 記憶體裝置控制器以及存取記憶體方法
EP1346364B1 (en) Data processing device with a write once memory (wom)
KR101482684B1 (ko) 디코딩 방법 및 이를 포함하는 메모리 시스템의 동작 방법
CN110299182A (zh) 采用连氏错误校正码设计的存储器存储装置及其编码方法
US10289348B2 (en) Tapered variable node memory
US20180122494A1 (en) Raid decoding architecture with reduced bandwidth
CN208460001U (zh) 一种非易失性半导体存储器
US11689219B1 (en) Method and system for error correction in memory devices using irregular error correction code components
CN116662063B (zh) 一种闪存的纠错配置方法、纠错方法、系统、设备及介质
CN106656408B (zh) 基于校验矩阵的编解码方法和装置
US6055665A (en) Method for recovering failed memory devices
CN108595289A (zh) 用于数据储存纠错码校验提高短码字信息校验率的方法
CN112420119A (zh) 包含转换模块的存储器以及阵列单元模块
JPH04304714A (ja) 誤り訂正符号の符号器ならびに符号化方法およびその復号器ならびに復号方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180518

RJ01 Rejection of invention patent application after publication