TWI466127B - 記憶體裝置控制器以及存取記憶體方法 - Google Patents

記憶體裝置控制器以及存取記憶體方法 Download PDF

Info

Publication number
TWI466127B
TWI466127B TW101115544A TW101115544A TWI466127B TW I466127 B TWI466127 B TW I466127B TW 101115544 A TW101115544 A TW 101115544A TW 101115544 A TW101115544 A TW 101115544A TW I466127 B TWI466127 B TW I466127B
Authority
TW
Taiwan
Prior art keywords
memory
data
memory device
device controller
mode
Prior art date
Application number
TW101115544A
Other languages
English (en)
Other versions
TW201246219A (en
Inventor
Chia Wei Wang
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW201246219A publication Critical patent/TW201246219A/zh
Application granted granted Critical
Publication of TWI466127B publication Critical patent/TWI466127B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

記憶體裝置控制器以及存取記憶體方法
本發明係有關於一種記憶體裝置控制器，更具體地，本發明係有關於一種記憶體裝置控制器以及存取記憶體方法。
隨著記憶體裝置中半導體裝置的尺寸縮小，由於半導體裝置之間的不匹配使得記憶體的最小操作電壓受到限制，此外，由於半導體裝置的可靠度需求使得操作電壓的最大值也受到限制。因此，記憶體之操作電壓範圍隨著記憶體內的半導體裝置尺寸縮小而變得越來越窄。當記憶體在低操作電壓下工作時，例如待機模式或省電模式，記憶體裝置的輸出資料可能會發生錯誤。
因此，期望提供一種記憶體裝置之控制器，具有模式選擇單元且可在多個模式之至少一個模式中執行修復操作(repair operation)。
有鑑於此，本發明提供一種記憶體裝置控制器以及存取記憶體方法。
本發明提供一種記憶體裝置控制器，可存取記憶體裝置之記憶體，且記憶體具有資料儲存區域以及資料校正區域，記憶體裝置控制器包括：模式選擇單元，可根據記憶體之操作電壓來選擇記憶體裝置控制器之模式；其中，當記憶體在第一操作電壓下工作時，模式選擇單元可選擇記憶體裝置控制器之第一模式，且在第一模式下，記憶體裝置控制器可將輸入資料寫入資料儲存區域以作為儲存資料，且記憶體裝置控制器可自資料儲存區域讀出儲存資料以作為輸出資料；以及其中，當記憶體在第二操作電壓下工作時，模式選擇單元可選擇記憶體裝置控制器之第二模式，且在第二模式下，記憶體裝置控制器可執行校正功能以對輸入資料進行編碼以產生經編碼輸入資料、將經編碼輸入資料寫入資料儲存區域以及資料校正區域以分別作為儲存資料以及校正資料、讀出儲存資料以及校正資料以及對儲存資料以及校正資料進行解碼以產生輸出資料。
本發明另提供一種記憶體裝置控制器，可存取記憶體裝置之記憶體，記憶體裝置控制器包括：模式選擇單元，可選擇記憶體裝置控制器之模式；其中，當記憶體裝置控制器在第一模式下工作時，記憶體裝置控制器可將輸入資料寫入記憶體之資料儲存區域以作為儲存資料，且記憶體裝置控制器可自資料儲存區域讀出儲存資料以作為輸出資料；以及其中，當記憶體裝置控制器在第二模式下工作時，記憶體裝置控制器可藉由執行修復操作來存取記憶體。
本發明再提供一種存取記憶體方法，用以存取記憶體裝置之記憶體，存取記憶體方法包括：選擇存取記憶體之模式；當選擇第一模式時，藉由經標準路徑執行標準操作來存取記憶體；以及當選擇第二模式時，藉由執行修復操作來存取記憶體。
本發明提供的記憶體裝置控制器具有模式選擇單元且可在多個模式之至少一個模式中執行修復操作以降低資料輸出錯誤率。
以下描述係本發明實施的較佳實施例。以下實施例僅用來例舉闡釋本發明之技術特徵，並非用來限制本發明的範疇。本發明保護範圍當視後附的申請專利範圍所界定為準。
第1圖係表示根據本發明實施例之記憶體裝置之示意圖。參閱第1圖，記憶體裝置1包括控制器10以及記憶體11。控制器10耦接記憶體11且可存取記憶體11。在此實施例中，記憶體11可以是靜態隨機存取記憶體(Static Random Access Memory，SRAM)。控制器10接收輸入資料D1以存取記憶體11，且產生輸出資料DO。當控制器10在第一模式下工作時，控制器10能藉由執行一標準操作(normal operation)來存取記憶體11。當控制器10在第二模式下工作時，控制器10能藉由執行一修復操作來存取記憶體11。因此，控制器10可因應在第一模式與第二模式間的切換而選擇性地執行標準操作與修復操作中之一者。在一實施例中，控制器10之模式選擇係根據記憶體11工作時所處的操作電壓。舉例來說，在第一模式下，記憶體11可在第一操作電壓下工作，且控制器10能藉由執行標準操作來存取記憶體11；在第二模式下，記憶體11可在低於第一操作電壓之第二操作電壓下工作，且控制器10能藉由執行修復操作來存取記憶體11。在另一實施例中，例如藉由判斷在第一模式下輸出資料DO是否相同於輸入資料DI或者判斷在第一模式下輸出資料DO之錯誤率是否低於一臨界值，控制器10可偵測記憶體11存取是否失敗。其中，在第一模式下，控制器10係執行標準操作。當判斷出輸出資料DO不同於輸入資料DI或者判斷出輸出資料DO之錯誤率高於臨界值時，則確定記憶體11之存取在第一模式中失敗，控制器10可切換工作於第二模式且藉由執行修復操作來存取記憶體11。輸出資料DO之錯誤可藉由執行修復操作來校正。控制器10的詳細操作將於下文來說明。
第2圖表示根據本發明實施例之控制器10的示意圖。控制器10包括編碼器100、第一多工器(multiplexer,MUX)101與第二多工器102、解碼器103、以及模式選擇單元104。模式選擇單元104能選擇控制器10在哪一模式下工作。記憶體11包括資料儲存區域110、資料校正區域111以及備份列(row redundancy)區域112。控制器10接收輸入資料DI，例如輸入資料DI具有128位元。編碼器100接收輸入資料DI且對輸入資料DI執行編碼以產生經編碼輸入資料DIEN 用於校正功能，其中校正功能可例如錯誤校正編碼(error correction code，ECC)功能。在此實施例中，經編碼輸入資料DIEN 具有136位元，在136位元中，128位元是輸入資料DI的位元，而另外8位元是用於ECC功能的同位檢查位元(parity bit)。多工器101接收輸入資料DI以及經編碼輸入資料DIEN ，且選擇性地輸出輸入資料DI以及經編碼輸入資料DIEN 中之一者以寫入至記憶體11。當多工器101輸出輸入資料DI以寫入至記憶體11時，輸入資料DI寫入至資料儲存區域110以作為儲存資料。當多工器101輸出經編碼輸入資料DIEN 以寫入至記憶體11時，經編碼輸入資料DIEN 寫入至資料儲存區域110以及資料校正區域111以分別作為儲存資料以及校正資料，其中，在經編碼輸入資料DIEN 的136位元中，輸入資料DI的128位元寫入至資料儲存區域110作為儲存資料，而8位元的同位檢查位元寫入至資料校正區域111以作為校正資料。當控制器10自記憶體11讀出資料時，解碼器103接收分別來自資料儲存區域110以及資料校正區域111之儲存資料以及校正資料，且對儲存資料以及校正資料進行解碼以產生經解碼資料DODE 。多工器102接收來自資料儲存區域110之儲存資料以及來自解碼器103之經解碼資料DODE ，且選擇性地輸出儲存資料與經解碼資料DODE 中之一者以作為輸出資料DO。
當記憶體11在第一操作電壓下工作時，或者當控制器10工作在第一模式下且沒有存取記憶體11失敗時，例如輸出資料DO等於輸入資料DI或輸出資料DO之錯誤率低於一臨界值時，模式選擇單元104可選擇控制器10的第一模式。多工器101輸出輸入資料DI以寫入至記憶體11。輸入資料DI被寫入至資料儲存區域110以作為儲存資料，而沒有位元寫入至資料校正區域111。當控制器10自記憶體11讀出資料時，多工器102接收來自資料儲存區域110之儲存資料，且直接將儲存資料輸出以作為輸出資料DO。當記憶體11在第一操作電壓下工作時，例如較高的操作電壓，輸出資料DO具有錯誤的機率較低或等於零，控制器10可藉由經標準路徑執行標準操作來存取記憶體11而不需執行ECC功能。其中，經由標準路徑執行標準操作以存取記憶體可為習知的標準操作。
當記憶體11在低於第一操作電壓之第二操作電壓下工作時，或者當控制器10工作在第一模式下而存取記憶體11發生錯誤時，例如輸出資料DO不同於輸入資料DI或輸出資料DO之錯誤率高於一臨界值，假使控制器10透過上述標準路徑來存取記憶體11而不執行ECC功能，輸出資料DO可能會出現錯誤或者仍然具有錯誤。因此，模式選擇單元104選擇控制器10之第二模式。控制器10切換至藉由執行修復操作來存取記憶體11。下文說明修復操作。參閱第2圖，為了記憶體11之每一字元線(word line)的ECC功能，編碼器100可接收輸入資料DI，且對輸入資料DI進行編碼以產生經編碼輸入資料DIEN 。多工器101輸出經編碼輸入資料DIEN 以寫入至記憶體11。在經編碼輸入資料DIEN 中的128位元係寫入至資料儲存區域110以作為儲存資料，而在經編碼輸入資料DIEN 中的另外的8位元係寫入至資料校正區域111以作為校正資料。當控制器10自記憶體讀出資料時，解碼器103接收分別來自資料儲存區域110以及資料校正區域111之儲存資料以及校正資料，且對儲存資料以及校正資料進行解碼以產生經解碼資料DODE 。多工器102接收經解碼資料DODE 並將經解碼資料DODE 輸出以作為輸出資料DO。根據上述，當控制器10在第二模式下工作時，控制器10藉由具有ECC功能之校正路徑執行修復操作來存取記憶體11。當記憶體11在低於第一操作電壓之第二操作電壓下工作時，輸出資料DO具有錯誤的機率變為較高，或者由於存取記憶體11失敗而使得輸出資料DO具有錯誤，此時輸出資料DO可在第二模式下獲得校正。
在一實施例中，當控制器10在第二模式下工作時，對於修復操作，不僅執行校正路徑的ECC功能也會執行由備份列區域112所提供之取代功能(replacing function)。由於在此實施例中，ECC功能可校正在記憶體11之一個字元線上的單一位元，因此當在兩個位元中發生錯誤時，ECC功能則無法都校正此兩位元。為了處理在一個字元線上兩個位元之兩個錯誤，當執行ECC功能時，控制器10可更致能備份列區域112，以取代該字元線上至少一部分之已使用的資料儲存區域110以及已使用的資料校正儲存區域111。也可將備份列區域112區分為兩個子區域：資料儲存區域以及資料校正區域。當致能備份列區域112時，備份列區域112之資料儲存區域能取代該字元線之至少一部分之已使用的資料儲存區域110，而備份列區域112之資料校正區域能取代該字元線之至少一部分之已使用的資料校正區域111。
在另一實施例中，當控制器在第二模式下工作時，對於修復操作，只有執行備份列區域112所提供之取代功能。注意，在此例子中，控制器10透過不具有ECC功能之標準路徑來存取記憶體11，而不是透過具有ECC功能之校正路徑。因此，多工器101選擇輸出輸入資料DI以寫入至記憶體11。輸入資料DI可被寫入至備份列區域112之資料儲存區域以作為儲存資料，而沒有位元寫入至備份列區域112之資料校正區域。當控制器10自記憶體11讀出資料時，多工器102接收來自備份列區域112之資料儲存區域的儲存資料且直接輸出儲存資料以作為輸出資料DO。根據上述，在此例子中，當控制器10在第二模式下操作時，控制器10存取記憶體11係藉由透過不具ECC功能之標準路徑來執行修復操作。其中，由備份列區域112之取代功能提供修復功能。
第3圖表示一記憶體裝置(例如SRAM裝置)之良率(yield)與位元錯誤率之間的關係示意圖。垂直軸係表示良率，而水平軸係表示位元錯誤率。此技術領域中具有通常知識者已知位元錯誤率與SRAM裝置之操作電壓成反比。參閱第3圖，曲線30表示在不具任何ECC功能之情況下良率與位元錯誤率間之關係，曲線31表示在具有ECC-32(位元)功能之情況下良率與位元錯誤率間之關係，曲線32表示在具有ECC-128(位元)功能之情況下良率與位元錯誤率間之關係，而曲線33表示在具有ECC-128(位元)功能以及備份列之情況下良率與位元錯誤率間之關係。根據曲線30，當位元錯誤率足夠小時，良率可到達90%。如曲線31所示，假使執行ECC-32功能時，可容許在良率90%下的位元錯誤率大於曲線30。如曲線32所示，假使執行ECC-128功能時，在良率90%下的位元錯誤率小於曲線31。此外，如曲線33所示，假使執行ECC-128功能且使用備份列時，在良率90%下的位元錯誤率幾乎等於在曲線31之良率90%下的位元錯誤率。
第4圖表示對於具有不同資料匯流排寬度(data bus width)之SRAM裝置執行ECC功能時的面積成本(area overhead)示意圖。參閱資訊列40，當執行ECC-16(位元)功能時，需要5個同位檢查位元，且具有31.3%的面積成本。同位檢查位元的數量係由以下式子來計算獲得：2n >m+n+1，其中，m表示執行ECC功能時資料位元之數量，n表示同位檢查位元之數量。參閱資訊列41，當執行ECC-32功能時，需要6個同位檢查位元，且具有18.8%的面積成本。參閱資訊列42，當執行ECC-64功能時，需要7個同位檢查位元，且具有10.9%的面積成本。參閱資訊列43，當執行ECC-128功能時，需要8個同位檢查位元，且具有6.3%的面積成本。因此，由於ECC-128功能之面積成本最小，因此具有ECC-128功能之SRAM裝置可具有最低的成本。然而，參閱第3圖，當執行ECC-128功能時(曲線32)在良率90%下的位元錯誤率小於執行ECC-32功能時(曲線31)在良率90%下的位元錯誤率。
在一實施例中，當記憶體11在第二操作電壓下工作時或當控制器11在第二模式下工作時，可執行ECC-128功能且可使用備份列區域112。參閱曲線33及曲線31，曲線33在良率90%下的位元錯誤率幾乎等於在曲線31之良率90%下的位元錯誤率。此外，ECC-128功能具有6.3%的面積成本以及備份列區域具有1.1%的面積成本，兩者所導致的整體面積成本小於執行ECC-32功能時的18.8%的面積成本。因此，根據此實施例，一校正資料量較寬的ECC功能(例如ECC-128功能)與一備份列區域的組合可降低記憶體晶片成本，更能使位元錯誤率容忍度(tolerance)維持相同於一校正資料量較窄的ECC功能(例如ECC-32功能)根據此實施例，控制器10提供具有ECC功能之修復架構(repair scheme)、備份列區域、以及ECC功能與備份列區域的結合。因此，舉例來說，當記憶體11在一較低操作電壓下工作時或者控制器10在第二模式下工作時，在低消耗的同時輸出錯誤率可低於一臨界值，例如，當在控制器10之第一模式下輸出錯誤率高於臨界時，控制器10可切換為在第二模式下工作以校正輸出錯誤。
第5圖係表示根據本發明實施例存取記憶體之方法流程圖。參閱第1-2圖及第5圖，首先，在步驟S50中，模式選擇單元104選擇控制器10之第一模式或第二模式，判斷控制器10工作在第一模式或第二模式。在步驟S51中，當控制器10在第一模式下工作，控制器10藉由經標準路徑執行標準操作來存取記憶體11。當控制器10在第二模式下工作時，控制器10藉由執行修復操作來存取記憶體11。在此實施例中，對於修復操作存在三種方法來存取記憶體11。第一種方法是，在步驟S52中，控制器10藉由經校正路徑執行ECC功能來存取記憶體11。第二種方法是，在步驟S53中，控制器10藉由經校正路徑執行ECC功能且執行由記憶體11之備份列區域112所提供取代功能來存取記憶體11。第三種方法是，在步驟S54中，控制器10藉由經標準路徑執行取代功能來存取記憶體11。換句話說，在第二模式下，根據系統需求，控制器10可藉由經校正路徑執行ECC功能、經標準路徑執行取代功能、或是執行ECC功能以及取代功能來存取記憶體。第5圖所示之方法步驟僅是做為例子。可改變執行方法步驟之順序，以及/或一些步驟可根據設計需求而省略。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1．．．記憶體裝置
10．．．控制器
11．．．記憶體
DI．．．輸入資料
DO．．．輸出資料
100．．．編碼器
101、102．．．多工器
103．．．解碼器
104．．．模式選擇單元
110．．．資料儲存區域
111．．．資料校正區域
112．．．備份列區域
DIEN ．．．經編碼輸入資料
DODE ．．．經解碼資料
30、31、32、33．．．曲線
40、41、42、43．．．資訊列
S50、S51、S52、S53、S54．．．方法步驟
第1圖表示根據本發明實施例之記憶體裝置的示意圖；
第2圖表示根據本發明實施例之控制器的示意圖；
第3圖表示記憶體裝置之良率與位元錯誤率之間的關係示意圖；
第4圖表示對於具有不同資料匯流排寬度之SRAM裝置執行ECC功能時的面積成本示意圖；
第5圖表示根據本發明實施例存取記憶體之方法流程圖。
S50-S54．．．步驟

Claims (20)

  1. 一種記憶體裝置控制器，該記憶體裝置控制器用於存取一記憶體裝置之一記憶體，且該記憶體具有一資料儲存區域以及一資料校正區域，該記憶體裝置控制器包括：一模式選擇單元，用於根據該記憶體之操作電壓來選擇該記憶體裝置控制器之模式；其中，當該記憶體在一第一操作電壓下工作時，該模式選擇單元選擇該記憶體裝置控制器之一第一模式，且在該第一模式下，該記憶體裝置控制器將一輸入資料寫入該資料儲存區域以作為一儲存資料，且該記憶體裝置控制器自該資料儲存區域讀出該儲存資料以作為一輸出資料；以及其中，當該記憶體在一第二操作電壓下工作時，該模式選擇單元選擇該記憶體裝置控制器之一第二模式，且在該第二模式下，該記憶體裝置控制器執行一校正功能以對該輸入資料進行編碼以產生一經編碼輸入資料、或者將該經編碼輸入資料寫入該資料儲存區域以及該資料校正區域以分別作為該儲存資料以及一校正資料、或者讀出該儲存資料及該校正資料以及對該儲存資料及該校正資料進行解碼以產生該輸出資料。
  2. 如申請專利範圍第1項所述之記憶體裝置控制器，其中，該記憶體更包括一備份列區域，且在該第二模式下，該記憶體裝置控制器更致能該備份列區域以修復該儲存資料。
  3. 如申請專利範圍第1項所述之記憶體裝置控制器， 其中，該第二操作電壓低於該第一操作電壓。
  4. 如申請專利範圍第1項所述之記憶體裝置控制器，該記憶體裝置控制器更包括：一編碼器，用於接收該輸入資料且對該輸入資料進行編碼以產生該經編碼輸入資料；一第一多工器，用於接收該輸入資料以及該經編碼輸入資料，且選擇性地輸出該輸入資料與該經編碼輸入資料中之一者以寫入至該記憶體；一解碼器，用於接收分別來自該資料儲存區域以及該資料校正區域之該儲存資料以及該校正資料，且對該儲存資料以及該校正資料進行解碼以產生一經解碼資料；以及一第二多工器，用於接收來自該資料儲存區域之該儲存資料以及來自該解碼器之該經解碼資料，且選擇性地輸出該儲存資料與該經解碼資料中之一者以作為該輸出資料。
  5. 如申請專利範圍第4項所述之記憶體裝置控制器，其中，當該記憶體裝置控制器在該第一模式下工作時，該第一多工器輸出該輸入資料以寫入至該記憶體，且該第二多工器輸出該儲存資料以作為該輸出資料。
  6. 如申請專利範圍第4項所述之記憶體裝置控制器，其中，當該記憶體在該第二操作電壓下工作時，該第一多工器輸出該經編碼輸入資料以寫入至該記憶體，且該第二多工器輸出該經解碼資料以作為該輸出資料。
  7. 如申請專利範圍第4項所述之記憶體裝置控制器，其中，該記憶體更包括一備份列區域，且在該第二模式下， 該記憶體裝置控制器更致能該備份列區域以取代至少一部分之該資料儲存區域。
  8. 一種記憶體裝置控制器，該記憶體裝置控制器用於存取該記憶體裝置之一記憶體，該記憶體裝置控制器包括：一模式選擇單元，用於根據該記憶體之操作電壓來選擇該記憶體裝置控制器之模式；其中，當該記憶體在一第一操作電壓下工作時，該記憶體裝置控制器在一第一模式下工作，該記憶體裝置控制器用於將一輸入資料寫入該記憶體之一資料儲存區域以作為一儲存資料，且該記憶體裝置控制器用於自該資料儲存區域讀出該儲存資料以作為一輸出資料；以及其中，當該記憶體在一第二操作電壓下工作時，該記憶體裝置控制器在一第二模式下工作，該記憶體裝置控制器藉由執行一修復操作來存取該記憶體。
  9. 如申請專利範圍第8項所述之記憶體裝置控制器，其中，該模式選擇單元根據該記憶體之存取是否失敗來選擇該記憶體裝置控制器之該模式；其中，當該記憶體之存取沒有失敗時，該模式選擇單元選擇該第一模式；以及其中，當該記憶體之存取失敗時，該模式選擇單元選擇該第二模式。
  10. 如申請專利範圍第8項所述之記憶體裝置控制器，其中，當該記憶體裝置控制器在該第二模式下工作時，該記憶體裝置控制器藉由經一校正路徑執行一錯誤校正編碼功能來執行該修復功能。
  11. 如申請專利範圍第8項所述之記憶體裝置控制器，其中，該記憶體更具有一備份列區域，且當該記憶體裝置控制器在該第二模式下工作時，該記憶體裝置控制器用於藉由經一校正路徑執行一錯誤校正編碼功能來執行該修復操作且該記憶體裝置控制器藉由致能該備份列區域來執行該修復操作。
  12. 如申請專利範圍第8項所述之記憶體裝置控制器，其中，該記憶體更具有一備份列區域，且當該記憶體裝置控制器在該第二模式下工作時，該記憶體裝置控制器藉由致能該備份列區域來執行該修復操作。
  13. 如申請專利範圍第8項所述之記憶體裝置控制器，該記憶體裝置控制器更包括：一編碼器，用於接收該輸入資料且對該輸入資料進行編碼以產生一經編碼輸入資料；一第一多工器，用於接收該輸入資料以及該經編碼輸入資料，且輸出該輸入資料以寫入至該記憶體作為該儲存資料或者輸出該經編碼輸入資料以寫入至該記憶體以作為該儲存資料以及一校正資料；一解碼器，用於接收來自該記憶體之該儲存資料以及該校正資料，且對該儲存資料以及該校正資料進行解碼以產生一經解碼資料；以及一第二多工器，用於接收來自該記憶體之該儲存資料以及來自該解碼器之該經解碼資料，且選擇性地輸出該儲存資料與該經解碼資料中之一者以作為該輸出資料。
  14. 如申請專利範圍第13項所述之記憶體裝置控制 器，其中，當該記憶體裝置控制器在該第一模式下工作時，該第一多工器輸出該輸入資料以寫入至該記憶體，且該第二多工器輸出該儲存資料以作為該輸出資料。
  15. 如申請專利範圍第13項所述之記憶體裝置控制器，其中，當該記憶體裝置控制器在該第二模式下工作時，該記憶體裝置控制器藉由執行一錯誤校正編碼功能來執行該修復功能；以及當該記憶體裝置控制器執行該錯誤校正編碼功能時，該第一多工器輸出該經編碼輸入資料以寫入至該記憶體，且該第二多工器輸出該經解碼資料以作為該輸出資料。
  16. 如申請專利範圍第15項所述之記憶體裝置控制器，其中，該記憶體更具有一備份列區域，且當該記憶體裝置控制器在該第二模式下工作時，該記憶體裝置控制器用於致能該備份列區域以取代至少一部分之該資料儲存區域。
  17. 一種存取記憶體方法，用以存取一記憶體裝置之一記憶體，該存取記憶體方法包括：根據該記憶體之操作電壓來選擇存取該記憶體之模式；當該記憶體在一第一操作電壓下工作時，選擇一第一模式，藉由經一標準路徑執行一標準操作來存取該記憶體；以及當該記憶體在一第二操作電壓下工作時，選擇一第二模式，藉由執行一修復操作來存取該記憶體。
  18. 如申請專利範圍第17項所述之存取記憶體方法， 其中，該藉由執行該修復操作來存取該記憶體之步驟包括：經一校正路徑來執行一錯誤校正編碼功能。
  19. 如申請專利範圍第17項所述之存取記憶體方法，其中，該藉由執行該修復操作來存取該記憶體之步驟包括：經一校正路徑來執行一錯誤校正編碼功能以及致能該記憶體之一備份列區域。
  20. 如申請專利範圍第17項所述之存取記憶體方法，其中，該藉由執行該修復操作來存取該記憶體之步驟包括：致能該記憶體之一備份列區域。
TW101115544A 2011-05-05 2012-05-02 記憶體裝置控制器以及存取記憶體方法 TWI466127B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/101,511 US8615690B2 (en) 2011-05-05 2011-05-05 Controller of memory device and method for operating the same

Publications (2)

Publication Number Publication Date
TW201246219A TW201246219A (en) 2012-11-16
TWI466127B true TWI466127B (zh) 2014-12-21

Family

ID=47091089

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101115544A TWI466127B (zh) 2011-05-05 2012-05-02 記憶體裝置控制器以及存取記憶體方法

Country Status (3)

Country Link
US (1) US8615690B2 (zh)
CN (1) CN102768861B (zh)
TW (1) TWI466127B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO2597547T3 (zh) * 2011-11-24 2018-06-02
KR101439815B1 (ko) * 2013-03-08 2014-09-11 고려대학교 산학협력단 메모리에서의 에러 정정 처리 회로 및 에러 정정 처리 방법
US10198314B2 (en) * 2013-05-23 2019-02-05 Rambus Inc. Memory device with in-system repair capability
TWI569279B (zh) * 2015-10-15 2017-02-01 財團法人工業技術研究院 記憶體保護裝置與方法
US10108470B2 (en) * 2015-12-28 2018-10-23 Sandisk Technologies Llc Parity storage management
CN107480169B (zh) * 2017-06-28 2020-12-18 南京车链科技有限公司 图片加载方法、终端和计算机可读存储介质
US11314588B2 (en) * 2019-11-11 2022-04-26 Winbond Electronics Corp. Memory device and multi physical cells error correction method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4819154A (en) * 1982-12-09 1989-04-04 Sequoia Systems, Inc. Memory back up system with one cache memory and two physically separated main memories
US5737587A (en) * 1991-11-05 1998-04-07 Monolithic System Technology, Inc. Resynchronization circuit for circuit module architecture
US6425046B1 (en) * 1991-11-05 2002-07-23 Monolithic System Technology, Inc. Method for using a latched sense amplifier in a memory module as a high-speed cache memory
US20060195766A1 (en) * 2001-11-21 2006-08-31 Kabushiki Kaisha Toshiba Semiconductor memory device
US20080282098A1 (en) * 2004-06-18 2008-11-13 Elpida Memory, Inc. Semiconductor memory device and error correction method therof
US20100218073A1 (en) * 2009-02-25 2010-08-26 Kang Sang-Beom Resistive Memory Devices and Methods of Controlling Operations of the Same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10345469A1 (de) * 2003-09-30 2005-05-12 Infineon Technologies Ag Schaltungsanordnung zur Einstellung einer Spannungsversorgung für einen Testbetrieb eines integrierten Speichers
US7340668B2 (en) 2004-06-25 2008-03-04 Micron Technology, Inc. Low power cost-effective ECC memory system and method
US20080282029A1 (en) * 2007-05-09 2008-11-13 Ganesh Balakrishnan Structure for dynamic optimization of dynamic random access memory (dram) controller page policy
US8051358B2 (en) * 2007-07-06 2011-11-01 Micron Technology, Inc. Error recovery storage along a nand-flash string

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4819154A (en) * 1982-12-09 1989-04-04 Sequoia Systems, Inc. Memory back up system with one cache memory and two physically separated main memories
US5737587A (en) * 1991-11-05 1998-04-07 Monolithic System Technology, Inc. Resynchronization circuit for circuit module architecture
US6425046B1 (en) * 1991-11-05 2002-07-23 Monolithic System Technology, Inc. Method for using a latched sense amplifier in a memory module as a high-speed cache memory
US20060195766A1 (en) * 2001-11-21 2006-08-31 Kabushiki Kaisha Toshiba Semiconductor memory device
US20080282098A1 (en) * 2004-06-18 2008-11-13 Elpida Memory, Inc. Semiconductor memory device and error correction method therof
US20100218073A1 (en) * 2009-02-25 2010-08-26 Kang Sang-Beom Resistive Memory Devices and Methods of Controlling Operations of the Same

Also Published As

Publication number Publication date
US8615690B2 (en) 2013-12-24
US20120284586A1 (en) 2012-11-08
TW201246219A (en) 2012-11-16
CN102768861B (zh) 2016-02-24
CN102768861A (zh) 2012-11-07

Similar Documents

Publication Publication Date Title
TWI466127B (zh) 記憶體裝置控制器以及存取記憶體方法
CN107799155B (zh) 包括列冗余的存储装置
US10108509B2 (en) Dynamic enabling of redundant memory cells during operating life
JP4905866B2 (ja) 半導体記憶装置及びその動作方法
US7036068B2 (en) Error correction coding and decoding in a solid-state storage device
US8429497B2 (en) Method and system of dynamic data storage for error correction in a memory device
JP4056488B2 (ja) 半導体装置の試験方法及び製造方法
US6981196B2 (en) Data storage method for use in a magnetoresistive solid-state storage device
US20130339820A1 (en) Three dimensional (3d) memory device sparing
US10447301B2 (en) Optimal LDPC bit flip decision
US9761326B2 (en) Memory system and memory control method
US11144388B2 (en) Nonvolatile memory device and memory system including nonvolatile memory device
US11003529B2 (en) Encoding method and memory storage apparatus using the same
US10514980B2 (en) Encoding method and memory storage apparatus using the same
CN108986862B (zh) 半导体装置及存储模块
JP2008021390A (ja) 半導体記憶装置
WO2019136976A1 (zh) 一种编译码系统使用多种错误纠正码组合的方法
US10756764B2 (en) Memory system and control method
KR102024033B1 (ko) 이동 통신 시스템에서 메모리 제어 방법 및 장치
US10180877B2 (en) Selective error correction in a data storage device
CN110716824A (zh) 编码方法及使用所述编码方法的存储器存储装置
JP2011134406A (ja) 不揮発性半導体記憶装置
US8856613B2 (en) Semiconductor storage device, memory control device, and control method of semiconductor memory
KR20210132784A (ko) 메모리 장치 및 메모리 장치로부터 데이터를 읽는 방법
JP6906435B2 (ja) 半導体装置