CN108595289A - 用于数据储存纠错码校验提高短码字信息校验率的方法 - Google Patents

Abstract

本发明公开了一种用于数据储存纠错码校验提高短码字信息校验率的方法，本发明使用较长码字码率,利用纠错码硬体补齐原始短码字信息长度充分利用除存载体装置空间,使其可以使用较长码字码率来进行检核位的生成与校验. 因为长码字码率的纠错字元与信息位比特数都比较多,对于校验效果会有明显增强；而使用硬体补足的假信息皆为已知且正确无加错信息,故长码字码率加上较长的校验位信息长度,可以支持的错误数可以全部使用在原始短信息部份码字,故对其保护能力会有相当程度的增强。

Description

用于数据储存纠错码校验提高短码字信息校验率的方法

技术领域

本发明涉及数据储存技术领域，具体为用于数据储存纠错码校验提高短码字信息校验率的方法。

背景技术

用于储存装置系统使用之纠错码校验程序, 第一种状况是短码长码字长度为了支持不同页面大小储存装置或载体, 通常必须牺牲部份信息长度,无法充分利用.第二种状况是极短码长的重要信息, 必须保证几乎无错误或是可完全校验恢复.倘若以正常方式使用短码字码率来校验短码字信息, 相较长码字信息配上长码字码率, 在数据部分份产生相同错误率的条件下, 使用相对较长的码字码率其保护能力会有相当程度的提升. 对数据的保护有很大的帮助。

发明内容

本发明的目的在于提供用于数据储存纠错码校验提高短码字信息校验率的方法，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：用于数据储存纠错码校验提高短码字信息校验率的方法，包括主控芯片和储存介质，所述主控芯片内设有码长控制器和编解码单元，码长控制器连接编解码单元，码长控制器对编解码单元进行参数设置，所述主控芯片通过总线连接储存介质。

优选的，所述码长控制器控制方法包括以下步骤：

A、码长控制器收到编译码指令；

B、若调用假码长，则调用设置的假码率，之后对假信息编译码，跳转步骤D；

C、若不调用假码长，则对基本编译码进行原始码率参数设置后，跳转步骤D；

D、编译码完成。

优选的，提高校验率的方法包括如下步骤：

A、假设原始码率R, 码长N, 校验码长度M, 资料长度K=N-M；

B、调用假码长替换码率R`, 码长N`, 校验码长度M`, 资料长度K`=N`-M`；

C、假设码率R可校正错误比特数是E, 码率R`可校正错误比特数是E`；

D、若其中N`>N, M`>M,K`>K；即R`= R, 即(K`/N`) = (K/N)；(K`-K)即为硬件补齐之无加错假资料长度；但N`> N, M`> M,K`> K. 在相同解码能力条件下, 即得E`> E；

E、若其中N`> N, M`> M,K`= K；即得到R`< R, 即(K`/N`) < (K/N)；亦即R`校验码长度M`占比较高故解碼能力较强；若K`= K, 亦得E`> E。

与现有技术相比，本发明的有益效果是：本发明使用较长码字码率, 利用纠错码硬体补齐原始短码字信息长度充分利用除存载体装置空间, 使其可以使用较长码字码率来进行检核位的生成与校验. 因为长码字码率的纠错字元与信息位比特数都比较多, 对于校验效果会有明显增强；而使用硬体补足的假信息皆为已知且正确无加错信息, 故长码字码率加上较长的校验位信息长度, 可以支持的错误数可以全部使用在原始短信息部份码字, 故对其保护能力会有相当程度的增强。

附图说明

图1为本发明结构示意图；

图2为本发明码长控制器控制方法流程图；

图3为没有调用较长码字码率的短信息示意图；

图4为调用较长码字码率的短信息示意图；

图5为普通短数据信息的校验保护示意图；

图6为重要的短数据信息校验保护示意图；

图7为重要的短数据信息使用强固型的校验保护示意图；

图8为重要的短数据信息使用强固型的校验保护另一示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1-2，本发明提供一种技术方案：用于数据储存纠错码校验提高短码字信息校验率的方法，包括主控芯片1和储存介质2，所述主控芯片1内设有码长控制器3和编解码单元4，码长控制器3连接编解码单元4，码长控制器3对编解码单元4进行参数设置，所述主控芯片1通过总线连接储存介质2。

本发明中，码长控制器控制方法包括以下步骤：

A、码长控制器收到编译码指令；

B、若调用假码长，则调用设置的假码率，之后对假信息编译码，跳转步骤D；

C、若不调用假码长，则对基本编译码进行原始码率参数设置后，跳转步骤D；

D、编译码完成。

本发明中，提高校验率的方法包括如下步骤：

A、假设原始码率R, 码长N, 校验码长度M, 资料长度K=N-M；

B、调用假码长替换码率R`, 码长N`, 校验码长度M`, 资料长度K`=N`-M`；

C、假设码率R可校正错误比特数是E, 码率R`可校正错误比特数是E`；

D、若其中N`>N, M`>M,K`>K；即R`= R, 即(K`/N`) = (K/N)；(K`-K)即为硬件补齐之无加错假资料长度；但N`> N, M`> M,K`> K. 在相同解码能力条件下, 即得E`> E；

E、若其中N`> N, M`> M,K`= K；即得到R`< R, 即(K`/N`) < (K/N)；亦即R`校验码长度M`占比较高故解碼能力较强；若K`= K, 亦得E`> E。

以上两种条件中, K代表原始资料长度不变；(K`- K)为可控制无加错假数据；故E`可校正比特数皆可用于原始数据K的错误比特校正；N`码长越长, 代表M`校验位长度越长, 也就是可较验错误比特数E`值越大, 亦即对原始数据K的校验能力越强；

如图3所示，普通没有调用较长码字码率的短信息, 为了支持任意长度或任意形式储存记忆装置, 可能会有信息长度的浪费。

如图4所示，调用较长码字码率的短信息, 适当加入已知且可控的假信息让纠错码可以支持任意长度或任意形式储存记忆装置, 并且可以完全发挥校验位信息功效, 可以减少或消去原有信息长度的浪费, 以达成增强纠错码校验能力的效果。

如图5所示，普通短数据信息的校验保护, 凑满数据长度再加以校验保护，齐保护率依原始码长码率能力保护。

如图6所示，重要的短数据信息若需要强固型的校验保护, 不使用普通方式凑满数据长度再加以校验保护，可使用较长码长的码率, 以硬件补足已知的数据长度；该码长可保护的错误数据位数可全数用于保护原始短数据部分；若数据与码长比例适当,可保证原始短数据完全无错误。

如图7所示，重要的短数据信息使用强固型的校验保护,实际配置到储存装置的状况；如图8所示，重要的短数据信息使用强固型的校验保护的状况, 校验时以硬件还原个别无加错假数据进行数据还原；若数据与码长比例适当,可保证原始短数据完全无错误。

本发明使用较长码字码率, 利用纠错码硬体补齐原始短码字信息长度充分利用除存载体装置空间, 使其可以使用较长码字码率来进行检核位的生成与校验. 因为长码字码率的纠错字元与信息位比特数都比较多, 对于校验效果会有明显增强；而使用硬体补足的假信息皆为已知且正确无加错信息, 故长码字码率加上较长的校验位信息长度, 可以支持的错误数可以全部使用在原始短信息部份码字, 故对其保护能力会有相当程度的增强。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (3)

1.用于数据储存纠错码校验提高短码字信息校验率的方法，其特征在于：包括主控芯片（1）和储存介质（2），所述主控芯片（1）内设有码长控制器（3）和编解码单元（4），码长控制器（3）连接编解码单元（4），码长控制器（3）对编解码单元（4）进行参数设置，所述主控芯片（1）通过总线连接储存介质（2）。

2.根据权利要求1所述的用于数据储存纠错码校验提高短码字信息校验率的方法，其特征在于：所述码长控制器控制方法包括以下步骤：

A、码长控制器收到编译码指令；

B、若调用假码长，则调用设置的假码率，之后对假信息编译码，跳转步骤D；

C、若不调用假码长，则对基本编译码进行原始码率参数设置后，跳转步骤D；

D、编译码完成。

3.根据权利要求1所述的用于数据储存纠错码校验提高短码字信息校验率的方法，其特征在于：提高校验率的方法包括如下步骤：

A、假设原始码率R, 码长N, 校验码长度M, 资料长度K=N-M；

B、调用假码长替换码率R`, 码长N`, 校验码长度M`, 资料长度K`=N`-M`；

C、假设码率R可校正错误比特数是E, 码率R`可校正错误比特数是E`；

D、若其中N`>N, M`>M,K`>K；即R`= R, 即(K`/N`) = (K/N)；(K`-K)即为硬件补齐之无加错假资料长度；但N`> N, M`> M,K`> K. 在相同解码能力条件下, 即得E`> E；

E、若其中N`> N, M`> M,K`= K；即得到R`< R, 即(K`/N`) < (K/N)；亦即R`校验码长度M`占比较高故解碼能力较强；若K`= K, 亦得E`> E。