CN108062260A - 一种利用假数据的闪存数据保护方法 - Google Patents

一种利用假数据的闪存数据保护方法 Download PDF

Info

Publication number
CN108062260A
CN108062260A CN201810030391.XA CN201810030391A CN108062260A CN 108062260 A CN108062260 A CN 108062260A CN 201810030391 A CN201810030391 A CN 201810030391A CN 108062260 A CN108062260 A CN 108062260A
Authority
CN
China
Prior art keywords
data
flash memory
flash
false
buffer zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810030391.XA
Other languages
English (en)
Inventor
许豪江
李庭育
庄健民
魏智汎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Hua Cun Electronic Technology Co Ltd
Original Assignee
Jiangsu Hua Cun Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Hua Cun Electronic Technology Co Ltd filed Critical Jiangsu Hua Cun Electronic Technology Co Ltd
Priority to CN201810030391.XA priority Critical patent/CN108062260A/zh
Publication of CN108062260A publication Critical patent/CN108062260A/zh
Priority to PCT/CN2018/099748 priority patent/WO2019136971A1/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种利用假数据的闪存数据保护方法，包括闪存控制装置和多个闪存芯片，闪存控制装置内设有数据缓冲区、闪存指令控制装置和闪存错误和纠正装置，闪存控制装置通过总线连接多个闪存芯片，本发明利用在数据缓冲区填入假数据且适用于各种错误检查和纠正技术装置，提升错误检查和纠错的能力。

Description

一种利用假数据的闪存数据保护方法
技术领域
本发明涉及数据保护技术领域，具体为一种利用假数据的闪存数据保护方法。
背景技术
闪存是一种长寿命的非易失性(在断电情况下仍能保持所存储的数据信息)的存储器，数据删除不是以单个的字节为单位而是以固定的区块为单位，区块大小一般为256KB到20MB。闪存是电子可擦除只读存储器(EEPROM)的变种，闪存与EEPROM不同的是，EEPROM能在字节水平上进行删除和重写而不是整个芯片擦写，而闪存的大部分芯片需要块擦除。由于其断电时仍能保存数据，闪存通常被用来保存设置信息，如在电脑的BIOS(基本程序)、PDA(个人数字助理)、数码相机中保存资料等；闪存正朝大容量、低功耗、低成本的方向发展。与传统硬盘相比，闪存的读写速度高、功耗较低，市场上已经出现了闪存硬盘，也就是SSD硬盘，该硬盘的性价比进一步提升。随着制造工艺的提高、成本的降低，闪存将更多地出现在日常生活之中。
闪存为非消失性的存储器装置，随者制造工艺提升，越先进的工艺闪存执行动作时会产生高温，因此闪存数据的错误比特会上升，导致数据错误。因此能增加数据正确性，成为一个重要的议题。
最常利用错误检查和纠正技术(例如：二元线性循环码或低密度奇偶校验码)作为错误修正的方法。错误检查和纠正技术可以在一定的区域内保护N个比特错误，要保护这特定区域，需要产生由错误检查和纠正技术运算出的保护数据。由保护数据和数据两者可以建构成为一个码字。当保护越多比特的错误检查和纠正技术，需要产生更大的码字。以二元线性循环码 60和70比特错误检查和纠正技术为例子，每1024字节都要产生72和92字节的保护数据，当能修正的比特数越多，需要的保护数据就越多。更不幸的是要修正越多错误比特的错误检查和纠正技术硬件需要花费更多的制造成本。因此本发明提出一个新构想，适用于各种错误检查和纠正技术装置，并且提升错误检查和纠错的能力。
发明内容
本发明的目的在于提供一种利用假数据的闪存数据保护方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种利用假数据的闪存数据保护方法，包括闪存控制装置和多个闪存芯片，所述闪存控制装置内设有数据缓冲区、闪存指令控制装置和闪存错误和纠正装置，所述闪存控制装置通过总线连接多个闪存芯片。
优选的，多个闪存芯片包括第一闪存芯片、第二闪存芯片、第三闪存芯片和第N闪存芯片，N为大于3的整数；所述闪存芯片内有1024个块，每个块有256个页，每个页有32个扇形组合而成。
优选的，数据写入包括以下步骤：
A、数据缓冲区切割成多个码字，每个码字可分为数据和错误检查和纠正装置产生的保护数据；
B、通过闪存指令控制装置发出写入指令到闪存，接者将数据缓冲区的数据传输到闪存错误和纠正装置产生一组对应的保护数据；
C、最后将数据和保护数据一起写入闪存；
D、读取时从闪存读出数据，透过保护数据修正数据中错误的比特，产生正确的数据。
优选的，错误检查和纠正装置修正方法包括如下步骤：
A、从外部装置或装置内存将要储存到内存的数据放置在数据缓冲区；
B、产生假数据，在数据缓冲区内的每个码字，只填入部分的数据；
C、剩下的数据使用假数据代替到数据缓冲区；
D、错误纠错和纠正装置依照数据内容产生保户数据；
E、通过闪存指令装置发出写入指令，将数据、假数据和保护数据一起写入闪存内；
F、当读取时会从闪存控制装置内的闪存指令装置对闪存发出读取指令，数据从闪存内经由总线传输到数据缓冲区，读取时忽略假数据部分，取用有效数据。
与现有技术相比，本发明的有益效果是：本发明利用在数据缓冲区填入假数据且适用于各种错误检查和纠正技术装置，提升错误检查和纠错的能力。
附图说明
图1为本发明整体结构示意图；
图2为本发明数据写入流程图；
图3为本发明错误检查和纠正装置修正流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-3，本发明提供一种技术方案：一种利用假数据的闪存数据保护方法，包括闪存控制装置1和多个闪存芯片，所述闪存控制装置1内设有数据缓冲区2、闪存指令控制装置3和闪存错误和纠正装置4，所述闪存控制装置1通过总线连接多个闪存芯片；多个闪存芯片包括第一闪存芯片5、第二闪存芯片6、第三闪存芯片7和第N闪存芯片，N为大于3的整数；所述闪存芯片内有1024个块，每个块有256个页，每个页有32个扇形组合而成。
本发明中，数据写入包括以下步骤：
A、数据缓冲区切割成多个码字，每个码字可分为数据和错误检查和纠正装置产生的保护数据；
B、通过闪存指令控制装置发出写入指令到闪存，接者将数据缓冲区的数据传输到闪存错误和纠正装置产生一组对应的保护数据；
C、最后将数据和保护数据一起写入闪存；
D、读取时从闪存读出数据，透过保护数据修正数据中错误的比特，产生正确的数据。
以二元线性循环码 70比特错误检查和纠正技术为例子，每1024字节都有92字节的保护数据，依靠保护数据最多可以修正70字节，这种方式完全依靠错误检查和纠正技术。
本发明还提供一个提升错误检查和纠正装置修正能力，并且适用于各种错误检查和纠正装置；错误检查和纠正装置修正方法包括如下步骤：
A、从外部装置或装置内存将要储存到内存的数据放置在数据缓冲区；
B、产生假数据，在数据缓冲区内的每个码字，只填入部分的数据；
C、剩下的数据使用假数据代替到数据缓冲区；
D、错误纠错和纠正装置依照数据内容产生保户数据；
E、通过闪存指令装置发出写入指令，将数据、假数据和保护数据一起写入闪存内；
F、当读取时会从闪存控制装置内的闪存指令装置对闪存发出读取指令，数据从闪存内经由总线传输到数据缓冲区，读取时忽略假数据部分，取用有效数据。
假设使用二元线性循环码 70比特错误检查和纠正技术，每1024字节有效数据为512字节，剩下的为假数据，一样产生92字节的保护数据，依靠保护数据最多可以修正70字节，相较于1024字节只能修正70字节，本发明可以使有效数据能容忍更多的错误比特。错误检查和纠正装置提升2倍强度。
综上所述，本发明利用在数据缓冲区填入假数据且适用于各种错误检查和纠正技术装置，提升错误检查和纠错的能力。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (4)

1.一种利用假数据的闪存数据保护方法，包括闪存控制装置（1）和多个闪存芯片，其特征在于：所述闪存控制装置（1）内设有数据缓冲区（2）、闪存指令控制装置（3）和闪存错误和纠正装置（4），所述闪存控制装置（1）通过总线连接多个闪存芯片。
2.根据权利要求1所述的一种利用假数据的闪存数据保护方法，其特征在于： 多个闪存芯片包括第一闪存芯片（5）、第二闪存芯片（6）、第三闪存芯片（7）和第N闪存芯片，N为大于3的整数；所述闪存芯片内有1024个块，每个块有256个页，每个页有32个扇形组合而成。
3.根据权利要求1所述的一种利用假数据的闪存数据保护方法，其特征在于：数据写入包括以下步骤：
A、数据缓冲区切割成多个码字，每个码字可分为数据和错误检查和纠正装置产生的保护数据；
B、通过闪存指令控制装置发出写入指令到闪存，接者将数据缓冲区的数据传输到闪存错误和纠正装置产生一组对应的保护数据；
C、最后将数据和保护数据一起写入闪存；
D、读取时从闪存读出数据，透过保护数据修正数据中错误的比特，产生正确的数据。
4.根据权利要求1所述的一种利用假数据的闪存数据保护方法，其特征在于：错误检查和纠正装置修正方法包括如下步骤：
A、从外部装置或装置内存将要储存到内存的数据放置在数据缓冲区；
B、产生假数据，在数据缓冲区内的每个码字，只填入部分的数据；
C、剩下的数据使用假数据代替到数据缓冲区；
D、错误纠错和纠正装置依照数据内容产生保户数据；
E、通过闪存指令装置发出写入指令，将数据、假数据和保护数据一起写入闪存内；
F、当读取时会从闪存控制装置内的闪存指令装置对闪存发出读取指令，数据从闪存内经由总线传输到数据缓冲区，读取时忽略假数据部分，取用有效数据。
CN201810030391.XA 2018-01-12 2018-01-12 一种利用假数据的闪存数据保护方法 Pending CN108062260A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810030391.XA CN108062260A (zh) 2018-01-12 2018-01-12 一种利用假数据的闪存数据保护方法
PCT/CN2018/099748 WO2019136971A1 (zh) 2018-01-12 2018-08-09 一种利用假数据的闪存数据保护方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810030391.XA CN108062260A (zh) 2018-01-12 2018-01-12 一种利用假数据的闪存数据保护方法

Publications (1)

Publication Number Publication Date
CN108062260A true CN108062260A (zh) 2018-05-22

Family

ID=62141583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810030391.XA Pending CN108062260A (zh) 2018-01-12 2018-01-12 一种利用假数据的闪存数据保护方法

Country Status (2)

Country Link
CN (1) CN108062260A (zh)
WO (1) WO2019136971A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109144410A (zh) * 2018-07-20 2019-01-04 江苏华存电子科技有限公司 一种多通道提升raid保护下的闪存效能方法
CN109144769A (zh) * 2018-07-20 2019-01-04 江苏华存电子科技有限公司 一种随机内存使用纠错码校验免去冗余储存单元的方法
CN109189325A (zh) * 2018-07-20 2019-01-11 江苏华存电子科技有限公司 一种raid保护下提升闪存读取效能方法
WO2019136971A1 (zh) * 2018-01-12 2019-07-18 江苏华存电子科技有限公司 一种利用假数据的闪存数据保护方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010028523A1 (en) * 2000-04-11 2001-10-11 Kabushiki Kaisha Toshiba Data storage device and method for controlling the device
CN201780798U (zh) * 2009-12-24 2011-03-30 苏州亮智科技有限公司 高纠错能力的nand闪存
CN102148054A (zh) * 2010-02-05 2011-08-10 群联电子股份有限公司 闪存储存系统及其控制器与防数据篡改方法
CN105183382A (zh) * 2015-09-09 2015-12-23 浪潮(北京)电子信息产业有限公司 一种数据块保护方法及装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI438777B (zh) * 2010-06-10 2014-05-21 Global Unichip Corp 一種快閃記憶體控制器之資料傳輸保護裝置
CN108062260A (zh) * 2018-01-12 2018-05-22 江苏华存电子科技有限公司 一种利用假数据的闪存数据保护方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010028523A1 (en) * 2000-04-11 2001-10-11 Kabushiki Kaisha Toshiba Data storage device and method for controlling the device
CN201780798U (zh) * 2009-12-24 2011-03-30 苏州亮智科技有限公司 高纠错能力的nand闪存
CN102148054A (zh) * 2010-02-05 2011-08-10 群联电子股份有限公司 闪存储存系统及其控制器与防数据篡改方法
CN105183382A (zh) * 2015-09-09 2015-12-23 浪潮(北京)电子信息产业有限公司 一种数据块保护方法及装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019136971A1 (zh) * 2018-01-12 2019-07-18 江苏华存电子科技有限公司 一种利用假数据的闪存数据保护方法
CN109144410A (zh) * 2018-07-20 2019-01-04 江苏华存电子科技有限公司 一种多通道提升raid保护下的闪存效能方法
CN109144769A (zh) * 2018-07-20 2019-01-04 江苏华存电子科技有限公司 一种随机内存使用纠错码校验免去冗余储存单元的方法
CN109189325A (zh) * 2018-07-20 2019-01-11 江苏华存电子科技有限公司 一种raid保护下提升闪存读取效能方法
WO2020015135A1 (zh) * 2018-07-20 2020-01-23 江苏华存电子科技有限公司 一种raid保护下提升闪存读取效能方法
WO2020015129A1 (zh) * 2018-07-20 2020-01-23 江苏华存电子科技有限公司 一种随机内存使用纠错码校验免去冗余储存单元的方法

Also Published As

Publication number Publication date
WO2019136971A1 (zh) 2019-07-18

Similar Documents

Publication Publication Date Title
US20190252035A1 (en) Decoding method, memory storage device and memory control circuit unit
US8560926B2 (en) Data writing method, memory controller and memory storage apparatus
TWI516927B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
US9583217B2 (en) Decoding method, memory storage device and memory control circuit unit
US20070300130A1 (en) Method of Error Correction Coding for Multiple-Sector Pages in Flash Memory Devices
US20070271494A1 (en) Error Correction Coding for Multiple-Sector Pages in Flash Memory Devices
US10062418B2 (en) Data programming method and memory storage device
CN102760099B (zh) 数据写入方法、存储器控制器与存储器储存装置
US10977116B2 (en) Data access method, memory control circuit unit and memory storage device
CN108062260A (zh) 一种利用假数据的闪存数据保护方法
US10318379B2 (en) Decoding method, memory storage device and memory control circuit unit
CN109857584B (zh) 于记忆装置进行访问控制的方法、记忆装置和其控制器
TW201443901A (zh) 資料寫入方法、記憶體儲存裝置與記憶體控制器
TWI591643B (zh) 資料保護方法、記憶體控制電路單元與記憶體儲存裝置
CN108073364A (zh) 一种数据数组保护和修复闪存内数据方法
US10324787B2 (en) Decoding method, memory storage device and memory control circuit unit
CN104252317A (zh) 数据写入方法、存储器控制器与存储器存储装置
WO2007137013A2 (en) Error correction coding for multiple-sector pages in flash memory devices
CN101566969B (zh) 提升非易失性存储器存储装置的管理效能的方法及控制器
US8276033B2 (en) Data writing method for a flash memory, and flash memory controller and flash memory storage apparatus using the same
TWI550625B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN108073473A (zh) 一种闪存坏列表压缩方法
CN111796774B (zh) 存储器控制方法、存储器存储装置及存储器控制器
US20210056018A1 (en) Cold area determining method, memory controlling circuit unit and memory storage device
US11853613B2 (en) Encoding control method, memory storage device and memory control circuit unit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180522

RJ01 Rejection of invention patent application after publication