CN101441896B - 用于存储器技术的系统、方法和设备 - Google Patents

用于存储器技术的系统、方法和设备 Download PDF

Info

Publication number
CN101441896B
CN101441896B CN2008101815324A CN200810181532A CN101441896B CN 101441896 B CN101441896 B CN 101441896B CN 2008101815324 A CN2008101815324 A CN 2008101815324A CN 200810181532 A CN200810181532 A CN 200810181532A CN 101441896 B CN101441896 B CN 101441896B
Authority
CN
China
Prior art keywords
crc
module
memory
read
scheme
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101815324A
Other languages
English (en)
Other versions
CN101441896A (zh
Inventor
K·贝恩斯
J·H·萨蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101441896A publication Critical patent/CN101441896A/zh
Application granted granted Critical
Publication of CN101441896B publication Critical patent/CN101441896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明的实施例概要地针对用于存储器技术的可靠性、可用性、可服务性解决方案的系统、方法和设备。在一些实施例中，主机在初始化期间确定存储器子系统的配置。主机至少部分地根据存储器子系统的配置来选择写循环冗余码(CRC)机制和读CRC机制。描述了其它实施例并要求其权利。

Description

用于存储器技术的系统、方法和设备
技术领域
本发明的实施例概要地涉及信息技术领域，更具体来说，涉及用于存储器技术的可靠性、可用性、可服务性解决方案的系统、方法和设备。
背景技术
存储器子系统由于多种原因而易于出错。如果这些差错没有适当处理，则它们能使计算系统出故障。纠错码(ECC)形式中的冗余信息能用来减少例如瞬时(或软)误差等差错。当传送速率增加且电压摆动减小时，存储器出错的风险增加。
发明内容
本发明提供一种集成电路，包括：
第一模块，通过将CRC位的M个用户间隔附加到数据位的N个用户间隔来对帧的所述数据位提供写循环冗余码CRC覆盖；以及
第二模块，提供读错误检测模块以确定读帧是否包含错误位。
本发明还提供一种动态随机存取存储器装置：
存储器阵列；
循环冗余码CRC生成模块，通过将CRC位的M个用户间隔附加到数据位的N个用户间隔来对从所述存储器阵列所读取的数据位提供CRC覆盖；以及
复用模块，在所述动态随机存取存储器装置的DQS引脚上复用所述CRC生成模块所提供的CRC位。
本发明还提供一种用于存储器技术的系统，包括：
主机，包括
第一模块，通过将CRC位的M个用户间隔与数据位的N个用户间隔组合来对写帧的所述数据位提供写循环冗余码CRC覆盖，以及
第二模块，提供读错误检测模块以确定读帧是否包含错误位；
存储器模块，经由存储器信道与所述主机耦合；以及
存储器装置，与所述存储器模块耦合，所述存储器装置包括存储器阵列。
本发明还提供一种用于存储器技术的方法，包括：
确定计算系统的存储器子系统的配置；
至少部分地根据存储器子系统的所述配置来选择写循环冗余码CRC机制；以及
至少部分地根据所述存储器系统的所述配置来选择读CRC机制，其中，所述写CRC机制与所述读CRC机制不同，
其中，选择所述写CRC机制包括：
选择写帧格式，所述写帧格式包括将CRC位的M个用户间隔与数据位的N个用户间隔组合。
附图说明
在附图中通过示例而不是限制的方式来说明本发明的实施例，附图中，一致的参考标号表示一致的元件。
图1是示出根据本发明的实施例的写循环冗余码(CRC)方案的所选方面的框图。
图2是示出根据本发明的实施例的读CRC方案的所选方面的框图。
图3是示出根据本发明的实施例、包括带寄存器的双列直插存储器模块(RDIMM)的存储器子系统中的CRC方案的所选方面的框图。
图4是示出根据本发明的实施例、包括不带寄存器的双列直插存储器模块(UDIMM)的存储器子系统中的CRC方案的所选方面的框图。
图5是示出根据本发明的实施例、x4和x8动态随机存取存储器装置(DRAM)的帧格式的所选方面的框图。
图6是示出根据本发明的实施例、x16 DRAM的帧格式的所选方面的框图。
图7是示出根据本发明的实施例、从数据位偏移CRC位的所选方面的框图。
图8是示出用于在不同市场领域提供CRC而实质上不改变存储器子系统中的组件的形状要素的方法的所选方面的流程图。
具体实施方式
本发明的实施例概要地针对用于在体积限制的某个集合中提供RAS(可靠性、可用性和可服务性)解决方案的系统、方法和设备。在一些实施例中，计算系统将不同的循环冗余码(CRC)方案用于写CRC覆盖(或者只是写CRC)和读CRC覆盖(或者只是读CRC)。可提供这些CRC方案，同时保持服务器和客户机市场领域当前使用的相同DRAM(动态随机存取存储器)形状要素。例如，在一些实施例中，提供CRC覆盖用于读和/或写数据，而无需对连接器添加额外引脚。下面进一步进行论述，这可通过将用户间隔(user interval，UI)加到数据帧和/或在现有引脚上复用CRC位来实现。
图1是示出根据本发明的实施例的写CRC方案的所选方面的框图。在所示实施例中，系统100包括主机110(例如存储控制器)、连接器120、存储器模块130和存储器装置(例如DRAM)140。为了便于论述，图1仅示出单个连接器120、存储器模块130和存储器装置140。但是要理解，各模块130可包括多个存储器装置140(例如9、18、...、等)。类似地，系统100可包括多个连接器、模块等。在备选实施例中，系统100可包括更多元件、更少元件和/或不同的元件。
主机110控制对存储器装置140的数据传递。在一些实施例中，主机110集成到与一个或多个处理器相同的管芯上。主机110包括CRC判决逻辑112和写CRC逻辑114。在一些实施例中，CRC判决逻辑112在例如初始化期间确定系统100的写CRC和读CRC方案。例如，CRC判决逻辑112可读取非易失性存储器(例如基本输入/输出(BIOS)和/或串行存在检测(SPD))，以确定系统100的配置。然后，CRC判决逻辑112可以至少部分根据系统100的配置来选择写CRC和/或读CRC。例如，如果模块130是带寄存器的双列直插存储器模块(RDIMM)，则CRC判决逻辑112可选择适合于RDIMM配置的写CRC和/或读CRC。类似地，如果模块130是不带寄存器的双列直插存储器模块(UDIMM)，则CRC判决逻辑112可选择适合于UDIMM配置的写CRC和/或读CRC。在一些实施例中，同一个连接器120可用于多个不同的系统配置(例如RDIMM、UDIMM等)。另外，连接器120可具有为前几代存储器技术开发的相同的形状要素(例如连接器120可以大约为5.25英寸长)。
在一些实施例中，写CRC逻辑114包括CRC生成逻辑和/或组帧逻辑。CRC生成逻辑生成CRC，存储器装置140能将该CRC与本地生成校验和进行比较以确定写数据是否包含差错。组帧逻辑使主机110能够工作在以下模式：将CRC位的M个UI(106)加到写数据帧中的写数据的N个UI(108)。在一些实施例中，M是2以及N是8。在备选实施例中，M和/或N可具有不同的值。
在一些实施例中，写CRC逻辑114可支持一个以上的写CRC方案。例如，除了上述方案之外，写CRC逻辑114可支持在以前存在的引脚(例如数据选通引脚)上复用写CRC位。术语“以前存在的引脚”指的是由不支持CRC的前一代双倍数据速率(DDR)存储器技术所规定的引脚。术语“以前存在的引脚”还指在RDIMM模式中的系统所使用的但在UDIMM模式中不需要的引脚。
在所示实施例中，CRC判决逻辑112和写CRC逻辑114各示为单个逻辑块。但是要理解，逻辑112和/或逻辑114可包含到其它逻辑块中，和/或可分为多个其它逻辑块。
命令/地址(C/A)通道102提供用于向存储器装置140发送命令和地址的多个通道。DQ通道104提供双向读/写数据总线。本发明的实施例可与包括以下各项的差不多任何数据宽度的存储器装置配合使用：x4、x8、x16、x32等。
存储器装置140包括存储器核心142(例如存储器阵列)和写CRC逻辑144。写CRC逻辑144包括使存储器装置140能够支持一个或多个写CRC方案的逻辑。在一些实施例中，写CRC逻辑144包括使写CRC位的M个UI与写数据帧中的数据位的N个UI分离的逻辑。写CRC逻辑144还可包括本地CRC生成器以及将所接收写CRC位与本地生成的校验和进行比较的比较逻辑。
在一些实施例中，写CRC逻辑144可支持一个以上的写CRC方案。例如，除了上述方案之外，写CRC逻辑144可支持在以前存在的引脚(例如数据选通引脚)上对写CRC位进行解复用。在其它实施例中，写CRC逻辑144可支持其它写CRC方案。
图2是示出根据本发明的实施例的读CRC方案的所选方面的框图。系统200包括主机110(例如存储控制器)、连接器120、存储器模块130和存储器装置(例如DRAM)140。在备选实施例中，系统200可包括更多元件、更少元件和/或不同的元件。
主机110包括读CRC逻辑216以支持一个或多个读CRC方案。读CRC逻辑216可包括纠错码(ECC)逻辑，以便为写入存储器装置140的数据位提供ECC覆盖(例如，为了防止软差错)。在一些实施例中，主机110和存储器装置140在读操作期间禁用其CRC能力(例如使用启用/禁用逻辑246)，并依靠ECC逻辑来覆盖读数据。如果ECC逻辑指明差错，则(在一些实施例中)可重放读操作。如果差错持续存在，则ECC逻辑可尝试对它进行校正。
在一些实施例中，读CRC逻辑216支持一个以上的读CRC方案。例如，除了上述方案之外，读CRC逻辑216可支持在以前存在的引脚(例如数据选通引脚)上对读CRC位进行解复用。在其它实施例中，读CRC逻辑216可支持其它读CRC方案。
在所示实施例中，存储器装置140包括读CRC逻辑248以支持一个或多个读CRC方案。读CRC逻辑248可包括CRC生成器，以生成校验和(例如CRC位)来覆盖正返回给主机110的读数据。另外，读CRC逻辑248可包括在以前存在的引脚(例如数据选通引脚、如引脚250)上复用CRC位的逻辑。术语“引脚”广义地表示适合用于传导电信号的任何电接触(例如垫片、球、引脚等)。在备选实施例中，读CRC逻辑248可包括将CRC位的M个UI加到数据位的N个UI以形成读数据帧的逻辑。在又一些备选实施例中，读CRC逻辑248可支持其它读CRC方案。
图3是示出根据本发明的实施例、包括带寄存器的双列直插存储器模块(RDIMM)的存储器子系统中的CRC方案的所选方面的框图。系统300包括主机110(例如存储控制器)和RDIMM 320。在备选实施例中，系统300可包括更多元件、更少元件和/或不同的元件。在一些系统中，系统300是服务器。
RDIMM 320包括多个(例如9、18个等)DRAM 322和寄存器(或缓冲器)324。DRAM 322的一个或多个存储由主机110上的逻辑216生成的ECC位。在一些实施例中，RDIMM 320可包括更多元件、更少元件和/或不同的元件。
在系统初始化时，CRC判决逻辑112可访问非易失性存储器(例如SPD 326)，以便至少部分地确定系统300的配置。CRC判决逻辑112可在确定系统300的配置之后选择读CRC方案和写CRC方案。在所示实施例中，CRC判决逻辑112确定主机110与RDIMM 320耦合(并且可能配置为服务器)。然后，判决逻辑112选择包括将CRC位的M个UI(106)与数据位的N个UI组成帧以形成写数据帧的写CRC方案。DRAM 322可包括分离CRC位的M个UI并将它们与本地生成校验和进行比较的对应逻辑。判决逻辑112还可选择读CRC方案。在一些实施例中，由于主机110包括对ECC的支持，因此，判决逻辑112可选择其中依靠ECC位在读方向提供差错覆盖的方案。在备选实施例中，判决逻辑112可选择不同的读CRC方案和/或不同的写CRC方案。例如，在一些实施例中，读CRC方案可包括将CRC位的M个UI加到读数据帧。
图4是示出根据本发明的实施例、包括不带寄存器的双列直插存储器模块(UDIMM)的存储器子系统中的CRC方案的所选方面的框图。系统400包括主机110(例如存储控制器)和UDIMM 420。在备选实施例中，系统400可包括更多元件、更少元件和/或不同的元件。在一些系统中，系统400是客户机系统。
UDIMM 420包括多个(例如9、18个等)DRAM 422和SPD 426。在备选实施例中，UDIMM 420可包括更多元件、更少元件和/或不同的元件。
在系统初始化时，CRC判决逻辑112可存取非易失性存储器(例如SPD 426)，以便至少部分地确定系统400的配置。CRC判决逻辑112可在确定系统400的配置之后选择读CRC方案和写CRC方案。在所示实施例中，CRC判决逻辑112确定主机110与UDIMM 420耦合(并且可能配置为客户机)。然后，判决逻辑112选择包括将CRC位的M个UI(106)与数据位的N个UI(108)组成帧以形成写数据帧的写CRC方案。DRAM 422可包括分离CRC位的M个UI并将它们与本地生成的校验和进行比较的对应逻辑。判决逻辑112还可选择读CRC方案。在一些实施例中，读CRC方案包括在一个或多个以前存在的引脚(例如图2所示的引脚250)上复用CRC位。在一些实施例中，以前存在的引脚是数据选通引脚，例如TDQS/TDQS#引脚。在备选实施例中，可在不同的引脚上复用CRC位。DRAM 422可包括在引脚上复用CRC位的逻辑，并且主机110可包括从引脚对CRC位进行解复用的逻辑。
在又一些备选实施例中，判决逻辑112可选择不同的读CRC方案和/或不同的写CRC方案。例如，在一些实施例中，读CRC方案可包括将CRC位的M个UI加到读数据帧。备选地，系统400可支持ECC覆盖，并且读CRC方案可依靠ECC覆盖。
图5是示出根据本发明的实施例、x4和x8动态随机存取存储器装置(DRAM)的帧格式的所选方面的框图。帧510示出本发明的实施例的帧格式，其中CRC位的两个UI与x4装置的数据位的八个UI组合。类似地，帧520示出本发明的实施例的帧格式，其中CRC位的两个UI与x8装置的数据位的八个UI组合。在备选实施例中，不同数量的UI可用于CRC位和/或数据位。
图6是示出根据本发明的实施例、x16 DRAM中的帧格式的所选方面的框图。帧600示出本发明的实施例的帧格式，其中CRC位的两个UI与x16装置的数据位的八个UI组合。如图6所示，x16装置帧格式基本上是x8帧格式(例如图5所示的帧520)的两个实例。
图7是示出根据本发明的实施例、从数据位偏移CRC位的所选方面的框图。在一些实施例中，将CRC位从数据位偏移，以改进等待时间。例如，数据位的传输可在生成对应CRC位之前开始。在一些实施例中，数据位之间的偏移量是710(对于x4装置)和720(对于x8装置)所示的帧的1/2。在备选实施例中，偏移量可以不同(或者可以完全不使用)。适合与独立CRC引脚配合使用的(用于排列数据位和CRC位的)其它帧格式可用于本发明的其它实施例中。
图8是示出用于在不同市场领域提供CRC而实质上不改变存储器子系统中的组件的形状要素的方法的所选方面的流程图。参照过程框802，CRC判决逻辑(例如图1中的112)确定系统的配置。这个过程可包括访问与系统中的元件有关的信息以及这些元件互连的方式。在一些实施例中，判决逻辑确定主机是与RDIMM还是UDIMM连接。
判决逻辑至少部分地根据系统的配置来选择读CRC方案和写CRC方案。选择CRC方案可包括选择写方向和/或读方向的帧格式。还(或备选地)可包括判定是否在一个或多个以前存在的引脚(例如数据选通引脚)上对CRC位进行复用/解复用。
参照过程框804，主机提供写CRC方案。在一些实施例中，写CRC方案包括将CRC位的M个UI加到数据位的N个UI以形成写数据帧。在备选实施例中，写CRC方案包括在以前存在的引脚上对CRC位进行复用/解复用。
参照过程框806，主机提供读CRC方案。在一些实施例中，读CRC方案包括依靠ECC逻辑来提供读数据位的覆盖。在备选实施例中，它包括将CRC位的M个UI加到数据位的N个UI以形成读数据帧。在又一些备选实施例中，读CRC方案可包括在以前存在的引脚上对CRC位进行复用/解复用。
本发明的实施例的元件也可作为用于存储机器可执行指令的机器可读介质来提供。机器可读介质可包括但不限于闪速存储器、光盘、光盘只读存储器(CD-ROM)、数字多功能/视频光盘(DVD)ROM、随机存取存储器(RAM)、可擦写可编程只读存储器(EPROM)、电可擦写可编程只读存储器(EEPROM)、磁或光卡、传播介质或者适合于存储电子指令的其它类型的机器可读介质。例如，本发明的实施例可作为计算机程序下载，所述计算机程序可通过包含在载波或其它传播介质中的数据信号经由通信链路(例如调制解调器或网络连接)从远程计算机(例如服务器)传递到请求计算机(例如客户机)。
在以上描述中，使用某些术语来描述本发明的实施例。例如，术语“逻辑”表示执行一种或多种功能的硬件、固件、软件(或者它们的任何组合)。例如，“硬件”的示例包括但不限于集成电路、有限状态机或者甚至组合逻辑。集成电路可采取例如微处理器、专用集成电路、数字信号处理器、微控制器及诸如此类的处理器的形式。
应当理解，本说明中提到“一个实施例”或“实施例”表示结合该实施例所述的具体特征、结构或特性包含在本发明的至少一个实施例中。因此要强调并且应当理解，在本说明的各个部分中两次或更多次提到“实施例”或“一个实施例”或者“备选实施例”不一定都表示同一个实施例。此外，具体特征、结构或特性可适当地在本发明的一个或多个实施例中组合。
类似地，应当理解，在本发明的实施例的以上描述中，为了简化本公开以帮助理解各个发明的方面的一个或多个，各种特征有时集中在单个实施例、附图或者其描述中。但是，公开的方法不应解释为反映了要求权利的主题要求超过各权利要求中明确记载的特征的目的。相反，如所附权利要求所反映的那样，发明的方面在于少于以上公开的单个实施例的全部特征。因此，详细描述之后的权利要求在此明确地结合到本详细描述中。

Claims (24)

1.一种集成电路，包括：
第一模块，通过将CRC位的M个用户间隔附加到数据位的N个用户间隔来对帧的所述数据位提供写循环冗余码CRC覆盖；以及
第二模块，提供读错误检测模块以确定读帧是否包含错误位，
其中，写循环冗余码CRC机制至少部分地根据存储器子系统的配置被选择；以及读CRC机制至少部分地根据所述存储器子系统的所述配置被选择，其中，所述写CRC机制与所述读CRC机制不同。
2.如权利要求1所述的集成电路，其中，M是2，以及N是8。
3.如权利要求1所述的集成电路，其中，所述第二模块是纠错码模块。
4.如权利要求1所述的集成电路，还包括：
选择CRC方案的第三模块，其中，所述CRC方案包括写CRC方案和读CRC方案。
5.如权利要求4所述的集成电路，其中，所述写CRC方案与所述读CRC方案不同。
6.如权利要求1所述的集成电路，其中，所述集成电路包括存储控制器。
7.如权利要求6所述的集成电路，其中，所述存储控制器具有实质上与不支持CRC的存储控制器相同的形状要素。
8.一种动态随机存取存储器装置：
存储器阵列；
循环冗余码CRC生成模块，通过将CRC位的M个用户间隔附加到数据位的N个用户间隔来对从所述存储器阵列所读取的数据位提供CRC覆盖；以及
复用模块，在所述动态随机存取存储器装置的DQS引脚上复用所述CRC生成模块所提供的CRC位，
其中，写循环冗余码CRC机制至少部分地根据存储器子系统的配置被选择；以及读CRC机制至少部分地根据所述存储器子系统的所述配置被选择，其中，所述写CRC机制与所述读CRC机制不同。
9.如权利要求8所述的动态随机存取存储器装置，还包括：
禁用模块，禁用所述CRC生成模块。
10.如权利要求8所述的动态随机存取存储器装置，其中，所述DQS引脚是TDQS引脚。
11.如权利要求8所述的动态随机存取存储器装置，其中，所述动态随机存取存储器装置实质上符合双倍数据速率DDR规范之一。
12.如权利要求11所述的动态随机存取存储器装置，其中，所述动态随机存取存储器装置实质上符合DDR4规范。
13.一种用于存储器技术的系统，包括：
主机，包括
第一模块，通过将CRC位的M个用户间隔与数据位的N个用户间隔组合来对写帧的所述数据位提供写循环冗余码CRC覆盖，以及
第二模块，提供读错误检测模块以确定读帧是否包含错误位；
存储器模块，经由存储器信道与所述主机耦合；以及
存储器装置，与所述存储器模块耦合，所述存储器装置包括存储器阵列，
其中，写循环冗余码CRC机制至少部分地根据存储器子系统的配置被选择；以及读CRC机制至少部分地根据所述存储器子系统的所述配置被选择，其中，所述写CRC机制与所述读CRC机制不同。
14.如权利要求13所述的系统，其中，所述存储器装置还包括：
循环冗余码CRC生成模块，对从所述存储器阵列所读取的数据位提供CRC覆盖；以及
复用模块，在所述动态随机存取存储器装置的DQS引脚上复用所述CRC生成模块所提供的CRC位。
15.如权利要求14所述的系统，其中
提供读错误检测模块以确定读帧是否包含错误位的第二模块包括从所述主机的DQS引脚对所述CRC位进行解复用的解复用模块。
16.如权利要求15所述的系统，其中，所述存储器模块是不带寄存器的双列直插存储器模块UDIMM。
17.如权利要求14所述的系统，其中，所述存储器装置还包括：
禁用模块，禁用所述CRC生成模块。
18.如权利要求17所述的系统，其中
所述第二模块是纠错码模块。
19.如权利要求15所述的系统，其中，所述存储器模块是带寄存器的双列直插存储器模块RDIMM。
20.如权利要求13所述的系统，其中，所述主机还包括：
选择CRC方案的第三模块，其中，所述CRC方案包括写CRC方案和读CRC方案。
21.一种用于存储器技术的方法，包括：
确定计算系统的存储器子系统的配置；
至少部分地根据存储器子系统的所述配置来选择写循环冗余码CRC机制；以及
至少部分地根据所述存储器子系统的所述配置来选择读CRC机制，其中，所述写CRC机制与所述读CRC机制不同，
其中，选择所述写CRC机制包括：
选择写帧格式，所述写帧格式包括CRC位的M个用户间隔与数据位的N个用户间隔的组合。
22.如权利要求21所述的方法，其中，M是2，以及N是8。
23.如权利要求21所述的方法，其中，至少部分地根据所述存储器子系统的所述配置来选择读CRC机制包括：
如果所述存储器子系统包括不带寄存器的双列直插存储器模块UDIMM，则选择包括在一个或多个DQS引脚上复用读CRC位的读CRC机制。
24.如权利要求21所述的方法，其中，至少部分地根据所述存储器子系统的所述配置来选择读CRC机制包括：
如果所述存储器子系统包括带寄存器的双列直插存储器模块RDIMM，则为读CRC覆盖选择依靠纠错码的读CRC机制。
CN2008101815324A 2007-11-19 2008-11-19 用于存储器技术的系统、方法和设备 Active CN101441896B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/942,621 US8132074B2 (en) 2007-11-19 2007-11-19 Reliability, availability, and serviceability solutions for memory technology
US11/942,621 2007-11-19
US11/942621 2007-11-19

Publications (2)

Publication Number Publication Date
CN101441896A CN101441896A (zh) 2009-05-27
CN101441896B true CN101441896B (zh) 2013-05-29

Family

ID=40409870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101815324A Active CN101441896B (zh) 2007-11-19 2008-11-19 用于存储器技术的系统、方法和设备

Country Status (6)

Country Link
US (2) US8132074B2 (zh)
EP (1) EP2068245B1 (zh)
KR (1) KR101031436B1 (zh)
CN (1) CN101441896B (zh)
AT (1) ATE502333T1 (zh)
DE (1) DE602008005541D1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8279948B2 (en) * 2006-12-13 2012-10-02 Rambus Inc. Interface with variable data rate
KR100951567B1 (ko) * 2008-02-29 2010-04-09 주식회사 하이닉스반도체 데이터 전달의 신뢰성을 보장하기 위한 반도체 메모리 장치
KR100929835B1 (ko) * 2008-02-29 2009-12-07 주식회사 하이닉스반도체 안정적인 초기 동작을 수행하는 반도체 메모리 장치
KR20110100465A (ko) 2010-03-04 2011-09-14 삼성전자주식회사 메모리 시스템
US8639964B2 (en) * 2010-03-17 2014-01-28 Dell Products L.P. Systems and methods for improving reliability and availability of an information handling system
US8738993B2 (en) 2010-12-06 2014-05-27 Intel Corporation Memory device on the fly CRC mode
CN102571478B (zh) * 2010-12-31 2016-05-25 上海宽惠网络科技有限公司 服务器
US8527836B2 (en) * 2011-07-01 2013-09-03 Intel Corporation Rank-specific cyclic redundancy check
US8468423B2 (en) * 2011-09-01 2013-06-18 International Business Machines Corporation Data verification using checksum sidefile
KR101700492B1 (ko) * 2012-03-26 2017-01-26 인텔 코포레이션 에러 검출 코딩된 트랜잭션들을 이용한 메모리 디바이스들에 대한 타이밍 최적화
KR101984902B1 (ko) 2012-09-14 2019-05-31 삼성전자 주식회사 단방향의 리턴 클락 신호를 사용하는 임베디드 멀티미디어 카드, 이를 제어하는 호스트, 및 이들을 포함하는 임베디드 멀티미디어 카드 시스템의 동작 방법
US9299400B2 (en) 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
US9881656B2 (en) * 2014-01-09 2018-01-30 Qualcomm Incorporated Dynamic random access memory (DRAM) backchannel communication systems and methods
US11061431B2 (en) * 2018-06-28 2021-07-13 Micron Technology, Inc. Data strobe multiplexer
US10546620B2 (en) * 2018-06-28 2020-01-28 Micron Technology, Inc. Data strobe calibration
US11372717B2 (en) 2019-08-30 2022-06-28 Qualcomm Incorporated Memory with system ECC

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6519733B1 (en) * 2000-02-23 2003-02-11 International Business Machines Corporation Method and apparatus for high integrity hardware memory compression
CN101060006A (zh) * 2006-02-27 2007-10-24 英特尔公司 用于使用相同存储器类型来支持检错模式和非检错模式的系统、方法和设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6901551B1 (en) 2001-12-17 2005-05-31 Lsi Logic Corporation Method and apparatus for protection of data utilizing CRC
US20060077750A1 (en) * 2004-10-07 2006-04-13 Dell Products L.P. System and method for error detection in a redundant memory system
US7734980B2 (en) * 2005-06-24 2010-06-08 Intel Corporation Mitigating silent data corruption in a buffered memory module architecture
US7380197B1 (en) * 2005-07-12 2008-05-27 Xilinx, Inc. Circuit and method for error detection
US7587643B1 (en) * 2005-08-25 2009-09-08 T-Ram Semiconductor, Inc. System and method of integrated circuit testing
KR100681429B1 (ko) * 2005-10-24 2007-02-15 삼성전자주식회사 반도체 메모리 장치 및 그것의 비트 에러 검출 방법
US7844888B2 (en) * 2006-09-29 2010-11-30 Qimonda Ag Electronic device, method for operating an electronic device, memory circuit and method of operating a memory circuit
US7861140B2 (en) * 2006-10-31 2010-12-28 Globalfoundries Inc. Memory system including asymmetric high-speed differential memory interconnect
KR101308047B1 (ko) * 2007-02-08 2013-09-12 삼성전자주식회사 메모리 시스템, 이 시스템을 위한 메모리, 및 이 메모리를위한 명령 디코딩 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6519733B1 (en) * 2000-02-23 2003-02-11 International Business Machines Corporation Method and apparatus for high integrity hardware memory compression
CN101060006A (zh) * 2006-02-27 2007-10-24 英特尔公司 用于使用相同存储器类型来支持检错模式和非检错模式的系统、方法和设备

Also Published As

Publication number Publication date
CN101441896A (zh) 2009-05-27
US20120131414A1 (en) 2012-05-24
US8132074B2 (en) 2012-03-06
US8392796B2 (en) 2013-03-05
US20090132888A1 (en) 2009-05-21
EP2068245B1 (en) 2011-03-16
ATE502333T1 (de) 2011-04-15
DE602008005541D1 (de) 2011-04-28
EP2068245A3 (en) 2009-07-22
EP2068245A2 (en) 2009-06-10
KR20090051715A (ko) 2009-05-22
KR101031436B1 (ko) 2011-04-26

Similar Documents

Publication Publication Date Title
CN101441896B (zh) 用于存储器技术的系统、方法和设备
CN107924698B (zh) Dram设备、错误校正管理的方法和存储器控制器
CN101960532B (zh) 用于节省存储器自刷新功率的系统、方法和装置
KR102553704B1 (ko) 에러 타입에 기초하는 ecc의 동적 적용
US10459793B2 (en) Data reliability information in a non-volatile memory device
CN109661654B (zh) 存储器中的差错校验和纠正码的扩展应用
WO2016160274A1 (en) Extracting selective information from on-die dram ecc
CN107919160B (zh) 测试单元阵列的方法及执行其的半导体器件
CN101110047A (zh) 存储器重放机制
KR20160122483A (ko) 메모리 시스템, 메모리 모듈 및 메모리 모듈의 동작 방법
CN102150215A (zh) 用于带内数据掩码比特传输的系统、方法和装置
WO2004107175A1 (en) Memory integrated circuit including an error detection mechanism for detecting errors in address and control signals
CN114816829A (zh) 分布ecc比特以为元数据分配ecc比特
CN111566738A (zh) 存储器系统中的有效和选择性的备用位
CN108139879B (zh) 一种数据访问的方法及内存控制器
CN108139993A (zh) 内存装置、内存控制器、数据缓存装置及计算机系统
CN116783654A (zh) 自适应错误校正以提高系统存储器可靠性、可用性和可服务性（ras）
CN109753239B (zh) 半导体存储模块、半导体存储系统和访问其的方法
CN112486516A (zh) 由nand闪存控制器实现的电镜像
EP4180960A1 (en) Error correction circuit, memory system, and error correction method
US10014073B2 (en) Semiconductor devices
KR20230062172A (ko) 메모리 장치, 이를 포함하는 메모리 모듈 및 메모리 컨트롤러의 동작 방법
WO2021262231A1 (en) Methods and apparatus for enhancing uber rate for storage devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant