CN109726149B - 一种axi总线访问nand flash的方法及装置 - Google Patents
一种axi总线访问nand flash的方法及装置 Download PDFInfo
- Publication number
- CN109726149B CN109726149B CN201811510254.2A CN201811510254A CN109726149B CN 109726149 B CN109726149 B CN 109726149B CN 201811510254 A CN201811510254 A CN 201811510254A CN 109726149 B CN109726149 B CN 109726149B
- Authority
- CN
- China
- Prior art keywords
- state
- write
- address
- axi bus
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本发明属于集成电路设计技术领域，涉及一种AXI(Advanced extensible interface高性能可扩展接口)总线访问NAND FLASH(NAND闪存)的方法及装置，将AXI读操作转换为所需的两相位NAND存取命令，通过NAND控制器对NAND FLASH进行存取操作，而对于非NAND数据存取的总线传输，可直接进行透传的实现方法，从而大大提高了对NAND FLASH的访问效率。
Description
技术领域
本发明属于集成电路设计技术领域，涉及一种AXI总线访问NAND FLASH的方法及装置。
背景技术
随着集成电路的不断发展，NAND FLASH和NORFLASH作为两种主要的非易失性存储器，被应用于各种嵌入式系统。其中NAND FLASH主要优点在于存储密度高、容量大，有更占优势的存储性价比。
传统情况下对NAND FLASH的访问，因为自身NAND FLASH其独特的读写方式，软件访问需多次调用命令函数，软件资源消耗大，访问效率低。如若程序要直接从NAND FALSH执行，不仅效率低下，且占用内存更大。
发明内容
为了解决上述背景中提及的问题，本发明提供了一种AXI总线访问NAND FLASH的方法及装置，采用纯硬件的方式，实现NAND FLASH硬件自启动，从而提高了对NAND FLASH的访问效率，且内存占用大大减小。
第一方面，本发明实施例提供了一种AXI总线访问NAND FLASH的方法，包括：
对AXI总线的读地址总线的地址进行判断；
若所述地址属于NAND FLASH，则将所述AXI总线上的一次读操作转化为对NAND控制器的一次写操作和一次读操作；
通过所述NAND控制器的一次读操作读回数据，并将所述数据发送至所述AXI总线。
可选的，若所述地址不属于NAND FLASH，则执行透传操作。
可选的，所述对AXI总线的读地址总线的地址进行判断，具体包括：
通过对所述AXI总线的读地址总线的地址进行地址范围的判断，若所述AXI总线的读地址总线的地址在所述地址范围内，则所述地址属于NAND FLASH；若所述AXI总线的读地址总线的地址不在所述地址范围内，则所述地址不属于NAND FLASH。
可选的，所述将AXI总线上的一次读操作转化为对NAND控制器的一次写操作和一次读操作，由状态机进行实现，所述状态机至少包括写地址状态、写数据状态、写响应状态、写等待状态、读地址状态和读数据状态，其中：
在写地址状态下，当所述AXI总线上的写地址通道READY信号为高时，则写地址操作完成，所述状态机将跳转至写数据状态；当所述AXI总线上的写地址通道READY信号为低时，则所述状态机保持在所述写地址状态；
在写数据状态下，当所述AXI总线上的写数据通道READY信号为高时，则所述AXI总线的写数据通道完成传输写数据的准备工作，所述状态机将跳转至写响应状态；当所述AXI总线上的写数据通道READY信号为低时，则所述状态机保持在写数据状态下；
在写响应状态下，当所述AXI总线上的写响应有效信号为高时，则写数据操作已完成，所述状态机将跳转至写等待状态；当所述AXI总线上的写响应有效信号为低时，则所述状态机保持在写响应状态下；
在写等待状态下，当所述NAND FLASH上的写BUSY信号拉低时，则NAND FLASH传输路径空闲，可进行后续信息传输，所述状态机将跳转至读地址状态；当所述NAND FLASH上的写BUSY信号拉高时，则所述状态机保持在写等待状态下；
在读地址状态下，当所述AXI总线上的读地址通道READY信号为高时，则所述AXI总线的读地址通道完成传输操作的准备工作，所述状态机将跳转至读数据状态；当所述AXI总线上的读地址通道READY信号为低时，则所述状态机保持在读地址状态下；
在读数据状态下，当所述AXI总线上的读数据通道有效信号为高且为最后一拍读数据时，则读数据操作完成，所述状态机跳转至自启动空闲状态；当所述AXI总线上的读数据通道有效信号为低时，则所述状态机保持在读数据状态下。
可选的，在所述将AXI总线上的一次读操作转化为对NAND控制器的一次写操作和一次读操作之前，所述方法还包括：
判断是否对所述AXI总线上的一次读操作进行转化。
可选的，所述判断是否对所述AXI总线上的一次读操作进行转化，由状态机进行实现，所述状态机至少包括IDLE空闲状态和BOOT_IDLE自启动空闲状态，其中：
在所述空闲状态下，当接收到的自启动使能信号为高，则自启动功能被使能，所述状态机将跳转至自启动空闲状态；当接收到的自启动使能信号为低，则自启动功能被禁止，保持空闲状态；
在所述自启动空闲状态下，当所述AXI总线的读地址有效信号为高时，则来自于AXI总线上的读地址通道操作有效，所述状态机将跳转至写地址状态；当所述AXI总线的读地址有效信号为低时，则来自于AXI总线上的读地址通道操作无效，保持所述自启动空闲状态，在接收到的自启动使能信号拉低时，跳转至所述空闲状态。
第二方面，本发明实施例提供了一种AXI总线访问NAND FLASH的装置，所述装置包括判断单元11、转化单元12和读回单元13，其中：
所述判断单元11，用于对AXI总线的读地址总线的地址进行判断；
所述转化单元12，用于若所述地址属于NAND FLASH，则将所述AXI总线上的一次读操作转化为对NAND控制器的一次写操作和一次读操作；
所述读回单元13，用于通过所述NAND控制器的一次读操作读回数据，并将所述数据发送至所述AXI总线。
本发明提供的一种AXI总线访问NAND FLASH的方法及装置，采用纯硬件的方式，实现NAND FLASH硬件自启动，从而提高了对NAND FLASH的访问效率，且内存占用大大减小。
附图说明
图1为本发明提供的一种AXI总线访问NAND FLASH方法的流程示意图；
图2为本发明提供的一种AXI总线访问NAND FLASH装置的结构示意图；
图3为本发明提供的NAND FLASH自启动模块内部结构与系统连接框图；
图4为本发明提供的NAND FLASH自启动模块状态转移图。
具体实施方式
实施例一
如图1所示，本发明实施例提供了一种AXI总线访问NAND FLASH的方法，包括：
步骤101：对AXI总线的读地址总线的地址进行判断；
步骤102：若所述地址属于NAND FLASH，则将所述AXI总线上的一次读操作转化为对NAND控制器的一次写操作和一次读操作；
步骤103：通过所述NAND控制器的一次读操作读回数据，并将所述数据发送至所述AXI总线。
可选的，若所述地址不属于NAND FLASH，则执行透传操作。
可选的，所述对AXI总线的读地址总线的地址进行判断，具体包括：
通过对所述AXI总线的读地址总线的地址进行地址范围的判断，若所述AXI总线的读地址总线的地址在所述地址范围内，则所述地址属于NAND FLASH；若所述AXI总线的读地址总线的地址不在所述地址范围内，则所述地址不属于NAND FLASH。
可选的，所述将AXI总线上的一次读操作转化为对NAND控制器的一次写操作和一次读操作，由状态机进行实现，所述状态机至少包括写地址状态、写数据状态、写响应状态、写等待状态、读地址状态和读数据状态，具体的，根据图4所示的状态机的状态迁移进行以下详细说明：
在写地址状态下，当所述AXI总线上的写地址通道READY信号为高时，则写地址操作完成，所述状态机将跳转至写数据状态；当所述AXI总线上的写地址通道READY信号为低时，则所述状态机保持在所述写地址状态；
在写数据状态下，当所述AXI总线上的写数据通道READY信号为高时，则所述AXI总线的写数据通道完成传输写数据的准备工作，所述状态机将跳转至写响应状态；当所述AXI总线上的写数据通道READY信号为低时，则所述状态机保持在写数据状态下；
在写响应状态下，当所述AXI总线上的写响应有效信号为高时，则写数据操作已完成，所述状态机将跳转至写等待状态；当所述AXI总线上的写响应有效信号为低时，则所述状态机保持在写响应状态下；
在写等待状态下，当所述NAND FLASH上的写BUSY信号拉低时，则NAND FLASH传输路径空闲，可进行后续信息传输，所述状态机将跳转至读地址状态；当所述NAND FLASH上的写BUSY信号拉高时，则所述状态机保持在写等待状态下；
在读地址状态下，当所述AXI总线上的读地址通道READY信号为高时，则所述AXI总线的读地址通道完成传输操作的准备工作，所述状态机将跳转至读数据状态；当所述AXI总线上的读地址通道READY信号为低时，则所述状态机保持在读地址状态下；
在读数据状态下，当所述AXI总线上的读数据通道有效信号为高且为最后一拍读数据时，则读数据操作完成，所述状态机跳转至自启动空闲状态；当所述AXI总线上的读数据通道有效信号为低时，则所述状态机保持在读数据状态下。
可选的，在所述将AXI总线上的一次读操作转化为对NAND控制器的一次写操作和一次读操作之前，所述方法还包括：
判断是否对所述AXI总线上的一次读操作进行转化。
可选的，所述判断是否对所述AXI总线上的一次读操作进行转化，由状态机进行实现，所述状态机至少包括IDLE空闲状态和BOOT_IDLE自启动空闲状态，具体的，根据图4所示的状态机的状态迁移进行以下详细说明：
在所述空闲状态下，当接收到的自启动使能信号为高，则自启动功能被使能，所述状态机将跳转至自启动空闲状态；当接收到的自启动使能信号为低，则自启动功能被禁止，保持空闲状态；
在所述自启动空闲状态下，当所述AXI总线的读地址有效信号为高时，则来自于AXI总线上的读地址通道操作有效，所述状态机将跳转至写地址状态；当所述AXI总线的读地址有效信号为低时，则来自于AXI总线上的读地址通道操作无效，保持所述自启动空闲状态，在接收到的自启动使能信号拉低时，跳转至所述空闲状态。
实施例二
本发明实施例提供了一种AXI总线访问NAND FLASH的装置，所述装置包括判断单元11、转化单元12和读回单元13，如图2所示，其中：
所述判断单元11，用于对AXI总线的读地址总线的地址进行判断；
所述转化单元12，用于若所述地址属于NAND FLASH，则将所述AXI总线上的一次读操作转化为对NAND控制器的一次写操作和一次读操作；
所述读回单元13，用于通过所述NAND控制器的一次读操作读回数据，并将所述数据发送至所述AXI总线。
本发明提供的一种AXI总线访问NAND FLASH的方法及装置，采用纯硬件的方式，实现NAND FLASH硬件自启动，从而提高了对NAND FLASH的访问效率，且内存占用大大减小。
实施例三
如图3所示，本发明提供了一种详细的AXI总线访问NAND FLASH的电路实现方法，其主要包括两个模块：访问类型判断模块和AXI读写转换模块。
访问类型判断模块：处理器通过AXI发起的读操作，首先进入访问类型判断模块，判断其是否是NAND数据访问；如果是，则进入AXI读写转换模块。如果是非NAND数据访问，该模块可直接进行透传。
AXI读写转换模块：对于NAND数据访问，将AXI读操作转换为所需的两相位NAND存取命令，通过NAND控制器对NAND FLASH进行存取操作。对于每一个AXI的读传输，该模块均可产生一个指令来进行AXI地址命令写传输，其后跟随一数据位段的AXI读传输。
如附图3所示，为AXI总线访问NAND FLASH的转换方法结构图。其中对NAND访问，转换模块将AXI读操作转换为相应两相位NAND存取命令，通过NAND控制器对NAND FLASH进行访问。对于每一个AXI的读传输，该模块均会产生一写指令与一读指令操作，通过该写指令将AXI读传输的地址传输至NAND FLASH中，随后的读指令对以上地址中的数据进行读取，并将所读取数据传输回AXI总线的读数据通道。
需要说明的是，对于非NAND AXI传输，该模块直接透传AXI总线上的所有信号。
通过在复位期间配置自启动使能有效，来使能NAND FLASH自启动操作，片内0x0地址被自动映射到NAND FLASH接口，复位撤消后处理器从0x0地址开始取指，执行存储于NANDFLASH接口存储器件第一个块中的初始化或搬运程序，硬件自启动将从NAND FLASH的开始执行。此时，处理器将通过AXI总线对NAND FLASH进行直接访问，此转换方法完成FLASH命令输出操作(即一次访问需要的一次写指令操作与一次读指令操作)。
另外，NAND FLASH自启动操作需注意以下几点情况：
在自启动期间，在NAND控制器的存储器接口上不可出现任何AXI的写操作；
NAND FLASH中的冗余空间不可被访问。NAND FLASH中第一个块必须被保证零错误；
每次新的AXI访问都会导致NAND自启动模块产生新的指令进行访问操作，这将导致额外延迟；芯片内的NAND FLASH控制器不会跟踪AXI传输来确定连续读取操作是否在相邻存储空间内进行。
Claims (6)
1.一种AXI总线访问NAND FLASH的方法，其特征在于：
对AXI总线的读地址总线的地址进行判断；
若所述地址属于NAND FLASH，则将所述AXI总线上的一次读操作转化为对NAND控制器的一次写操作和一次读操作；
通过所述NAND控制器的一次读操作读回数据，并将所述数据发送至所述AXI总线；
所述将AXI总线上的一次读操作转化为对NAND控制器的一次写操作和一次读操作，由状态机进行实现，所述状态机至少包括写地址状态、写数据状态、写响应状态、写等待状态、读地址状态和读数据状态，其中：
在写地址状态下，当所述AXI总线上的写地址通道READY信号为高时，则写地址操作完成，所述状态机将跳转至写数据状态；当所述AXI总线上的写地址通道READY信号为低时，则所述状态机保持在所述写地址状态；
在写数据状态下，当所述AXI总线上的写数据通道READY信号为高时，则所述AXI总线的写数据通道完成传输写数据的准备工作，所述状态机将跳转至写响应状态；当所述AXI总线上的写数据通道READY信号为低时，则所述状态机保持在写数据状态下；
在写响应状态下，当所述AXI总线上的写响应有效信号为高时，则写数据操作已完成，所述状态机将跳转至写等待状态；当所述AXI总线上的写响应有效信号为低时，则所述状态机保持在写响应状态下；
在写等待状态下，当所述NAND FLASH上的写BUSY信号拉低时，则NAND FLASH传输路径空闲，可进行后续信息传输，所述状态机将跳转至读地址状态；当所述NAND FLASH上的写BUSY信号拉高时，则所述状态机保持在写等待状态下；
在读地址状态下，当所述AXI总线上的读地址通道READY信号为高时，则所述AXI总线的读地址通道完成传输操作的准备工作，所述状态机将跳转至读数据状态；当所述AXI总线上的读地址通道READY信号为低时，则所述状态机保持在读地址状态下；
在读数据状态下，当所述AXI总线上的读数据通道有效信号为高且为最后一拍读数据时，则读数据操作完成，所述状态机跳转至自启动空闲状态；当所述AXI总线上的读数据通道有效信号为低时，则所述状态机保持在读数据状态下。
2.根据权利要求1所述的方法，其特征在于：若所述地址不属于NAND FLASH，则执行透传操作。
3.根据权利要求1中所述的方法，其特征在于：所述对AXI总线的读地址总线的地址进行判断，具体包括：
通过对所述AXI总线的读地址总线的地址进行地址范围的判断，若所述AXI总线的读地址总线的地址在所述地址范围内，则所述地址属于NAND FLASH；若所述AXI总线的读地址总线的地址不在所述地址范围内，则所述地址不属于NAND FLASH。
4.根据权利要求1中所述的方法，其特征在于：在所述将AXI总线上的一次读操作转化为对NAND控制器的一次写操作和一次读操作之前，所述方法还包括：
判断是否对所述AXI总线上的一次读操作进行转化。
5.根据权利要求4中所述的方法，其特征在于：所述判断是否对所述AXI总线上的一次读操作进行转化，由状态机进行实现，所述状态机至少包括IDLE空闲状态和BOOT_IDLE自启动空闲状态，其中：
在所述空闲状态下，当接收到的自启动使能信号为高，则自启动功能被使能，所述状态机将跳转至自启动空闲状态；当接收到的自启动使能信号为低，则自启动功能被禁止，保持空闲状态；
在所述自启动空闲状态下，当所述AXI总线的读地址有效信号为高时，则来自于AXI总线上的读地址通道操作有效，所述状态机将跳转至写地址状态；当所述AXI总线的读地址有效信号为低时，则来自于AXI总线上的读地址通道操作无效，保持所述自启动空闲状态，在接收到的自启动使能信号拉低时，跳转至所述空闲状态。
6.一种AXI总线访问NAND FLASH的装置，其特征在于：所述装置包括判断单元11、转化单元12和读回单元13，其中：
所述判断单元11，用于对AXI总线的读地址总线的地址进行判断；
所述转化单元12，用于若所述地址属于NAND FLASH，则将所述AXI总线上的一次读操作转化为对NAND控制器的一次写操作和一次读操作；由状态机进行实现，所述状态机至少包括写地址状态、写数据状态、写响应状态、写等待状态、读地址状态和读数据状态，其中：
在写地址状态下，当所述AXI总线上的写地址通道READY信号为高时，则写地址操作完成，所述状态机将跳转至写数据状态；当所述AXI总线上的写地址通道READY信号为低时，则所述状态机保持在所述写地址状态；
在写数据状态下，当所述AXI总线上的写数据通道READY信号为高时，则所述AXI总线的写数据通道完成传输写数据的准备工作，所述状态机将跳转至写响应状态；当所述AXI总线上的写数据通道READY信号为低时，则所述状态机保持在写数据状态下；
在写响应状态下，当所述AXI总线上的写响应有效信号为高时，则写数据操作已完成，所述状态机将跳转至写等待状态；当所述AXI总线上的写响应有效信号为低时，则所述状态机保持在写响应状态下；
在写等待状态下，当所述NAND FLASH上的写BUSY信号拉低时，则NAND FLASH传输路径空闲，可进行后续信息传输，所述状态机将跳转至读地址状态；当所述NAND FLASH上的写BUSY信号拉高时，则所述状态机保持在写等待状态下；
在读地址状态下，当所述AXI总线上的读地址通道READY信号为高时，则所述AXI总线的读地址通道完成传输操作的准备工作，所述状态机将跳转至读数据状态；当所述AXI总线上的读地址通道READY信号为低时，则所述状态机保持在读地址状态下；
在读数据状态下，当所述AXI总线上的读数据通道有效信号为高且为最后一拍读数据时，则读数据操作完成，所述状态机跳转至自启动空闲状态；当所述AXI总线上的读数据通道有效信号为低时，则所述状态机保持在读数据状态下；
所述读回单元13，用于通过所述NAND控制器的一次读操作读回数据，并将所述数据发送至所述AXI总线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811510254.2A CN109726149B (zh) | 2018-12-11 | 2018-12-11 | 一种axi总线访问nand flash的方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811510254.2A CN109726149B (zh) | 2018-12-11 | 2018-12-11 | 一种axi总线访问nand flash的方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109726149A CN109726149A (zh) | 2019-05-07 |
| CN109726149B true CN109726149B (zh) | 2022-05-27 |
Family
ID=66294942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811510254.2A Active CN109726149B (zh) | 2018-12-11 | 2018-12-11 | 一种axi总线访问nand flash的方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109726149B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117312210B (zh) * | 2023-11-29 | 2024-03-12 | 沐曦集成电路(南京)有限公司 | 一种通用扩展risc-v处理器性能的方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102169470A (zh) * | 2010-02-27 | 2011-08-31 | 比亚迪股份有限公司 | 一种ahb总线到bvci总线的转换桥 |
| CN103902481A (zh) * | 2012-12-27 | 2014-07-02 | 北京华清瑞达科技有限公司 | 一种基于axi总线的存储器控制装置及方法 |
| CN104572559A (zh) * | 2015-01-08 | 2015-04-29 | 江苏杰瑞科技集团有限责任公司 | 一种Multibus总线到ISA总线的读写操作转换电路 |
| CN105468547A (zh) * | 2015-11-18 | 2016-04-06 | 哈尔滨工业大学 | 一种基于axi总线的便捷可配置帧数据存取控制系统 |
| CN105550131A (zh) * | 2015-12-11 | 2016-05-04 | 中国航空工业集团公司西安航空计算技术研究所 | 一种基于有限状态机和arinc659总线的接口数据处理系统及方法 |
| CN107085560A (zh) * | 2017-04-28 | 2017-08-22 | 西安微电子技术研究所 | 一种emif接口与ahb/apb时序桥接电路及其控制方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102004709B (zh) * | 2009-08-31 | 2013-09-25 | 国际商业机器公司 | 处理器局部总线到高级可扩展接口之间的总线桥及映射方法 |
-
2018
- 2018-12-11 CN CN201811510254.2A patent/CN109726149B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102169470A (zh) * | 2010-02-27 | 2011-08-31 | 比亚迪股份有限公司 | 一种ahb总线到bvci总线的转换桥 |
| CN103902481A (zh) * | 2012-12-27 | 2014-07-02 | 北京华清瑞达科技有限公司 | 一种基于axi总线的存储器控制装置及方法 |
| CN104572559A (zh) * | 2015-01-08 | 2015-04-29 | 江苏杰瑞科技集团有限责任公司 | 一种Multibus总线到ISA总线的读写操作转换电路 |
| CN105468547A (zh) * | 2015-11-18 | 2016-04-06 | 哈尔滨工业大学 | 一种基于axi总线的便捷可配置帧数据存取控制系统 |
| CN105550131A (zh) * | 2015-12-11 | 2016-05-04 | 中国航空工业集团公司西安航空计算技术研究所 | 一种基于有限状态机和arinc659总线的接口数据处理系统及方法 |
| CN107085560A (zh) * | 2017-04-28 | 2017-08-22 | 西安微电子技术研究所 | 一种emif接口与ahb/apb时序桥接电路及其控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109726149A (zh) | 2019-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108121672B (zh) | 一种基于NandFlash存储器多通道的存储阵列控制方法与装置 | |
| US7657696B2 (en) | Method to detect NAND-flash parameters by hardware automatically | |
| US7411859B2 (en) | Multi-port memory device for buffering between hosts | |
| KR100868393B1 (ko) | 비휘발성 메모리 제어기 및 휘발성 메모리에 액세스하는방법 및 시스템, 비휘발성 메모리 제어기 및 휘발성 메모리 | |
| JP5193045B2 (ja) | 出力制御部を備えたメモリ | |
| CN112035381B (zh) | 一种存储系统及存储数据处理方法 | |
| US10552047B2 (en) | Memory system | |
| CN114974374B (zh) | 具有芯片内执行能力的串行与非门快闪存储器 | |
| CN103559146A (zh) | 一种提高NAND flash控制器读写速度的方法 | |
| CN112416823B (zh) | 一种突发模式下的传感器数据读写控制方法、系统及芯片 | |
| CN112540953A (zh) | 基于fpga和mcu实现的片上系统 | |
| CN109726149B (zh) | 一种axi总线访问nand flash的方法及装置 | |
| CN204390227U (zh) | 计算设备扩展装置、以及可扩展的计算系统 | |
| CN104598404A (zh) | 计算设备扩展方法和装置、以及可扩展的计算系统 | |
| CN116541317A (zh) | 可计算存储器、可计算存储系统及数据处理方法 | |
| CN110765065A (zh) | 片上系统 | |
| CN116149570A (zh) | 一种存储系统、存储系统的控制方法及相关组件 | |
| CN109684245B (zh) | 一种apb总线访问spi flash的方法及装置 | |
| EA039007B1 (ru) | Устройство прямого отображения адресов данных, располагающихся во внешнем последовательном пзу, в адресное пространство микропроцессорного ядра, компьютерная система и способ передачи данных | |
| CN117312210B (zh) | 一种通用扩展risc-v处理器性能的方法 | |
| CN118363914B (zh) | 数据处理方法、固态硬盘设备及主机 | |
| US11372800B2 (en) | System on chip comprising a plurality of central processing units whose mailboxes are set in tightly-coupled memories | |
| US6493775B2 (en) | Control for timed access of devices to a system bus | |
| CN113419674B (zh) | 数据编程管理方法、存储器及其控制器，以及计算机系统 | |
| US11094368B2 (en) | Memory, memory chip and memory data access method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221014 Address after: Room S303, Innovation Building, No. 25, Gaoxin 1st Road, Xi'an, Shaanxi 710075 Patentee after: XI'AN XIANGTENG MICROELECTRONICS TECHNOLOGY Co.,Ltd. Address before: No.15, Jinye 2nd Road, Xi'an, Shaanxi 710000 Patentee before: AVIC XI''AN AERONAUTICS COMPUTING TECHNIQUE RESEARCH INSTITUTE |