KR20190054383A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20190054383A
KR20190054383A KR1020170150575A KR20170150575A KR20190054383A KR 20190054383 A KR20190054383 A KR 20190054383A KR 1020170150575 A KR1020170150575 A KR 1020170150575A KR 20170150575 A KR20170150575 A KR 20170150575A KR 20190054383 A KR20190054383 A KR 20190054383A
Authority
KR
South Korea
Prior art keywords
map
address
segments
segment
map segment
Prior art date
Application number
KR1020170150575A
Other languages
English (en)
Other versions
KR102507140B1 (ko
Inventor
조영익
박병규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170150575A priority Critical patent/KR102507140B1/ko
Priority to US16/001,364 priority patent/US10838854B2/en
Priority to TW107124925A priority patent/TWI772466B/zh
Priority to CN201810942753.2A priority patent/CN109783008B/zh
Publication of KR20190054383A publication Critical patent/KR20190054383A/ko
Application granted granted Critical
Publication of KR102507140B1 publication Critical patent/KR102507140B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/401—Compressed data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 발명의 실시 예에 따른 데이터 저장 장치는 복수의 맵 세그먼트들을 포함하는 어드레스 매핑 테이블이 저장된 불휘발성 메모리 장치; 및 호스트 장치로부터의 리드 요청을 처리하기 위해 상기 복수의 맵 세그먼트들 중 제1 맵 세그먼트를 로딩할 때, 상기 제1 맵 세그먼트의 메타 정보에 근거하여 상기 제1 맵 세그먼트를 압축된 상태 또는 원래 상태로 로딩하도록 구성된 컨트롤러를 포함한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 반도체 장치에 관한 것으로, 구체적으로 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는 동작 성능의 저하 없이 맵 데이터를 압축할 수 있는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 데이터 저장 장치는 복수의 맵 세그먼트들을 포함하는 어드레스 매핑 테이블이 저장된 불휘발성 메모리 장치; 및 호스트 장치로부터의 리드 요청을 처리하기 위해 상기 복수의 맵 세그먼트들 중 제1 맵 세그먼트를 로딩할 때, 상기 제1 맵 세그먼트의 메타 정보에 근거하여 상기 제1 맵 세그먼트를 압축된 상태 또는 원래 상태로 로딩하도록 구성된 컨트롤러를 포함한다. 상기 제1 맵 세그먼트의 메타 정보는 상기 복수의 맵 세그먼트들 각각에 대한 압축 가능 여부를 나타내는 메타 정보를 포함하는 맵 세그먼트 메타 정보 테이블에 저장된다.
본 발명의 실시 예에 따른 복수의 맵 세그먼트들을 포함하는 어드레스 매핑 테이블이 저장된 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치의 동작을 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법은 호스트 장치로부터 리드 요청 및 리드할 어드레스가 수신되면, 상기 어드레스 매핑 테이블로부터 맵 세그먼트의 로딩이 필요한지 여부를 판단하는 단계; 상기 복수의 맵 세그먼트들 각각에 대한 압축 가능 여부를 나타내는 메타 정보를 포함하는 맵 세그먼트 메타 정보 테이블에 저장된 로딩할 맵 세그먼트의 메타 정보에 근거하여 해당 맵 세그먼트를 압축된 상태 또는 원래 상태로 로딩하는 단계; 및 상기 리드할 어드레스에 대응하는 상기 불휘발성 메모리 장치의 실제 어드레스에 저장된 데이터를 독출하는 단계를 포함한다.
본 발명의 실시 예에 따르면, 불휘발성 메모리 장치로부터 맵 데이터를 리드하여 로딩할 때 해당 맵 데이터에 대한 압축 가능 여부를 판단할 필요가 없으므로, 맵 데이터 로딩 시간을 단축할 수 있으며, 그 결과 리드 성능이 개선될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치의 구성 예를 도시한 블록도이다.
도 2는 도 1의 어드레스 매핑 테이블의 구성 예를 도시한 도면이다.
도 3은 도 1의 랜덤 액세스 메모리의 구성 예를 도시한 도면이다.
도 4는 세그먼트 메타 정보 테이블의 구성 예를 도시한 도면이다.
도 5는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법에서 맵 업데이트 과정을 도시한 순서도이다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법에서 맵 압축 과정을 도시한 순서도이다.
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 8은 도 7에 도시된 컨트롤러를 예시적으로 보여주는 도면이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)의 구성 예를 도시한 블록도이다. 본 실시 예에서, 데이터 저장 장치(10)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(10)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(10)는 호스트 장치와의 전송 프로토콜을 의미하는 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(10)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(10)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(10)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
도 1을 참조하면, 데이터 저장 장치(10)는 불휘발성 메모리 장치(100) 및 컨트롤러(200)를 포함할 수 있다.
불휘발성 메모리 장치(100)는 데이터 저장 장치(10)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(100)는 메모리 셀에 따라서 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory, FRAM), 티엠알(tunneling magneto-resistive, TMR) 막을 이용한 마그네틱 램(magnetic random access memory, MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory, PRAM), 전이 금속 화합물(transition metal oxide)을 이용한 저항성 램(resistive random access memory, RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
도 1에서는 데이터 저장 장치(10)가 하나의 불휘발성 메모리 장치(100)를 포함하는 것으로 도시하였으나, 특별히 이에 한정되는 것은 아니며, 데이터 저장 장치(10)는 복수의 불휘발성 메모리 장치들을 포함할 수 있다.
불휘발성 메모리 장치(100)는 복수의 비트라인들(도시되지 않음) 및 복수의 워드라인들(도시되지 않음)이 교차하는 영역들에 각각 배치되는 복수의 메모리 셀들을 갖는 메모리 셀 어레이(도시되지 않음)를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있고, 복수의 메모리 블록들은 각각 복수의 페이지들을 포함할 수 있다.
예를 들어, 메모리 셀 어레이의 각 메모리 셀은 하나의 비트를 저장하는 싱글 레벨 셀(single, level cell, SLC), 2 비트의 데이터를 저장할 수 있는 멀티 레벨 셀(multi level cell, MLC), 3 비트의 데이터를 저장할 수 있는 트리플 레벨 셀(triple level cell, TLC) 또는 4 비트의 데이터를 저장할 수 있는 쿼드 레벨 셀(quad level cell, QLC)일 수 있다. 메모리 셀 어레이는 싱글 레벨 셀, 멀티 레벨 셀, 트리플 레벨 셀, 및 쿼드 레벨 셀 중 적어도 하나 이상을 포함할 수 있다. 예를 들어, 메모리 셀 어레이는 2차원 수평 구조의 메모리 셀들을 포함할 수도 있고, 또는 3차원 수직 구조의 메모리 셀들을 포함할 수도 있다.
불휘발성 메모리 장치(100)에는 어드레스 매핑 테이블(AMT)이 저장될 수 있다. 어드레스 매핑 테이블(AMT)은 호스트 장치로부터 수신되는 논리 블록 어드레스(logical block address, LBA) 및 논리 블록 어드레스(LBA)에 대응하는 물리 블록 어드레스(physical block address, PBA)가 매핑되어 저장된 형태일 수 있다.
도 2는 도 1의 어드레스 매핑 테이블(AMT)의 구성을 예시적으로 도시한 도면이다. 도 2를 참조하면, 어드레스 매핑 테이블(AMT)은 복수의 맵 세그먼트들(S0~Sn)을 포함할 수 있다. 각 맵 세그먼트(S0~Sn)는 복수의 논리 블록 어드레스들(LBA0~LBAm) 및 각 논리 블록 어드레스(LBA0~LBAm)에 대응하는 복수의 물리 블록 어드레스들(PBA0~PBAm)을 포함할 수 있다. 하나의 논리 블록 어드레스(LBA)와 이에 매핑된 하나의 물리 블록 어드레스(PBA)를 L2P 엔트리(logical to physical entry)라 하면, 각 맵 세그먼트(S0~Sn)는 m 개의 L2P 엔트리들을 포함할 수 있다.
어드레스 매핑 테이블(AMT)의 L2P 엔트리는 업데이트될 수 있다. 예를 들어, 어드레스 매핑 테이블(AMT)에 저장된 L2P 엔트리는 호스트 장치로부터 프로그램 요청되는 프로그램 데이터 크기의 합이 기 설정된 크기가 될 때마다 업데이트되거나 또는, P2L(physical to logical) 엔트리가 저장되는 어드레스 버퍼(AB, 도 3 참조)에 빈 공간이 없을 때마다 업데이트될 수 있으나, 어드레스 매핑 테이블(AMT)에 저장된 L2P 엔트리가 업데이트되는 시기가 특별히 이에 한정되는 것은 아니다.
컨트롤러(200)는 호스트 인터페이스 유닛(210), 프로세서(220), 랜덤 액세스 메모리(230), 메모리 인터페이스 유닛(240), 압축 엔진(250), 및 압축 해제 엔진(260)을 포함할 수 있다.
호스트 인터페이스 유닛(210)은 호스트 장치(도시되지 않음)와 데이터 저장 장치(100)를 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스 유닛(210)은 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss)와 같은 표준 전송 프로토콜들 중 어느 하나, 즉, 호스트 인터페이스를 이용해서 호스트 장치와 통신할 수 있다.
프로세서(220)는 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 프로세서(220)는 호스트 장치로부터 수신된 요청을 처리할 수 있다. 프로세서(220)는 호스트 장치로부터 수신된 요청을 처리하기 위하여 랜덤 액세스 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 내부의 기능 블럭들 및 불휘발성 메모리 장치(100)를 제어할 수 있다.
랜덤 액세스 메모리(230)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 랜덤 액세스 메모리(230)는 프로세서(220)에 의해서 구동되는 소프트웨어를 저장할 수 있다. 또한, 랜덤 액세스 메모리(230)는 소프트웨어의 구동에 필요한 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(230)는 프로세서(220)의 동작 메모리(working memory)로서 동작할 수 있다.
랜덤 액세스 메모리(230)는 호스트 장치로부터 불휘발성 메모리 장치(100)로 또는 불휘발성 메모리 장치(100)로부터 호스트 장치로 전송될 데이터를 임시 저장할 수 있다. 즉, 랜덤 액세스 메모리(230)는 데이터 버퍼 메모리 또는 데이터 캐시(cache) 메모리로서 동작할 수 있다.
도 3은 랜덤 액세스 메모리(230)의 구성을 예시적으로 도시한 도면이다.
도 3을 참조하면, 랜덤 액세스 메모리(230)는 어드레스 버퍼(AB), 맵 업데이트 버퍼(MUB), 맵 캐시 버퍼(MCB), 및 맵 세그먼트 메타 정보 테이블(SMT) 등을 포함할 수 있다.
어드레스 버퍼(AB)는 호스트 장치로부터 수신된 프로그램할 어드레스 즉, 논리 블록 어드레스(LBA)와 프로그램 데이터가 저장된 불휘발성 메모리 장치(100)의 실제 어드레스 즉, 물리 블록 어드레스(PBA)의 매핑 정보를 저장할 수 있다. 어드레스 버퍼(AB)에 저장되는 어드레스 매핑 정보는 P2L(Physical to Logical) 엔트리일 수 있다. 어드레스 버퍼(AB)에 저장된 P2L 엔트리에 근거하여 불휘발성 메모리 장치(100)의 어드레스 매핑 테이블(AMT)이 업데이트될 수 있다.
맵 업데이트 버퍼(MUB)는 불휘발성 메모리 장치(100)의 어드레스 매핑 테이블(AMT)에 저장된 복수의 맵 세그먼트들(S0~Sn) 중 업데이트될 맵 세그먼트들의 L2P 엔트리들을 임시 저장할 수 있다. 맵 업데이트 버퍼(MUB)에 임시 저장된 L2P 엔트리들 각각에 대한 물리 블록 어드레스(PBA)는 어드레스 버퍼(AB)에 저장된 P2L 엔트리들에 대응하도록 변경될 수 있다. 물리 블록 어드레스(PBA)가 변경된 L2P 엔트리들이 불휘발성 메모리 장치(100)의 어드레스 매핑 테이블(AMT)에 라이트됨에 따라 어드레스 매핑 테이블(AMT)의 업데이트가 완료될 수 있다.
맵 캐시 버퍼(MCB)는 호스트 장치로부터 최근 리드 요청된 어드레스 또는 호스트 장치로부터 빈번히 리드 요청된 어드레스에 대응하는 맵 데이터를 캐싱할 수 있다. 맵 캐시 버퍼(MCB)에 캐싱되는 맵 데이터는 L2P 엔트리들일 수 있다. 맵 캐시 버퍼(MCB)에 캐싱되는 맵 데이터는 압축된 상태이거나 또는 압축되지 않은 상태일 수 있다. 맵 데이터가 기 설정된 사이즈 이하로 압축이 가능한 경우, 해당 맵 데이터는 압축된 후 맵 캐시 버퍼(MCB)에 캐싱될 수 있다. 맵 데이터가 기 설정된 사이즈 이하로 압축이 불가능한 경우, 해당 맵 데이터는 압축되지 않고 원래 사이즈 그대로 맵 캐시 버퍼(MCB)에 캐싱될 수 있다.
맵 세그먼트 메타 정보 테이블(SMT)은 불휘발성 메모리 장치(100)의 어드레스 매핑 테이블(AMT)의 맵 세그먼트들(S0~Sn)에 대한 압축 가능 여부를 나타내는 정보를 저장할 수 있다. 본 실시 예에서 각 맵 세그먼트에 대한 압축 가능 여부 즉, 압축 가능 또는 압축 불가능을 나타내는 정보를 각 맵 세그먼트에 대한 메타 정보라 명명한다. 맵 세그먼트 메타 정보 테이블(SMT)은 비트맵 테이블일 수 있다.
도 3에서는 맵 세그먼트 메타 정보 테이블(SMT)이 랜덤 액세스 메모리(230) 내에서 별도로 할당된 영역에 저장된 것을 예를 들어 도시하였으나, 특별히 이에 한정되는 것은 아니다. 예를 들어, 랜덤 액세스 메모리(230) 내에 맵 세그먼트 메타 정보 테이블(SMT)을 저장하기 위한 별도의 영역을 할당하지 않고, 각종 메타 정보들의 저장을 위해 할당된 영역들 중 하나의 영역 내에 다른 메타 정보와 함께 저장될 수도 있다.
도 4에 도시된 바와 같이, 맵 세그먼트 메타 정보 테이블(SMT)은 각 맵 세그먼트 번호(S0~Sn)와 각 맵 세그먼트(S0~Sn)에 대한 메타 정보 즉, 압축 가능을 나타내는 정보(예를 들어, 비트 ‘1’) 또는 압축 불가능을 나타내는 정보(예를 들어, 비트 ‘0’)가 매칭되어 저장될 수 있다. 프로세서(220)는 특정 맵 세그먼트의 로딩이 필요한 경우, 맵 세그먼트 메타 정보 테이블(SMT)을 참조하여 해당 맵 세그먼트에 대한 압축 가능 여부를 판단할 수 있다.
메모리 인터페이스 유닛(240)은 프로세서(220)의 제어에 따라서 불휘발성 메모리 장치(100)를 제어할 수 있다. 메모리 인터페이스 유닛(240)은 메모리 컨트롤 유닛으로도 불릴 수 있다. 메모리 인터페이스 유닛(240)은 제어 신호들을 불휘발성 메모리 장치(100)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리 장치(100)를 제어하기 위한 커맨드, 어드레스 등을 포함할 수 있다. 메모리 인터페이스 유닛(240)은 데이터를 불휘발성 메모리 장치(100)로 제공하거나, 불휘발성 메모리 장치(100)로부터 데이터를 제공 받을 수 있다. 메모리 인터페이스 유닛(240)은 하나 이상의 신호 라인들을 포함하는 채널(CH)을 통해 불휘발성 메모리 장치(100)와 연결될 수 있다.
압축 엔진(250)은 프로세서(220)의 제어에 의해 불휘발성 메모리 장치(100)의 어드레스 매핑 테이블(AMT)에 저장된 맵 세그먼트들을 리드하여 압축하고, 압축된 맵 세그먼트들을 출력하도록 구성될 수 있다.
압축 엔진(250)은 불휘발성 메모리 장치(100)의 어드레스 매핑 테이블(AMT)에 대한 업데이트가 진행되는 동안 프로세서(220)의 제어에 의해 업데이트되는 맵 세그먼트들에 대한 압축을 수행하고, 압축된 맵 세그먼트들의 사이즈가 기 설정된 사이즈 이하인지 여부를 판단하고, 판단 결과에 근거하여 각 맵 세그먼트의 압축 가능 여부를 나타내는 정보를 프로세서(220)로 제공할 수 있다. 프로세서(220)는 압축 엔진(250)으로부터 제공되는 각 맵 세그먼트의 압축 가능 여부를 나타내는 정보에 근거하여 맵 세그먼트 메타 정보 테이블(SMT)에서 각 맵 세그먼트에 대한 메타 정보를 저장 또는 갱신할 수 있다.
압축 해제 엔진(260)은 맵 캐시 버퍼(MCB)에 캐싱된 맵 세그먼트들 중 압축된 맵 세그먼트에 대한 압축 해제를 수행하도록 구성될 수 있다. 프로세서(220)는 압축 해제된 맵 데이터를 참조하여 호스트 장치로부터 수신된 리드할 어드레스에 저장된 데이터를 독출하도록 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다.
도 5는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법에서 맵 업데이트 과정을 도시한 순서도이다. 도 5를 참조하여 본 실시 예에 의한 데이터 저장 장치의 동작 방법을 설명함에 있어서, 도 1 내지 도 4가 참조될 수 있다.
S501 단계에서, 컨트롤러(200)의 프로세서(220)는 맵 업데이트를 수행할 지 여부를 판단할 수 있다. 프로세서(220)는 랜덤 액세스 메모리(230)의 어드레스 버퍼(AB, 도 3 참조)에 빈 공간이 없는 경우 또는 호스트 장치로부터 수신된 프로그램 데이터 사이즈의 총 합이 기 설정된 사이즈를 초과하는 경우가 발생하면 맵 업데이트를 수행할 수 있다. 맵 업데이트를 수행해야 할 것으로 판단되면, S503 단계로 진행될 수 있다.
S503 단계에서, 프로세서(220)는 불휘발성 메모리 장치(100, 도 1 참조)의 어드레스 매핑 테이블(AMT, 도 1 참조)의 맵 세그먼트들(S0~Sn) 중 업데이트할 맵 세그먼트들을 리드하여 전송하도록 불휘발성 메모리 장치(100)를 제어하고, 불휘발성 메모리 장치(100)로부터 업데이트할 맵 세그먼트들이 수신되면, 수신된 업데이트할 맵 세그먼트들을 랜덤 액세스 메모리(230)의 맵 업데이트 버퍼(MUB)에 저장할 수 있다.
S505 단계에서, 프로세서(220)는 랜덤 액세스 메모리(230)의 맵 업데이트 버퍼(MUB)에 저장된 업데이트할 맵 세그먼트들의 L2P 엔트리(도 2 참조)들의 물리 어드레스(PBA)들을 어드레스 버퍼(AB)에 저장된 P2L 엔트리에 대응하도록 변경할 수 있다.
S507 단계에서, 프로세서(220)는 맵 업데이트 버퍼(MUB)에 저장된 물리 어드레스(PBA)들이 변경된 맵 세그먼트들을 불휘발성 메모리 장치(100)의 어드레스 매핑 테이블(AMT)의 대응하는 영역에 저장하도록 불휘발성 메모리 장치(100)를 제어할 수 있다. 이에 따라, 어드레스 매핑 테이블(AMT)의 업데이트는 완료될 수 있다.
S509 단계에서, 프로세서(220)는 업데이트된 맵 세그먼트들 각각에 대한 압축 가능 여부를 판단하고, 판단 결과를 제공하도록 압축 엔진(250)을 제어할 수 있다. 압축 엔진(250)은 프로세서(220)의 제어에 의해 불휘발성 메모리 장치(100)로 전송되는 업데이트된 맵 세그먼트들 각각에 대한 압축 동작을 수행하고, 압축된 맵 세그먼트들 각각의 사이즈와 기 설정된 사이즈를 비교하여 각 맵 세그먼트에 대한 압축 가능 여부를 판단하고, 판단 결과를 나타내는 정보를 프로세서(220)로 제공할 수 있다. 프로세서(220)는 압축 엔진(250)으로부터 제공된 각 맵 세그먼트에 대한 정보에 근거하여 맵 세그먼트 메타 정보 테이블(SMT)에서 해당 맵 세그먼트에 대한 메타 정보를 저장 또는 갱신할 수 있다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법에서 맵 압축 과정을 도시한 순서도이다. 도 6을 참조하여 본 실시 예에 의한 데이터 저장 장치의 동작 방법을 설명함에 있어서, 도 1 내지 도 4가 참조될 수 있다.
S601 단계에서, 프로세서(220)는 호스트 장치(도시되지 않음)로부터 리드 요청이 수신되었는지 여부를 판단할 수 있다. 호스트 장치로부터 리드 요청이 수신되면 S603 단계로 진행될 수 있다. 호스트 장치로부터 리드 요청이 수신될 때, 리드할 어드레스가 함께 수신될 수 있다.
S603 단계에서, 프로세서(220)는 맵 세그먼트의 로딩이 필요한지 여부를 판단할 수 있다. 프로세서(220)는 맵 캐시 버퍼(MCB)를 스캔하여 호스트 장치로부터 수신된 리드할 어드레스(즉, 논리 블록 어드레스)에 대응하는 L2P 엔트리가 맵 캐시 버퍼(MCB)에 캐싱되어 있는지 여부를 확인하고, 리드할 어드레스에 대응하는 L2P 엔트리가 맵 캐시 버퍼(MCB)에 캐싱되어 있으면 맵 세그먼트의 로딩이 필요하지 않은 것으로 판단하고, 리드할 어드레스에 대응하는 L2P 엔트리가 맵 캐시 버퍼(MCB)에 캐싱되어 있지 않으면 불휘발성 메모리 장치(100)의 어드레스 매핑 테이블(AMT)로부터 리드할 어드레스에 대응하는 L2P 엔트리가 포함된 맵 세그먼트의 로딩이 필요한 것으로 판단할 수 있다. 맵 세그먼트의 로딩이 필요하지 않은 것으로 판단되면 S607 단계로 진행될 수 있다. 맵 세그먼트의 로딩이 필요한 것으로 판단되면 S605 단계로 진행될 수 있다.
S605 단계에서, 프로세서(220)는 랜덤 액세스 메모리(230)의 맵 세그먼트 메타 정보 테이블(SMT)을 참조하여 로딩할 맵 세그먼트의 메타 정보를 확인하고, 메타 정보에 근거하여 해당 맵 세그먼트를 압축하여 로딩하거나 또는 압축하지 않고 원래 상태로 로딩할 수 있다. 맵 세그먼트 메타 정보 테이블(SMT)에는 각 맵 세그먼트 별로 압축 가능 여부를 나타내는 메타 정보가 비트 값 ‘1’ 또는 ‘0’으로 저장된다.
프로세서(220)는 로딩할 맵 세그먼트의 메타 정보가 ‘1’이면 압축 엔진(250)을 이용하여 해당 맵 세그먼트의 압축을 수행하고, 압축된 맵 세그먼트의 사이즈에 대응하는 공간을 맵 캐시 버퍼(MCB)에 할당하고, 할당된 공간에 압축된 상태의 맵 세그먼트를 저장할 수 있다. 프로세서(220)는 해당 맵 세그먼트의 메타 정보가 ‘0’이면 해당 맵 세그먼트에 대한 압축을 수행하지 않고, 원래의 맵 세그먼트의 사이즈에 대응하는 공간을 맵 캐시 버퍼(MCB)에 할당하고, 할당된 공간에 원래 상태의 맵 세그먼트를 저장할 수 있다.
S607 단계에서, 프로세서(220)는 맵 캐시 버퍼(MCB)에 저장된 맵 세그먼트의 L2P 엔트리들을 참조하여 리드할 어드레스 즉, 논리 어드레스에 대응하는 물리 어드레스를 확인하고 해당 물리 어드레스에 저장된 데이터를 독출하도록 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다. 해당 맵 세그먼트가 압축된 상태이면, 프로세서(220)는 압축 해제 엔진(260)을 이용하여 해당 맵 세그먼트의 압축을 해제한 후 리드할 어드레스에 대응하는 물리 어드레스를 확인할 수 있다.
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 7을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive)(2200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 및 전원 커넥터(2260)를 포함할 수 있다.
컨트롤러(2210)는 SSD(2200)의 제반 동작을 제어할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.
도 8은 도 7에 도시된 컨트롤러를 예시적으로 보여주는 도면이다. 도 8을 참조하면, 컨트롤러(2210)는 호스트 인터페이스 유닛(2211), 컨트롤 유닛(2212), 랜덤 액세스 메모리(2213), 에러 정정 코드(ECC) 유닛(2214) 및 메모리 인터페이스 유닛(2215)을 포함할 수 있다.
호스트 인터페이스 유닛(2211)은, 호스트 장치(2100)의 프로토콜에 따라서, 호스트 장치(2100)와 SSD(2200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(2211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2211)은 호스트 장치(2100)가 SSD(2200)를 범용 데이터 저장 장치, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2212)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2212)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(2214)은 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(2215)은 버퍼 메모리 장치(2220)에 저장된 데이터를 불휘발성 메모리 장치들(2231~223n)로 제공하거나, 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 제공할 수 있다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 9를 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 데이터 저장 장치(3200)는 접속 터미널(3110)에 마운트(mount)될 수 있다.
데이터 저장 장치(3200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 8에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
불휘발성 메모리 장치들(3231~3232)은 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 데이터 저장 장치(3200) 내부에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 데이터 저장 장치(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 데이터 저장 장치(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 데이터 저장 장치(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 데이터 저장 장치(3200)의 어느 한 변에 배치될 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 10을 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 데이터 저장 장치(4200)를 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(4200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(4200)는 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 데이터 저장 장치(4200)는 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 불휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 데이터 저장 장치(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 8에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 불휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 불휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 불휘발성 메모리 장치(4230)로 전송될 수 있다.
불휘발성 메모리 장치(4230)는 데이터 저장 장치(4200)의 저장 매체로 사용될 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(5000)을 예시적으로 보여주는 도면이다. 도 11을 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 데이터 저장 장치(5200)를 포함할 수 있다. 데이터 저장 장치(5200)는 도 1의 데이터 저장 장치(100), 도 7의 데이터 저장 장치(2200), 도 9의 데이터 저장 장치(3200), 도 10의 데이터 저장 장치(4200)로 구성될 수 있다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다. 도 12를 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 행 디코더(120), 열 디코더(130), 데이터 읽기/쓰기 블럭(140), 전압 발생기(150) 및 제어 로직(160)을 포함할 수 있다.
메모리 셀 어레이(110)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(120)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 행 디코더(120)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 행 디코더(120)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(120)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(120)는 전압 발생기(150)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(140)은 제어 로직(160)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(140)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(140)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(110)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(140)은 읽기 동작 시 메모리 셀 어레이(110)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(130)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 열 디코더(130)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(130)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(140)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(150)는 불휘발성 메모리 장치(100)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(150)에 의해서 생성된 전압들은 메모리 셀 어레이(110)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(160)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(100)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(160)은 불휘발성 메모리 장치(100)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
10: 데이터 저장 장치 100: 불휘발성 메모리 장치
200: 컨트롤러 210: 호스트 인터페이스 유닛
220: 프로세서 230: 랜덤 액세스 메모리
240: 메모리 인터페이스 유닛 250: 압축 엔진
260: 압축 해제 유닛

Claims (13)

  1. 복수의 맵 세그먼트들을 포함하는 어드레스 매핑 테이블이 저장된 불휘발성 메모리 장치;
    호스트 장치로부터의 리드 요청을 처리하기 위해 상기 복수의 맵 세그먼트들 중 제1 맵 세그먼트를 로딩할 때, 상기 제1 맵 세그먼트의 메타 정보에 근거하여 상기 제1 맵 세그먼트를 압축된 상태 또는 원래 상태로 로딩하도록 구성된 컨트롤러를 포함하고,
    상기 제1 맵 세그먼트의 메타 정보는 상기 복수의 맵 세그먼트들 각각에 대한 압축 가능 여부를 나타내는 메타 정보를 포함하는 맵 세그먼트 메타 정보 테이블에 저장되는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 컨트롤러는,
    상기 맵 세그먼트 메타 정보 테이블이 저장되는 랜덤 액세스 메모리;
    상기 복수의 맵 세그먼트들에 대한 압축을 수행하고, 압축된 맵 세그먼트들 각각의 사이즈와 기 설정된 사이즈를 비교하여 상기 맵 세그먼트들 각각에 대한 압축 가능 여부를 나타내는 정보를 출력하는 압축 엔진; 및
    상기 압축 엔진으로부터 출력되는 각 맵 세그먼트에 대한 압축 가능 여부를 나타내는 정보에 근거하여 상기 맵 세그먼트 메타 정보 테이블에서 각 맵 세그먼트에 대응하는 메타 정보를 저장하는 프로세서
    를 포함하는 데이터 저장 장치.
  3. 제2항에 있어서,
    상기 랜덤 액세스 메모리는,
    상기 호스트 장치로부터 수신된 프로그램할 어드레스와 상기 불휘발성 메모리 장치에서 데이터가 저장된 실제 어드레스의 매핑 정보가 저장되는 어드레스 버퍼;
    상기 복수의 맵 세그먼트들 중 업데이트할 맵 세그먼트들이 로딩되는 맵 업데이트 버퍼; 및
    상기 호스트 장치로부터 수신된 리드할 어드레스와 상기 불휘발성 메모리 장치에서 데이터가 저장된 실제 어드레스의 매핑 정보가 캐싱되는 맵 캐시 버퍼
    를 더 포함하는 데이터 저장 장치.
  4. 제3항에 있어서,
    상기 어드레스 매핑 테이블에 대한 업데이트가 수행되면, 상기 프로세서는 상기 복수의 맵 세그먼트들 중 업데이트할 맵 세그먼트들을 리드하여 상기 맵 업데이트 버퍼에 저장하고, 상기 어드레스 버퍼에 저장된 매핑 정보에 근거하여 상기 맵 세그먼트들의 매핑 정보를 변경하고, 매핑 정보가 변경된 맵 세그먼트들을 상기 어드레스 매핑 테이블의 대응하는 영역에 프로그램하는 데이터 저장 장치.
  5. 제4항에 있어서,
    상기 프로세서는 상기 매핑 정보가 변경된 맵 세그먼트들 각각에 대한 압축 가능 여부를 나타내는 정보를 출력하도록 상기 압축 엔진을 제어하는 데이터 저장 장치.
  6. 제3항에 있어서,
    상기 호스트 장치로부터 리드 요청 및 리드할 어드레스가 수신되면, 상기 프로세서는 상기 리드할 어드레스에 대한 매핑 정보가 상기 맵 캐시 버퍼에 저장되어 있는지 여부를 확인하고, 상기 맵 캐시 버퍼에 상기 리드할 어드레스에 대한 매핑 정보가 저장되어 있지 않으면 상기 불휘발성 메모리 장치의 상기 어드레스 매핑 테이블로부터 상기 리드할 어드레스에 대응하는 맵 세그먼트를 리드하고, 상기 맵 세그먼트 메타 정보 테이블에 저장된 리드한 맵 세그먼트의 메타 정보에 따라 상기 리드한 맵 세그먼트를 압축된 상태 또는 원래 상태로 상기 맵 캐시 버퍼에 저장하는 데이터 저장 장치.
  7. 복수의 맵 세그먼트들을 포함하는 어드레스 매핑 테이블이 저장된 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치의 동작을 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서,
    호스트 장치로부터 리드 요청 및 리드할 어드레스가 수신되면, 상기 어드레스 매핑 테이블로부터 맵 세그먼트의 로딩이 필요한지 여부를 판단하는 단계;
    상기 복수의 맵 세그먼트들 각각에 대한 압축 가능 여부를 나타내는 메타 정보를 포함하는 맵 세그먼트 메타 정보 테이블에 저장된 로딩할 맵 세그먼트의 메타 정보에 근거하여 해당 맵 세그먼트를 압축된 상태 또는 원래 상태로 로딩하는 단계; 및
    상기 리드할 어드레스에 대응하는 상기 불휘발성 메모리 장치의 실제 어드레스에 저장된 데이터를 독출하는 단계
    를 포함하는 데이터 저장 장치의 동작 방법.
  8. 제7항에 있어서,
    상기 컨트롤러는 상기 맵 세그먼트 메타 정보 테이블 및 상기 호스트 장치로부터 수신된 리드할 어드레스와 상기 불휘발성 메모리 장치에서 데이터가 저장된 실제 어드레스의 매핑 정보가 캐싱되는 맵 캐시 버퍼를 포함하는 랜덤 액세스 메모리를 포함하는 데이터 저장 장치의 동작 방법.
  9. 제8항에 있어서,
    상기 맵 세그먼트의 로딩이 필요한지 여부를 판단하는 단계는,
    상기 리드할 어드레스에 대한 매핑 정보가 상기 맵 캐시 버퍼에 캐싱되어 있는지 여부를 판단하는 단계를 포함하고,
    상기 맵 캐시 버퍼에 상기 리드할 어드레스에 대한 매핑 정보가 포함되어 있지 않으면 상기 맵 세그먼트의 로딩이 필요한 것으로 판단하는 데이터 저장 장치의 동작 방법.
  10. 제8항에 있어서,
    상기 맵 세그먼트 메타 정보 테이블에는 상기 복수의 맵 세그먼트들과 각 맵 세그먼트에 대한 압축 가능 여부를 나타내는 값이 저장되고,
    상기 맵 세그먼트를 압축된 상태 또는 원래 상태로 로딩하는 단계에서 상기 맵 세그먼트에 대응하는 값이 압축이 가능함을 나타내는 값이면 상기 맵 세그먼트를 압축하여 로딩하고, 상기 맵 세그먼트에 대응하는 값이 압축이 불가능함을 나타내는 값이면 상기 맵 세그먼트를 압축하지 않고 로딩하는 데이터 저장 장치의 동작 방법.
  11. 제8항에 있어서,
    상기 랜덤 액세스 메모리는 상기 호스트 장치로부터 수신된 프로그램할 어드레스와 상기 불휘발성 메모리 장치에서 데이터가 저장된 실제 어드레스의 매핑 정보가 저장되는 어드레스 버퍼 및 상기 복수의 맵 세그먼트들 중 업데이트할 맵 세그먼트들이 로딩되는 맵 업데이트 버퍼를 더 포함하는 데이터 저장 장치의 동작 방법.
  12. 제11항에 있어서,
    상기 어드레스 매핑 테이블에 대한 업데이트를 수행할지 여부를 판단하는 단계;
    상기 복수의 맵 세그먼트들 중 업데이트할 맵 세그먼트들을 상기 맵 업데이트 버퍼에 저장하는 단계;
    상기 어드레스 버퍼에 저장된 상기 매핑 정보에 근거하여 상기 맵 업데이트 버퍼에 저장된 상기 업데이트할 맵 세그먼트들의 매핑 정보를 변경하는 단계;
    상기 매핑 정보가 변경된 상기 맵 세그먼트들을 상기 어드레스 매핑 테이블의 대응하는 영역에 프로그램하는 단계;
    상기 매핑 정보가 변경된 상기 맵 세그먼트들 각각에 대한 압축 가능 여부를 판단하는 단계; 및
    판단 결과에 근거하여 상기 맵 세그먼트 메타 정보 테이블에서 상기 맵 세그먼트들 각각에 대한 메타 정보를 저장하는 단계
    를 더 포함하는 데이터 저장 장치의 동작 방법.
  13. 제12항에 있어서,
    상기 매핑 정보가 변경된 상기 맵 세그먼트들 각각에 대한 압축 가능 여부를 판단하는 단계는,
    상기 매핑 정보가 변경된 상기 맵 세그먼트들 각각에 대한 압축을 수행하는 단계;
    상기 맵 세그먼트들 각각의 압축 사이즈와 기 설정된 사이즈를 비교하는 단계; 및
    상기 기 설정된 사이즈보다 작은 압축 사이즈를 갖는 맵 세그먼트들은 압축이 가능한 것으로 판단하고, 상기 기 설정된 사이즈보다 큰 압축 사이즈를 갖는 맵 세그먼트들은 압축이 불가능한 것으로 판단하는 단계
    를 포함하는 데이터 저장 장치의 동작 방법.
KR1020170150575A 2017-11-13 2017-11-13 데이터 저장 장치 및 그것의 동작 방법 KR102507140B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170150575A KR102507140B1 (ko) 2017-11-13 2017-11-13 데이터 저장 장치 및 그것의 동작 방법
US16/001,364 US10838854B2 (en) 2017-11-13 2018-06-06 Data storage device and operating method thereof
TW107124925A TWI772466B (zh) 2017-11-13 2018-07-19 資料儲存裝置及其操作方法
CN201810942753.2A CN109783008B (zh) 2017-11-13 2018-08-17 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170150575A KR102507140B1 (ko) 2017-11-13 2017-11-13 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190054383A true KR20190054383A (ko) 2019-05-22
KR102507140B1 KR102507140B1 (ko) 2023-03-08

Family

ID=66432184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170150575A KR102507140B1 (ko) 2017-11-13 2017-11-13 데이터 저장 장치 및 그것의 동작 방법

Country Status (4)

Country Link
US (1) US10838854B2 (ko)
KR (1) KR102507140B1 (ko)
CN (1) CN109783008B (ko)
TW (1) TWI772466B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190059053A (ko) * 2017-11-22 2019-05-30 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20200145151A (ko) * 2019-06-20 2020-12-30 삼성전자주식회사 맵핑 정보를 축약하는 플래시 변환 계층 구조를 이용하여 메모리 리소스를 관리하는 데이터 저장 장치
US10911267B1 (en) 2020-04-10 2021-02-02 Apple Inc. Data-enable mask compression on a communication bus
KR20210157537A (ko) * 2020-06-22 2021-12-29 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
KR20220032826A (ko) * 2020-09-08 2022-03-15 에스케이하이닉스 주식회사 메모리 시스템 내 맵 정보를 제어 및 저장하는 장치 및 방법
TWI780696B (zh) 2021-05-10 2022-10-11 創鑫智慧股份有限公司 查找表壓縮方法與查找表讀取方法及其計算設備、主機與裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130031046A (ko) * 2011-09-20 2013-03-28 삼성전자주식회사 플래시 메모리 장치 및 플래시 메모리 장치의 데이터 관리 방법
KR20170053278A (ko) * 2015-11-06 2017-05-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20170105760A (ko) * 2016-03-10 2017-09-20 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8452912B2 (en) * 2007-10-11 2013-05-28 Super Talent Electronics, Inc. Flash-memory system with enhanced smart-storage switch and packed meta-data cache for mitigating write amplification by delaying and merging writes until a host read
US6944742B1 (en) * 2000-04-28 2005-09-13 Microsoft Corporation Compressed file system for non-volatile RAM
KR100526190B1 (ko) * 2004-02-06 2005-11-03 삼성전자주식회사 플래시 메모리의 재사상 방법
CN101923512B (zh) * 2009-05-29 2013-03-20 晶天电子（深圳）有限公司 三层闪存装置、智能存储开关和三层控制器
CN101656094B (zh) * 2009-09-25 2012-04-18 杭州华三通信技术有限公司 数据存储方法和存储设备
US8291194B2 (en) * 2009-11-16 2012-10-16 Mediatek Inc. Methods of utilizing address mapping table to manage data access of storage medium without physically accessing storage medium and related storage controllers thereof
US8335907B2 (en) 2009-12-30 2012-12-18 Sandisk Technologies Inc. Micro-update architecture for address tables
CN103530062B (zh) * 2012-07-03 2016-12-21 群联电子股份有限公司 数据存储方法、存储器控制器与存储器存储装置
US9448738B2 (en) * 2013-03-15 2016-09-20 Western Digital Technologies, Inc. Compression and formatting of data for data storage systems
CN104102585B (zh) * 2013-04-03 2017-09-12 群联电子股份有限公司 映射信息记录方法、存储器控制器与存储器储存装置
CN103677670A (zh) * 2013-12-11 2014-03-26 华为技术有限公司 读数据的方法及装置
WO2015087424A1 (ja) * 2013-12-12 2015-06-18 株式会社日立製作所 ストレージ装置及びストレージ装置の制御方法
CN104361113B (zh) * 2014-12-01 2017-06-06 中国人民大学 一种内存‑闪存混合存储模式下的olap查询优化方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130031046A (ko) * 2011-09-20 2013-03-28 삼성전자주식회사 플래시 메모리 장치 및 플래시 메모리 장치의 데이터 관리 방법
KR20170053278A (ko) * 2015-11-06 2017-05-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20170105760A (ko) * 2016-03-10 2017-09-20 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
US20190146910A1 (en) 2019-05-16
KR102507140B1 (ko) 2023-03-08
TWI772466B (zh) 2022-08-01
TW201918869A (zh) 2019-05-16
US10838854B2 (en) 2020-11-17
CN109783008B (zh) 2022-04-26
CN109783008A (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
US10789161B2 (en) Data storage device to identify and process a sequential read request and operating method thereof
US11216362B2 (en) Data storage device and operating method thereof
US10891236B2 (en) Data storage device and operating method thereof
KR102507140B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102419036B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200095103A (ko) 데이터 저장 장치 및 그 동작 방법
KR20200085967A (ko) 데이터 저장 장치 및 그 동작 방법
US20200057725A1 (en) Data storage device and operating method thereof
CN111916140B (zh) 控制器及其操作方法以及包括控制器的存储器系统
KR20200025184A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
US20200310956A1 (en) Data storage device and operating method thereof
KR20200121645A (ko) 컨트롤러 및 그것의 동작 방법과 메모리 시스템
KR102474035B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210144249A (ko) 저장 장치 및 이의 동작 방법
CN110119326B (zh) 数据存储装置及其操作方法
CN111752858A (zh) 控制器、存储器系统及其操作方法
US11782638B2 (en) Storage device with improved read latency and operating method thereof
US10691352B2 (en) Data storage device and method of operating the same
US20210397364A1 (en) Storage device and operating method thereof
US11281590B2 (en) Controller, operating method thereof and storage device including the same
CN113805793A (zh) 存储装置及其操作方法
KR20210001206A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US11144246B2 (en) Memory system using available bad block based on data storage reliability and operating method thereof
US20200117390A1 (en) Data storage device and operating method thereof
KR20200125216A (ko) 데이터 저장 장치, 이를 포함하는 전자 장치 및 데이터 저장 장치의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant