KR20210157537A - 메모리 시스템 및 그의 동작 방법 - Google Patents

메모리 시스템 및 그의 동작 방법 Download PDF

Info

Publication number
KR20210157537A
KR20210157537A KR1020200075432A KR20200075432A KR20210157537A KR 20210157537 A KR20210157537 A KR 20210157537A KR 1020200075432 A KR1020200075432 A KR 1020200075432A KR 20200075432 A KR20200075432 A KR 20200075432A KR 20210157537 A KR20210157537 A KR 20210157537A
Authority
KR
South Korea
Prior art keywords
host
memory
metadata
memory system
read
Prior art date
Application number
KR1020200075432A
Other languages
English (en)
Inventor
김광수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200075432A priority Critical patent/KR20210157537A/ko
Priority to US17/164,050 priority patent/US11675527B2/en
Priority to CN202110395756.0A priority patent/CN113900586A/zh
Publication of KR20210157537A publication Critical patent/KR20210157537A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

본 발명의 메모리 시스템은 유저 데이터 및 상기 유저 데이터의 메타 데이터를 저장하는 비휘발성 메모리 장치; 및 상기 메타 데이터의 적어도 일부를 호스트로 업로드하는 컨트롤러를 포함하며, 상기 컨트롤러는 상기 업로드된 메타 데이터의 저장을 위해 할당된 상기 호스트의 저장 공간 중 프리 공간의 크기가 설정값 이하이면, 상기 호스트로부터 수신되는 복수의 노말 리드 요청의 개수 및 상기 노말 리드 요청의 비율에 따라, 핫 메타 데이터를 상기 호스트로 업로드한다.

Description

메모리 시스템 및 그의 동작 방법{MEMORY SYSTEM AND OPERATIONG METHOD THEREOF}
본 발명은 메모리 시스템 및 그의 동작 방법에 관한 것으로, 보다 구체적으로 메모리 시스템의 리드 동작 방법과 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 하드 디스크와 달리 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예들은 HPB(Host-aware Performance Booster) 모드에서 노말 리드 요청의 개수 및 상기 노말 리드 요청의 비율에 따라 호스트로 업로드할 핫 맵정보를 결정할 수 있는 메모리 시스템 및 그의 동작 방법을 제공한다.
또한, 본 발명의 실시 예들은 호스트로 업로딩된 맵정보 중에서 콜드 맵정보를 핫 맵정보를 업데이트하여 리드 동작의 효율을 증가시킬 수 있는 메모리 시스템의 및 그의 동작 방법을 제공한다.
또한, 본 발명의 실시 예들은 호스트 요청에 의한 리드 동작 수행 시, 메모리 장치로부터 맵정보를 다운로딩할 필요가 없기 때문에, 메모리 시스템의 오버헤드를 줄일 수 있는 메모리 시스템, 데이터 처리 시스템 및 이들의 구동방법을 제공할 수 있다.
또한, 본 발명의 실시 예들은 리드 동작 수행 시, 호스트로부터 수신되는 호스트 물리 주소의 유효성을 판단하여, 유효한 물리 주소인 경우 별도의 맵정보 탐색과정 없이 해당 물리 주소에 액세스하여 리드 동작의 수행 속도가 향상시키는 메모리 시스템 및 이들의 구동방법을 제공할 수 있다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예에 따른 메모리 시스템은 유저 데이터 및 유저 데이터의 메타 데이터를 저장하는 비휘발성 메모리 장치; 및 메타 데이터의 적어도 일부를 호스트로 업로드하는 컨트롤러를 포함하며, 컨트롤러는 업로드된 메타 데이터의 저장을 위해 할당된 호스트의 저장 공간 중 프리 공간의 크기가 설정값 이하이면, 호스트로부터 수신되는 복수의 노말 리드 요청의 개수 및 노말 리드 요청의 비율에 따라, 핫 메타 데이터를 호스트로 업로드할 수 있다. 노말 리드 요청은 물리 주소가 동반되지 않는 리드 요청을 포함할 수 있다. 컨트롤러는 프리 공간의 크기가 설정값 이하이면, 특정 논리 주소가 호스트에 의해 리드 요청된 횟수인 리드 카운트를 관리할 수 있다. 컨트롤러는 리드 카운트에 기초하여, 핫 메타 데이터를 선택할 수 있다. 리드 카운트는 노말 리드 요청에 대한 노말 리드 카운트 및 물리 주소가 포함된 HPB 리드 요청에 대한 HPB 리드 요청 카운트를 포함할 수 있다. 컨트롤러는 핫 메타 데이터를 호스트로 업로드하기 위해, 호스트로 업로드된 메타 데이터 중에서 적어도 일부에 대한 업로드 정보를 초기화할 수 있다. 컨트롤러는 노말 리드 요청의 비율이 제1 임계값 이상이면, 업로드된 메타 데이터 중에서 콜드 메타 데이터를 대체할 핫 메타데이터를 호스트로 업로드할 수 있다. 컨트롤러는 노말 리드 요청의 비율이 제1 임계값보다 큰 제2 임계값 이상이면, 업로드된 메타 데이터 전체를 대체할 핫 메타데이터를 호스트로 업로드할 수 있다. 메타 데이터는 호스트가 사용하는 논리 주소 및 논리 주소에 대응되는 메모리 장치의 물리 주소가 포함되는 맵정보를 포함할 수 있다. 설정값은 '0' 이상일 수 있다.
본 발명의 실시 예에 따른 유저 데이터 및 유저 데이터의 메타 데이터를 저장하는 비휘발성 메모리 장치 및 메타 데이터의 적어도 일부를 호스트로 업로드하는 컨트롤러를 포함하는 메모리 시스템의 동작 방법은 메타 데이터가 호스트로 업로드됨에 따라, 업로드된 메타 데이터의 저장을 위해 할당된 호스트의 저장 공간 중 프리 공간의 크기가 설정값 이하인지 여부를 판단하는 단계; 프리 공간의 크기가 설정값 이하이면, 호스트로부터 수신되는 복수의 노말 리드 요청의 개수 및 노말 리드 요청의 비율에 따라, 핫 메타 데이터를 호스트로 업로드하는 단계;를 포함할 수 있다. 노말 리드 요청은 물리 주소가 동반되지 않는 리드 요청일 수 있다. 핫 메타 데이터를 호스트로 업로드하는 단계는 특정 논리 주소가 호스트에 의해 리드 요청된 횟수인 리드 카운트를 관리하는 단계를 포함할 수 있다. 핫 메타 데이터를 호스트로 업로드하는 단계는 리드 카운트에 기초하여, 핫 메타 데이터를 선택하는 단계를 포함할 수 있다. 리드 카운트는 노말 리드 요청에 대한 노말 리드 카운트 및 물리 주소가 포함된 HPB 리드 요청에 대한 HPB 리드 요청 카운트를 포함할 수 있다. 핫 메타 데이터를 호스트로 업로드하는 단계는 호스트로 업로드된 메타 데이터 중에서 적어도 일부에 대한 업로드 정보를 초기화 하는 단계를 포함할 수 있다. 핫 메타 데이터를 호스트로 업로드하는 단계는 노말 리드 요청의 비율이 제1 임계값 이상이면, 업로드된 메타 데이터 중에서 콜드 메타 데이터를 대체할 핫 메타데이터를 호스트로 업로드할 수 있다. 핫 메타 데이터를 호스트로 업로드하는 단계는 노말 리드 요청의 비율이 제1 임계값보다 큰 제2 임계값 이상이면, 업로드된 메타 데이터 전체를 대체할 핫 메타데이터를 호스트로 업로드할 수 있다. 메타 데이터는 호스트가 사용하는 논리 주소 및 논리 주소에 대응되는 메모리 장치의 물리 주소가 포함되는 맵정보를 포함할 수 있다. 설정값은 '0' 이상일 수 있다.
본 발명에 따른 메모리 시스템, 데이터 처리 시스템 및 이들의 구동방법에 대한 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예들은 호스트로 업로딩된 맵정보 중에서 콜드 맵정보를 핫 맵정보를 업데이트하여 리드 동작의 효율을 증가시킬 수 있다.
또한, 본 발명의 실시 예들은 호스트 요청에 의한 리드 동작 수행 시, 메모리 장치로부터 맵정보를 다운로딩할 필요가 없기 때문에, 메모리 시스템의 오버헤드를 줄일 수 있는 있다.
또한, 본 발명의 실시 예들은 리드 동작 수행 시, 호스트로부터 수신되는 호스트 물리 주소의 유효성을 판단하여, 유효한 물리 주소인 경우 별도의 맵정보 탐색과정 없이 해당 물리 주소에 액세스하여 리드 동작의 수행 속도를 향상시키는 효과를 제공할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 맵정보의 공유 방법을 설명한다.
도 2는 본 발명의 일 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한다.
도 3은 본 발명의 일 실시예에 따른 메모리 시스템 내 컨트롤러를 설명한다.
도 4는 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 구성을 설명한다.
도 5는 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 리드 동작을 설명한다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 트랜잭션의 제1예 및 제2예를 설명한다.
도 7a 내지 도 7d은 본 발명의 일 실시예에 따른 호스트와 메모리 시스템의 제1 동작 내지 제4 동작을 설명한다.
도 8은 본 발명의 일 실시예에 따른 메모리 시스템이 호스트 메모리를 관리하는 동작을 설명한다.
도 9는 도 8에서 설명된 동작 중, 메모리 시스템이 호스트 메모리를 관리하는 동작을 자세히 설명한다.
도 10은 본 발명의 일 실시예에 따른 메모리 시스템이 맵정보를 호스트에 업로딩하는 동작을 설명한다.
도 11a 내지 도 11e는 본 발명의 일 실시예에 따른 메모리 시스템이 호스트 메모리를 관리하는 구체적인 동작을 예시적으로 설명한다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 맵정보의 공유 방법을 설명한다.
도 1을 참조하면, 호스트(102)와 메모리 시스템(110)이 연동할 수 있다. 호스트(102)는 컴퓨팅 장치로 이해될 수 있으며, 모바일 장치, 컴퓨터, 서버 등의 형태로 구현될 수 있다. 호스트(102)와 연동하는 메모리 시스템(110)은 호스트(102)로부터 명령을 수신하고, 수신한 명령에 대응하여 데이터를 저장하거나 출력할 수 있다.
메모리 시스템(110)은 비휘발성 메모리셀을 포함하는 저장 공간을 가질 수 있다. 예를 들면, 메모리 시스템(110)은 플래시 메모리, 솔리드 스테이트 드라이브(solid-state drive, SSD) 등의 형태로 구현될 수 있다.
비휘발성 메모리셀을 포함하는 저장 공간에 호스트(102)가 요구한 데이터를 저장하기 위해서, 메모리 시스템(110)은 호스트(102)가 사용하는 파일 시스템과 비휘발성 메모리셀을 포함하는 저장 공간을 연결시키는 맵핑(mapping)을 수행할 수 있다. 예를 들면, 호스트(102)가 사용하는 파일 시스템에 따른 데이터의 주소를 논리 주소 혹은 논리 블록 주소라고 부를 수 있고, 비휘발성 메모리셀을 포함하는 저장 공간에서 데이터의 주소를 물리 주소 혹은 물리 블록 주소라고 부를 수 있다. 호스트(102)가 리드 요청과 함께 논리 주소를 메모리 시스템(110)에 전달하는 경우, 메모리 시스템(110)은 논리 주소에 대응하는 물리 주소를 탐색한 후 탐색된 물리 주소에 저장된 데이터를 호스트(102)에 출력할 수 있다. 이러한 과정 중 메모리 시스템(110)이 호스트(102)가 전달한 논리 주소에 대응하는 물리 주소를 탐색하는 과정에서 맵핑(mapping)이 수행될 수 있다.
메모리 시스템(110)이 수행하는 맵핑을 호스트(102)가 수행할 수 있다면, 메모리 시스템(110)이 호스트(102)가 전달한 리드 요청에 대응하는 데이터를 출력하는 데 소요되는 시간이 줄어들 수 있다. 이를 위해, 호스트(102)가 맵핑을 통해 물리 주소를 메모리 시스템(110)에 전달하기 위해서, 호스트(102)가 맵핑을 수행하기 위한 맵정보를 저장하거나 맵정보에 직접 액세스할 수 있다.
도 1을 참조하면, 메모리 시스템(110)은 호스트(102)에 맵정보(MAP INFO.)를 전송할 수 있다. 메모리 시스템(110)으로부터 맵정보를 수신한 호스트(102)는 맵정보를 호스트(102)가 포함하는 메모리에 저장할 수 있다. 메모리 시스템(110)이 호스트(102)에 맵정보 전체를 전송하고, 호스트(102)가 전송된 맵정보 전체를 저장할 수 있다면, 메모리 시스템(110)은 로그를 기록할 필요가 없을 수 있다. 하지만, 호스트(102)는 메모리 시스템(110)이 관리하는 맵정보 전체를 저장하기 위해, 메모리 내 저장 공간을 할당하기 어려울 수 있다. 따라서, 메모리 시스템(110)은 호스트(102)가 자주 사용하는 데이터 혹은 논리 주소에 대한 맵정보를 선별적으로 호스트(102)에 전송할 수 있다.
한편, 맵정보를 호스트(102)에 전송한 메모리 시스템(110)은 전송된 맵정보에 대한 로그(log)를 생성할 수 있다. 생성된 로그(log)의 형식, 형태는 다양할 수 있으며, 비휘발성 메모리 셀을 포함하는 메모리 장치 또는 저장 영역에 저장될 수 있다. 실시예에 따라, 로그(log)는 히스토리(history)와 같은 데이터의 형태로, 메모리 시스템(110)이 맵정보를 호스트(102)에 전송하는 이벤트가 발생할 때마다 전송된 맵정보를 기록할 수 있다. 메모리 시스템(110)은 호스트(102)에 전송할 수 있는 맵정보의 크기에 대응하여 로그 또는 히스토리에 기록되는 전송된 맵정보의 양이 결정될 수 있다. 예를 들어, 메모리 시스템(110)이 호스트(102)에 전송할 수 있는 맵정보의 크기가 512KB라고 가정할 수 있다. 메모리 시스템(110)이 호스트(102)에 512KB보다 많은 양의 맵정보를 전송할 수 있지만, 로그(log)에 기록하는 전송된 맵정보의 양은 512KB까지로 제한할 수 있다. 메모리 시스템(110)이 호스트(102)에 한번에 전송할 수 있는 맵정보의 양은 호스트(102)가 저장할 수 있는 맵정보의 양보다 작을 수 있다. 예를 들면, 맵정보는 세그먼트(segment) 단위로 호스트(102)에 전송될 수 있다. 메모리 시스템(110)은 복수번의 전송을 통해 호스트(102)에 맵정보를 전달할 수 있으며, 연속적으로 혹은 간헐적으로 맵정보를 호스트(102)에 전달할 수도 있다.
실시예에 따라, 메모리 시스템(110)이 호스트(102)에 1MB보다 많은 양의 맵정보를 전송하는 경우, 호스트(102)는 메모리 시스템(110)이 전송한 시간 순서에 따라 오래된 맵정보를 삭제할 수 있다. 또한, 메모리 시스템(110)이 호스트(102)에 전송된 맵정보 중에는 업데이트 정보가 포함될 수 있다. 호스트(102)가 메모리 시스템(110)으로부터 전송된 맵정보를 저장하기 위해 할당한 공간은 휘발성 메모리셀을 포함하고 있으므로, 호스트(102)는 다른 맵정보의 삭제 없이 대응하는 맵정보를 업데이트(갱신)할 수도 있다.
호스트(102)는 저장된 맵정보를 바탕으로 메모리 시스템(110)에 전달하는 명령에 물리 주소(PBA)를 포함할 수 있다. 맵핑을 수행하는 호스트(102)는 메모리 시스템(110)에 전달하는 명령에 대응하는 논리 주소를 바탕으로, 논리 주소에 대응하는 물리 주소를 저장하고 있는 맵정보에서 찾을 수 있다. 물리 주소가 존재하면 호스트(102)는 메모리 시스템(110)에 물리 주소를 포함하는 명령을 전달할 수 있다.
호스트(102)로부터 물리 주소를 포함하는 명령을 수신한 메모리 시스템(110)은 해당 명령에 대응하는 커맨드 동작(command operation)을 수행할 수 있다. 전술한 예와 같이, 호스트(102)가 리드 요청에 대응하는 물리 주소를 전달하는 경우, 메모리 시스템(110)은 해당 물리 주소를 이용하여 데이터를 액세스하고 출력함으로써 리드 요청에 대응하는 커맨드 동작에 소요되는 시간을 줄일 수 있다.
호스트(102)와 메모리 시스템(110)에 전원이 공급되지 않으면(power off), 호스트(102) 내 휘발성 메모리셀을 포함하는 저장 공간에 저장된 맵정보는 모두 사라지게 된다. 호스트(102)와 메모리 시스템(110)에 전원 공급은 사용자의 요구에 의해 발생하거나, 사용자의 요구와 무관하게 원하지 않는 상황에서도 발생할 수 있다. 호스트(102)와 메모리 시스템(110)에 전원 공급이 재개되면(power on), 메모리 시스템(110)은 호스트(102)에 맵정보를 전송한 후 기록해 놓은 로그 또는 히스토리를 바탕으로, 호스트(102)에 전송할 맵정보를 선별할 수 있다. 이후, 메모리 시스템(110)은 호스트(102)에 준비된 맵정보를 전송하여, 전원 공급이 중단되기 전 호스트(102)가 맵핑을 수행하여 물리 주소를 포함하는 명령을 메모리 시스템(110)에 전달할 수 있었던 상태로 빠르게 회복할 수 있다.
전원 공급이 중단되기 전과 전원 공급이 재개된 후, 호스트(102)와 메모리 시스템(110)을 사용하는 사용자의 니즈(needs)와 사용 패턴(usage pattern)은 유사하거나 상이할 수 있다. 만약 사용자의 니즈(needs)와 사용 패턴(usage pattern)이 유사하다면, 호스트(102)는 동일한 데이터에 대한 사용 혹은 접근의 빈도가 많을 수 있다. 이러한 데이터에 대해 호스트(102)가 맵핑을 수행하여 메모리 시스템(110)이 보다 빠르게 데이터를 출력할 수 있다면, 호스트(102)와 메모리 시스템(110)에 대한 사용자의 만족도는 높아질 수 있다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2를 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다. 호스트(102)는 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 컴퓨팅 장치 혹은 유무선 전자 장치들을 포함할 수 있다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다, 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다. 여기서, 메모리 인터페이스 유닛(142)은, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 그리고, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고 받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장할 수 있다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하는 과정 중 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하기 전 임시 저장할 수 있다. 또한, 컨트롤러(130)는 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하기 전, 메모리(144)에 임시 저정할 수 있다. 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 메모리 시스템(110) 내 컨트롤러(130)와 메모리 장치(150) 사이에 전달되거나 발생하는 데이터는 메모리(144)에 저장될 수 있다. 예를 들어, 메모리(144)는 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장할 수 있다. 이러한 데이터 저장을 위해, 메모리(144)는 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함할 수 있다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 1에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 커맨드에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 컨트롤러(130)는 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152, 154, 156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152, 154, 156) 간 또는 메모리 블록들(152, 154, 156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 맵정보를 메모리 장치(150)의 메모리 블록들(152, 154, 156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함할 수 있다.
호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 복수의 커맨드 동작들에 대해, 컨트롤러(130)는 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널(channel)들 또는 웨이(way)들 중 적어도 하나를 선택하여 복수의 커맨드 동작들을 원할히 수행할 수 있다. 컨트롤러(130)는 호스트(102)로부터 전달되는 복수의 커맨드들에 해당하는 복수의 커맨드 동작들, 예컨대 복수의 라이트 커맨드들에 해당하는 복수의 프로그램 동작들, 복수의 리드 커맨드들에 해당하는 복수의 리드 동작들, 및 복수의 이레이즈 커맨드들에 해당하는 복수의 이레이즈 동작들을 수신할 수 있다. 복수의 동작들을 메모리 장치(150)에서 수행할 경우, 컨트롤러(130)는 복수의 채널(channel)들 또는 웨이(way)들의 상태를 바탕으로, 적합한 채널들(또는 웨이들)을 결정할 수 있다. 결정된 최상의 채널들(또는 웨이들)을 통해, 컨트롤러(130)는 호스트(102)로부터 수신된 커맨드들 해당하는 메모리 다이들로 전송할 수 있고, 커맨드들에 해당하는 커맨드 동작들을 수행한 메모리 다이들로부터 커맨드 동작들의 수행 결과들을 수신할 수 있다. 이후, 컨트롤러(130)는 커맨드 동작들의 수행 결과들을 호스트(120)로 제공할 수 있다.
컨트롤러(130)는 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인할 수 있다. 예컨대, 채널들 또는 웨이들의 상태는 비지(busy) 상태, 레디(ready) 상태, 액티브(active) 상태, 아이들(idle) 상태, 정상(normal) 상태, 비정상(abnormal) 상태 등으로 구분할 수 있다. 명령어 (및/또는 데이터)가 전달되는 채널 또는 방법의 컨트롤러 결정은 명령 (및/또는 데이터)이 전달되는 물리적 블록 어드레스와 연관될 수 있다. 컨트롤러(130)는 메모리 디바이스 (150)로부터 전달된 디스크립터(descriptor)를 참조할 수 있다. 디스크립터는 미리 결정된 포맷 또는 구조를 갖는 데이터로서, 메모리 장치(150)에 관한 무언가를 기술하는 파라미터의 블록 또는 페이지를 포함할 수 있다. 예를 들어, 디스크립터는 장치 디스크립터, 구성 디스크립터, 유닛 디스크립터 등을 포함할 수있다. 컨트롤러(130)는 명령 또는 데이터가 어떤 채널(들) 또는 방법(들)을 통해 교환되는지를 결정하기 위해 디스크립터를 참조하거나 사용한다.
컨트롤러(130)의 프로세서(134)에는 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있다. 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행할 수 있다. 여기서, 배드 블록 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가, 전술한 바와 같이, 3차원 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리하면, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다.
도 3는 본 발명의 일 실시예에 따른 메모리 시스템 내 컨트롤러를 설명한다.
도 3을 참조하면, 호스트(102) 및 메모리 장치(150)와 연동하는 컨트롤러(130)는 호스트 인터페이스 유닛(132), 플래시 변환 계층(FTL) 유닛(40), 메모리 인터페이스 유닛(142) 및 메모리(144)를 포함할 수 있다. 도 4에서 설명하는 컨트롤러(130)는 도 1에서 설명한 복수의 메모리 시스템(110A, 110B, 110C)에 포함되는 컨트롤러(130)의 하나의 예일 수 있다
도 3에서 도시되지 않았지만, 실시예에 따라, 도 2에서 설명한 ECC 유닛(138)은 플래시 변환 계층(FTL) 유닛(40)에 포함될 수 있다. 실시예에 따라, ECC 유닛(138)은 컨트롤러(130) 내 별도의 모듈, 회로, 또는 펌웨어 등으로 구현될 수도 있다.
호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 주고받기 위한 것이다. 예를 들어, 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 순차적으로 저장한 뒤, 저장된 순서에 따라 출력할 수 있는 명령큐(56), 명령큐(56)로부터 전달되는 명령, 데이터 등을 분류하거나 처리 순서를 조정할 수 있는 버퍼관리자(52), 및 버퍼관리자(52)로부터 전달된 명령, 데이터 등의 처리를 위한 이벤트를 순차적으로 전달하기 위한 이벤트큐(54)를 포함할 수 있다.
호스트(102)로부터 명령, 데이터는 동일한 특성의 복수개가 연속적으로 전달될 수도 있고, 서로 다른 특성의 명령, 데이터가 뒤 섞여 전달될 수도 있다. 예를 들어, 데이터를 리드 위한 명령어가 복수 개 전달되거나, 리드 및 프로그램 명령이 교번적으로 전달될 수도 있다. 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달된 명령, 데이터 등을 명령큐(56)에 먼저 순차적으로 저장한다. 이후, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라 컨트롤러(130)가 어떠한 동작을 수행할 지를 예측할 수 있으며, 이를 근거로 명령, 데이터 등의 처리 순서나 우선 순위를 결정할 수도 있다. 또한, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라, 호스트 인터페이스 유닛(132) 내 버퍼관리자(52)는 명령, 데이터 등을 메모리(144)에 저장할 지, 플래시 변환 계층(FTL) 유닛(40)으로 전달할 지도 결정할 수도 있다. 이벤트큐(54)는 호스트(102)로부터 전달된 명령, 데이터 등에 따라 메모리 시스템 혹은 컨트롤러(130)가 내부적으로 수행, 처리해야 하는 이벤트를 버퍼관리자(52)로부터 수신한 후, 수신된 순서대로 플래시 변환 계층(FTL) 유닛(40)에 전달할 수 있다.
실시예에 따라, 플래시 변환 계층(FTL) 유닛(40)은 이벤트규(54)로부터 수신된 이벤트를 관리하기 위한 호스트 요구 관리자(Host Request Manager(HRM), 46), 맵정보를 관리하는 맵데이터 관리자(Map Manger(MM), 44), 가비지 컬렉션 또는 웨어 레벨링을 수행하기 위한 상태 관리자(42), 메모리 장치 내 블록에 명령을 수행하기 위한 블록 관리자(48)를 포함할 수 있다.
예를 들면, 호스트 요구 관리자(HRM, 46)는 맵데이터 관리자(MM, 44) 및 블록 관리자(48)를 사용하여 호스트 인터페이스 유닛(132)으로부터 수신된 리드 및 프로그램 명령, 이벤트에 따른 요청을 처리할 수 있다. 호스트 요구 관리자(HRM, 46)는 전달된 요청의 논리적 주소에 해당하는 물리적 주소를 파악하기 위해 맵데이터 관리자(MM, 44)에 조회 요청을 보내고 물리적 주소에 대해 메모리 인터페이스 유닛(142)에 플래시 리드 커맨드를 전송하여 리드 커맨드를 처리할 수 있다. 한편, 호스트 요구 관리자(HRM, 46)는 먼저 블록 관리자(48)에 프로그램 요청을 전송함으로써 미기록된(데이터가 없는) 메모리 장치의 특정 페이지에 데이터를 프로그램한 다음, 맵데이터 관리자(MM, 44)에 프로그램 요청에 대한 맵 갱신(update) 요청을 전송함으로써 논리적-물리적 주소의 매핑 정보에 프로그램한 데이터에 대한 내용을 업데이트할 수 있다.
여기서, 블록 관리자(48)는 호스트 요구 관리자(HRM, 46), 맵데이터 관리자(MM, 44), 및 상태 관리자(42)가 요청한 프로그램 요청을 메모리 장치(150)를 위한 프로그램 요청으로 변환하여 메모리 장치(150) 내 블록을 관리할 수 있다. 메모리 시스템(110, 도 2 참조)의 프로그램 혹은 쓰기 성능을 극대화하기 위해 블록 관리자(48)는 프로그램 요청을 수집하고 다중 평면 및 원샷 프로그램 작동에 대한 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 보낼 수 있다. 또한, 다중 채널 및 다중 방향 플래시 컨트롤러의 병렬 처리를 최대화하기 위해 여러 가지 뛰어난 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 전송할 수도 있다.
한편, 블록 관리자(48)는 유효 페이지 수에 따라 플래시 블록을 관리하고 여유 블록이 필요한 경우 유효한 페이지가 없는 블록을 선택 및 지우고, 쓰레기(garbage) 수집이 필요한 경우 가장 적게 유효한 페이지를 포함하고 있는 블록을 선택할 수 있다. 블록 관리자(48)가 충분한 빈 블록을 가질 수 있도록, 상태 관리자(42)는 가비지 수집을 수행하여 유효 데이터를 모아 빈 블록으로 이동시키고, 이동된 유효 데이터를 포함하고 있었던 블록들을 삭제할 수 있다. 블록 관리자(48)가 상태 관리자(42)에 대해 삭제될 블록에 대한 정보를 제공하면, 상태 관리자(42)는 먼저 삭제될 블록의 모든 플래시 페이지를 확인하여 각 페이지가 유효한지 여부를 확인할 수 있다. 예를 들어, 각 페이지의 유효성을 판단하기 위해, 상태 관리자(42)는 각 페이지의 스페어(Out Of Band, OOB) 영역에 기록된 논리 주소를 식별한 뒤, 페이지의 실제 주소와 맵 관리자(44)의 조회 요청에서 얻은 논리 주소에 매핑된 실제 주소를 비교할 수 있다. 상태 관리자(42)는 각 유효한 페이지에 대해 블록 관리자(48)에 프로그램 요청을 전송하고, 프로그램 작업이 완료되면 맵 관리자(44)의 갱신을 통해 매핑 테이블이 업데이트될 수 있다.
맵 관리자(44)는 논리적-물리적 매핑 테이블을 관리하고, 호스트 요구 관리자(HRM, 46) 및 상태 관리자(42)에 의해 생성된 조회, 업데이트 등의 요청을 처리할 수 있다. 맵 관리자(44)는 전체 매핑 테이블을 플래시 메모리에 저장하고, 메몰시 소자(144) 용량에 따라 매핑 항목을 캐시할 수도 있다. 조회 및 업데이트 요청을 처리하는 동안 맵 캐시 미스가 발생하면, 맵 관리자(44)는 메모리 인터페이스 유닛(142)에 리드 커맨드를 전송하여 메모리 장치(150)에 저장된 매핑 테이블을 로드(load)할 수 있다. 맵 관리자(44)의 더티 캐시 블록 수가 특정 임계 값을 초과하면 블록 관리자(48)에 프로그램 요청을 보내서 깨끗한 캐시 블록을 만들고 더티 맵 테이블이 메모리 장치(150)에 저장될 수 있다.
한편, 가비지 컬렉션이 수행되는 경우, 상태 관리자(42)가 유효한 페이지를 복사하는 동안 호스트 요구 관리자(HRM, 46)는 페이지의 동일한 논리 주소에 대한 데이터의 최신 버전을 프로그래밍하고 업데이트 요청을 동시에 발행할 수 있다. 유효한 페이지의 복사가 정상적으로 완료되지 않은 상태에서 상태 관리자(42)가 맵 업데이트를 요청하면 맵 관리자(44)는 매핑 테이블 업데이트를 수행하지 않을 수도 있다. 맵 관리자(44)는 최신 맵 테이블이 여전히 이전 실제 주소를 가리키는 경우에만 맵 업데이트를 수행하여 정확성을 보장할 수 있다.
메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
실시예에 따라, 메모리 시스템(110)에 포함된 컨트롤러(130)가, 메모리 시스템(110)의 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들), 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 컨트롤러(130) 간 채널들(또는 웨이들)의 상태를 확인하거나, 또는 복수의 메모리 시스템들에서 임의의 메모리 시스템, 예컨대 마스터 메모리 시스템의 컨트롤러가, 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들), 특히 마스터 메모리 시스템과 나머지 메모리 시스템들, 예컨대 마스터 메모리 시스템과 슬레이브 메모리 시스템들 간 채널들(또는 웨이들)의 상태를 확인한다. 다시 말해, 본 발명의 실시 예에서는, 메모리 장치(150)의 메모리 다이들에 대한 복수의 채널들(또는 웨이들), 또는 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)이, 비지 상태, 레디 상태, 액티브 상태, 아이들 상태, 정상 상태, 비정상 상태 등인 지를 확인한다. 여기서, 본 발명의 실시 예에서는, 정상 상태에서 레디 상태 또는 아이들 상태의 채널들(또는 웨이들)을 최상의 채널들(또는 웨이들)로 결정할 수 있다. 특히, 본 발명의 실시 예에서는, 복수의 채널들(또는 웨이들)에서, 채널(또는 웨이)의 가용 용량이 정상 범위에 존재하거나 또는 채널(또는 웨이)의 동작 레벨이 정상 범위에 존재하는 채널들(또는 웨이들)을, 최상의 채널들로 결정한다. 여기서, 채널(또는 웨이)의 동작 레벨은, 각 채널들(또는 웨이들)에서의 동작 클럭, 파워 레벨, 전류/전압 레벨, 동작 타이밍, 온도 레벨 등에 의해 결정될 수 있다.
아울러, 본 발명의 실시 예에서는, 호스트(102)로부터 수신된 복수의 라이트 커맨드들에 해당하는 라이트 데이터를, 컨트롤러(130)의 메모리(144)에 포함된 버퍼(buffer)/캐시(cache)에 저장한 후, 버퍼/캐시에 저장된 데이터를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 프로그램하여 저장, 다시 말해 프로그램 동작들을 수행하며, 또한 메모리 장치(150)로의 프로그램 동작들에 상응하여 맵정보를 업데이트한 후, 업데이트된 맵정보를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 저장할 경우, 즉 호스트(102)로부터 수신된 복수의 라이트 커맨드들에 해당하는 프로그램 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다. 그리고, 본 발명의 실시 예에서는, 메모리 장치(150)에 저장된 데이터에 대해, 호스트(102)로부터 복수의 리드 커맨드들을 수신할 경우, 리드 커맨드들에 해당하는 데이터의 맵정보를 확인하여, 메모리 장치(150)로부터 리드 커맨드들에 해당하는 데이터를 리드하며, 리드된 데이터를 컨트롤러(130)의 메모리(144)에 포함된 버퍼/캐시에 저장한 후, 버퍼/캐시에 저장된 데이터를 호스트(102)로부터 제공할 경우, 즉 호스트(102)로부터 수신된 복수의 리드 커맨드들에 해당하는 리드 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다. 또한, 본 발명의 실시 예에서는, 메모리 장치(150)에 포함된 메모리 블록들에 대해, 호스트(102)로부터 복수의 이레이즈 커맨드들을 수신할 경우, 이레이즈 커맨드들에 해당하는 메모리 블록들을 확인한 후, 확인한 메모리 블록들에 저장된 데이터를 이레이즈하며, 이레이즈된 데이터에 상응하여 맵정보를 업데이트한 후, 업데이트된 맵정보를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 저장할 경우, 즉 호스트(102)로부터 수신된 복수의 이레이즈 커맨드들에 해당하는 이레이즈 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다. 아울러, 본 발명의 실시 예에서는, 아울러, 본 발명의 실시 예에서는, 전술한 호스트(102)로부터 복수의 라이트 커맨드들과 복수의 리드 커맨드들 및 복수의 이레이즈 커맨드들을 수신하여, 복수의 프로그램 동작들과 리드 동작들 및 이레이즈 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다.
또한, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 시스템(110)에서의 커맨드 동작들을, 컨트롤러(130)가 수행하는 것을 일 예로 하여 설명하지만, 전술한 바와 같이, 컨트롤러(130)에 포함된 프로세서(134)가, 예컨대 FTL을 통해, 수행할 수도 있다. 예컨대, 본 발명의 실시 예에서는, 컨트롤러(130)가, 호스트(102)로부터 수신된 라이트 커맨드들에 해당하는 유저 데이터(user data) 및 메타 데이터(meta data)를, 메모리 장치(150)에 포함된 복수의 메모리 블록들의 임의의 메모리 블록들에 프로그램하여 저장하거나, 호스트(102)로부터 수신된 리드 커맨드들에 해당하는 유저 데이터 및 메타 데이터를, 메모리 장치(150)에 포함된 복수의 메모리 블록들의 임의의 메모리 블록들로부터 리드하여 호스트(102)에 제공하거나, 또는 호스트(102)로부터 수신된 이레이즈 커맨드들에 해당하는 유저 데이터 및 메타 데이터를, 메모리 장치(150)에 포함된 복수의 메모리 블록들의 임의의 메모리 블록들에서 이레이즈한다.
여기서, 메타 데이터에는, 프로그램 동작에 상응하여, 메모리 블록들에 저장된 데이터에 대한 논리적/물리적(L2P: Logical to Physical) 정보(이하, '논리적(logical) 정보'라 칭하기로 함)가 포함된 제1맵정보, 및 물리적/논리적(P2L: Physical to Logical) 정보(이하, '물리적(physical) 정보'라 칭하기로 함)가 포함된 제2맵정보가 포함되며, 또한 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 데이터에 대한 정보, 커맨드에 해당하는 커맨드 동작에 대한 정보, 커맨드 동작이 수행되는 메모리 장치(150)의 메모리 블록들에 대한 정보, 및 커맨드 동작에 상응한 맵정보 등에 대한 정보가 포함될 수 있다. 다시 말해, 메타 데이터에는, 호스트(102)로부터 수신된 커맨드에 해당하는 유저 데이터를 제외한 나머지 모든 정보들 및 데이터가 포함될 수 있다.
즉, 본 발명의 실시 예에서는, 컨트롤러(130)가 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행, 예컨대 호스트(102)로부터 복수의 라이트 커맨드들을 수신할 경우, 라이트 커맨드들에 해당하는 프로그램 동작들을 수행하며, 이때 라이트 커맨드들에 해당하는 유저 데이터를, 메모리 장치(150)의 메모리 블록들, 예컨대 메모리 블록들에서 이레이즈 동작이 수행된 빈(empty) 메모리 블록들, 오픈 메모리 블록(open memory block)들, 또는 프리 메모리 블록(free memory block)들에 라이트하여 저장하고, 또한 메모리 블록들에 저장된 유저 데이터에 대한 논리적 어드레스(logical address)와 물리적 어드레스(physical address) 간 매핑 정보, 즉 논리적 정보가 기록된 L2P 맵 테이블 또는 L2P 맵 리스트를 포함한 제1맵정보와, 유저 데이터가 저장된 메모리 블록들에 대한 물리적 어드레스와 논리적 어드레스 간 매핑 정보, 즉 물리적 정보가 기록된 P2L 맵 테이블 또는 P2L 맵 리스트를 포함한 제2맵정보를, 메모리 장치(150)의 메모리 블록들에서의 빈 메모리 블록들, 오픈 메모리 블록들, 또는 프리 메모리 블록들에 라이트하여 저장한다.
여기서, 컨트롤러(130)는, 호스트(102)로부터 라이트 커맨드들을 수신할 경우, 라이트 커맨드들에 해당하는 유저 데이터를 메모리 블록들에 라이트하여 저장하고, 메모리 블록들에 저장된 유저 데이터에 대한 제1맵정보와 제2맵정보 등을 포함하는 메타 데이터를 메모리 블록들에 저장한다. 특히, 컨트롤러(130)는, 유저 데이터의 데이터 세그먼트(data segment)들이 메모리 장치(150)의 메모리 블록들에 저장됨에 상응하여, 메타 데이터의 메타 세그먼트(meta segment)들, 다시 말해 맵정보의 맵 세그먼트(map segment)들로 제1맵정보의 L2P 세그먼트들과 제2맵정보의 P2L 세그먼트들을, 생성 및 업데이트한 후, 메모리 장치(150)의 메모리 블록들에 저장하며, 이때 메모리 장치(150)의 메모리 블록들에 저장된 맵 세그먼트들을, 컨트롤러(130)에 포함된 메모리(144)에 로딩하여, 맵 세그먼트들을 업데이트한다.
실시예에 따라, 호스트(102)로부터 복수의 라이트 커맨드들을 수신할 경우, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 그리고, 본 발명의 실시 예에서는, 라이트 커맨드에 해당하는 유저 데이터 및 메타 데이터를, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로 전송하여 저장, 즉 프로그램 동작들을 수행하며, 또한 메모리 장치(150)의 해당하는 메모리 다이들에서 프로그램 동작들의 수행 결과들을, 최상의 수신 채널들(또는 수신 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로부터 수신하여, 호스트(102)로 제공한다.
아울러, 컨트롤러(130)는, 호스트(102)로부터 복수의 리드 커맨드들을 수신할 경우, 리드 커맨드들에 해당하는 리드 데이터를, 메모리 장치(150)로부터 리드하여, 컨트롤러(130)의 메모리(144)에 포함된 버퍼/캐시에 저장한 후, 버퍼/캐시에 저장된 데이터를 호스트(102)로부터 제공하여, 복수의 리드 커맨드들에 해당하는 리드 동작들을 수행한다.
실시예에 따라, 호스트(102)로부터 복수의 리드 커맨드들을 수신할 경우, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 그리고, 본 발명의 실시 예에서는, 리드 커맨드에 해당하는 유저 데이터 및 메타 데이터의 리드 커맨드를, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로 전송하여 리드 동작들을 수행하며, 또한 메모리 장치(150)의 해당하는 메모리 다이들에서 리드 동작들의 수행 결과들, 다시 말해 리드 커맨드에 해당하는 유저 데이터 및 메타 데이터를, 최상의 수신 채널들(또는 수신 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로부터 수신하여, 유저 데이터를 호스트(102)로 제공한다.
또한, 컨트롤러(130)는, 호스트(102)로부터 복수의 이레이즈 커맨드들을 수신할 경우, 이레이즈 커맨드들에 해당하는 메모리 장치(150)의 메모리 블록들을 확인한 후, 메모리 블록들에 대한 이레이즈 동작들을 수행한다.
실시예에 따라, 호스트(102)로부터 복수의 이레이즈 커맨드들을 수신할 경우, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 그리고, 본 발명의 실시 예에서는, 이레이즈 커맨드에 해당하는 메모리 장치(150)의 메모리 다이들에서 메모리 블록들에 대한 이레이즈 요청을, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로 전송하여 이레이즈 동작들을 수행하며, 또한 메모리 장치(150)의 해당하는 메모리 다이들에서 이레이즈 동작들의 수행 결과들을, 최상의 수신 채널들(또는 수신 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로부터 수신하여, 호스트(102)로 제공한다.
메모리 시스템(110)에서는, 호스트(102)로부터 복수의 커맨드들, 다시 말해 복수의 라이트 커맨드들과 복수의 리드 커맨드들 및 복수의 이레이즈 커맨드들을 수신할 경우, 특히 복수의 커맨드들을 순차적으로 동시에 수신할 경우, 전술한 바와 같이, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정하며, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 복수의 커맨드들에 해당하는 커맨드 동작들의 수행을, 메모리 장치(150)로 요청, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들에서 해당하는 커맨드 동작들의 수행을 요청하며, 또한 최상의 수신 채널들(또는 수신 웨이들)을 통해, 커맨드 동작들에 대한 수행 결과들을, 메모리 장치(150)의 메모리 다이들로부터 수신한다. 그리고, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 최상의 전송 채널들(또는 전송 웨이들)을 통해 전송된 커맨드들과 최상의 수신 채널들(또는 수신 웨이들)을 통해 수신된 수행 결과들 간을 매칭하여, 호스트(102)로부터 수신된 복수의 커맨드들에 대한 응답을, 호스트(102)로 제공한다.
실시예에 따라, 메모리 시스템(110)에 포함된 컨트롤러(130)가, 메모리 시스템(110)의 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들), 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 컨트롤러(130) 간 채널들(또는 웨이들)의 상태를 확인한 후, 메모리 장치(150)에 대한 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정할 뿐만 아니라, 복수의 메모리 시스템들에서 임의의 메모리 시스템, 예컨대 마스터 메모리 시스템의 컨트롤러가, 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들), 특히 마스터 메모리 시스템과 나머지 메모리 시스템들, 예컨대 마스터 메모리 시스템과 슬레이브 메모리 시스템들 간 채널들(또는 웨이들)의 상태를 확인한 후, 메모리 시스템들에 대한 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 다시 말해, 본 발명의 실시 예에서는, 메모리 장치(150)의 메모리 다이들에 대한 복수의 채널들(또는 웨이들), 또는 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)이, 비지 상태, 레디 상태, 액티브 상태, 아이들 상태, 정상 상태, 비정상 상태 등인 지를 확인하며, 예컨대 정상 상태에서 레디 상태 또는 아이들 상태의 채널들(또는 웨이들)을 최상의 채널들(또는 웨이들)로 결정한다. 특히, 본 발명의 실시 예에서는, 복수의 채널들(또는 웨이들)에서, 채널(또는 웨이)의 가용 용량이 정상 범위에 존재하거나 또는 채널(또는 웨이)의 동작 레벨이 정상 범위에 존재하는 채널들(또는 웨이들)을, 최상의 채널들로 결정한다. 여기서, 채널(또는 웨이)의 동작 레벨은, 각 채널들(또는 웨이들)에서의 동작 클럭, 파워 레벨, 전류/전압 레벨, 동작 타이밍, 온도 레벨 등에 의해 결정될 수 있다. 또한, 본 발명의 실시 예에서는, 각 메모리 시스템들의 정보, 예컨대 각 메모리 시스템들 또는 각 메모리 시스템들에 포함된 컨트롤러(130) 및 메모리 장치(150)에서의 커맨드 동작들에 대한 능력(capability), 일 예로 커맨드 동작들에 대한 수행 능력(performance capability), 처리 능력(process capability), 처리 속도(process speed), 및 처리 레이턴시(process latency) 등에 상응하여, 복수의 메모리 시스템들에서, 마스터 메모리 시스템을 결정한다. 여기서, 마스터 메모리 시스템은, 복수의 메모리 시스템들 간의 경쟁을 통해, 결정될 수도 있으며, 일 예로 호스트(102)와 각 메모리 시스템들 간의 접속 순위에 따른 경쟁을 통해 결정될 수 있다.
실시예와 관련하여, 도 4 및 도 5은 호스트에 포함된 메모리를 메타 데이터를 저장하는 캐시(cashe) 장치로서 사용하는 예를 설명한다.
도 4을 참조하면, 호스트(102)는 프로세서(104), 호스트 메모리(106) 및 호스트 컨트롤러 인터페이스(108)를 포함할 수 있다. 메모리 시스템(110)은 컨트롤러(130) 및 메모리 장치(150)를 포함할 수 있다. 도 4에서 설명하는 컨트롤러(130) 및 메모리 장치(150)는 도 2 내지 도 3에서 설명하는 컨트롤러(130) 및 메모리 장치(150)와 유사할 수 있다.
이하에서는, 도 4에서 설명하는 컨트롤러(130) 및 메모리 장치(150)와 도 2 내지 도 3에서 설명하는 컨트롤러(130) 및 메모리 장치(150)에서 기술적으로 구분될 수 있는 내용을 중심으로 설명한다. 특히, 컨트롤러(130) 내 논리 블록(160)은 도 3에서 설명하는 플래시 변환 계층(FTL) 유닛(40)에 대응할 수 있다. 하지만, 실시예에 따라, 컨트롤러(130) 내 논리 블록(160)은 플래시 변환 계층(FTL) 유닛(40)에서 설명하지 않은 역할과 기능을 더 수행할 수 있다.
호스트(102)는 호스트(102)와 연동하는 메모리 시스템(110)에 비하여 고성능의 프로세서(104) 및 대용량의 호스트 메모리(106)를 포함할 수 있다. 호스트(102) 내 프로세서(104) 및 호스트 메모리(106)는 메모리 시스템(110)과 달리 공간적 제약이 적고, 필요에 따라 프로세서(104) 및 호스트 메모리(106)의 하드웨어적인 업그레이드(upgrade)가 가능한 장점이 있다. 따라서, 메모리 시스템(110)이 동작 효율성을 높이기 위해, 호스트(102)가 가지는 자원(resource)을 활용할 수 있다.
메모리 시스템(110)이 저장할 수 있는 데이터의 양이 증가하면서, 메모리 시스템(110)에 저장되는 데이터에 대응하는 메타 데이터의 양도 증가한다. 메모리 시스템(110) 내 컨트롤러(130)가 메타 데이터를 로딩(loading)할 수 있는 메모리(144)의 공간은 제한적이므로, 메타 데이터의 양이 증가는 컨트롤러(130)의 동작에 부담을 준다. 예를 들어, 컨트롤러(130)가 메타 데이터를 위해 할당할 수 있는 메모리(144) 내 공간의 제약으로 인해, 메타 데이터의 전부가 아닌 일부를 로딩(loading)할 수 있다. 만약 호스트(102)가 액세스하고자 하는 위치가 일부 로딩된 메타 데이터에 포함되지 않은 경우, 컨트롤러(130)는 로딩(loading)한 메타 데이터의 일부가 갱신되었다면 메모리 장치(150)에 다시 저장해야 하고, 호스트(102)가 액세스하고자 하는 위치에 대응하는 메타 데이터를 메모리 장치(150)로부터 읽어야 한다. 이러한 동작들은 컨트롤러(130)가 호스트(102)가 요구하는 리드 혹은 쓰기 동작을 수행하기 위해 필요적으로 수행될 수 있으며, 메모리 시스템(110)의 동작 성능을 저하시킬 수 있다.
실시예에 따라, 컨트롤러(130)가 사용할 수 있는 메모리(144)에 비하여, 호스트(102)가 포함하는 호스트 메모리(106)의 저장 공간은 수십배에서 수천배 클 수 있다. 따라서, 메모리 시스템(110)은 컨트롤러(130)가 사용하는 메타 데이터(166)를 호스트(102) 내 호스트 메모리(106)에 전달하여, 호스트(102) 내 호스트 메모리(106)가 메모리 시스템(110)이 수행하는 주소변환과정을 위한 캐시(cashe) 메모리로 사용되도록 할 수 있다. 이 경우, 호스트(102)는 메모리 시스템(110)에 명령과 함께 논리적 주소와 함께, 호스트 메모리(106)에 저장된 메타 데이터(166)를 바탕으로 논리적 주소를 물리적 주소로 변환한 후 명령과 함께 물리적 주소를 메모리 시스템(110)에 전달할 수 있다. 메모리 시스템(110)은 논리적 주소를 물리적 주소로 변환하는 과정을 생략할 수 있고, 전달되는 물리적 주소를 바탕으로 메모리 장치(150)에 액세스할 수 있다. 이 경우, 전술했던 컨트롤러(130)가 메모리(144)를 사용하면서 발생하는 동작 부담을 해소할 수 있어, 메모리 시스템(110)의 동작 효율성이 매우 높아질 수 있다.
한편, 메모리 시스템(110)이 메타 데이터(166)를 호스트(102)에 전송하더라도, 메모리 시스템(110)이 메타 데이터(166)에 기준이 되는 정보의 관리(즉, 메타 데이터의 갱신, 삭제, 생성 등)를 수행할 수 있다. 메모리 시스템(110) 내 컨트롤러(130)는 메모리 장치(150)의 동작 상태에 따라 가비지 컬렉션, 웨어 레벨링 등의 백그라운 동작을 수행할 수 있고, 호스트(102)에서 전달된 데이터를 메모리 장치(150) 내 저장하는 물리적 위치(물리적 주소)를 결정할 수 있기 때문에, 메모리 장치(150) 내 데이터의 물리적인 주소는 변경될 수 있다. 따라서, 메타 데이터(166)의 기준이 되는 정보(source)의 관리는 메모리 시스템(110)이 맡을 수 있다.
즉, 메모리 시스템(110)은 이 메타 데이터(166)를 관리하는 과정에서, 호스트(102)에 전달한 메타 데이터(166)를 수정, 갱신할 필요가 있다고 판단되면, 메모리 시스템(110)은 호스트(102)에 메타 데이터(166)의 갱신을 요청할 수 있다. 호스트(102)는 메모리 시스템(110)의 요청에 대응하여, 호스트 메모리(106) 내 저장된 메타 데이터(166)를 갱신할 수 있다. 이를 통해, 호스트(102) 내 호스트 메모리(106)에 저장된 메타 데이터(166)가 최근 상태를 유지할 수 있으며, 호스트 컨트롤러 인터페이스(108)가 호스트 메모리(106)에 저장된 메타 데이터(166)를 사용하여 메모리 시스템(110)에 전달할 주소값을 변환하더라도 동작에 문제가 발생하지 않을 수 있다.
한편, 호스트 메모리(106)에 저장되는 메타 데이터(166)는 논리적 주소(logical address)에 대응하는 물리적 주소(physical address)를 확인하기 위한 제1 맵핑 정보를 포함할 수 있다. 도 4를 참조하면, 논리적 주소(logical address)와 물리적 주소(physical address)를 대응시키는 메타 데이터에는 논리적 주소에 대응하는 물리적 주소를 확인하기 위한 제1 맵핑 정보와 물리적 주소에 대응하는 논리적 주소를 확인하기 위한 제2 맵핑 정보가 포함될 수 있다. 이 중, 호스트 메모리(106)에 저장되는 메타 데이터(166)는 제1 맵핑 정보를 포함할 수 있다. 제2 맵핑 정보는 주로 메모리 시스템(110)의 내부 동작을 위해 사용되며, 호스트(102)가 데이터를 메모리 시스템(110)에 저장하거나 특정 논리적 주소에 대응하는 데이터를 메모리 시스템(110)으로부터 리드 위한 동작에는 사용되지 않을 수 있다. 실시예에 따라, 제2 맵핑 정보는 메모리 시스템(110)이 호스트(102)에 전송하지 않을 수 있다.
한편, 메모리 시스템(110) 내 컨트롤러(130)는 제1 맵핑 정보 혹은 제2 맵핑 정보를 관리(생성, 삭제, 갱신 등)하면서, 제1 맵핑 정보 혹은 제2 맵핑 정보를 메모리 장치(150)에 저장할 수 있다. 호스트(102) 내 호스트 메모리(106)는 휘발성 메모리 장치이므로, 호스트(102) 및 메모리 시스템(110)에 전원 공급이 중단되는 등의 이벤트가 발생하는 경우에 호스트(102) 내 호스트 메모리(106)에 저장된 메타 데이터(166)는 사라질 수 있다. 따라서, 메모리 시스템(110) 내 컨트롤러(130)는 호스트(102) 내 호스트 메모리(106)에 저장된 메타 데이터(166)를 최근 상태로 유지시킬 뿐만 아니라 최근 상태의 제1 맵핑 정보 혹은 제2 맵핑 정보를 메모리 장치(150)에 저장할 수 있다.
도 4 및 도 5를 참조하여, 호스트(102) 내 호스트 메모리(106)에 메타 데이터(166)가 저장된 경우, 호스트(102)가 메모리 시스템(110) 내 데이터를 읽는 동작을 설명한다.
호스트(102)와 메모리 시스템(110)에 전원이 공급되고, 호스트(102)와 메모리 시스템(110)이 연동할 수 있다. 호스트(102)와 메모리 시스템(110)이 연동하면, 메모리 장치(150)에 저장된 메타 데이터(L2P MAP)가 호스트 메모리(106)로 전송될 수 있다.
호스트(102) 내 프로세서(104)에 의해 리드 요청이 발생하면, 리드 요청은 호스트 컨트롤러 인터페이스(108)에 전달된다. 호스트 컨트롤러 인터페이스(108)는 리드 요청을 수신한 후, 호스트 메모리(106)에 리드 요청에 대응하는 논리적 주소(Logical Address)를 전달한다. 호스트 메모리(106) 내 저장된 메타 데이터(L2P MAP)를 바탕으로, 호스트 컨트롤러 인터페이스(108)는 논리적 주소(Logical Address)에 대응하는 물리적 주소(Physical Address)를 인지할 수 있다.
호스트 컨트롤러 인터페이스(108)는 물리적 주소(Physical Address)와 함께 리드 요청(Read CMD)을 메모리 시스템(110) 내 컨트롤러(130)에 전달한다. 컨트롤러(130)는 수신된 리드 요청과 물리적 주소를 바탕으로, 메모리 장치(150)를 액세스할 수 있다. 메모리 장치(150) 내 물리적 주소에 대응하는 위치에 저장된 데이터는 호스트 메모리(106)로 전달될 수 있다.
비휘발성 메모리 장치를 포함하는 메모리 장치(150)에서 데이터를 읽는 과정은 다른 비휘발성 메모리인 호스트 메모리(106) 등에서 데이터를 읽는 과정에 비해 많은 시간이 소요될 수 있다. 전술한 리드 과정에는 컨트롤러(130)가 호스트(102)로부터 논리적 주소를 수신하여 대응하는 물리적 주소를 찾는 과정이 생략될 수 있다. 특히, 컨트롤러(130)가 물리적 주소를 찾아내는 과정에서 메모리 장치(150)를 액세스하여 메타 데이터를 읽어내는 동작이 사라질 수 있다. 이를 통해, 호스트(102)가 메모리 시스템(110)에 저장된 데이터를 읽어 내는 과정이 더욱 빨라질 수 있다.
도 6a은 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 트랜잭션의 제1예를 설명한다.
도 6a을 참조하면, 맵정보(MAP INFO.)를 저장하는 호스트(102)는 메모리 시스템(110)에 논리 주소(LBA)와 물리 주소(PBA)를 포함하는 리드 요청(READ COMMAND)를 전달할 수 있다. 호스트(102)가 저장한 맵정보 내 리드 요청(READ COMMAND)에 대응하는 논리 주소(LBA)에 대응하는 물리 주소(PBA)가 있는 경우, 호스트(102)는 논리 주소(LBA)와 물리 주소(PBA)를 포함하는 리드 요청(READ COMMAND)을 메모리 시스템(110)에 전송할 수 있다. 하지만, 호스트(102)가 저장한 맵정보 내 리드 요청(READ COMMAND)에 대응하는 논리 주소(LBA)에 대응하는 물리 주소(PBA)가 없는 경우, 호스트(102)는 물리 주소(PBA)가 없는 논리 주소(LBA)만을 포함하는 리드 요청(READ COMMAND)을 메모리 시스템(110)에 전송할 수 있다.
도 6a을 리드 요청(READ COMMAND)을 예로 들어 설명하고 있으나, 실시예에 따라 호스트(102)가 메모리 시스템(110)에 전달할 수 있는 쓰기 명령 혹은 삭제 명령에도 적용될 수 있다.
도 6b은 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 트랜잭션의 제2예를 설명한다.
도 6b를 참조하면, 메모리 시스템(110)은 호스트(102)에 맵정보(MAP INFO.)를 전달할 수 있다. 메모리 시스템(110)은 호스트(102)의 명령에 대한 응답(RESPONSE)을 이용하여 맵정보(MAP INFO.)를 전달할 수 있다.
맵정보를 전송하기 위한 응답(RESPONSE)에는 특별한 제한이 없을 수 있다. 예를 들면, 리드 요청에 대응하는 응답, 쓰기 명령에 대응하는 응답, 또는 삭제 명령에 대응하는 응답 등을 이용하여, 메모리 시스템(110)은 맵정보를 호스트(102)에 전송할 수 있다.
메모리 시스템(110)과 호스트(102)는 기 설정된 프로토콜에 따라 설정된 단위 형식에 따라 명령과 응답을 주고받을 수 있다. 예를 들면, 응답(RESPONSE)의 형식에는 기본 헤더, 호스트(102)가 전달한 명령의 성공 또는 실패로 인한 명령, 및 메모리 시스템(110)의 상태를 나타내는 추가 정보 등을 포함할 수 있다. 메모리 시스템(110)은 맵정보를 응답(RESPONSE)에 포함시켜 호스트(102)로 전달할 수 있다.
도 7a은 본 발명의 일 실시예에 따른 호스트와 메모리 시스템의 제1 동작을 설명한다. 구체적으로, 도 7a은 도 6a에서 설명한 호스트(102)와 메모리 시스템(110)과 같이 논리 주소(LBA)와 물리 주소(PBA)를 포함하는 명령어를 전달하는 호스트와 수신하는 메모리 시스템의 구체적인 동작에 대해서 설명한다.
도 7a를 참조하면, 호스트는 논리 주소(LBA)를 포함하는 명령(COMMAND)를 생성할 수 있다(812). 이후, 호스트는 논리 주소(LBA)에 대응하는 물리 주소(PBA)가 맵정보에 있는 지를 확인할 수 있다(814). 물리 주소(PBA)가 없는 경우(814의 NO), 호스트는 논리 주소(LBA)를 포함하는 명령(COMMAND)을 전송할 수 있다(818).
반면, 물리 주소(PBA)가 있는 경우(814의 YES), 호스트는 논리 주소(LBA)를 포함하는 명령(COMMAND)에 물리 주소(PBA)를 추가할 수 있다(816). 호스트는 논리 주소(LBA)와 물리 주소(PBA)를 포함하는 명령(COMMAND)을 전송할 수 있다(818).
메모리 시스템은 외부에서 전달되는 명령을 수신할 수 있다(822). 메모리 시스템은 수신한 명령에 물리 주소(PBA)가 포함되어 있는 지를 확인할 수 있다(814). 만약 수신한 명령에 물리 주소(PBA)가 없다면(824의 NO), 메모리 시스템은 수신한 명령에 포함된 논리 주소에 대응하는 물리 주소를 탐색할 수 있다(832).
만약, 수신한 명령에 물리 주소(PBA)가 포함되어 있다면(824의 YES), 메모리 시스템은 물리 주소(PBA)가 유효한 지를 확인할 수 있다(826). 메모리 시스템이 맵정보를 호스트에 전달하고, 호스트는 메모리 시스템이 전달한 맵정보를 바탕으로 맵핑을 수행하여 물리 주소(PBA)를 명령에 포함시켜 전달할 수 있다. 하지만, 메모리 시스템이 호스트에 맵정보를 전달한 후 메모리 시스템이 관리하는 맵정보가 변경, 갱신될 수 있다. 이렇듯 맵정보가 더티(dirty) 상태인 경우 호스트가 전달한 물리 주소(PBA)를 그대로 사용할 수 없으므로, 메모리 시스템은 수신한 명령에 포함된 물리 주소(PBA)가 유효한 지를 판단할 수 있다. 수신한 명령에 포함된 물리 주소(PBA)가 유효한 경우(826의 YES), 메모리 시스템은 물리 주소(PBA)를 사용하여 명령에 대응하는 동작을 수행할 수 있다(830).
수신한 명령에 포함된 물리 주소(PBA)가 유효하지 않은 경우(826의 NO), 메모리 시스템은 수신한 명령에 포함된 물리 주소(PBA)를 무시할 수 있다(828). 이 경우, 메모리 시스템은 수신한 명령에 포함된 논리 주소(LBA)를 바탕으로 물리 주소(PBA)를 탐색할 수 있다(832).
도 7b은 본 발명의 일 실시예에 따른 호스트와 메모리 시스템의 제2 동작을 설명한다. 구체적으로, 도 7b은 호스트(102)가 호스트 제어 모드(Host Control Mode)에서, 메모리 시스템(110)에 맵정보를 요구하고, 메모리 시스템(110)이 호스트(102)의 요구에 대응하여 맵정보를 전송하는 과정을 설명한다.
도 7b을 참조하면, 호스트(102)에서 맵정보에 대한 니즈(needs)가 발생할 수 있다. 예를 들면, 호스트(102)가 맵정보를 저장할 수 있는 공간을 할당할 수 있거나, 명령에 대응하여 메모리 시스템(110)으로부터 보다 빠른 데이터 입출력을 기대하는 경우, 호스트(102)에서는 맵정보에 대한 니즈(needs)가 발생할 수 있다. 또한, 사용자의 요구에 의해서도 호스트(102)에서는 맵정보에 대한 니즈(needs)가 발생할 수 있다.
호스트(102)는 메모리 시스템(110)에 맵정보를 요구할 수 있고, 호스트(102)의 요구에 대응하여 메모리 시스템(110)은 맵정보를 준비할 수 있다. 예를 들면, 호스트(102)는 맵정보를 요구하기 위해, 메모리 시스템(110)에 리드 버퍼 커맨드를 전송할 수 있다.
실시에에 따라, 호스트(102)는 메모리 시스템(110)에 필요한 맵정보를 구체적으로 요구할 수도 있다. 한편, 다른 실시예에서는 호스트(102)는 메모리 시스템(110)에 맵정보를 요구할 뿐 어떠한 맵정보를 제공할 지는 메모리 시스템(110)이 결정할 수도 있다.
메모리 시스템(110)은 준비된 맵정보를 호스트(102)에 전달할 수 있다. 호스트(102)는 메모리 시스템(110)으로부터 전달된 맵정보를 내부 저장 공간(예, 도 4 및 도 5에서 설명한 호스트 메모리(106))에 저장할 수 있다.
호스트(102)는 저장된 맵정보를 이용하여, 메모리 시스템(110)에 전송하는 명령(COMMAND)에 물리 주소(PBA)를 포함시켜 전달할 수 있다. 메모리 시스템(110)은 명령(COMMAND)에 포함된 물리 주소(PBA)를 이용하여 해당 동작을 수행할 수 있다.
도 7c은 본 발명의 일 실시예에 따른 호스트와 메모리 시스템의 제3 동작을 설명한다. 구체적으로, 도 7c은 메모리 시스템(110)이 디바이스 제어 모드(Device Control Mode)에서, 호스트(102)에 맵정보를 리드할 것을 요구하고, 호스트(102)가 메모리 시스템(110)의 요청에 대응하여 맵정보를 수신하는 과정을 설명한다.
도 7c을 참조하면, 메모리 시스템(110)은 호스트(102)에 메모리 시스템이 맵정보를 호스트로 전송하겠다는 통지(notice) 또는 호스트가 맵정보의 리드 요청을 메모리 시스템으로 전송할 것을 요청하는 통지를 할 수 있다. 호스트(102)는 메모리 시스템(110)으로부터 전송된 맵정보에 관련한 통지에 대응하여, 호스트(102) 내 맵정보를 저장할 수 있는 지를 확인할 수 있다. 호스트(102)가 메모리 시스템(110)으로부터 전송된 맵정보를 수신할 수 있는 경우, 호스트(102)는 메모리 시스템(110)에 맵정보를 전송할 수 있도록 허여(allow)할 수 있다. 예를 들면, 호스트(102)는 맵정보의 전송을 허여하기 위해, 메모리 시스템(110)에 리드 버퍼 커맨드를 전송할 수 있다.
메모리 시스템(110)은 호스트(102)에 전송할 맵정보를 준비한 후, 호스트(102)에 맵정보를 전송할 수 있다.
이후, 호스트(102)는 수신된 맵정보를 내부 저장 공간(예, 도 4에서 설명한 호스트 메모리(106))에 저장할 수 있다. 호스트(102)는 저장된 맵정보를 바탕으로 맵핑(mapping)을 수행한 후, 메모리 시스템(110)에 전송할 명령에 물리 주소(PBA)를 포함시킬 수 있다.
메모리 시스템(110)은 호스트(102)로부터 전달된 명령에 물리 주소(PBA)가 포함되었는 지를 확인하고, 물리 주소(PBA)를 이용하여 명령에 대응하는 동작을 수행할 수 있다.
맵정보의 전송과 관련하여, 도 7b에서 설명한 호스트(102)와 메모리 시스템(110)의 동작이 호스트(102)이 주도적으로 수행하는 것이라면, 도 7c에서 설명한 호스트(102)와 메모리 시스템(110)의 동작은 메모리 시스템(110)이 주도적으로 수행하는 것에서 차이가 있을 수 있다. 실시예에 따라, 메모리 시스템(102)과 호스트(110)는 도 7b 및 도 7c에서 설명한 맵정보를 전송하는 방법을 동작 환경에 따라 선택적으로 사용할 수도 있다.
도 7d는 본 발명의 일 실시예에 따른 호스트와 메모리 시스템의 제4 동작을 설명한다. 구체적으로, 도 7d는 호스트와 메모리 시스템이 연동하는 과정 중 메모리 시스템이 호스트에 맵정보를 전송하려는 경우를 설명한다.
도 7d를 참조하면, 메모리 시스템은 호스트로부터 전달된 명령에 대응하는 동작이 완료되었는 지를 확인할 수 있다(862). 메모리 시스템은 명령에 대응하는 동작이 완료된 후, 메모리 시스템은 호스트에서 전달된 명령에 대응하는 동작이 완료되었는 지에 대한 여부(성공 또는 실패)에 대한 정보를 포함하는 응답(RESPONSE)을 전송할 수 있다.
실시 예에 따라, 응답은 도 7B 및 도 7C에서 설명된 통지(notice)를 더 포함할 수 있다. 또한, 실시 예에 따라, 응답은 호스트가 메모리 시스템이 호스트에 전송할 맵정보를 포함할 수 있다. 이를 위해, 메모리 시스템은 명령에 대응하는 동작이 완료된 후, 명령에 대응하는 응답(RESPONSE)을 전송하기 전에 호스트에 전송할 맵정보가 있는 지를 확인할 수 있다(864). 만약 호스트에 전송할 맵정보가 없다면(864의 NO), 메모리 시스템은 호스트에서 전달된 명령에 대응하는 동작이 완료되었는 지에 대한 여부에 대한 정보를 포함하는 응답(RESPONSE)을 전송할 수 있다(866).
메모리 시스템이 호스트에 전송할 맵정보가 있는 경우(864의 YES), 메모리 시스템은 맵정보를 전송하기 위한 통지(NOTICE)가 이루어졌는 지를 확인할 수 있다(868). 여기서 통지(NOTICE)는 도 7c에서 설명한 것과 유사할 수 있다. 만약, 메모리 시스템이 맵정보를 전송하고자 하지만, 메모리 시스템이 호스트에 맵정보를 전송하는 것과 관련한 통지가 사전에 이루어지지 않았다면(868의 NO), 메모리 시스템은 응답(RESPONSE)에 통지(NOTICE)를 추가하여 호스트에 전달할 수 있다(870).
만약 맵정보를 전송하기 위한 통지(NOTICE)가 이미 이루어진 경우(868의 YES), 메모리 시스템은 응답에 맵정보를 추가할 수 있다(872). 이후, 메모리 시스템은 맵정보를 포함하는 응답을 전송할 수 있다(874).
호스트는 메모리 시스템으로부터 전송되는 응답(RESPONSE), 통지를 포함하는 응답(RESPONSE WITH NOTICE), 맵정보를 포함하는 응답(RESPOSNE WITH MAP INFO.) 중 적어도 하나를 수신할 수 있다(842).
호스트는 수신한 응답에 통지가 포함되어 있는 지를 확인할 수 있다(844). 만약 수신한 응답에 통지가 포함되어 있다면(844의 YES), 호스트는 이후에 전달될 수 있는 맵정보를 수신하고 저장할 수 있도록 준비할 수 있다(846). 이후, 호스트는 이전 명령에 대응하는 응답을 확인할 수 있다(852). 예를 들어, 호스트는 응답을 확인하여, 이전 명령의 성공 또는 실패 여부를 확인할 수 있다.
수신한 응답에 통지가 포함되지 않은 경우(844의 NO), 호스트는 응답에 맵정보가 포함되어 있는 지를 확인할 수 있다(848). 응답에 맵정보가 포함되어 있지 않은 경우(848의 NO), 호스트는 이전 명령에 대응하는 응답을 확인할 수 있다(852).
수신한 응답에 맵정보가 포함된 경우(848의 YES), 호스트는 응답에 포함된 맵정보를 호스트 내부 저장 공간에 저장하거나, 이미 저장된 맵정보를 갱신할 수 있다(850). 이후, 호스트는 이전 명령에 대응하는 응답을 확인할 수 있다(852).
또한, 호스트(102)는 메모리 시스템으로부터 맵정보를 읽어오기 위해, 메모리 시스템(110)에 리드 버퍼 커맨드를 전송할 수 있다.
도 8은 본 발명의 일 실시예에 따른 메모리 시스템이 호스트의 저장 영역을 관리하는 방법을 설명한다.
본 발명의 메모리 시스템(도 4 및 도 5의 110)은 유저 데이터 및 유저 데이터의 메타 데이터를 저장하는 비휘발성 메모리 장치(도 4 및 도 5의 150) 및 메타 데이터의 적어도 일부를 호스트(도 4 및 도 5의 102)로 업로드하는 컨트롤러(도 4 및 도 5의 130)를 포함할 수 있다.
본 발명의 메모리 시스템은 메타 데이터를 호스트로 업로드 한 후, 호스트 메모리(도 4 및 도 5의 106)중에서, 데이터가 저장되지 않은 프리 공간이 부족한지 여부를 판단한다(S1000). 호스트 메모리는 호스트의 저장 공간 중에서, 메타 데이터의 저장을 위해 할당된 공간을 의미할 수 있다. 메타 데이터는 호스트에서 사용되는 논리 주소에 메모리 장치의 물리 주소가 대응된 맵정보(L2P MAP INFO)일 수 있다.
본 발명에서는 호스트 메모리의 프리 공간이 부족하지 않은 경우를 제1 모드라 하고, 프리 공간이 부족한 경우를 제2 모드라 하기로 한다.
실시 예에 따라, 메모리 시스템은 호스트 메모리메 포함된 프리 공간의 크기를 설정값과 비교하여, 호스트 메모리가 제1 모드인지 제2 모드인지를 판단할 수 있다. 즉, 프리 공간의 크기가 설정값보다 크면, 메모리 시스템은 호스트 메모리가 제1 모드 상태라고 판단할 수 있다. 반대로 프리 공간의 크기가 설정값보다 작으면, 메모리 시스템은 호스트 메모리가 제2 모드 상태라고 판단할 수 있다. 이때, 설정값은 호스트 메모리 전체의 특정 비율 또는 절대적인 크기를 포함할 수 있다. 또한, 실시 예에 따라, 설정값은 호스트 메모리에 포함된 프리 공간이 없는 풀(full) 상태 또는 프리 공간이 있는 낫 풀(not full) 상태를 판단할 수 있도록 설정될 수 있다. 이에, 설정값은 '0'이상의 값을 포함할 수 있다.
호스트 메모리의 프리 공간이 부족하지 않으면(S1000의 No), 메모리 시스템은 호스트로부터 리드 요청된 유저 데이터의 맵정보를 호스트로 업로드 할 수 있다(S2000, 제1 모드).
호스트 메모리의 프리 공간이 부족하면(S1000의 Yes), 메모리 시스템은 노말 리드 카운트(N_RD_CNT) 및 노말 리드 카운트(N_RD_CNT)의 비율에 기초하여, 핫 맵정보를 호스트로 업로드 할 수 있다(S3000, 제2 모드).
이를 위해, 메모리 시스템은 특정 논리 주소가 호스트에 의해 리드 요청된 횟수인 리드 카운트(RD_CNT)를 관리할 수 있다. 리드 카운트(RD_CNT)는 수신되는 리드 요청(RD_REQ)의 특성에 따라, 노말 리드 카운트(N_RD_CNT) 및 HPB(Host-aware Performance Booster) 리드 카운트(H_RD_CNT)로 구분될 수 있다.
노말 리드 카운트(N_RD_CNT)는 물리 주소가 동반되지 않고 논리 주소만을 포함하는 노말 리드 요청(N_RD_REQ)이 수신되는 횟수를 의미한다. HPB 리드 카운트(H_RD_CNT)는 논리 주소 및 이에 대응되는 물리 주소가 포함되는 HPB 리드 요청(H_RD_REQ)이 수신되는 횟수를 의미한다. 그리고, 핫 맵정보는 리드 카운트(RD_CNT)가 상대적으로 높은 맵정보를 의미하며, 콜드 맵정보는 리드 카운트(RD_CNT)가 상대적으로 적은 맵정보를 의미한다. 다.
또한, 본 발명에서 노말 리드 카운트(N_RD_CNT)의 비율은 호스트 메모리의 프리 공간이 부족하다고 판단된 이후에 수신되는 복수의 리드 요청(RD_REQ)들에 대한, 노말 리드 카운트(N_RD_CNT)의 비율을 의미한다. 특히, 본 발명에서는 노말 리드 카운트(N_RD_CNT)의 비율이 임계값 이상인 경우와 HPB 리드 카운트(H_RD_CNT)의 비율이 임계값 미만인 경우를 동일한 경우로 판단하여 설명하기로 한다.
즉, 도 8에서 설명된 메모리 시스템은 호스트 메모리의 프리 공간이 부족한 상태에서, 수신되는 노말 리드 요청의 개수가 기준값 이상이고, 수신된 노말 리드 요청의 비율이 임계값 이상이면, 현재 호스트에 업로드된 맵정보가 콜드 맵정보라 판단하고, 새로운 핫 맵정보를 호스트로 업로드한다.
이에, 새로운 핫 맵정보를 호스트로 업로드한 이후에 수신되는 리드 요청은 HPB 리드 요청(H_RD_REQ)일 확률이 높아지기 때문에, 메모리 시스템은 L2P 변환 동작을 수행하지 않고, 리드 동작을 수행할 수 있다.
도 9는 제2 모드에서, 메모리 시스템이 호스트의 저장 영역을 관리하는 방법을 자세히 설명한다.
호스트로부터 리드 요청(RD_REQ)이 수신되면(S100), 메모리 시스템은 호스트 메모리에 프리 공간이 부족한지 여부를 판단한다(S110).
이때, 호스트 메모리의 프리 공간 부족 여부는 호스트 메모리의 저장 공간 및 맵정보가 호스트로 업로드 되었는지 여부를 나타내는 업로드 정보에 기초하여 판단할 수 있다. 예를 들어, 호스트 메모리의 저장 공간이 5개의 맵정보를 저장할 수 있는 크기이고, 업로드 정보에 기초한 호스트로 업로드된 맵정보의 개수가 4개이고, 설정값이 1개의 맵정보를 저장할 수 있는 크기인 경우, 프리 공간의 크기는 설정값 이하이기에 메모리 시스템은 호스트 메모리에 프리 공간이 부족하지 않다고 판단할 수 있다.
호스트 메모리에 프리 공간이 부족하지 않으면(S110의 No, 제1 모드), 메모리 시스템은 호스트에 의해 리드 요청된 논리 주소에 대한 맵정보를 호스트로 업로드 한다(S115).
호스트 메모리에 프리 공간이 부족하면(S110의 Yes, 제2 모드), 메모리 시스템은 S100에서 수신된 리드 요청(RD_REQ)이 노말 리드 요청(RD_REQ_N)인지 아닌지를 판단한다(S120).
수신된 리드 요청(RD_REQ)이 노말 리드 요청(RD_REQ_N)이 아니면(S120의 No), 메모리 시스템은 수신된 리드 요청(RD_REQ)이 HPB 리드 요청(RD_REQ_H)라고 판단한다. 이에, 메모리 시스템은 HPB 리드 카운트(H_RD_CNT)를 값이 1만큼 증가시켜 업데이트 한다(S140). 수신된 리드 요청(RD_REQ)이 노말 리드 요청(RD_REQ_N)이면, 메모리 시스템은 노말 리드 카운트(N_RD_CNT)를 1만큼 증가시켜 업데이트 한다(S150).
그후, 메모리 시스템은 수신된 노말 리드 카운트(N_RD_CNT)가 기준값 이상인지 여부를 판단한다(S160). 수신된 노말 리드 카운트(N_RD_CNT)가 기준값 이상이 아니면(S160의 No), 메모리 시스템은 S100단계로 돌아가 이후 단계를 수행한다. 수신된 노말 리드 카운트(N_RD_CNT)가 기준값 이상이면(S160의 Yes), 메모리 시스템은 노말 리드 카운트(N_RD_CNT)의 비율이 임계값 이상인지 여부를 판단한다(S180).
수신된 노말 리드 카운트(N_RD_CNT)가 기준값 이상이고(S160의 Yes), 노말 리드 카운트(N_RD_CNT)의 비율이 임계값 이상이면(S180의 Yes), 메모리 시스템은 호스트에 업로드된 맵정보가 콜드 맵정보라 판단할 수 있다. 즉, 메모리 시스템은 호스트가 최근 자주 리드 요청하는 유저 데이터에 대한 맵정보가 호스트 메모리에 저장되지 않기 때문에, 물리 주소가 포함되지 않는 노말 리드 요청을 메모리 시스템으로 전송하는 것이라고 판단할 수 있다.
이에, 메모리 시스템은 새로운 핫 맵정보를 호스트로 업로드 하기 위해, 업로드 정보를 초기화 한다(S200). 메모리 시스템은 업로드 정보가 초기화 되면, 호스트 메모리의 저장 공간 전체가 프리 영역이라고 판단할 수 있다. 그리고 메모리 시스템은 새로운 핫 맵정보를 호스트 메모리의 저장 공간만큼 호스트로 업로드 할 수 있다.
이에 반해, 수신된 노말 리드 카운트(N_RD_CNT)가 기준값 이상이지만(S160의 Yes) 노말 리드 카운트(N_RD_CNT)의 비율이 임계값 이상이 아니면(S180의 No), 메모리 시스템은 호스트에 업로드된 맵정보가 핫 맵정보라 판단할 수 있다. 이에, 새로운 핫 맵정보가 호스트로 업로드될 필요가 없기 때문에, 메모리 시스템은 S140 또는 S150에서 업데이트된 노말 리드 카운트(N_RD_CNT) 및 HPB 리드 카운트(H_RD_CNT)를 초기화 할 수 있다(S220).
또한, 본 발명은 실시 예에 따라 상기 임계값을 제1 임계값 및 제1 임계값보다 큰 제2 임계값으로 구분하고, 노말 리드 카운트(N_RD_CNT)의 비율이 제1 임계값 이상이면 업로드된 맵정보 중에서 콜드 맵정보만을 대체할 크기의 핫 맵정보를 호스트로 업로드할 수 있다. 또한, 노말 리드 카운트(N_RD_CNT)의 비율이 제2 임계값 이상이면 업로드된 맵정보 전체를 대체할 크기의 핫 맵정보를 호스트로 업로드할 수 있다.
도 10은 도 9에서 업로드 정보의 초기화(S200) 이후, 메모리 시스템이 핫 맵정보를 호스트로 업로딩하는 과정을 설명한다.
먼저, 메모리 시스템(110)은 호스트(102)에 저장된 맵정보의 업데이트를 요청하기 위한 공지를 호스트(102)로 전송할 수 있다(S250).
이후, 호스트(102)는 새로운 맵정보를 메모리 시스템(110)으로부터 수신될 준비가 되면(READY), 호스트(102)는 메모리 시스템(110)으로부터 맵정보를 리드 하기위한 리드 버퍼 커맨드(READ BUFFER COMMAND)를 메모리 시스템(110)으로 전송한다(S270).
호스트(102)로부터 수신된 리드 버퍼 커맨드(READ BUFFER COMMAND)에 응답하여, 메모리 시스템(110)은 호스트(102)로 업로드될 맵정보를 준비한다(S280). 호스트(102)로 업로드될 맵정보는 리드 카운트(RD_CNT)에 기초하여, 선택될 수 있다. 이후, 메모리 시스템(110)은 핫 맵정보를 호스트(102)로 전송하고(S290), 호스트(102)는 이를 호스트 메모리에 저장한다(S300). 그후, 메모리 시스템(110)은 도 9의 S200에서 초기화된 맵정보의 업로드 정보를 업데이트한다(S310).
이하. 도 9, 도 10 및 도 11a 내지 도 11e를 참조하여, 본 발명의 일 실시예에 따른 메모리 시스템이 호스트 메모리를 관리하는 구체적인 동작을 설명하기로 한다.
특히, 이하의 설명에서는 호스트 메모리의 저장 공간은 5개의 맵정보를 저장할 수 있는 저장 공간을 갖고, 기준값(REF)이 '15'이고, 임계값(TH)이 '80%'인 경우를 전제하여 설명하기로 한다.
도 11a를 참조하면, 컨트롤러(도 4 및 도 5의 130)에 포함된 메모리(도 4 및 도 5의 144)에는 논리 주소(LBA00~LBA09) 및 이에 대응된 물리 주소가 포함된 맵정보(MAP INFO)가 저장된다. 이중에서 호스트로 업로드된 논리 주소(LBA00~LBA04)의 업로드 정보(UPLOAD)는 상태값 '1'을 갖고, 호스트로 업로드되지 않은 논리 주소(LBA05~LBA09)의 업로드 정보(UPLOAD)는 상태값 '0'을 갖는다.
또한, 호스트(도 4 및 도 5의 102)에 포함된 호스트 메모리(도 4 및 도 5의 106)에는 논리 주소(LBA00~LBA04) 및 이에 대응된 물리 주소가 포함된 맵정보(MAP INFO)가 저장된다. 이때, 호스트 메모리에는 5개의 논리 주소(LBA00~LBA04)에 대응되는 맵정보들이 저장되어, 프리 공간이 없는 'Full' 상태이다(제2 모드).
컨트롤러는 노말 리드 카운트(N_RD_CNT)가 기준값 이상이 되고, 노말 리드 카운트(N_RD_CNT)의 비율이 임계값 이상이 될 때까지, 호스트로부터 수신되는 복수의 리드 요청들에 따른 리드 동작을 수행한다.
이후, 도 11b에 도시된 바와 같이, 호스트 메모리가 'Full' 상태가 된 이후, 수신된 20개의 리드 요청들(RD_REQ00~ RD_REQ19)중에서, 노말 리드 카운트(N_RD_CNT)가 기준값인 15 이상인 17개이고, 노말 리드 카운트(N_RD_CNT)의 비율이 임계값인 80% 이상인 85%가 되면, 컨트롤러는 호스트에 업로드된 맵정보가 콜드 맵정보라 판단할 수 있다. 즉, 컨트롤러는 호스트가 최근 자주 리드 요청하는 유저 데이터에 대한 맵정보가 호스트 메모리에 저장되지 않기 때문에, 물리 주소가 포함되지 않는 노말 리드 요청을 메모리 시스템으로 전송하는 것이라고 판단할 수 있다.
이에, 도 11c에 도시된 바와 같이, 컨트롤러는 새로운 핫 맵정보를 호스트로 업로드 하기 위해, 업로딩 정보를 '0'으로 초기화 한다. 컨트롤러는 업로드 정보가 초기화 되면, 호스트 메모리의 저장 공간 전체가 프리 영역이라고 판단할 수 있다. 그리고 컨트롤러는 새로운 핫 맵정보를 호스트 메모리의 저장 공간만큼 호스트로 업로드 할 수 있다.
그후, 컨트롤러는 리드 카운트(RD_CNT)에 기초하여, 핫 맵정보를 결정한다.
즉, 도 11d에 도시된 바와 같이, 컨트롤러는 리드 카운트(RD_CNT) 값이 상대적으로 높은 LBA04~LBA08의 맵정보를 핫 맵정보로 판단할 수 있다.
그리고 컨트롤러는 리드 카운트(RD_CNT) 값이 상대적으로 적은 LBA00 ~LBA03 및 LBA09의 맵정보를 콜드 맵정보로 판단할 수 있다.
컨트롤러는 도 11d에 도시된 바와 같이, 컨트롤러는 핫 맵정보(LBA04~LBA08)를 호스트로 업로드하고, 호스트는 이를 호스트 메모리에 저장한다. 그후, 도 11e에 도시된 바와 같이, 컨트롤러는 도 11c에서 '0'으로 초기화된 맵정보의 업로드 정보(UPLOAD)의 상태값을 '1'로 업데이트한다.
전술한 바와 같이, 호스트 메모리(106)를 맵정보을 저장하는 버퍼 메모리로 사용함으로써, 메모리 시스템(110) 내 메모리(144)의 저장 공간의 한계로 인하여 맵정보를 메모리 장치(150)로부터 읽어들이고, 다시 저장하는 과정을 생략할 수 있다. 이를 통해, 메모리 시스템(110)의 동작 효율성이 높아질 수 있다.
또한, 본 발명의 실시 예에 따른 메모리 시스템(110)은 호스트(102)에 포함된 호스트 메모리(106)의 일부 영역을 캐시(cache) 혹은 버퍼(buffer)로 사용하고, 메타 데이터를 저장하여, 메모리 시스템(110) 내 컨트롤러(130)가 사용하는 메모리(144)의 저장 공간의 한계를 극복할 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 유저 데이터 및 상기 유저 데이터의 메타 데이터를 저장하는 비휘발성 메모리 장치; 및
    상기 메타 데이터의 적어도 일부를 호스트로 업로드하는 컨트롤러를 포함하며,
    상기 컨트롤러는 상기 업로드된 메타 데이터의 저장을 위해 할당된 상기 호스트의 저장 공간 중 프리 공간의 크기가 설정값 이하이면, 상기 호스트로부터 수신되는 복수의 노말 리드 요청의 개수 및 상기 노말 리드 요청의 비율에 따라, 핫 메타 데이터를 상기 호스트로 업로드하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 노말 리드 요청은 물리 주소가 동반되지 않는 리드 요청인 메모리 시스템.
  3. 제1항에 있어서,
    상기 컨트롤러는
    상기 프리 공간의 크기가 설정값 이하이면, 특정 논리 주소가 호스트에 의해 리드 요청된 횟수인 리드 카운트를 관리하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 컨트롤러는
    상기 리드 카운트에 기초하여, 상기 핫 메타 데이터를 선택하는 메모리 시스템.
  5. 제3항에 있어서,
    상기 리드 카운트는 상기 노말 리드 요청에 대한 노말 리드 카운트 및 물리 주소가 포함된 HPB 리드 요청에 대한 HPB 리드 요청 카운트를 포함하는 메모리 시스템.
  6. 제1항에 있어서,
    상기 컨트롤러는
    상기 핫 메타 데이터를 상기 호스트로 업로드하기 위해, 상기 호스트로 업로드된 메타 데이터 중에서 적어도 일부에 대한 업로드 정보를 초기화 하는 메모리 시스템.
  7. 제4항에 있어서,
    상기 컨트롤러는 상기 노말 리드 요청의 비율이 제1 임계값 이상이면, 상기 업로드된 메타 데이터 중에서 콜드 메타 데이터를 대체할 핫 메타데이터를 상기 호스트로 업로드하는 메모리 시스템.
  8. 제7항에 있어서,
    상기 컨트롤러는 상기 노말 리드 요청의 비율이 상기 제1 임계값보다 큰 제2 임계값 이상이면, 상기 업로드된 메타 데이터 전체를 대체할 핫 메타데이터를 상기 호스트로 업로드하는 메모리 시스템.
  9. 제1항에 있어서,
    상기 메타 데이터는 상기 호스트가 사용하는 논리 주소 및 상기 논리 주소에 대응되는 상기 메모리 장치의 물리 주소가 포함되는 맵정보를 포함하는 메모리 시스템.
  10. 제1항에 있어서,
    상기 설정값은 '0' 이상인 메모리 시스템.
  11. 유저 데이터 및 상기 유저 데이터의 메타 데이터를 저장하는 비휘발성 메모리 장치 및 상기 메타 데이터의 적어도 일부를 호스트로 업로드하는 컨트롤러를 포함하는 메모리 시스템의 동작 방법에 있어서,
    상기 메타 데이터가 상기 호스트로 업로드됨에 따라, 상기 업로드된 메타 데이터의 저장을 위해 할당된 상기 호스트의 저장 공간 중 프리 공간의 크기가 설정값 이하인지 여부를 판단하는 단계;
    상기 프리 공간의 크기가 설정값 이하이면, 상기 호스트로부터 수신되는 복수의 노말 리드 요청의 개수 및 상기 노말 리드 요청의 비율에 따라, 핫 메타 데이터를 상기 호스트로 업로드하는 단계;
    를 포함하는 메모리 시스템의 동작 방법.
  12. 제11항에 있어서,
    상기 노말 리드 요청은 물리 주소가 동반되지 않는 리드 요청인 메모리 시스템의 동작 방법.
  13. 제11항에 있어서,
    상기 핫 메타 데이터를 상기 호스트로 업로드하는 단계는
    특정 논리 주소가 호스트에 의해 리드 요청된 횟수인 리드 카운트를 관리하는 단계를 포함하는 메모리 시스템의 동작 방법.
  14. 제13항에 있어서,
    상기 핫 메타 데이터를 상기 호스트로 업로드하는 단계는
    상기 리드 카운트에 기초하여, 상기 핫 메타 데이터를 선택하는 단계를 포함하는 메모리 시스템의 동작 방법.
  15. 제13항에 있어서,
    상기 리드 카운트는 상기 노말 리드 요청에 대한 노말 리드 카운트 및 물리 주소가 포함된 HPB 리드 요청에 대한 HPB 리드 요청 카운트를 포함하는 메모리 시스템의 동작 방법.
  16. 제11항에 있어서,
    상기 핫 메타 데이터를 상기 호스트로 업로드하는 단계는
    상기 호스트로 업로드된 메타 데이터 중에서 적어도 일부에 대한 업로드 정보를 초기화 하는 단계를 포함하는 메모리 시스템의 동작 방법.
  17. 제14항에 있어서,
    상기 핫 메타 데이터를 상기 호스트로 업로드하는 단계는
    상기 노말 리드 요청의 비율이 제1 임계값 이상이면, 상기 업로드된 메타 데이터 중에서 콜드 메타 데이터를 대체할 핫 메타데이터를 상기 호스트로 업로드하는 메모리 시스템의 동작 방법.
  18. 제17항에 있어서,
    상기 핫 메타 데이터를 상기 호스트로 업로드하는 단계는
    상기 노말 리드 요청의 비율이 상기 제1 임계값보다 큰 제2 임계값 이상이면, 상기 업로드된 메타 데이터 전체를 대체할 핫 메타데이터를 상기 호스트로 업로드하는 메모리 시스템의 동작 방법.
  19. 제11항에 있어서,
    상기 메타 데이터는 상기 호스트가 사용하는 논리 주소 및 상기 논리 주소에 대응되는 상기 메모리 장치의 물리 주소가 포함되는 맵정보를 포함하는 메모리 시스템의 동작 방법.
  20. 제11항에 있어서,
    상기 설정값은 '0' 이상인 메모리 시스템의 동작 방법.
KR1020200075432A 2020-06-22 2020-06-22 메모리 시스템 및 그의 동작 방법 KR20210157537A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200075432A KR20210157537A (ko) 2020-06-22 2020-06-22 메모리 시스템 및 그의 동작 방법
US17/164,050 US11675527B2 (en) 2020-06-22 2021-02-01 Memory system uploading hot metadata to a host based on free space size of a host memory, and read operation method thereof
CN202110395756.0A CN113900586A (zh) 2020-06-22 2021-04-13 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200075432A KR20210157537A (ko) 2020-06-22 2020-06-22 메모리 시스템 및 그의 동작 방법

Publications (1)

Publication Number Publication Date
KR20210157537A true KR20210157537A (ko) 2021-12-29

Family

ID=79022511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200075432A KR20210157537A (ko) 2020-06-22 2020-06-22 메모리 시스템 및 그의 동작 방법

Country Status (3)

Country Link
US (1) US11675527B2 (ko)
KR (1) KR20210157537A (ko)
CN (1) CN113900586A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113885778B (zh) 2020-07-02 2024-03-08 慧荣科技股份有限公司 数据处理方法及对应的数据储存装置
CN113885779B (zh) * 2020-07-02 2024-03-12 慧荣科技股份有限公司 数据处理方法及对应的数据储存装置
CN113961140B (zh) 2020-07-02 2024-06-11 慧荣科技股份有限公司 数据处理方法及对应的数据储存装置
US11698752B2 (en) * 2020-12-03 2023-07-11 Micron Tehcnology, Inc. Retransmitting messages based on command queue depth in a memory subsystem
KR20230048769A (ko) * 2021-10-05 2023-04-12 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US20230221888A1 (en) * 2022-01-10 2023-07-13 Western Digital Technologies, Inc. Data Storage Device and Method for Memory-Die-State-Aware Host Command Submission
CN116088770B (zh) * 2023-03-20 2023-07-14 苏州浪潮智能科技有限公司 数据管理方法及装置、系统、电子设备、存储介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102094163B1 (ko) * 2013-08-28 2020-03-27 삼성전자 주식회사 하이브리드 캐시 기반의 메모리 시스템에서 캐시를 관리하는 장치 및 방법과, 그 메모리 시스템
KR102309471B1 (ko) * 2014-12-19 2021-10-07 에스케이하이닉스 주식회사 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법
CN107368436B (zh) * 2017-06-29 2020-08-18 西安交通大学 一种联合地址映射表的闪存冷热数据分离存储方法
KR102507140B1 (ko) * 2017-11-13 2023-03-08 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
CN112166420B (zh) * 2018-04-23 2024-04-05 美光科技公司 用于刷新逻辑到物理信息的系统和方法
KR20200033461A (ko) * 2018-09-20 2020-03-30 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR20200049051A (ko) * 2018-10-31 2020-05-08 삼성전자주식회사 스토리지 장치의 구동 방법, 이를 수행하는 스토리지 장치 및 이를 이용한 스토리지 시스템의 구동 방법
KR20200122086A (ko) 2019-04-17 2020-10-27 에스케이하이닉스 주식회사 메모리 시스템에서 맵 세그먼트를 전송하는 방법 및 장치
KR20210027642A (ko) 2019-08-30 2021-03-11 에스케이하이닉스 주식회사 메모리 시스템에서 맵 정보를 전송하는 방법 및 장치

Also Published As

Publication number Publication date
CN113900586A (zh) 2022-01-07
US20210397365A1 (en) 2021-12-23
US11675527B2 (en) 2023-06-13

Similar Documents

Publication Publication Date Title
US11294825B2 (en) Memory system for utilizing a memory included in an external device
KR20210027642A (ko) 메모리 시스템에서 맵 정보를 전송하는 방법 및 장치
KR20210157537A (ko) 메모리 시스템 및 그의 동작 방법
US11354250B2 (en) Apparatus for transmitting map information in memory system
US11681633B2 (en) Apparatus and method for managing meta data in memory system
US11126562B2 (en) Method and apparatus for managing map data in a memory system
KR20200019421A (ko) 메모리 시스템 내 대용량 데이터 저장이 가능한 블록에서의 유효 데이터 체크 방법 및 장치
KR20200113992A (ko) 메모리 시스템의 복구 동작 중 비휘발성 메모리 오픈 블록의 셀 디스터브를 줄이는 방법 및 장치
KR20200113989A (ko) 메모리 시스템의 쓰기 동작을 제어하는 방법 및 장치
KR20200016074A (ko) 데이터 처리 시스템 및 그의 동작 방법
KR20210063764A (ko) 메모리 시스템의 동작 방법 및 장치
KR20200122685A (ko) 메모리 시스템 내에서 서로 다른 종류의 데이터를 처리하기 위한 장치 및 방법
KR20210012641A (ko) 메모리 시스템, 데이터 시스템 및 그 동작방법
KR20200087487A (ko) 메모리 시스템에서의 유효 데이터 체크 방법 및 장치
KR20200016076A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20220090020A (ko) 비휘발성 메모리 시스템이 생성한 메타데이터를 전송하는 장치 및 방법
KR20210119070A (ko) 메모리 장치에서 연속으로 수행되는 다수의 커맨드 동작에 사용되는 파워값을 최소화하기 위해 수행시점 차이를 정확하게 조절할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법
US20200250104A1 (en) Apparatus and method for transmitting map information in a memory system
KR20210039185A (ko) 메모리 시스템에서 멀티 스트림 동작을 제공하는 방법 및 장치
KR20210011176A (ko) 메모리 시스템의 액세스 동작 방법 및 장치
US20220012180A1 (en) Memory system for meta data management and operating method of memory system
US11275682B2 (en) Memory system and method for performing command operation by memory system
KR20210083888A (ko) 입출력 성능이 향상된 메모리 시스템 및 그의 동작 방법
KR20200119059A (ko) 메모리 시스템 및 그것의 동작방법
KR20200125262A (ko) 메모리 시스템, 데이터 시스템 및 그 동작방법

Legal Events

Date Code Title Description
A201 Request for examination