KR20200119059A - 메모리 시스템 및 그것의 동작방법 - Google Patents

메모리 시스템 및 그것의 동작방법 Download PDF

Info

Publication number
KR20200119059A
KR20200119059A KR1020190041418A KR20190041418A KR20200119059A KR 20200119059 A KR20200119059 A KR 20200119059A KR 1020190041418 A KR1020190041418 A KR 1020190041418A KR 20190041418 A KR20190041418 A KR 20190041418A KR 20200119059 A KR20200119059 A KR 20200119059A
Authority
KR
South Korea
Prior art keywords
map
map information
cache
read
write
Prior art date
Application number
KR1020190041418A
Other languages
English (en)
Inventor
강혜미
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190041418A priority Critical patent/KR20200119059A/ko
Priority to US16/709,702 priority patent/US11416410B2/en
Priority to CN201911367543.6A priority patent/CN111813714A/zh
Priority to US16/844,652 priority patent/US11237973B2/en
Publication of KR20200119059A publication Critical patent/KR20200119059A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0873—Mapping of cache memory to specific storage devices or parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G06F12/0835—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means for main memory peripheral accesses (e.g. I/O or DMA)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/123—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

메모리 시스템은 맵 정보를 저장하는 메모리 장치; 및 상기 맵 정보 중 일부를 맵 캐시에 저장하고, 상기 맵 캐시에 저장된 맵 정보를 활용하여 상기 메모리 장치를 액세스하거나 호스트로부터 액세스 요청과 함께 선택적으로 제공되는 물리 주소를 활용하여 상기 메모리 장치를 액세스하는 컨트롤러를 포함하고, 상기 맵 캐시는 쓰기 명령에 대응하는 맵 정보를 저장하는 쓰기 맵 캐시 및 읽기 명령에 대응하는 맵 정보를 저장하는 읽기 맵 캐시를 포함하며 상기 컨트롤러는 상기 읽기 맵 캐시에서 제외되어 외부로 출력되는 맵 정보를 호스트로 제공할 수 있다.

Description

메모리 시스템 및 그것의 동작방법 {MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 시스템 및 그의 동작방법에 관한 것으로, 보다 구체적으로 데이터 처리 시스템에 포함된 메모리 시스템이 맵 정보를 호스트 혹은 컴퓨팅 장치에 제공하는 장치 및 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예에 따른 메모리 시스템은 호스트의 자원을 활용하여 효율적으로 데이터를 처리할 수 있는 장치 및 방법을 제공할 수 있다.
본 발명의 실시 예들에 따른 메모리 시스템은 맵 정보를 저장하는 메모리 장치; 및 상기 맵 정보 중 일부를 맵 캐시에 저장하고, 상기 맵 캐시에 저장된 맵 정보를 활용하여 상기 메모리 장치를 액세스하거나 호스트로부터 액세스 요청과 함께 선택적으로 제공되는 물리 주소를 활용하여 상기 메모리 장치를 액세스하는 컨트롤러를 포함하고, 상기 맵 캐시는 쓰기 명령에 대응하는 맵 정보를 저장하는 쓰기 맵 캐시 및 읽기 명령에 대응하는 맵 정보를 저장하는 읽기 맵 캐시를 포함하며 상기 컨트롤러는 상기 읽기 맵 캐시에서 제외되어 외부로 출력되는 맵 정보를 호스트로 제공할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템의 동작방법은 메모리 장치에 맵 정보를 저장하는 단계; 상기 맵 정보 중 일부를 맵 캐시에 저장하는 단계; 상기 맵 캐시에 저장된 맵 정보를 활용하여 상기 메모리 장치를 액세스하거나, 호스트로부터 액세스 요청과 함께 선택적으로 제공되는 물리 주소를 활용하여 상기 메모리 장치를 액세스하는 단계; 상기 액세스가 쓰기 동작인 경우 상기 쓰기 동작에 대응하는 맵 정보를 쓰기 맵 캐시에 저장하고, 상기 액세스가 읽기 동작인 경우 상기 읽기 동작에 대응하는 맵 정보를 읽기 맵 캐시에 저장하는 단계; 상기 읽기 맵 캐시로부터 제외되어 외부로 출력되는 맵 정보를 호스트로 제공하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 처리 시스템은 맵 정보를 저장하고, 상기 맵 정보를 활용하여 유저 데이터를 액세스하는 메모리 시스템; 및 상기 메모리 시스템으로 상기 맵 정보를 제공받아 호스트 메모리에 저장하고, 상기 맵 정보에 기초하여 상기 메모리 시스템에 액세스 요청을 제공하는 호스트를 포함하며, 상기 메모리 시스템은 맵 캐시; 및 상기 맵 정보 중 일부를 상기 맵 캐시에 저장하는 컨트롤러를 포함하되, 상기 맵 캐시는 쓰기 명령에 대응하는 맵 정보를 저장하는 쓰기 맵 캐시 및 읽기 명령에 대응하는 맵 정보를 저장하는 읽기 맵 캐시를 포함하며, 상기 컨트롤러는 상기 읽기 맵 캐시에서 제외되어 외부로 출력되는 맵 정보를 호스트로 제공할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 맵 캐시 내 맵 정보를 효율적으로 검색할 수 있으며, 업데이트된 맵 정보를 선별적으로 호스트에 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 나타낸다.
도 3 및 도 4는 본 발명의 실시 예에 따른 호스트가 호스트 메모리에 메타 데이터를 저장하는 일 예를 개략적으로 나타낸다.
도 5은 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 트랜잭션의 제 1 예를 나타낸다.
도 6은 본 발명의 일 실시예에 따른 호스트와 메모리 시스템의 제1 동작을 나타낸다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템의 동작을 나타낸 흐름도이다.
도 8a은 본 발명의 실시 예에 따른 맵 캐시의 구조를 나타낸다.
도 8b는 본 발명의 실시 예에 따른 맵 캐시를 활용한 맵 정보 처리 과정을 개략적으로 나타낸 흐름도이다.
도 9 내지 도 14b는 본 발명의 실시 예에 따른 맵 정보 처리 과정을 나타낸 개념도이다.
도 15는 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 트랜잭션의 제 2 예를 나타낸다.
도 16은 본 발명의 일 실시예에 따른 호스트와 메모리 시스템의 제2 동작을 나타낸다.
도 17은 본 발명의 일 실시예에 따른 호스트와 메모리 시스템의 제3 동작을 나타낸다.
도 18은 본 발명의 일 실시예에 따른 호스트와 메모리 시스템의 제4 동작을 나타낸다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함할 수 있다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함할 수 있다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system) 혹은 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다.
메모리 시스템(110)은 호스트(102)의 요청에 응답하여 동작하며, 호스트(102)로부터 제공되는 데이터를 저장할 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치(솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC))들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD, PC 카드(PCMCIA: Personal Computer Memory Card International Association), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등으로 구성할 수 있다. 또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나(컴퓨터, 스마트폰, 휴대용 게임기) 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들을 포함하며, 각각의 메모리 블록들은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 메모리 인터페이스(Memory I/F) 유닛(142) 및 메모리(Memory)(144)를 포함할 수 있다.
호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다.
프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
또한, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 또한 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 메모리 장치(150)에 대한 백그라운드 동작은, 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함할 수 있다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
메모리(144)는, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터), 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장할 수 있다. 이러한 데이터 저장을 위해, 메모리(144)는 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시 등을 포함할 수 있다.
또한, 메모리(144)는 맵 정보를 저장할 수 있는 맵 캐시(146)를 포함할 수 있다. 맵 정보는 논리주소와 물리주소간 매핑된 정보를 의미한다. 맵 정보에 대해서는 도 3를 통하여 자세히 설명된다. 맵 캐시(146)는 프로세서(134)의 제어에 의하여 맵 정보를 저장할 수 있다. 맵 캐시(146)는 한정된 저장공간을 가지고 있기 때문에, 메모리 장치(150)에 저장된 맵 정보 중 일부를 저장할 수 있다. 예를 들면, 맵 캐시(146)는 최근에 처리된 데이터에 대한 맵 정보를 저장할 수 있다. 또 다른 예를 들면, 맵 캐시(146)는 빈번히 처리되는 데이터에 대한 맵 정보를 저장할 수 있다. 그리고, 맵 캐시(146)는 맵 정보를 FIFO 스킴에 따라 저장할 수 있다.
비록 도면에 도시되진 아니하였으나, 컨트롤러(130)는 에러 정정 코드(Error Correction Code), 파워 관리 유닛(Power Management Unit)을 더 포함할 수 있다.
ECC 유닛은 메모리 장치(150)에서 처리되는 데이터의 페일 비트(fail bit)를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다.
ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 페일 비트(fail bit)를 검출 및 정정한다. 나아가, ECC 유닛은 리드 데이터에 포함된 fail bit)의 수가 사전 설정된 임계 값보다 크거나 같은 경우, 프로세서(134)에 리드 리트라이 요청을 제공할 수 있다.
ECC 유닛은 LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있다. 다만, 이에 한정되는 것은 아니다. 또한, ECC 유닛은 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
파워 관리 유닛은 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리할 수 있다.
도 2는 본 발명의 일 실시예에 따른 데이터 처리 시스템(100)을 나타낸다. 특히, 도 2를 활용하여, 메모리 시스템(110) 내 컨트롤러(130)가 좀 더 구체적으로 설명된다.
도 2을 참조하면, 컨트롤러(130)는 호스트 인터페이스 유닛(132), 플래시 변환 계층(FTL) 유닛(40), 메모리 인터페이스 유닛(142) 및 메모리(144)를 포함할 수 있다.
도 2에서 도시되지 않았지만, 실시예에 따라, 도 1에서 설명된 ECC 유닛은 플래시 변환 계층(FTL) 유닛(40)에 포함될 수 있다. 실시예에 따라, ECC 유닛은 컨트롤러(130) 내 별도의 모듈, 회로, 또는 펌웨어 등으로 구현될 수도 있다.
호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 주고받기 위한 것이다. 예를 들어, 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 순차적으로 저장한 뒤, 저장된 순서에 따라 출력할 수 있는 명령큐(56), 명령큐(56)로부터 전달되는 명령, 데이터 등을 분류하거나 처리 순서를 조정할 수 있는 버퍼관리자(52), 및 버퍼관리자(52)로부터 전달된 명령, 데이터 등의 처리를 위한 이벤트를 순차적으로 전달하기 위한 이벤트큐(54)를 포함할 수 있다.
호스트(102)로부터 명령, 데이터는 동일한 특성의 복수개가 연속적으로 전달될 수도 있고, 서로 다른 특성의 명령, 데이터가 뒤 섞여 전달될 수도 있다. 예를 들어, 데이터를 읽기 위한 명령어가 복수 개 전달되거나, 읽기 및 프로그램 명령이 교번적으로 전달될 수도 있다. 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달된 명령, 데이터 등을 명령큐(56)에 먼저 순차적으로 저장한다. 이후, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라 컨트롤러(130)가 어떠한 동작을 수행할 지를 예측할 수 있으며, 이를 근거로 명령, 데이터 등의 처리 순서나 우선 순위를 결정할 수도 있다. 또한, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라, 호스트 인터페이스 유닛(132) 내 버퍼관리자(52)는 명령, 데이터 등을 메모리(144)에 저장할 지, 플래시 변환 계층(FTL) 유닛(40)으로 전달할 지도 결정할 수도 있다. 이벤트큐(54)는 호스트(102)로부터 전달된 명령, 데이터 등에 따라 메모리 시스템 혹은 컨트롤러(130)가 내부적으로 수행, 처리해야 하는 이벤트를 버퍼관리자(52)로부터 수신한 후, 수신된 순서대로 플래시 변환 계층(FTL) 유닛(40)에 전달할 수 있다.
실시예에 따라, 플래시 변환 계층(FTL) 유닛(40)은 이벤트규(54)로부터 수신된 이벤트를 관리하기 위한 호스트 요구 관리자(Host Request Manager(HRM), 46), 맵 정보를 관리하는 맵 정보 관리자(Map Manger(MM), 44), 가비지 컬렉션 또는 웨어 레벨링을 수행하기 위한 상태 관리자(42), 메모리 장치 내 블록에 명령을 수행하기 위한 블록 관리자(48)를 포함할 수 있다.
예를 들면, 호스트 요구 관리자(HRM, 46)는 맵 정보 관리자(MM, 44) 및 블록 관리자(48)를 사용하여 호스트 인터페이스 유닛(132)으로부터 수신된 읽기 및 프로그램 명령, 이벤트에 따른 요청을 처리할 수 있다. 호스트 요구 관리자(HRM, 46)는 전달된 요청의 논리 주소에 해당하는 물리 주소를 파악하기 위해 맵 정보 관리자(MM, 44)에 조회 요청을 보내고 물리 주소에 대해 메모리 인터페이스 유닛(142)에 플래시 읽기 명령을 전송하여 읽기 명령을 처리할 수 있다. 한편, 호스트 요구 관리자(HRM, 46)는 먼저 블록 관리자(48)에 프로그램 요청을 전송함으로써 미기록된(데이터가 없는) 메모리 장치의 특정 페이지에 데이터를 프로그램한 다음, 맵 정보 관리자(MM, 44)에 프로그램 요청에 대한 맵 갱신(update) 요청을 전송함으로써 논리적-물리 주소의 매핑 정보에 프로그램한 데이터에 대한 내용을 업데이트할 수 있다.
여기서, 블록 관리자(48)는 호스트 요구 관리자(HRM, 46), 맵 정보 관리자(MM, 44), 및 상태 관리자(42)가 요청한 프로그램 요청을 메모리 장치(150)를 위한 프로그램 요청으로 변환하여 메모리 장치(150) 내 블록을 관리할 수 있다. 메모리 시스템(110, 도 1 참조)의 프로그램 혹은 쓰기 성능을 극대화하기 위해 블록 관리자(48)는 프로그램 요청을 수집하고 다중 평면 및 원샷 프로그램 작동에 대한 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 보낼 수 있다. 또한, 다중 채널 및 다중 방향 플래시 컨트롤러의 병렬 처리를 최대화하기 위해 여러 가지 뛰어난 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 전송할 수도 있다.
한편, 블록 관리자(48)는 유효 페이지 수에 따라 플래시 블록을 관리하고 여유 블록이 필요한 경우 유효한 페이지가 없는 블록을 선택 및 지우고, 쓰레기(garbage) 수집이 필요한 경우 가장 적게 유효한 페이지를 포함하고 있는 블록을 선택할 수 있다. 블록 관리자(48)가 충분한 빈 블록을 가질 수 있도록, 상태 관리자(42)는 가비지 수집을 수행하여 유효 데이터를 모아 빈 블록으로 이동시키고, 이동된 유효 데이터를 포함하고 있었던 블록들을 삭제할 수 있다. 블록 관리자(48)가 상태 관리자(42)에 대해 삭제될 블록에 대한 정보를 제공하면, 상태 관리자(42)는 먼저 삭제될 블록의 모든 플래시 페이지를 확인하여 각 페이지가 유효한지 여부를 확인할 수 있다. 예를 들어, 각 페이지의 유효성을 판단하기 위해, 상태 관리자(42)는 각 페이지의 스페어(Out Of Band, OOB) 영역에 기록된 논리 주소를 식별한 뒤, 페이지의 실제 주소와 맵 관리자(44)의 조회 요청에서 얻은 논리 주소에 매핑된 실제 주소를 비교할 수 있다. 상태 관리자(42)는 각 유효한 페이지에 대해 블록 관리자(48)에 프로그램 요청을 전송하고, 프로그램 작업이 완료되면 맵 관리자(44)의 갱신을 통해 매핑 테이블이 업데이트될 수 있다.
맵 관리자(44)는 논리적-물리적 매핑 테이블을 관리하고, 호스트 요구 관리자(HRM, 46) 및 상태 관리자(42)에 의해 생성된 조회, 업데이트 등의 요청을 처리할 수 있다. 맵 관리자(44)는 전체 매핑 테이블을 플래시 메모리에 저장하고, 메모리 (144) 용량에 따라 매핑 항목을 캐시할 수도 있다. 조회 및 업데이트 요청을 처리하는 동안 맵 캐시 미스가 발생하면, 맵 관리자(44)는 메모리 인터페이스 유닛(142)에 읽기 명령을 전송하여 메모리 장치(150)에 저장된 매핑 테이블을 로드(load)할 수 있다. 맵 관리자(44)의 더티 캐시 블록 수가 특정 임계 값을 초과하면 블록 관리자(48)에 프로그램 요청을 보내서 깨끗한 캐시 블록을 만들고 더티 맵 테이블이 메모리 장치(150)에 저장될 수 있다.
한편, 가비지 컬렉션이 수행되는 경우, 상태 관리자(42)가 유효한 페이지를 복사하는 동안 호스트 요구 관리자(HRM, 46)는 페이지의 동일한 논리 주소에 대한 데이터의 최신 버전을 프로그래밍하고 업데이트 요청을 동시에 발행할 수 있다. 유효한 페이지의 복사가 정상적으로 완료되지 않은 상태에서 상태 관리자(42)가 맵 업데이트를 요청하면 맵 관리자(44)는 매핑 테이블 업데이트를 수행하지 않을 수도 있다. 맵 관리자(44)는 최신 맵 테이블이 여전히 이전 실제 주소를 가리키는 경우에만 맵 업데이트를 수행하여 정확성을 보장할 수 있다.
메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
실시예에 따라, 메모리 시스템(110)에 포함된 컨트롤러(130)가, 메모리 시스템(110)의 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들), 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 컨트롤러(130) 간 채널들(또는 웨이들)의 상태를 확인하거나, 또는 복수의 메모리 시스템들에서 임의의 메모리 시스템, 예컨대 마스터 메모리 시스템의 컨트롤러가, 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들), 특히 마스터 메모리 시스템과 나머지 메모리 시스템들, 예컨대 마스터 메모리 시스템과 슬레이브 메모리 시스템들 간 채널들(또는 웨이들)의 상태를 확인한다. 다시 말해, 본 발명의 실시 예에서는, 메모리 장치(150)의 메모리 다이들에 대한 복수의 채널들(또는 웨이들), 또는 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)이, 비지 상태, 레디 상태, 액티브 상태, 아이들 상태, 정상 상태, 비정상 상태 등인 지를 확인한다. 여기서, 본 발명의 실시 예에서는, 정상 상태에서 레디 상태 또는 아이들 상태의 채널들(또는 웨이들)을 최상의 채널들(또는 웨이들)로 결정할 수 있다. 특히, 본 발명의 실시 예에서는, 복수의 채널들(또는 웨이들)에서, 채널(또는 웨이)의 가용 용량이 정상 범위에 존재하거나 또는 채널(또는 웨이)의 동작 레벨이 정상 범위에 존재하는 채널들(또는 웨이들)을, 최상의 채널들로 결정한다. 여기서, 채널(또는 웨이)의 동작 레벨은, 각 채널들(또는 웨이들)에서의 동작 클럭, 파워 레벨, 전류/전압 레벨, 동작 타이밍, 온도 레벨 등에 의해 결정될 수 있다.
아울러, 본 발명의 실시 예에서는, 호스트(102)로부터 수신된 복수의 라이트 커맨드들에 해당하는 라이트 데이터를, 컨트롤러(130)의 메모리(144)에 포함된 버퍼(buffer)/캐시(cache)에 저장한 후, 버퍼/캐시에 저장된 데이터를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 프로그램하여 저장, 다시 말해 프로그램 동작들을 수행하며, 또한 메모리 장치(150)로의 프로그램 동작들에 상응하여 맵 정보를 업데이트한 후, 업데이트된 맵 정보를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 저장할 경우, 즉 호스트(102)로부터 수신된 복수의 라이트 커맨드들에 해당하는 프로그램 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다. 그리고, 본 발명의 실시 예에서는, 메모리 장치(150)에 저장된 데이터에 대해, 호스트(102)로부터 복수의 리드 커맨드들을 수신할 경우, 리드 커맨드들에 해당하는 데이터의 맵 정보를 확인하여, 메모리 장치(150)로부터 리드 커맨드들에 해당하는 데이터를 리드하며, 리드된 데이터를 컨트롤러(130)의 메모리(144)에 포함된 버퍼/캐시에 저장한 후, 버퍼/캐시에 저장된 데이터를 호스트(102)로부터 제공할 경우, 즉 호스트(102)로부터 수신된 복수의 리드 커맨드들에 해당하는 읽기 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다. 또한, 본 발명의 실시 예에서는, 메모리 장치(150)에 포함된 메모리 블록들에 대해, 호스트(102)로부터 복수의 이레이즈 커맨드들을 수신할 경우, 이레이즈 커맨드들에 해당하는 메모리 블록들을 확인한 후, 확인한 메모리 블록들에 저장된 데이터를 이레이즈하며, 이레이즈된 데이터에 상응하여 맵 정보를 업데이트한 후, 업데이트된 맵 정보를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 저장할 경우, 즉 호스트(102)로부터 수신된 복수의 이레이즈 커맨드들에 해당하는 이레이즈 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다. 아울러, 본 발명의 실시 예에서는, 아울러, 본 발명의 실시 예에서는, 전술한 호스트(102)로부터 복수의 라이트 커맨드들과 복수의 리드 커맨드들 및 복수의 이레이즈 커맨드들을 수신하여, 복수의 프로그램 동작들과 읽기 동작들 및 이레이즈 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다.
또한, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 시스템(110)에서의 커맨드 동작들을, 컨트롤러(130)가 수행하는 것을 일 예로 하여 설명하지만, 전술한 바와 같이, 컨트롤러(130)에 포함된 프로세서(134)가, 예컨대 FTL을 통해, 수행할 수도 있다. 예컨대, 본 발명의 실시 예에서는, 컨트롤러(130)가, 호스트(102)로부터 수신된 라이트 커맨드들에 해당하는 유저 데이터(user data) 및 메타 데이터(meta data)를, 메모리 장치(150)에 포함된 복수의 메모리 블록들의 임의의 메모리 블록들에 프로그램하여 저장하거나, 호스트(102)로부터 수신된 리드 커맨드들에 해당하는 유저 데이터 및 메타 데이터를, 메모리 장치(150)에 포함된 복수의 메모리 블록들의 임의의 메모리 블록들로부터 리드하여 호스트(102)에 제공하거나, 또는 호스트(102)로부터 수신된 이레이즈 커맨드들에 해당하는 유저 데이터 및 메타 데이터를, 메모리 장치(150)에 포함된 복수의 메모리 블록들의 임의의 메모리 블록들에서 이레이즈한다.
여기서, 메타 데이터는, 프로그램 동작에 상응하여, 메모리 블록들에 저장된 데이터에 대한 논리적/물리적(L2P: Logical to Physical) 정보 및 물리적/논리적(P2L: Physical to Logical) 정보를 포함하며, 또한 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 데이터에 대한 정보, 커맨드에 해당하는 커맨드 동작에 대한 정보, 커맨드 동작이 수행되는 메모리 장치(150)의 메모리 블록들에 대한 정보, 및 커맨드 동작에 상응한 맵 정보 등에 대한 정보를 포함할 수 있다. 다시 말해, 메타 데이터에는, 호스트(102)로부터 수신된 커맨드에 해당하는 유저 데이터를 제외한 나머지 모든 정보들 및 데이터가 포함될 수 있다.
컨트롤러(130)가 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행, 예컨대 호스트(102)로부터 복수의 라이트 커맨드들을 수신할 경우, 라이트 커맨드들에 해당하는 프로그램 동작들을 수행하며, 이때 라이트 커맨드들에 해당하는 유저 데이터를, 메모리 장치(150)의 메모리 블록들, 예컨대 메모리 블록들에서 이레이즈 동작이 수행된 빈(empty) 메모리 블록들, 오픈 메모리 블록(open memory block)들, 또는 프리 메모리 블록(free memory block)들에 라이트하여 저장하고, 또한 메모리 블록들에 저장된 유저 데이터에 대한 논리적 어드레스(logical address)와 물리적 어드레스(physical address) 간 매핑 정보, 즉 논리적 정보가 기록된 L2P 맵 테이블와, 유저 데이터가 저장된 메모리 블록들에 대한 물리적 어드레스와 논리적 어드레스 간 매핑 정보, 즉 물리적 정보가 기록된 P2L 맵 테이블를, 메모리 장치(150)의 메모리 블록들에서의 빈 메모리 블록들, 오픈 메모리 블록들, 또는 프리 메모리 블록들에 라이트하여 저장한다.
여기서, 컨트롤러(130)는, 호스트(102)로부터 라이트 커맨드들을 수신할 경우, 라이트 커맨드들에 해당하는 유저 데이터를 메모리 블록들에 라이트하여 저장하고, 메모리 블록들에 저장된 유저 데이터에 대한 맵 정보 등을 포함하는 메타 데이터를 메모리 블록들에 저장한다. 특히, 컨트롤러(130)는, 유저 데이터의 데이터 세그먼트(data segment)들이 메모리 장치(150)의 메모리 블록들에 저장됨에 상응하여, 메타 데이터의 메타 세그먼트(meta segment)들, 다시 말해 맵 정보의 맵 세그먼트(map segment)들로 L2P 세그먼트들과 P2L 세그먼트들을, 생성 및 업데이트한 후, 메모리 장치(150)의 메모리 블록들에 저장하며, 이때 메모리 장치(150)의 메모리 블록들에 저장된 맵 세그먼트들을, 컨트롤러(130)에 포함된 메모리(144)에 로딩하여, 맵 세그먼트들을 업데이트한다.
호스트(102)로부터 복수의 라이트 커맨드들을 수신할 경우, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 그리고, 본 발명의 실시 예에서는, 라이트 커맨드에 해당하는 유저 데이터 및 메타 데이터를, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로 전송하여 저장, 즉 프로그램 동작들을 수행하며, 또한 메모리 장치(150)의 해당하는 메모리 다이들에서 프로그램 동작들의 수행 결과들을, 최상의 수신 채널들(또는 수신 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로부터 수신하여, 호스트(102)로 제공한다.
아울러, 컨트롤러(130)는, 호스트(102)로부터 복수의 리드 커맨드들을 수신할 경우, 리드 커맨드들에 해당하는 리드 데이터를, 메모리 장치(150)로부터 리드하여, 컨트롤러(130)의 메모리(144)에 포함된 버퍼/캐시에 저장한 후, 버퍼/캐시에 저장된 데이터를 호스트(102)로부터 제공하여, 복수의 리드 커맨드들에 해당하는 읽기 동작들을 수행한다.
호스트(102)로부터 복수의 리드 커맨드들을 수신할 경우, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 그리고, 본 발명의 실시 예에서는, 리드 커맨드에 해당하는 유저 데이터 및 메타 데이터의 리드 요청을, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로 전송하여 읽기 동작들을 수행하며, 또한 메모리 장치(150)의 해당하는 메모리 다이들에서 읽기 동작들의 수행 결과들, 다시 말해 리드 커맨드에 해당하는 유저 데이터 및 메타 데이터를, 최상의 수신 채널들(또는 수신 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로부터 수신하여, 유저 데이터를 호스트(102)로 제공한다.
또한, 컨트롤러(130)는, 호스트(102)로부터 복수의 이레이즈 커맨드들을 수신할 경우, 이레이즈 커맨드들에 해당하는 메모리 장치(150)의 메모리 블록들을 확인한 후, 메모리 블록들에 대한 이레이즈 동작들을 수행한다.
실시예에 따라, 호스트(102)로부터 복수의 이레이즈 커맨드들을 수신할 경우, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 그리고, 본 발명의 실시 예에서는, 이레이즈 커맨드에 해당하는 메모리 장치(150)의 메모리 다이들에서 메모리 블록들에 대한 이레이즈 요청을, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로 전송하여 이레이즈 동작들을 수행하며, 또한 메모리 장치(150)의 해당하는 메모리 다이들에서 이레이즈 동작들의 수행 결과들을, 최상의 수신 채널들(또는 수신 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로부터 수신하여, 호스트(102)로 제공한다.
메모리 시스템(110)에서는, 호스트(102)로부터 복수의 커맨드들, 다시 말해 복수의 라이트 커맨드들과 복수의 리드 커맨드들 및 복수의 이레이즈 커맨드들을 수신할 경우, 특히 복수의 커맨드들을 순차적으로 동시에 수신할 경우, 전술한 바와 같이, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정하며, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 복수의 커맨드들에 해당하는 커맨드 동작들의 수행을, 메모리 장치(150)로 요청, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들에서 해당하는 커맨드 동작들의 수행을 요청하며, 또한 최상의 수신 채널들(또는 수신 웨이들)을 통해, 커맨드 동작들에 대한 수행 결과들을, 메모리 장치(150)의 메모리 다이들로부터 수신한다. 그리고, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 최상의 전송 채널들(또는 전송 웨이들)을 통해 전송된 커맨드들과 최상의 수신 채널들(또는 수신 웨이들)을 통해 수신된 수행 결과들 간을 매칭하여, 호스트(102)로부터 수신된 복수의 커맨드들에 대한 응답을, 호스트(102)로 제공한다.
컨트롤러(130)가, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들), 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 컨트롤러(130) 간 채널들(또는 웨이들)의 상태를 확인한 후, 메모리 장치(150)에 대한 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정할 뿐만 아니라, 복수의 메모리 시스템들에서 임의의 메모리 시스템, 예컨대 마스터 메모리 시스템의 컨트롤러가, 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들), 특히 마스터 메모리 시스템과 나머지 메모리 시스템들, 예컨대 마스터 메모리 시스템과 슬레이브 메모리 시스템들 간 채널들(또는 웨이들)의 상태를 확인한 후, 메모리 시스템들에 대한 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 다시 말해, 본 발명의 실시 예에서는, 메모리 장치(150)의 메모리 다이들에 대한 복수의 채널들(또는 웨이들), 또는 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)이, 비지 상태, 레디 상태, 액티브 상태, 아이들 상태, 정상 상태, 비정상 상태 등인 지를 확인하며, 예컨대 정상 상태에서 레디 상태 또는 아이들 상태의 채널들(또는 웨이들)을 최상의 채널들(또는 웨이들)로 결정한다. 특히, 본 발명의 실시 예에서는, 복수의 채널들(또는 웨이들)에서, 채널(또는 웨이)의 가용 용량이 정상 범위에 존재하거나 또는 채널(또는 웨이)의 동작 레벨이 정상 범위에 존재하는 채널들(또는 웨이들)을, 최상의 채널들로 결정한다. 여기서, 채널(또는 웨이)의 동작 레벨은, 각 채널들(또는 웨이들)에서의 동작 클럭, 파워 레벨, 전류/전압 레벨, 동작 타이밍, 온도 레벨 등에 의해 결정될 수 있다. 또한, 본 발명의 실시 예에서는, 각 메모리 시스템들의 정보, 예컨대 각 메모리 시스템들 또는 각 메모리 시스템들에 포함된 컨트롤러(130) 및 메모리 장치(150)에서의 커맨드 동작들에 대한 능력(capability), 일 예로 커맨드 동작들에 대한 수행 능력(performance capability), 처리 능력(process capability), 처리 속도(process speed), 및 처리 레이턴시(process latency) 등에 상응하여, 복수의 메모리 시스템들에서, 마스터 메모리 시스템을 결정한다. 여기서, 마스터 메모리 시스템은, 복수의 메모리 시스템들 간의 경쟁을 통해, 결정될 수도 있으며, 일 예로 호스트(102)와 각 메모리 시스템들 간의 접속 순위에 따른 경쟁을 통해 결정될 수 있다.
메모리 장치(150)에 호스트(102)가 요구한 데이터를 저장하기 위해서, 메모리 시스템(110)은 호스트(102)가 사용하는 파일 시스템과 메모리 장치(150)의 저장 공간을 연결시키는 매핑(mapping)을 수행할 수 있다. 예를 들면, 호스트(102)가 사용하는 파일 시스템에 따른 데이터의 주소를 논리 주소 혹은 논리 블록 주소라고 부를 수 있고, 메모리 장치(150)의 저장 공간에서 데이터의 주소를 물리 주소 혹은 물리 블록 주소라고 부를 수 있다. 호스트(102)가 읽기 명령과 함께 논리 주소를 메모리 시스템(110)에 전달하는 경우, 메모리 시스템(110)은 논리 주소에 대응하는 물리 주소를 탐색한 후 탐색된 물리 주소에 저장된 데이터를 호스트(102)에 출력할 수 있다. 이러한 과정 중 메모리 시스템(110)이 호스트(102)가 전달한 논리 주소에 대응하는 물리 주소를 탐색하는 과정에서 매핑(mapping)이 수행될 수 있다.
만약, 매핑된 데이터(이하, 맵 정보)를 호스트(102)가 미리 알고 있다면, 메모리 시스템(110)이 호스트(102)가 전달한 읽기 명령에 대응하는 데이터를 출력하는 데 소요되는 시간이 줄어들 수 있다.
도 3 및 도 4를 활용하여, 호스트(102)가 호스트 메모리(106)에 메타 데이터를 저장하는 예가 설명된다.
도 3을 참조하면, 호스트(102)는 호스트 프로세서(104), 호스트 메모리(106) 및 호스트-컨트롤러 인터페이스(108)를 포함할 수 있다. 메모리 시스템(110)은 컨트롤러(130) 및 메모리 장치(150)를 포함할 수 있다. 도 3에서 설명하는 컨트롤러(130) 및 메모리 장치(150)는 도 1 내지 도 2에서 설명하는 컨트롤러(130) 및 메모리 장치(150)와 대응될 수 있다.
이하에서는, 도 3에서 설명하는 컨트롤러(130) 및 메모리 장치(150)와 도 1 내지 도 2에서 설명하는 컨트롤러(130) 및 메모리 장치(150)에서 기술적으로 구분될 수 있는 내용을 중심으로 설명한다. 특히, 컨트롤러(130) 내 논리 블록(160)은 도 2에서 설명하는 플래시 변환 계층(FTL) 유닛(40)에 대응할 수 있다. 하지만, 실시예에 따라, 컨트롤러(130) 내 논리 블록(160)은 플래시 변환 계층(FTL) 유닛(40)에서 설명하지 않은 역할과 기능을 더 수행할 수 있다.
호스트(102)는 메모리 시스템(110)에 비하여 고성능의 호스트 프로세서(104) 및 대용량의 호스트 메모리(106)를 포함할 수 있다. 호스트 프로세서(104) 및 호스트 메모리(106)는 메모리 시스템(110)과 달리 공간적 제약이 적고, 호스트 프로세서(104) 및 호스트 메모리(106)의 하드웨어적인 업그레이드(upgrade)가 가능한 장점이 있다. 따라서, 메모리 시스템(110)이 동작 효율성을 높이기 위해, 호스트(102)가 가지는 자원(resource)을 활용할 수 있다.
메모리 시스템(110)이 저장할 수 있는 데이터의 양이 증가하면서, 메모리 시스템(110)에 저장되는 데이터에 대응하는 메타 데이터의 양도 증가할 수 있다. 메모리 시스템(110) 내 컨트롤러(130)가 메타 데이터를 로딩(loading)할 수 있는 메모리(144)의 공간은 제한적이므로, 메타 데이터의 양이 증가는 컨트롤러(130)의 동작에 부담을 줄 수 있다. 예를 들어, 컨트롤러(130)가 메타 데이터를 위해 할당할 수 있는 메모리(144) 내 공간의 제약으로 인해, 메타 데이터의 전부가 아닌 일부를 로딩(loading)할 수 있다. 만약 호스트(102)가 액세스하고자 하는 위치가 일부 로딩된 메타 데이터에 포함되지 않은 경우, 컨트롤러(130)는 로딩(loading)한 메타 데이터의 일부가 갱신되었다면 메모리 장치(150)에 다시 저장해야 하고, 호스트(102)가 액세스하고자 하는 위치에 대응하는 메타 데이터를 메모리 장치(150)로부터 읽어야 한다. 이러한 동작들은 컨트롤러(130)가 호스트(102)가 요구하는 읽기 혹은 쓰기 동작을 수행하기 위해 필요적으로 수행될 수 있으며, 메모리 시스템(110)의 동작 성능을 저하시킬 수 있다.
컨트롤러(130)가 사용할 수 있는 메모리(144)에 비하여, 호스트(102)가 포함하는 호스트 메모리(106)의 저장 공간은 수십배에서 수천배 클 수 있다. 따라서, 메모리 시스템(110)은 컨트롤러(130)가 사용하는 메타 데이터(166)를 호스트 메모리(106)에 전달하여, 호스트 메모리(106)가 메모리 시스템(110)이 수행하는 주소변환과정을 위한 캐시(cashe) 메모리로 사용되도록 할 수 있다. 이 경우, 호스트(102)는 메모리 시스템(110)에 명령과 함께 논리 주소를 전달하지 않고, 호스트 메모리(106)에 저장된 메타 데이터(166)를 바탕으로 논리 주소를 물리 주소로 변환한 후 명령과 함께 물리 주소를 메모리 시스템(110)에 전달할 수 있다. 메모리 시스템(110)은 논리 주소를 물리 주소로 변환하는 매핑 과정을 생략할 수 있고, 호스트(102)로부터 전달되는 물리 주소를 바탕으로 메모리 장치(150)에 액세스할 수 있다. 그 결과, 컨트롤러(130)가 메모리(144)를 사용하면서 발생하는 동작 부담을 해소할 수 있어, 메모리 시스템(110)의 동작 효율성이 매우 높아질 수 있다.
한편, 메모리 시스템(110)이 메타 데이터(166)를 호스트(102)에 전송하더라도, 메모리 시스템(110)이 메타 데이터(166)에 기준이 되는 정보의 관리(즉, 메타 데이터의 갱신, 삭제, 생성 등)를 수행할 수 있다. 메모리 시스템(110) 내 컨트롤러(130)는 메모리 장치(150)의 동작 상태에 따라 가비지 컬렉션, 웨어 레벨링 등의 백그라운드 동작을 수행할 수 있고, 호스트(102)에서 전달된 데이터를 메모리 장치(150) 내 저장하는 물리적 위치(물리 주소)를 결정할 수 있기 때문에, 메모리 장치(150) 내 데이터의 물리적인 주소는 변경될 수 있다. 따라서, 메타 데이터(166)의 기준이 되는 정보(source)의 관리는 메모리 시스템(110)이 맡을 수 있다.
즉, 메모리 시스템(110)은 이 메타 데이터(166)를 관리하는 과정에서, 호스트(102)에 전달한 메타 데이터(166)를 수정, 갱신할 필요가 있다고 판단되면, 메모리 시스템(110)은 호스트(102)에 메타 데이터(166)의 갱신을 요청할 수 있다. 호스트(102)는 메모리 시스템(110)의 요청에 대응하여, 호스트 메모리(106) 내 저장된 메타 데이터(166)를 갱신할 수 있다. 이를 통해, 호스트 메모리(106)에 저장된 메타 데이터(166)가 최근 상태를 유지할 수 있으며, 호스트 컨트롤러 인터페이스(108)가 호스트 메모리(106)에 저장된 메타 데이터(166)를 사용하여 메모리 시스템(110)에 전달할 주소값을 변환하더라도 동작에 문제가 발생하지 않을 수 있다.
한편, 호스트 메모리(106)에 저장되는 메타 데이터(166)는 논리 주소(logical address)에 대응하는 물리 주소(physical address)를 확인하기 위한 맵 정보를 포함할 수 있다. 도 2를 참조하면, 논리 주소(logical address)와 물리 주소(physical address)를 대응시키는 메타 데이터에는 논리 주소에 대응하는 물리 주소를 확인하기 위한 맵 정보와 물리 주소에 대응하는 논리 주소를 확인하기 위한 맵 정보가 포함될 수 있다. 이 중, 호스트 메모리(106)에 저장되는 메타 데이터(166)는 논리 주소에 대응하는 물리 주소를 확인하기 위한 맵 정보를 포함할 수 있다. 물리 주소에 대응하는 노리 주소를 확인하기 위한 맵 정보는 주로 메모리 시스템(110)의 내부 동작을 위해 사용되며, 호스트(102)가 데이터를 메모리 시스템(110)에 저장하거나 특정 논리 주소에 대응하는 데이터를 메모리 시스템(110)으로부터 읽기 위한 동작에는 사용되지 않을 수 있다.
한편, 메모리 시스템(110) 내 컨트롤러(130)는 맵 정보를 관리(생성, 삭제, 갱신 등)하면서, 맵 정보를 메모리 장치(150)에 저장할 수 있다. 호스트 메모리(106)는 휘발성 메모리 장치이므로, 호스트(102) 및 메모리 시스템(110)에 전원 공급이 중단되는 등의 이벤트가 발생하는 경우에 호스트 메모리(106)에 저장된 메타 데이터(166)는 사라질 수 있다. 따라서, 메모리 시스템(110) 내 컨트롤러(130)는 호스트 메모리(106)에 저장된 메타 데이터(166)를 최근 상태로 유지시킬 뿐만 아니라 최근 상태의 맵 정보를 메모리 장치(150)에 저장할 수 있다.
도 3 및 도 4를 참조하여, 호스트 메모리(106)에 메타 데이터(166)가 저장된 경우, 호스트(102)가 메모리 시스템(110) 내 데이터를 읽는 동작을 설명한다.
호스트(102)와 메모리 시스템(110)에 전원이 공급되고, 호스트(102)와 메모리 시스템(110)이 연동할 수 있다. 호스트(102)와 메모리 시스템(110)이 연동하면, 메모리 장치(150)에 저장된 메타 데이터(L2P MAP)가 호스트 메모리(106)로 전송될 수 있다.
호스트 프로세서(104)에 의해 읽기 명령이 발생하면, 읽기 명령은 호스트 컨트롤러 인터페이스(108)에 전달된다. 호스트 컨트롤러 인터페이스(108)는 읽기 명령을 수신한 후, 호스트 메모리(106)에 읽기 명령에 대응하는 논리 주소(Logical Address)를 전달한다. 호스트 메모리(106) 내 저장된 메타 데이터(L2P MAP)를 바탕으로, 호스트 컨트롤러 인터페이스(108)는 논리 주소(Logical Address)에 대응하는 물리 주소(Physical Address)를 인지할 수 있다.
호스트 컨트롤러 인터페이스(108)는 물리 주소(Physical Address)와 함께 읽기 명령(Read CMD)을 메모리 시스템(110) 내 컨트롤러(130)에 전달한다. 컨트롤러(130)는 수신된 읽기 명령과 물리 주소를 바탕으로, 메모리 장치(150)를 액세스할 수 있다. 메모리 장치(150) 내 물리 주소에 대응하는 위치에 저장된 데이터는 호스트 메모리(106)로 전달될 수 있다.
본 발명의 실시 예에 따른 컨트롤러(130)는 호스트(102)로부터 논리 주소를 수신하여 대응하는 물리 주소를 찾는 과정을 생략할 수 있다. 특히, 컨트롤러(130)가 물리 주소를 찾아내는 과정에서 메모리 장치(150)를 액세스하여 메타 데이터를 읽어내는 동작이 사라질 수 있다. 이를 통해, 호스트(102)가 메모리 시스템(110)에 저장된 데이터를 읽어 내는 과정이 더욱 빨라질 수 있다.
도 5은 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트(102)와 메모리 시스템(110)의 트랜잭션의 제 1 예를 나타낸다.
도 5을 참조하면, 맵 정보(MAP INFO.)를 저장하는 호스트(102)는 메모리 시스템(110)에 논리 주소(LBA)와 물리 주소(PBA)를 포함하는 읽기 명령(READ COMMAND)를 전달할 수 있다. 호스트 메모리(106) 내 읽기 명령(READ COMMAND)에 대응하는 논리 주소(LBA)에 대응하는 물리 주소(PBA)에 대한 정보가 있는 경우, 호스트(102)는 논리 주소(LBA)와 물리 주소(PBA)를 포함하는 읽기 명령(READ COMMAND)을 메모리 시스템(110)에 전송할 수 있다. 하지만, 호스트 메모리(106) 내 읽기 명령(READ COMMAND)에 대응하는 논리 주소(LBA)에 대응하는 물리 주소(PBA)에 대한 정보가 없는 경우, 호스트(102)는 물리 주소(PBA)가 없는 논리 주소(LBA)만을 포함하는 읽기 명령(READ COMMAND)을 메모리 시스템(110)에 전송할 수 있다.
도 5을 읽기 명령(READ COMMAND)을 예로 들어 설명하고 있으나, 실시예에 따라 호스트(102)가 메모리 시스템(110)에 전달할 수 있는 쓰기 명령 혹은 삭제 명령에도 적용될 수 있다.
도 6은 본 발명의 일 실시예에 따른 호스트(102)와 메모리 시스템(110)의 제1 동작을 설명한다. 구체적으로, 도 6은 도 5에서 설명한 호스트(102)와 메모리 시스템(110)과 같이 논리 주소(LBA)와 물리 주소(PBA)를 포함하는 명령어를 전달하는 호스트와 수신하는 메모리 시스템의 구체적인 동작에 대해서 설명한다.
단계 S612에서, 호스트(102)는 사용자의 요청에 의하여 논리 주소(LBA)를 포함하는 명령(COMMAND)를 생성할 수 있다.
단계 S614에서, 호스트(102)는 호스트 메모리(106)에 저장된 맵 정보 중 논리 주소(LBA)에 대응하는 물리 주소(PBA)가 있는 지를 확인할 수 있다.
논리 주소(LBA)에 대응하는 물리 주소(PBA)가 없는 경우(단계 S614에서, 'NO'), 단계 S618에서, 호스트(102)는 논리 주소(LBA)만을 포함하는 명령(COMMAND)을 메모리 시스템(110)에 제공할 수 있다.
반면, 논리 주소(LBA)에 대응하는 물리 주소(PBA)가 있는 경우(단계 S616에서, 'YES'), 단계 S616에서, 호스트(102)는 논리 주소(LBA)를 포함하는 명령(COMMAND)에 물리 주소(PBA)를 추가할 수 있다.
그리고 나서, 단계 S618에서, 호스트(102)는 논리 주소(LBA)와 물리 주소(PBA)를 포함하는 명령(COMMAND)을 메모리 시스템(110)에 제공할 수 있다.
단계 S622에서, 메모리 시스템(110)은 호스트(102)로부터 제공되는 명령을 수신할 수 있다.
단계 S624에서, 메모리 시스템(110)은 수신한 명령에 물리 주소(PBA)가 포함되어 있는 지를 확인할 수 있다.
만약, 수신한 명령에 물리 주소(PBA)가 없다면(단계 S624에서, 'NO'), 단계 S632에서, 메모리 시스템(110)은 수신한 명령에 포함된 논리 주소에 대응하는 물리 주소를 메모리(144) 혹은 메모리 장치(150)에서 검색할 수 있다. 도 7에서, 메모리 시스템(110)의 물리 주소 검색 동작이 더 자세히 설명된다.
반면에, 수신한 명령에 물리 주소(PBA)가 포함되어 있다면(단계 S624에서, 'YES'), 단계 S626에서, 메모리 시스템(110)은 물리 주소(PBA)가 유효한 지를 확인할 수 있다. 메모리 시스템(110)이 맵 정보를 호스트(102)에 전달하고, 호스트(102)는 메모리 시스템(110)이 전달한 맵 정보를 바탕으로 물리 주소(PBA)를 명령에 포함시켜 전달할 수 있다. 하지만, 메모리 시스템(110)이 호스트(102)에 맵 정보를 전달한 후, 메모리 시스템(110)에 의하여 관리되는 맵 정보가 변경, 갱신될 수 있다. 이렇듯 맵 정보가 더티(dirty) 상태인 경우, 호스트(102)가 전달한 물리 주소(PBA)를 그대로 사용할 수 없으므로, 메모리 시스템(110)은 수신한 명령에 포함된 물리 주소(PBA)가 유효한 지를 판단할 수 있다. 예를 들면, 메모리 시스템(110)은 더티한 맵 정보를 별도로 관리할 수 있다. 또 다른 예를 들면, 메모리 시스템(110)은 호스트(102)로부터 제공된 물리주소와 메모리 시스템(110)에 저장된 물리주소를 비교하여, 물리주소의 유효성을 판단할 수 있다. 다만, 이는 일 실시 예일뿐이며, 이제 제한되는 것은 아니다.
만약, 수신한 명령에 포함된 물리 주소(PBA)가 유효한 경우(단계 S626의 'YES'), 단계 S630에서, 메모리 시스템(110)은 물리 주소(PBA)를 사용하여 명령에 대응하는 동작을 수행할 수 있다.
반면에, 수신한 명령에 포함된 물리 주소(PBA)가 유효하지 않은 경우(단계 S626에서 'NO'), 단계 S628에서 메모리 시스템(110)은 수신한 명령에 포함된 물리 주소(PBA)를 무시할 수 있다.
그리고, 단계 S632에서, 메모리 시스템(110)은 수신한 명령에 포함된 논리 주소(LBA)를 바탕으로 물리 주소(PBA)를 탐색할 수 있다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템(110)의 동작을 나타낸 흐름도이다. 특히, 도 7은 도 6에 도시된 단계 S632 동작을 구체적으로 나타낸다.
도 6에서 설명된 바에 따르면, 호스트(102)로부터 제공된 읽기 명령에 물리주소가 포함되지 아니한 경우, 혹은 읽기 명령에 물리주소가 포함되어 있더라도 유효하지 아니한 경우, 단계 S632에서, 메모리 시스템(110)은 읽기 명령에 포함된 논리주소와 대응하는 물리주소를 검색할 수 있다.
먼저, 단계 S701에서, 메모리 시스템(110)은 메모리(144) 내 맵 캐시(146)에 물리주소가 히트되는지 판단할 수 있다. 즉, 메모리 시스템(110)은 물리주소에 대한 정보가 맵 캐시(146)에 저장되어 있는지 확인할 수 있다.
만약, 맵 캐시(146)에서 물리주소가 히트되지 않는다면(단계 S701에서, 'NO'), 단계 S703에서, 메모리 시스템(110)은 메모리 장치(150) 내에서 물리주소를 검출할 수 있다. 구체적으로, 메모리 시스템(110)은 호스트(102)로부터 제공된 읽기 명령에 포함된 논리주소와 대응하는 물리주소를 메모리 장치(150)에서 검색할 수 있다. 그리고, 메모리 시스템(110)은 검색된 물리주소를 메모리 장치(150)에서 로드하여 맵 캐시(146)에 저장할 수 있다.
그리고 나서, 단계 S705에서, 메모리 시스템(110)은 메모리 장치(150)로부터 검색된 물리주소에 기초하여 데이터를 리드할 수 있다.
반면에, 맵 캐시(146)에서 물리주소가 히트되는 경우(단계 S701에서, 'YES'), 단계 S705에서, 메모리 시스템(110)은 맵 캐시(146)에 저장된 물리주소에 기초하여 데이터를 리드할 수 있다.
물리주소가 맵 캐시(146)에 저장되어 있는 경우, 메모리 시스템(110)은 물리주소를 메모리 장치(150)에서 검색하는 동작을 생략할 수 있다. 그 결과, 메모리 시스템(110)은 읽기 명령에 따른 읽기 동작을 효율적으로 수행할 수 있다. 맵 정보가 맵 캐시(146)에 많이 저장되어 있다면, 메모리 시스템(110)은 읽기 동작을 효율적으로 수행할 수 있다. 하지만, 맵 캐시(146)는 제한적인 저장 용량을 가질 수 있다. 따라서, 메모리 시스템(110)이 효율적인 읽기 동작을 수행하기 위해서 맵 캐시(146)에 맵 정보를 선별적으로 저장하여야 한다. 예를 들면, 메모리 시스템(110)은 자주 사용되는 맵 정보를 맵 캐시(146)에 저장할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템(110)은 맵 정보를 선별적으로 저장할 수 있는 구조를 가지는 맵 캐시(146)를 포함할 수 있다.
도 8a은 본 발명의 실시 예에 따른 맵 캐시(146)의 구조를 나타낸다.
맵 캐시(146)는 쓰기 맵 캐시(830) 및 읽기 맵 캐시(850)를 포함할 수 있다. 그리고, 맵 캐시(146)는 쓰기 맵 캐시(830) 및 읽기 맵 캐시(850)에 복수의 맵 정보를 저장할 수 있다. 도 8a에는 쓰기 맵 캐시(830) 및 읽기 맵 캐시(850)에 맵 정보가 가득 저장된 것으로 도시되었다. 맵 캐시(146)는 맵 정보가 입력되는 순서에 따라 맵 정보를 두 개의 캐시에 선별적으로 저장할 수 있다.
쓰기 맵 캐시(830)와 읽기 맵 캐시(850)는 서로 다른 크기를 가질 수 있다. 쓰기 맵 캐시(830) 및 읽기 맵 캐시(850) 각각의 크기는 맵 정보가 저장될 수 있는 공간을 지칭한다. 맵 캐시의 크기가 길수록 더 많은 맵 정보가 저장될 수 있다. 도 8a는 제 1 크기의 쓰기 맵 캐시(830) 및 제 2 크기의 읽기 맵 캐시(850)를 예시한다.
쓰기 맵 캐시(830)와 읽기 맵 캐시(850)에는 서로 다른 성질을 가진 맵 정보가 각각 저장될 수 있다. 예를 들면, 쓰기 맵 캐시(830)는 쓰기 명령에 대응하는 맵 정보를 저장할 수 있으며, 읽기 맵 캐시(850)는 읽기 명령에 대응하는 맵 정보를 저장할 수 있다.
쓰기 맵 캐시(830) 및 읽기 맵 캐시(850)는 LRU(Least Recently Used)스킴에 따라 맵 정보를 저장할 수 있다. 도 8a는 LRU스킴으로 구현된 쓰기 맵 캐시(830) 및 읽기 맵 캐시(850)의 일 예를 나타낸다. 쓰기 맵 캐시(830) 및 읽기 맵 캐시(850)의 MRU(Most Recently Used)끝(MRU_END)은 가장 최근 액세스된 맵 정보가 저장되는 위치를 나타낸다. 쓰기 맵 캐시(830) 및 읽기 맵 캐시(850)에 도시된 LRU끝(LRU_END)은 가장 오래 전에 액세스된 맵 정보가 저장되는 위치를 나타낸다.
맵 캐시(146)에 캐싱되지 않은 맵 정보가 쓰기 또는 읽기 명령에 따라 액세스되어 쓰기 맵 캐시(830) 및 읽기 맵 캐시(850) 중 어느 하나인 제 1 캐시에 새로이 저장되는 경우, 상기 제 1 캐시의 MRU끝에 상기 맵 정보가 저장될 수 있다. 상기 제 1 캐시에 상기 맵 정보를 저장할 공간이 부족한 경우 상기 제 1 캐시의 LRU끝에 위치하는 맵 정보는 외부로 출력될 수 있다.
제 1 캐시에 저장된 맵 정보가 동종 명령에 의해 다시 액세스되는 경우, 상기 맵 정보는 상기 제 1 캐시의 MRU끝으로 이동될 수 있다.
제 1 캐시에 저장된 맵 정보가 이종 명령에 의해 다시 액세스되는 경우, 상기 맵 정보는 상기 이종 명령에 대응하는 제 2 캐시의 MRU끝으로 이동될 수 있다. 상기 제 1 캐시에 저장된 맵 정보가 상기 제 2 캐시의 MRU끝으로 이동됨에 따라, 상기 제 2 캐시에 상기 맵 정보를 저장할 공간이 부족한 경우 상기 제 2 캐시의 LRU끝에 위치하는 맵 정보는 외부로 출력될 수 있다. 상기 제 1 캐시에 저장된 맵 정보가 상기 제 2 캐시의 MRU끝으로 이동됨에 따라, 상기 제 1 캐시에 캐싱된 맵 정보의 양은 감소할 수 있다.
도 8a를 참조하면, 쓰기 맵 캐시(830)에 제 1 내지 제 3 맵 정보(M1 내지 M3)가 액세스된 순서대로 저장될 수 있다. 만약, 쓰기 명령에 대응하는 새로운 맵 정보가 맵 캐시(146)에 입력되면(MAP IN) 쓰기 맵 캐시(830)에 가장 오래 전에 저장된 제 1 맵 정보(M1)는 맵 캐시(146) 외부로 출력(MAP OUT)될 수 있다. 그리고, 새로운 맵 정보가 쓰기 맵 캐시(830)에 저장될 수 있다.
읽기 맵 캐시(850)에는 제 4 내지 제 8 맵 정보(M4 내지 M8)가 액세스된 순서대로 저장될 수 있다. 동일한 원리로, 읽기 명령에 대응하는 새로운 맵 정보가 맵 캐시(146)에 입력(MAP IN)되면, 읽기 맵 캐시(850)에 가장 오래 전에 저장된 제 4 맵 정보(M4)는 맵 캐시(146) 외부로 출력(MAP OUT)될 수 있다. 그리고, 새로운 맵 정보가 읽기 맵 캐시(850)에 저장될 수 있다.
한편, 쓰기 맵 캐시(830) 또는 읽기 맵 캐시(850)의 LRU끝에 위치하다가 출력되는 맵 정보는 맵 캐시(146)에 유지되는 맵 정보에 비해서 자주 액세스되지는 않았을 수 있다. 그러나 상기 출력되는 맵 정보는 최근에 맵 캐시(146)에 저장된 적 있는 맵 정보로서, 최근에 맵 캐시(146)에 저장된 적 없는 맵 정보보다는 자주 액세스되었을 수 있다.
호스트(102)는 맵 정보가 맵 캐시(146)에 저장된 경우 메모리 장치(150)에 가장 빠르게 액세스할 수 있고, 맵 정보가 호스트(102)의 메모리(106)에 저장된 경우 그 다음으로 빠르게 액세스할 수 있으며, 맵 정보가 메모리 장치(150)에 저장된 경우 가장 느리게 액세스할 수 있다.
상기 출력되는 맵 정보는 쓰기 맵 캐시(830)로부터 출력되는 맵 정보와 읽기 맵 캐시(850)로부터 출력되는 맵 정보로 나뉠 수 있다.
쓰기 맵 캐시(830)로부터 출력되는 맵 정보는 최근에 맵 캐시(146)에 저장된 적 없는 맵 정보보다는 쓰기 동작을 위해 다시 액세스될 확률이 높다. 도 3 및 도 4에 설명된 바와 같이, 쓰기 동작이 수행될 때마다, 맵 정보는 변경될 수 있다. 만약 메모리 시스템(110)이 쓰기 맵 캐시(830)로부터 출력되는 맵 정보를 호스트(102)로 전달한다면, 해당 맵 정보가 메모리 시스템(110)에서 쓰기 동작에 의해 갱신될 때마다 호스트(102)가 맵 정보를 갱신하여야 한다. 그 결과, 호스트(102)가 큰 부담을 가질 수 있다. 따라서, 메모리 시스템(110)은 쓰기 맵 캐시(830)에서 제거되는 맵 정보는 호스트(102)에 제공하지 않을 수 있다.
반면에, 읽기 맵 캐시(850)로부터 출력된 맵 정보는 최근에 맵 캐시(146)에 저장된 적 없는 맵 정보보다는 읽기 동작을 위해 다시 액세스될 확률이 높다. 읽기 동작이 수행될 때마다, 맵 정보는 변경되지 아니한다. 따라서, 메모리 시스템(110)이 읽기 맵 캐시(850)로부터 출력되는 맵 정보를 호스트(102)로 전달하여도, 호스트(102)가 해당 맵 정보를 갱신하지 않을 확률이 크다. 메모리 시스템(110)은 읽기 맵 캐시(850)로부터 출력되는 맵 정보를 호스트(102)로 제공할 수 있다. 호스트(102)가 상기 맵 정보에 기초하여 읽기 요청 및 물리 주소를 제공함으로써 보다 빠르게 읽기 동작을 수행할 수 있다.
도 8b는 본 발명의 실시 예에 따른 맵 캐시를 활용한 맵 정보 처리 과정을 개략적으로 나타낸 흐름도이다. 도 8b에서는, 맵 정보가 맵 캐시에 저장되는 과정만이 나타난다.
단계 S801에서, 메모리 시스템(110)은 호스트(102)로부터 읽기 명령 혹은 쓰기 명령을 수신할 수 있다. 호스트(102)는 읽기 명령 혹은 쓰기 명령과 함께 각각에 대응하는 맵 정보를 메모리 시스템(110)에 선택적으로 제공할 수 있다.
단계 S803에서, 메모리 시스템(110)은 상기 읽기 명령 혹은 쓰기 명령에 대응하는 맵 정보를 입력할 수 있다. 좀 더 구체적으로, 맵 캐시(146)는 프로세서(134)의 제어에 따라 맵 정보를 입력받을 수 있다. 이하에서는 설명의 편의를 위하여, 입력된 맵 정보는 타겟 맵 정보라고 지칭한다.
호스트(102)가 메모리 시스템(110)에 읽기 명령을 제공한 경우(단계 S805에서, 'NO'), 단계 S807에서, 메모리 시스템(110)은 읽기 맵 캐시(850)에 맵 정보를 저장할 수 있는 빈 공간이 있는지 확인할 수 있다.
만약, 읽기 맵 캐시(850)에 빈 공간이 없다면(단계 S807에서, 'NO'), 단계 S809에서, 맵 캐시(146)는 읽기 맵 캐시(850)에 저장된 맵 정보 중 가장 오래 전에 저장된 올드 맵 정보를 외부로 출력할 수 있다. 외부로 출력된 올드 맵 정보는 호스트(102)로 제공될 수 있으며, 출력된 올드 맵 정보에 대한 처리 과정은 추후 도 15 내지 도 18을 활용하여 자세히 설명된다.
그리고 나서, 단계 S811에서, 맵 캐시(146)는 타겟 맵 정보를 읽기 맵 캐시(850)에 저장할 수 있다. 맵 캐시(146)는 타겟 맵 정보를 LRU스킴에 따라 읽기 맵 캐시(850)에 저장할 수 있다.
반면에, 읽기 맵 캐시(850)에 빈 공간이 있다면(단계 S807에서, 'YES'), 단계 S811에서, 맵 캐시(146)는 바로 읽기 맵 캐시(850)에 저장할 수 있다. 맵 캐시(146)는 타겟 맵 정보를 LRU 스킴에 따라 읽기 맵 캐시(850)에 저장할 수 있다.
호스트(102)가 메모리 시스템(110)에 쓰기 명령을 제공한 경우(단계 S805에서, 'YES'), 단계 S813에서, 메모리 시스템(110)은 쓰기 맵 캐시(830)에 맵 정보를 저장할 수 있는 빈 공간이 있는지 확인할 수 있다.
만약, 쓰기 맵 캐시(830)에 빈 공간이 없다면(단계 S813에서, 'NO'), 단계 S815에서, 맵 캐시(146)는 쓰기 맵 캐시(830)에 저장된 맵 정보 중 가장 오래 전에 저장된 올드 맵 정보를 외부로 출력할 수 있다. 상기 출력된 올드 맵 정보는 삭제될 수 있다.
그리고 나서, 단계 S817에서, 맵 캐시(146)는 타겟 맵 정보를 쓰기 맵 캐시(830)에 저장할 수 있다. 맵 캐시(146)는 타겟 맵 정보를 LRU스킴에 따라 쓰기 맵 캐시(830)에 저장할 수 있다.
반면에, 쓰기 맵 캐시(850)에 빈 공간이 있다면(단계 S813에서, 'YES'), 단계 S817에서, 맵 캐시(146)는 바로 쓰기 맵 캐시(830)에 저장할 수 있다. 맵 캐시(146)는 타겟 맵 정보를 LRU스킴에 따라 쓰기 맵 캐시(830)에 저장할 수 있다.
이하에서는, 도 8a에 도시된 맵 캐시(146)의 구조를 활용하여, 도 9 내지 14b를 참조하여 맵 정보가 입력 및 출력되는 과정에 대하여 설명된다. 쓰기 맵 캐시(830)에는 쓰기 명령에 대응하는 제 1 내지 제 3 맵 정보(M1 내지 M3)가 저장되어 있다고 가정한다. 나아가, 읽기 맵 캐시(850)에는 읽기 명령에 대응하는 제 4 내지 제 8 맵 정보(M4 내지 M8)가 저장되어 있다고 가정한다. 또한, 맵 캐시(146)에는 최근에 액세스된 맵 정보를 저장한다고 가정한다. 다만, 이는 일 실시 예일 뿐이며 이에 제한되는 것은 아니다.
도 9는 본 발명의 일 실시 예에 따른 맵 정보 처리 과정을 나타낸 개념도이다. 도 9에서는, 메모리 시스템(110)이 읽기 명령에 대응하는 제 9 맵 정보(M9)를 맵 캐시(146)에 저장하는 동작이 설명된다.
도 9를 참조하면, 제 9 맵 정보(M9)는 맵 캐시(146)에 입력될 수 있다. 맵 캐시(146)는 제 9 맵 정보(M9)를 읽기 맵 캐시(850)에 저장해야 한다. 하지만, 읽기 맵 캐시(850)에는 제 4 내지 제 8 맵 정보(M4 내지 M8)가 저장되어 있다. 따라서, 맵 캐시(146)는 읽기 맵 캐시(850) 내 가장 오래전에 저장된 제 4 맵 정보(M4)를 맵 캐시(146) 외부로 출력할 수 있다. 그리고, 맵 캐시(146)는 제 9 맵 정보(M9)를 읽기 맵 캐시(850)에 저장할 수 있다. 제 9 맵 정보(M9)는 LRU스킴에 따라 가장 최근에 액세스된 맵 정보로서 MRU끝에 저장될 수 있다. 제 4 맵 정보(M4)가 출력되면, 제 5 내지 제 9 맵 정보(M5 내지 M9) 중 가장 오래전에 저장된 제 5 맵 정보(M5)가 LRU끝에 저장될 수 있다.
메모리 시스템(110)은 맵 캐시(146)로부터 출력된 제 4 맵 정보(M4)를 호스트(102)에 제공할 수 있다. 그리고, 호스트(102)는 제 4 맵 정보(M4)를 호스트 메모리(106)에 저장할 수 있다. 혹은, 호스트 메모리(106)에 제 4 맵 정보(M4)가 이미 저장되어 있는 경우, 호스트(102)는 메모리 시스템(110)으로부터 전달받은 제 4 맵 정보(M4)에 따라 맵 정보를 갱신할 수 있다. 이에 대한 자세한 설명은 도 15 내지 도 18를 활용하여 설명된다.
도 10은 본 발명의 일 실시 예에 따른 맵 정보 처리 과정을 나타낸 개념도이다. 도 10에서는, 메모리 시스템(110)이 쓰기 명령에 대응하는 제 9 맵 정보(M9)를 맵 캐시(146)에 저장하는 동작이 설명된다.
도 10을 참조하면, 제 9 맵 정보(M9)는 맵 캐시(146)에 입력될 수 있다. 맵 캐시(146)는 제 9 맵 정보(M9)를 쓰기 맵 캐시(830)에 저장해야 한다. 하지만, 쓰기 맵 캐시(830)에는 제 1 내지 제 3 맵 정보(M1 내지 M3)가 저장되어 있다. 따라서, 맵 캐시(146)는 쓰기 맵 캐시(830) 내 가장 오래전에 저장된 제 1 맵 정보(M1)를 맵 캐시(146) 외부로 출력할 수 있다. 그리고, 맵 캐시(146)는 제 9 맵 정보(M9)를 쓰기 맵 캐시(830)에 저장할 수 있다.
그리고, 메모리 시스템(110)은 맵 캐시(146)로부터 출력된 제 1 맵 정보(M1)를 삭제할 수 있다.
도 11a 및 도 11b는 본 발명의 일 실시 예에 따른 맵 정보 처리 과정을 나타낸 개념도이다. 도 11a 및 도 11b에서는, 메모리 시스템(110)이 읽기 명령에 응하여 읽기 맵 캐시(850)에 저장된 제 7 맵 정보(M7)를 액세스하는 경우, 제 7 맵 정보(M7)의 이동 경로가 설명된다.
제 7 맵 정보(M7)는 LRU스킴에 따라 가장 최근에 액세스된 맵 정보로서 읽기 맵 캐시(850)에 저장될 수 있다. 도 11a를 참조하면, 맵 캐시(146)는 읽기 맵 캐시(850)에 저장된 제 7 맵 정보(M7)를 MRU끝으로 이동시킬 수 있다.
도 11b는 제 7 맵 정보(M7)가 MRU끝으로 이동된 상태를 예시한다. 기존에 MRU끝에 저장되었던 제 8 맵 정보(M8)는 현재 두 번째로 최근에 액세스된 맵 데이터이다. 따라서 제 8 맵 정보(M8)의 저장 위치는 변경될 수 있다. 결과적으로, 제 7 맵 정보(M7)의 저장 위치는 읽기 맵 캐시(850)에 저장된 제 8 맵 정보(M8)의 저장 위치와 변경될 수 있다.
도 12a 및 도 12b는 본 발명의 일 실시 예에 따른 맵 정보 처리 과정을 나타낸 개념도이다. 도 12a 및 도 12b에서는, 메모리 시스템(110)이 쓰기 명령에 응하여 쓰기 맵 캐시(830)에 저장된 제 2 맵 정보(M2)를 액세스하는 경우, 제 2 맵 정보(M2)의 이동 경로가 설명된다.
제 2 맵 정보(M2)는 LRU스킴에 따라 가장 최근에 액세스된 맵 정보로서 쓰기 맵 캐시(830)에 저장될 수 있다. 도 12a를 참조하면, 맵 캐시(146)는 쓰기 맵 캐시(830)에 저장된 제 2 맵 정보(M2)를 MRU끝으로 이동시킬 수 있다. 도 12b는 제 2 맵 정보(M2)가 MRU끝으로 이동된 상태를 예시한다. 기존에 MRU끝에 저장되었던 제 3 맵 정보(M3)는 현재 두 번째로 최근에 액세스된 맵 데이터이다. 따라서 제3 맵 정보(M3)의 저장 위치는 변경될 수 있다. 결과적으로, 제 2 맵 정보(M2)의 저장 위치는 쓰기 맵 캐시(830)에 저장된 제 3 맵 정보(M3)의 저장 위치와 변경될 수 있다.
도 13a 및 도 13b는 본 발명의 일 실시 예에 따른 맵 정보 처리 과정을 나타낸 개념도이다. 도 13a 및 도 13b에서는, 메모리 시스템(110)이 읽기 명령에 응하여 쓰기 맵 캐시(830)에 저장된 제 2 맵 정보(M2)를 액세스하는 경우, 제 2 맵 정보(M2)의 이동 경로가 설명된다.
제 2 맵 정보(M2)는 LRU 스킴에 따라 가장 최근에 액세스된 맵 정보로서 읽기 맵 캐시(850)에 저장될 수 있다. 도 13a를 참조하면, 맵 캐시(146)는 쓰기 맵 캐시(830)에 저장된 제 2 맵 정보(M2)를 읽기 맵 캐시(850)의 MRU끝으로 이동시킬 수 있다. 도 13a를 참조하면, 맵 캐시(146)는 쓰기 맵 캐시(830)에 저장된 제 2 맵 정보(M2)를 제거하고, 제 2 맵 정보(M2)를 읽기 맵 캐시(850)의 MRU끝에 저장할 수 있다.
도 13b는 제 2 맵 정보(M2)가 읽기 맵 캐시(850)의 MRU끝으로 이동된 상태를 예시한다. 도 13b의 예에서 제 2 크기의 읽기 맵 캐시(850)에 맵 정보가 가득 차있을 수 있다. 따라서, 맵 캐시(146)는 읽기 맵 캐시(850) 내 LRU끝에 저장되어 있던 제 4 맵 정보(M4)를 맵 캐시(146) 외부로 출력할 수 있다. 그리고, 맵 캐시(146)는 제 2 맵 정보(M2)를 읽기 맵 캐시(850)의 MRU끝에 저장할 수 있다. 나아가, 쓰기 맵 캐시(830)에서 제거된 제 2 맵 정보(M2)에 의하여, 쓰기 맵 캐시(830)에는 빈 공간이 발생될 수 있다.
메모리 시스템(110)은 맵 캐시(146)로부터 출력된 제 4 맵 정보(M4)를 호스트(102)에 제공할 수 있다. 그리고, 호스트(102)는 제 4 맵 정보(M4)를 호스트 메모리(106)에 저장할 수 있다. 혹은, 호스트 메모리(106)에 제 4 맵 정보(M4)가 이미 저장되어 있는 경우, 호스트(102)는 메모리 시스템(110)으로부터 전달받은 제 4 맵 정보(M4)에 따라 맵 정보를 갱신할 수 있다. 이에 대한 자세한 설명은 도 15 내지 도 18를 활용하여 설명된다.
도 14a 및 도 14b는 본 발명의 일 실시 예에 따른 맵 정보 처리 과정을 나타낸 개념도이다. 도 14a 및 도 14b에서는, 메모리 시스템(110)이 쓰기 명령에 응하여 읽기 맵 캐시(850)에 저장된 제 6 맵 정보(M6)를 액세스하는 경우, 제 6 맵 정보(M6)의 이동 경로가 설명된다.
제 6 맵 정보(M6)는 LRU스킴에 따라 가장 최근에 액세스된 맵 정보로서 쓰기 맵 캐시(830)에 저장될 수 있다. 도 14a를 참조하면, 맵 캐시(146)는 읽기 맵 캐시(850)에 저장된 제 6 맵 정보(M6)를 쓰기 맵 캐시(830)의 MRU끝으로 이동시킬 수 있다. 도 14a를 참조하면, 맵 캐시(146)는 읽기 맵 캐시(850)에 저장된 제 6 맵 정보(M6)를 제거하고, 제 6 맵 정보(M6)를 쓰기 맵 캐시(830)의 MRU끝에 저장할 수 있다.
도 14b는 제 6 맵 정보(M6)가 쓰기 맵 캐시(830)의 MRU끝으로 이동된 상태를 예시한다. 도 14b의 예에서, 제 1 크기의 쓰기 맵 캐시(830)에 맵 정보가 가득 차있을 수 있다. 따라서, 맵 캐시(146)는 쓰기 맵 캐시(830)LRU끝에 저장되어 있던 제 1 맵 정보(M1)를 맵 캐시(146) 외부로 출력할 수 있다. 그리고, 맵 캐시(146)는 제 6 맵 정보(M2)를 쓰기 맵 캐시(830)의 MRU끝에 저장할 수 있다. 나아가, 읽기 맵 캐시(850)에서 출력된 제 6 맵 정보(M6)에 의하여, 읽기 맵 캐시(850)에는 빈 공간이 발생될 수 있다.
그리고, 메모리 시스템(110)은 맵 캐시(146)로부터 출력된 제 1 맵 정보(M1)를 삭제할 수 있다.
상기 도 9 내지 도 14b는, 맵 캐시(146)가 최근에 액세스된 맵 정보를 저장하는 경우의 일 예를 설명하고 있다. 맵 캐시(146)는 최근에 액세스된 맵 정보를 저장하기 위해 다른 방식으로 구현될 수도 있으며, 상기 실시 예들과 상이하게, 맵 캐시(146)는 가장 빈번하게 액세스된 맵 정보를 저장할 수도 있다.
도 15는 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트(102)와 메모리 시스템(110)의 트랜잭션의 제 2 예를 나타낸다.
도 15를 참조하면, 메모리 시스템(110)은 호스트(102)에 맵 정보(MAP INFO.)를 전달할 수 있다. 메모리 시스템(110)은 호스트(102)의 명령에 대한 응답(RESPONSE)을 이용하여 맵 정보(MAP INFO.)를 전달할 수 있다. 특히, 도 9, 도 13b에서 설명된 바와 같이, 메모리 시스템(110)은 읽기 맵 캐시(850)로부터 출력된 맵 정보를 호스트(102)에 제공할 수 있다.
맵 정보를 전송하기 위한 응답(RESPONSE)에는 특별한 제한이 없을 수 있다. 예를 들면, 읽기 명령에 대응하는 응답, 쓰기 명령에 대응하는 응답, 또는 삭제 명령에 대응하는 응답 등을 이용하여, 메모리 시스템(110)은 맵 정보를 호스트(102)에 전송할 수 있다.
메모리 시스템(110)과 호스트(102)는 기 설정된 프로토콜에 따라 설정된 단위 형식에 따라 명령과 응답을 주고받을 수 있다. 예를 들면, 응답(RESPONSE)의 형식에는 기본 헤더, 호스트(102)가 전달한 명령의 성공 또는 실패로 인한 명령, 및 메모리 시스템(110)의 상태를 나타내는 추가 정보 등을 포함할 수 있다. 메모리 시스템(110)은 맵 정보를 응답(RESPONSE)에 포함시켜 호스트(102)로 전달할 수 있다.
도 16은 본 발명의 일 실시예에 따른 호스트(102)와 메모리 시스템(110)의 제2 동작을 나타낸다. 구체적으로, 도 16은 호스트(102)가 메모리 시스템(110)에 맵 정보를 요구하고, 메모리 시스템(110)이 호스트(102)의 요구에 대응하여 맵 정보를 전송하는 과정을 설명한다.
도 16을 참조하면, 호스트(102)에서 맵 정보에 대한 니즈(needs)가 발생할 수 있다. 예를 들면, 호스트(102)가 맵 정보를 저장할 수 있는 공간을 할당할 수 있거나, 명령에 대응하여 메모리 시스템(110)으로부터 보다 빠른 데이터 입출력을 기대하는 경우, 호스트(102)에서는 맵 정보에 대한 니즈(needs)가 발생할 수 있다. 또한, 사용자의 요구에 의해서도 호스트(102)에서는 맵 정보에 대한 니즈(needs)가 발생할 수 있다.
호스트(102)는 메모리 시스템(110)에 맵 정보를 요구할 수 있고, 호스트(102)의 요구에 대응하여 메모리 시스템(110)은 맵 정보를 준비할 수 있다. 실시예에 따라, 호스트(102)는 메모리 시스템(110)에 필요한 맵 정보를 구체적으로 요구할 수도 있다. 한편, 다른 실시예에서는 호스트(102)는 메모리 시스템(110)에 맵 정보를 요구할 뿐 어떠한 맵 정보를 제공할 지는 메모리 시스템(110)이 결정할 수도 있다.
메모리 시스템(110)은 준비된 맵 정보를 호스트(102)에 전달할 수 있다. 호스트(102)는 메모리 시스템(110)으로부터 전달된 맵 정보를 내부 저장 공간(예, 도 4에서 설명한 메모리(106))에 저장할 수 있다.
호스트(102)는 저장된 맵 정보를 이용하여, 메모리 시스템(110)에 전송하는 명령(COMMAND)에 물리 주소(PBA)를 포함시켜 전달할 수 있다. 메모리 시스템(110)은 명령(COMMAND)에 포함된 물리 주소(PBA)를 이용하여 해당 동작을 수행할 수 있다.
도 17은 본 발명의 일 실시예에 따른 호스트(102)와 메모리 시스템(110)의 제3 동작을 나타낸다. 구체적으로, 도 17은 메모리 시스템(110)이 호스트(102)에 맵 정보를 전달할 것을 요구하고, 호스트(102)가 메모리 시스템(110)의 요청에 대응하여 맵 정보를 수신하는 과정을 설명한다.
도 17을 참조하면, 메모리 시스템(110)은 호스트(102)에 맵 정보를 전송하겠다는 통지(notice)를 할 수 있다. 호스트(102)는 메모리 시스템(110)으로부터 전송된 맵 정보에 관련한 통지에 대응하여, 호스트(102) 내 맵 정보를 저장할 수 있는 지를 확인할 수 있다. 호스트(102)가 메모리 시스템(110)으로부터 전송된 맵 정보를 수신할 수 있는 경우, 호스트(102)는 메모리 시스템(110)에 맵 정보를 전송할 수 있도록 허여(allow)할 수 있다. 메모리 시스템(110)은 호스트(102)에 전송할 맵 정보를 준비한 후, 호스트(102)에 맵 정보를 전송할 수 있다.
이후, 호스트(102)는 수신된 맵 정보를 내부 저장 공간(예, 도 3에서 설명한 호스트 메모리(106))에 저장할 수 있다. 호스트(102)는 저장된 맵 정보를 바탕으로 맵핑(mapping)을 수행한 후, 메모리 시스템(110)에 전송할 명령에 물리 주소(PBA)를 포함시킬 수 있다.
메모리 시스템(110)은 호스트(102)로부터 전달된 명령에 물리 주소(PBA)가 포함되었는 지를 확인하고, 물리 주소(PBA)를 이용하여 명령에 대응하는 동작을 수행할 수 있다.
맵 정보의 전송과 관련하여, 도 16에서 설명한 호스트(102)와 메모리 시스템(110)의 동작이 호스트(102)이 주도적으로 수행하는 것이라면, 도 17에서 설명한 호스트(102)와 메모리 시스템(110)의 동작은 메모리 시스템(110)이 주도적으로 수행하는 것에서 차이가 있을 수 있다. 실시예에 따라, 메모리 시스템(102)과 호스트(110)는 도 16 및 도 17에서 설명한 맵 정보를 전송하는 방법을 동작 환경에 따라 선택적으로 사용할 수도 있다.
도 18는 본 발명의 일 실시예에 따른 호스트(102)와 메모리 시스템(110)의 제4 동작을 설명한다. 구체적으로, 도 18는 호스트와 메모리 시스템이 연동하는 과정 중 메모리 시스템이 호스트에 맵 정보를 전송하려는 경우를 설명한다.
단계 S1862에서, 메모리 시스템(110)은 호스트(102)로부터 전달된 명령에 대응하는 동작이 완료되었는 지를 확인할 수 있다.
단계 S1864에서, 메모리 시스템(110)은 명령에 대응하는 동작이 완료된 후, 명령에 대응하는 응답(RESPONSE)을 전송하기 전에 호스트(102)에 전송할 맵 정보가 있는 지를 확인할 수 있다.
만약, 호스트(102)에 전송할 맵 정보가 없다면(단계 S1864에서, 'NO'), 단계 S1866에서, 메모리 시스템(110)은 호스트(102)에서 전달된 명령에 대응하는 동작이 완료되었는 지에 대한 여부(성공 또는 실패)에 대한 정보를 포함하는 응답(RESPONSE)을 전송할 수 있다.
반면에, 메모리 시스템(110)이 호스트(102)에 전송할 맵 정보가 있는 경우(단계 S1864에서, 'YES'), 단계 S1868에서, 메모리 시스템(110)은 맵 정보를 전송하기 위한 통지(NOTICE)가 이루어졌는 지를 확인할 수 있다. 여기서 통지(NOTICE)는 도 17에서 설명한 것과 유사할 수 있다.
만약, 메모리 시스템(110)이 맵 정보를 전송하고자 하지만, 메모리 시스템(110)이 호스트(102)에 맵 정보를 전송하는 것과 관련한 통지가 사전에 이루어지지 않았다면(단계 S1868에서 'NO'), 단계 S1870에서, 메모리 시스템(110)은 응답(RESPONSE)에 통지(NOTICE)를 추가하여 호스트(102)에 전달할 수 있다.
반면에, 맵 정보를 전송하기 위한 통지(NOTICE)가 이미 이루어진 경우(단계 S1868에서, 'YES'), 단계 S1872에서, 메모리 시스템(110)은 응답에 맵 정보를 추가할 수 있다.
이후, 단계 S1874에서, 메모리 시스템(110)은 맵 정보를 포함하는 응답을 전송할 수 있다(874).
단계 S1842에서, 호스트(102)는 메모리 시스템(110)으로부터 전송되는 응답(RESPONSE), 통지를 포함하는 응답(RESPONSE WITH NOTICE), 맵 정보를 포함하는 응답(RESPOSNE WITH MAP INFO.) 중 적어도 하나를 수신할 수 있다.
단계 S1844에서, 호스트(102)는 수신한 응답에 통지가 포함되어 있는 지를 확인할 수 있다.
만약, 수신한 응답에 통지가 포함되어 있다면(단계 S1844에서, 'YES'), 단계 S1846에서, 호스트(102)는 이후에 전달될 수 있는 맵 정보를 수신하고 저장할 수 있도록 준비할 수 있다.
이후, 단계 S1852에서, 호스트(102)는 이전 명령에 대응하는 응답을 확인할 수 있다. 예를 들어, 호스트(102)는 응답을 확인하여, 이전 명령의 성공 또는 실패 여부를 확인할 수 있다.
반면에, 수신한 응답에 통지가 포함되지 않은 경우(단계 S1844에서, 'NO'), 단계 S1848에서, 호스트(102)는 응답에 맵 정보가 포함되어 있는 지를 확인할 수 있다.
만약, 응답에 맵 정보가 포함되어 있지 않은 경우(단계 S1848에서, 'NO'), 단계 S1852에서, 호스트(102)는 이전 명령에 대응하는 응답을 확인할 수 있다.
반면에, 수신한 응답에 맵 정보가 포함된 경우(S1848에서, 'YES'), 단계 S1850에서, 호스트(102)는 응답에 포함된 맵 정보를 호스트(102) 내부 저장 공간에 저장하거나, 이미 저장된 맵 정보를 갱신할 수 있다.
본 발명의 실시 예에 따른 맵 캐시(146)를 포함하는 메모리 시스템(110)은 자주 액세스되는 맵 정보 혹은 최근에 액세스되는 맵 정보를 맵 캐시(146)에 저장할 수 있다. 즉, 메모리 시스템(110)은 자주 혹은 최근에 리드 및 쓰기 동작의 대상이 되는 데이터에 대한 맵 정보를 맵 캐시(146)에 저장하여, 메모리 장치(150)로부터 맵 정보를 로드하는 동작을 감소시킬 수 있다. 그리고, 메모리 시스템(110)은 맵 캐시(146) 내의 쓰기 맵 캐시(830) 및 읽기 맵 캐시(850) 중 어느 하나에 저장된 맵 정보만을 호스트(102)에 제공할 수 있다. 구현에 따라 쓰기 맵 캐시(830) 및 읽기 맵 캐시(850)는 서로 다른 크기를 가질 수 있다. 특히, 메모리 시스템(110)은 쓰기 동작이 자주 혹은 최근에 발생되는 데이터에 대한 맵 정보를 호스트(102)에 별도로 제공하지 않을 수 있다. 그 결과, 메모리 시스템(110)은 호스트(102)에 제공되는 맵 정보를 줄여 호스트(102)의 부담을 감소시킬 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
110: 메모리 시스템
130: 컨트롤러
150: 메모리 장치

Claims (20)

  1. 메모리 시스템에 있어서,
    맵 정보를 저장하는 메모리 장치; 및
    상기 맵 정보 중 일부를 맵 캐시에 저장하고, 상기 맵 캐시에 저장된 맵 정보를 활용하여 상기 메모리 장치를 액세스하거나 호스트로부터 액세스 요청과 함께 선택적으로 제공되는 물리 주소를 활용하여 상기 메모리 장치를 액세스하는 컨트롤러를 포함하고,
    상기 맵 캐시는
    쓰기 명령에 대응하는 맵 정보를 저장하는 쓰기 맵 캐시 및 읽기 명령에 대응하는 맵 정보를 저장하는 읽기 맵 캐시를 포함하며
    상기 컨트롤러는
    상기 읽기 맵 캐시에서 제외되어 외부로 출력되는 맵 정보를 호스트로 제공하는
    메모리 시스템.
  2. 제 1 항에 있어서,
    상기 쓰기 맵 캐시 및 읽기 맵 캐시는 LRU(Least Recently Used)스킴으로 맵 정보를 저장하되
    상기 컨트롤러는
    상기 쓰기 맵 캐시에 저장된 맵 정보가 읽기 명령에 응하여 액세스되는 경우 상기 쓰기 맵 캐시에 저장된 맵 정보를 읽기 맵 캐시로 이동시키고, 상기 읽기 맵 캐시에 저장된 맵 정보가 쓰기 명령에 응하여 액세스되는 경우 상기 읽기 맵 캐시에 저장된 정보를 쓰기 맵 캐시로 이동시키는
    메모리 시스템.
  3. 제 1 항에 있어서,
    상기 쓰기 맵 캐시 및 상기 읽기 맵 캐시 각각에 맵 정보가 저장될 공간이 더 이상 없으며, 읽기 명령에 대응하는 타겟 맵 정보가 상기 맵 캐시에 저장되어 있지 아니한 경우,
    상기 컨트롤러는
    상기 읽기 맵 캐시에 저장된 맵 정보 중 가장 오래 전에 저장된 올드 맵 정보를 외부로 출력하고, 상기 타겟 맵 정보를 가장 최근에 사용된 맵 정보로서 상기 읽기 맵 캐시에 저장하며, 상기 출력된 올드 맵 정보를 호스트에 제공하는
    메모리 시스템.
  4. 제 1 항에 있어서,
    상기 쓰기 맵 캐시 및 상기 읽기 맵 캐시 각각에 맵 정보가 저장될 공간이 더 이상 없으며, 쓰기 명령에 대응하는 타겟 맵 정보가 상기 맵 캐시에 저장되어 있지 아니한 경우,
    상기 컨트롤러는
    상기 쓰기 맵 캐시에 저장된 맵 정보 중 가장 오래 전에 저장된 올드 맵 정보를 외부로 출력하고, 상기 타겟 맵 정보를 가장 최근에 사용된 맵 정보로서 상기 쓰기 맵 캐시에 저장하며, 상기 출력된 올드 맵 정보를 삭제하는
    메모리 시스템.
  5. 제 1 항에 있어서,
    읽기 명령에 대응하는 타겟 맵 정보가 상기 읽기 맵 캐시에 기 저장되어 있는 경우,
    상기 컨트롤러는
    상기 타겟 맵 정보를 가장 최근에 사용된 맵 정보로서 상기 읽기 맵 캐시에 저장하는
    메모리 시스템.
  6. 제 1 항에 있어서,
    쓰기 명령에 대응하는 타겟 맵 정보가 상기 쓰기 맵 캐시에 기 저장되어 있는 경우,
    상기 컨트롤러는
    상기 타겟 맵 정보를 가장 최근에 사용된 맵 정보로서 상기 쓰기 맵 캐시에 저장하는
    메모리 시스템.
  7. 제 1 항에 있어서,
    상기 쓰기 맵 캐시 및 상기 읽기 맵 캐시 각각에 맵 정보가 저장될 공간이 더 이상 없으며, 읽기 명령에 대응하는 타겟 맵 정보가 상기 쓰기 맵 캐시에 기 저장되어 있는 경우,
    상기 컨트롤러는
    상기 읽기 맵 캐시에 저장된 맵 정보 중 가장 오래 전에 저장된 올드 맵 정보를 외부로 출력하며, 상기 타겟 맵 정보를 상기 쓰기 맵 캐시에서 출력하여 가장 최근에 사용된 맵 정보로서 상기 읽기 맵 캐시에 저장하고, 상기 출력된 올드 맵 정보를 호스트에 제공하는
    메모리 시스템.
  8. 제 1 항에 있어서,
    상기 쓰기 맵 캐시 및 상기 읽기 맵 캐시 각각에 맵 정보가 저장될 공간이 더 이상 없으며, 쓰기 명령에 대응하는 타겟 맵 정보가 상기 읽기 맵 캐시에 기 저장되어 있는 경우,
    상기 컨트롤러는
    상기 쓰기 맵 캐시에 저장된 맵 정보 중 가장 오래 전에 저장된 올드 맵 정보를 외부로 출력하며, 상기 타겟 맵 정보를 상기 읽기 맵 캐시에서 출력하여 가장 최근에 사용된 맵 정보로서 상기 쓰기 맵 캐시에 저장하고, 상기 출력된 올드 맵 정보를 삭제하는
    메모리 시스템.
  9. 제 1 항에 있어서,
    상기 쓰기 맵 캐시 및 읽기 맵 캐시는 LFU(Least Frequently Used)스킴으로 맵 정보를 저장하되,
    상기 컨트롤러는
    상기 쓰기 맵 캐시에 저장된 맵 정보가 읽기 명령에 응하여 액세스되는 경우 상기 쓰기 맵 캐시에 저장된 맵 정보를 읽기 맵 캐시로 이동시키고, 상기 읽기 맵 캐시에 저장된 맵 정보가 쓰기 명령에 응하여 액세스되는 경우 상기 읽기 맵 캐시에 저장된 정보를 쓰기 맵 캐시로 이동시키는
    메모리 시스템.
  10. 메모리 시스템의 동작방법에 있어서,
    메모리 장치에 맵 정보를 저장하는 단계;
    상기 맵 정보 중 일부를 맵 캐시에 저장하는 단계;
    상기 맵 캐시에 저장된 맵 정보를 활용하여 상기 메모리 장치를 액세스하거나, 호스트로부터 액세스 요청과 함께 선택적으로 제공되는 물리 주소를 활용하여 상기 메모리 장치를 액세스하는 단계;
    상기 액세스가 쓰기 동작인 경우 상기 쓰기 동작에 대응하는 맵 정보를 쓰기 맵 캐시에 저장하고, 상기 액세스가 읽기 동작인 경우 상기 읽기 동작에 대응하는 맵 정보를 읽기 맵 캐시에 저장하는 단계;
    상기 읽기 맵 캐시로부터 제외되어 외부로 출력되는 맵 정보를 호스트로 제공하는 단계
    를 포함하는 메모리 시스템의 동작방법.
  11. 제 10 항에 있어서,
    상기 쓰기 맵 캐시 및 읽기 맵 캐시는 LRU스킴으로 동작하되,
    상기 쓰기 맵 캐시에 저장된 맵 정보가 읽기 명령에 응하여 액세스되는 경우 상기 쓰기 맵 캐시에 저장된 맵 정보를 읽기 맵 캐시로 이동시키는 단계; 및
    상기 읽기 맵 캐시에 저장된 맵 정보가 쓰기 명령에 응하여 액세스되는 경우 상기 읽기 맵 캐시에 저장된 정보를 쓰기 맵 캐시로 이동시키는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  12. 제 10 항에 있어서,
    상기 쓰기 맵 캐시 및 상기 읽기 맵 캐시 각각에 맵 정보가 저장될 공간이 더 이상 없으며, 읽기 명령에 대응하는 타겟 맵 정보가 상기 맵 캐시에 저장되어 있지 아니한 경우,
    상기 읽기 맵 캐시에 저장된 맵 정보 중 가장 오래 전에 저장된 올드 맵 정보를 외부로 출력하는 단계;
    상기 타겟 맵 정보를 가장 최근에 사용된 맵 정보로서 상기 읽기 맵 캐시에 저장하는 단계; 및
    상기 출력된 올드 맵 정보를 호스트에 제공하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  13. 제 10 항에 있어서,
    상기 쓰기 맵 캐시 및 상기 읽기 맵 캐시 각각에 맵 정보가 저장될 공간이 더 이상 없으며, 쓰기 명령에 대응하는 타겟 맵 정보가 상기 맵 캐시에 저장되어 있지 아니한 경우,
    상기 쓰기 맵 캐시에 저장된 맵 정보 중 가장 오래 전에 저장된 올드 맵 정보를 외부로 출력하는 단계;
    상기 타겟 맵 정보를 가장 최근에 사용된 맵 정보로서 상기 쓰기 맵 캐시에 저장하는 단계; 및
    상기 출력된 올드 맵 정보를 삭제하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  14. 제 10 항에 있어서,
    읽기 명령에 대응하는 타겟 맵 정보가 상기 읽기 맵 캐시에 기 저장되어 있는 경우,
    상기 타겟 맵 정보를 가장 최근에 사용된 맵 정보로서 상기 읽기 맵 캐시에 저장하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  15. 제 10 항에 있어서,
    쓰기 명령에 대응하는 타겟 맵 정보가 상기 쓰기 맵 캐시에 기 저장되어 있는 경우,
    상기 타겟 맵 정보를 가장 최근에 사용된 맵 정보로서 상기 쓰기 맵 캐시에 저장하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  16. 제 10 항에 있어서,
    상기 쓰기 맵 캐시 및 상기 읽기 맵 캐시 각각에 맵 정보가 저장될 공간이 더 이상 없으며, 읽기 명령에 대응하는 타겟 맵 정보가 상기 쓰기 맵 캐시에 기 저장되어 있는 경우,
    상기 읽기 맵 캐시에 저장된 맵 정보 중 가장 오래 전에 저장된 올드 맵 정보를 외부로 출력하는 단계;
    상기 타겟 맵 정보를 상기 쓰기 맵 캐시에서 출력하여 가장 최근에 사용된 맵 정보로서 상기 읽기 맵 캐시에 저장하는 단계; 및
    상기 출력된 올드 맵 정보를 호스트에 제공하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  17. 제 10 항에 있어서,
    상기 쓰기 맵 캐시 및 상기 읽기 맵 캐시 각각에 맵 정보가 저장될 공간이 더 이상 없으며, 쓰기 명령에 대응하는 타겟 맵 정보가 상기 읽기 맵 캐시에 기 저장되어 있는 경우,
    상기 쓰기 맵 캐시에 저장된 맵 정보 중 가장 오래 전에 저장된 올드 맵 정보를 외부로 출력하는 단계;
    상기 타겟 맵 정보를 상기 읽기 맵 캐시에서 출력하여 가장 최근에 사용된 맵 정보로서 상기 쓰기 맵 캐시에 저장하는 단계; 및
    상기 출력된 올드 맵 정보를 삭제하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  18. 제 10 항에 있어서,
    상기 쓰기 맵 캐시 및 읽기 맵 캐시는 LFU스킴으로 동작하되,
    상기 쓰기 맵 캐시에 저장된 맵 정보가 읽기 명령에 응하여 액세스되는 경우 상기 쓰기 맵 캐시에 저장된 맵 정보를 읽기 맵 캐시로 이동시키는 단계; 및
    상기 읽기 맵 캐시에 저장된 맵 정보가 쓰기 명령에 응하여 액세스되는 경우 상기 읽기 맵 캐시에 저장된 정보를 쓰기 맵 캐시로 이동시키는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  19. 데이터 처리 시스템에 있어서,
    맵 정보를 저장하고, 상기 맵 정보를 활용하여 유저 데이터를 액세스하는 메모리 시스템; 및
    상기 메모리 시스템으로 상기 맵 정보를 제공받아 호스트 메모리에 저장하고, 상기 맵 정보에 기초하여 상기 메모리 시스템에 액세스 요청을 제공하는 호스트
    를 포함하며,
    상기 메모리 시스템은
    맵 캐시; 및
    상기 맵 정보 중 일부를 상기 맵 캐시에 저장하는 컨트롤러
    를 포함하되,
    상기 맵 캐시는
    쓰기 명령에 대응하는 맵 정보를 저장하는 쓰기 맵 캐시 및 읽기 명령에 대응하는 맵 정보를 저장하는 읽기 맵 캐시를 포함하며,
    상기 컨트롤러는
    상기 읽기 맵 캐시에서 제외되어 외부로 출력되는 맵 정보를 호스트로 제공하는
    데이터 처리 시스템.
  20. 제 19 항에 있어서,
    상기 쓰기 맵 캐시 및 읽기 맵 캐시는 LRU(Least Recently Used)스킴으로 맵 정보를 저장하되
    상기 컨트롤러는
    상기 쓰기 맵 캐시에 저장된 맵 정보가 읽기 명령에 응하여 액세스되는 경우 상기 쓰기 맵 캐시에 저장된 맵 정보를 읽기 맵 캐시로 이동시키고, 상기 읽기 맵 캐시에 저장된 맵 정보가 쓰기 명령에 응하여 액세스되는 경우 상기 읽기 맵 캐시에 저장된 정보를 쓰기 맵 캐시로 이동시키는
    데이터 처리 시스템.

KR1020190041418A 2019-04-09 2019-04-09 메모리 시스템 및 그것의 동작방법 KR20200119059A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190041418A KR20200119059A (ko) 2019-04-09 2019-04-09 메모리 시스템 및 그것의 동작방법
US16/709,702 US11416410B2 (en) 2019-04-09 2019-12-10 Memory system, method of operating the same and data processing system for supporting address translation using host resource
CN201911367543.6A CN111813714A (zh) 2019-04-09 2019-12-26 存储器系统、操作存储器系统的方法以及数据处理系统
US16/844,652 US11237973B2 (en) 2019-04-09 2020-04-09 Memory system for utilizing a memory included in an external device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190041418A KR20200119059A (ko) 2019-04-09 2019-04-09 메모리 시스템 및 그것의 동작방법

Publications (1)

Publication Number Publication Date
KR20200119059A true KR20200119059A (ko) 2020-10-19

Family

ID=72747985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190041418A KR20200119059A (ko) 2019-04-09 2019-04-09 메모리 시스템 및 그것의 동작방법

Country Status (3)

Country Link
US (1) US11416410B2 (ko)
KR (1) KR20200119059A (ko)
CN (1) CN111813714A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11989431B2 (en) * 2022-03-07 2024-05-21 Western Digital Technologies, Inc. Write updates sorting during BKOPS idle
KR20240101098A (ko) * 2022-12-23 2024-07-02 에스케이하이닉스 주식회사 맵 정보 관리 장치

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5740465A (en) 1992-04-08 1998-04-14 Hitachi, Ltd. Array disk controller for grouping host commands into a single virtual host command
US6553511B1 (en) 2000-05-17 2003-04-22 Lsi Logic Corporation Mass storage data integrity-assuring technique utilizing sequence and revision number metadata
US6681292B2 (en) * 2001-08-27 2004-01-20 Intel Corporation Distributed read and write caching implementation for optimized input/output applications
US6996676B2 (en) 2002-11-14 2006-02-07 International Business Machines Corporation System and method for implementing an adaptive replacement cache policy
US7620630B2 (en) 2003-11-12 2009-11-17 Oliver Lloyd Pty Ltd Directory system
US7549034B2 (en) 2005-11-10 2009-06-16 International Business Machines Corporation Redistribution of memory to reduce computer system power consumption
US20070118695A1 (en) * 2005-11-18 2007-05-24 International Business Machines Corporation Decoupling storage controller cache read replacement from write retirement
US7574556B2 (en) * 2006-03-20 2009-08-11 International Business Machines Corporation Wise ordering for writes—combining spatial and temporal locality in write caches
JP4437489B2 (ja) 2006-10-25 2010-03-24 株式会社日立製作所 揮発性キャッシュメモリと不揮発性メモリとを備えたストレージシステム
US9104599B2 (en) 2007-12-06 2015-08-11 Intelligent Intellectual Property Holdings 2 Llc Apparatus, system, and method for destaging cached data
US7856530B1 (en) * 2007-10-31 2010-12-21 Network Appliance, Inc. System and method for implementing a dynamic cache for a data storage system
US8909601B2 (en) 2007-11-13 2014-12-09 Oracle America, Inc. System and method for implementing shared scalable nonzero indicators
US9519540B2 (en) 2007-12-06 2016-12-13 Sandisk Technologies Llc Apparatus, system, and method for destaging cached data
KR101515525B1 (ko) * 2008-10-02 2015-04-28 삼성전자주식회사 메모리 장치 및 메모리 장치의 동작 방법
US8364924B2 (en) * 2009-10-21 2013-01-29 International Business Machines Corporation Achieving a high throughput in a storage cache application using a flash solid state disk
US9329846B1 (en) 2009-11-25 2016-05-03 Parakinetics Inc. Cooperative program code transformation
GB2496798B (en) * 2010-07-27 2016-10-12 Ibm Logical to physical address mapping in storage systems comprising solid state memory devices
US8504774B2 (en) * 2010-10-13 2013-08-06 Microsoft Corporation Dynamic cache configuration using separate read and write caches
US9513884B2 (en) 2011-08-16 2016-12-06 International Business Machines Corporation Thermal-aware source code compilation
US8843707B2 (en) 2011-12-09 2014-09-23 International Business Machines Corporation Dynamic inclusive policy in a hybrid cache hierarchy using bandwidth
US8688915B2 (en) 2011-12-09 2014-04-01 International Business Machines Corporation Weighted history allocation predictor algorithm in a hybrid cache
US8788757B2 (en) 2011-12-09 2014-07-22 International Business Machines Corporation Dynamic inclusive policy in a hybrid cache hierarchy using hit rate
US9218281B2 (en) 2012-05-04 2015-12-22 Seagate Technology Llc Maintaining ordering via a multi-level map of a solid-state media
US9053038B2 (en) * 2013-03-05 2015-06-09 Dot Hill Systems Corporation Method and apparatus for efficient read cache operation
US9003126B2 (en) 2012-09-25 2015-04-07 Intel Corporation Apparatus, system and method for adaptive cache replacement in a non-volatile main memory system
KR102067029B1 (ko) 2012-12-13 2020-01-16 삼성전자주식회사 반도체 메모리 장치 및 메모리 시스템
KR20150105323A (ko) 2013-01-08 2015-09-16 바이올린 메모리 인코포레이티드 데이터 스토리지 방법 및 시스템
US9652376B2 (en) * 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
KR102211126B1 (ko) 2014-04-17 2021-02-02 삼성전자주식회사 동작 성능을 조절하는 메모리 시스템 및 메모리 시스템의 동작방법
US10656840B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Real-time I/O pattern recognition to enhance performance and endurance of a storage device
US9507722B2 (en) * 2014-06-05 2016-11-29 Sandisk Technologies Llc Methods, systems, and computer readable media for solid state drive caching across a host bus
US9501418B2 (en) * 2014-06-26 2016-11-22 HGST Netherlands B.V. Invalidation data area for cache
US10268584B2 (en) * 2014-08-20 2019-04-23 Sandisk Technologies Llc Adaptive host memory buffer (HMB) caching using unassisted hinting
CN104407989B (zh) 2014-11-25 2019-02-12 上海兆芯集成电路有限公司 具有统一标签和片化数据的高速缓冲存储器
US10007433B2 (en) * 2015-01-21 2018-06-26 Sandisk Technologies Llc Systems and methods for performing adaptive host memory buffer caching of transition layer tables
JP2016170682A (ja) 2015-03-13 2016-09-23 富士通株式会社 演算処理装置及び演算処理装置の制御方法
US10261725B2 (en) 2015-04-10 2019-04-16 Toshiba Memory Corporation Storage system capable of invalidating data stored in a storage device thereof
KR20160148952A (ko) 2015-06-17 2016-12-27 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102447471B1 (ko) 2015-06-24 2022-09-27 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 스토리지 장치
US9703664B1 (en) 2015-06-24 2017-07-11 EMC IP Holding Company LLC Self adaptive workload classification and forecasting in multi-tiered storage system using ARIMA time series modeling
KR101731971B1 (ko) 2015-07-08 2017-05-02 주식회사 케이티 앱 관련 요청에 대한 응답을 처리하는 사용자 단말 및 앱 관련 요청에 대한 응답을 제공하는 컴퓨터 프로그램
US10088880B2 (en) 2015-08-27 2018-10-02 Intel Corporation Thermal monitoring of memory resources
US10331364B2 (en) * 2015-10-16 2019-06-25 Cnex Labs, Inc. Method and apparatus for providing hybrid mode to access SSD drive
US10229051B2 (en) 2015-12-30 2019-03-12 Samsung Electronics Co., Ltd. Storage device including nonvolatile memory device and controller, operating method of storage device, and method for accessing storage device
KR20170081118A (ko) 2015-12-30 2017-07-11 삼성전자주식회사 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치, 스토리지 장치의 동작 방법, 그리고 스토리지 장치를 액세스하는 액세스 방법
US20170351452A1 (en) * 2016-06-01 2017-12-07 Intel Corporation Dynamic host memory buffer allocation
KR102621467B1 (ko) 2016-09-05 2024-01-05 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 온도 조절 방법
KR102611638B1 (ko) 2016-09-27 2023-12-08 삼성전자주식회사 스토리지 장치의 동작 방법 및 스토리지 장치를 포함하는 데이터 저장 시스템
US10255177B2 (en) 2016-10-10 2019-04-09 Dell Products, Lp System and method for adaptive optimization for performance in solid state drives based on read/write intensity
US10459644B2 (en) * 2016-10-28 2019-10-29 Western Digital Techologies, Inc. Non-volatile storage system with integrated compute engine and optimized use of local fast memory
WO2018115920A1 (en) 2016-12-20 2018-06-28 Intel Corporation Methods and apparatus to perform memory copy operations
TWI653533B (zh) 2017-03-07 2019-03-11 慧榮科技股份有限公司 資料儲存裝置以及其操作方法
KR102462507B1 (ko) 2017-06-29 2022-11-02 삼성전자주식회사 프로세서, 이를 포함하는 컴퓨팅 장치 및 프로세서 저전력 모드 진입 방법
US10635584B2 (en) 2017-06-29 2020-04-28 Western Digital Technologies, Inc. System and method for host system memory translation
US10452558B2 (en) 2017-06-30 2019-10-22 Western Digital Technologies, Inc. Address range mapping for storage devices
US20190265976A1 (en) 2018-02-23 2019-08-29 Yuly Goryavskiy Additional Channel for Exchanging Useful Information
US10929285B2 (en) 2018-02-27 2021-02-23 Western Digital Technologies, Inc. Storage system and method for generating a reverse map during a background operation and storing it in a host memory buffer
US10613983B2 (en) 2018-03-20 2020-04-07 Advanced Micro Devices, Inc. Prefetcher based speculative dynamic random-access memory read request technique
TWI693516B (zh) 2018-11-13 2020-05-11 群聯電子股份有限公司 映射表更新方法、記憶體控制電路單元與記憶體儲存裝置
US10990534B2 (en) 2019-01-31 2021-04-27 Intel Corporation Device, system and method to facilitate disaster recovery for a multi-processor platform
US10908821B2 (en) * 2019-02-28 2021-02-02 Micron Technology, Inc. Use of outstanding command queues for separate read-only cache and write-read cache in a memory sub-system
US11237973B2 (en) 2019-04-09 2022-02-01 SK Hynix Inc. Memory system for utilizing a memory included in an external device
US11294825B2 (en) 2019-04-17 2022-04-05 SK Hynix Inc. Memory system for utilizing a memory included in an external device
KR20200122086A (ko) 2019-04-17 2020-10-27 에스케이하이닉스 주식회사 메모리 시스템에서 맵 세그먼트를 전송하는 방법 및 장치

Also Published As

Publication number Publication date
CN111813714A (zh) 2020-10-23
US11416410B2 (en) 2022-08-16
US20200327064A1 (en) 2020-10-15

Similar Documents

Publication Publication Date Title
KR20210027642A (ko) 메모리 시스템에서 맵 정보를 전송하는 방법 및 장치
US11675527B2 (en) Memory system uploading hot metadata to a host based on free space size of a host memory, and read operation method thereof
US20200264973A1 (en) Method and apparatus for managing map data in memory system
KR102649131B1 (ko) 메모리 시스템 내 대용량 데이터 저장이 가능한 블록에서의 유효 데이터 체크 방법 및 장치
US11681633B2 (en) Apparatus and method for managing meta data in memory system
US11126562B2 (en) Method and apparatus for managing map data in a memory system
US11200178B2 (en) Apparatus and method for transmitting map data in memory system
KR20200033625A (ko) 메모리 시스템에서의 유효 데이터 체크 방법 및 장치
US11874775B2 (en) Method and apparatus for performing access operation in memory system utilizing map data including mapping relationships between a host and a memory device for storing data
US11354250B2 (en) Apparatus for transmitting map information in memory system
KR20200016074A (ko) 데이터 처리 시스템 및 그의 동작 방법
US11281574B2 (en) Apparatus and method for processing different types of data in memory system
KR20200011832A (ko) 메모리 시스템에서의 데이터 처리 방법 및 장치
KR20200030245A (ko) 메모리 시스템에서의 유효 데이터 관리 방법 및 장치
KR20200095010A (ko) 메모리 시스템에서 맵 정보를 전송하는 방법 및 장치
KR20200087487A (ko) 메모리 시스템에서의 유효 데이터 체크 방법 및 장치
US11366733B2 (en) Memory system and method of controlling temperature thereof
US11416410B2 (en) Memory system, method of operating the same and data processing system for supporting address translation using host resource
KR20200016076A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US11275682B2 (en) Memory system and method for performing command operation by memory system
KR20210039185A (ko) 메모리 시스템에서 멀티 스트림 동작을 제공하는 방법 및 장치
US11960411B2 (en) Apparatus for transmitting map information in memory system
KR20210063814A (ko) 메모리 시스템의 리드 동작 방법 및 장치
CN112015670A (zh) 传送存储器系统中的映射信息的设备