KR20200122086A - 메모리 시스템에서 맵 세그먼트를 전송하는 방법 및 장치 - Google Patents

메모리 시스템에서 맵 세그먼트를 전송하는 방법 및 장치 Download PDF

Info

Publication number
KR20200122086A
KR20200122086A KR1020190044900A KR20190044900A KR20200122086A KR 20200122086 A KR20200122086 A KR 20200122086A KR 1020190044900 A KR1020190044900 A KR 1020190044900A KR 20190044900 A KR20190044900 A KR 20190044900A KR 20200122086 A KR20200122086 A KR 20200122086A
Authority
KR
South Korea
Prior art keywords
memory
map
host
segment
controller
Prior art date
Application number
KR1020190044900A
Other languages
English (en)
Inventor
변유준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190044900A priority Critical patent/KR20200122086A/ko
Priority to US16/681,076 priority patent/US11256615B2/en
Priority to CN201911285070.5A priority patent/CN111831583A/zh
Priority to US16/850,929 priority patent/US11294825B2/en
Publication of KR20200122086A publication Critical patent/KR20200122086A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/063—Address space extension for I/O modules, e.g. memory mapped I/O
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0873—Mapping of cache memory to specific storage devices or parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Abstract

본 기술은 비휘발성 메모리 셀을 포함하는 메모리 장치; 및 호스트로부터 전송되는 커맨드 및 논리 주소에 대응하여 상기 메모리 장치 내 데이터의 물리 주소를 맵핑(mapping)하는 맵 데이터를 생성하는 컨트롤러를 포함하고, 상기 컨트롤러는 복수의 메모리 맵 세그먼트 중 리드 카운트가 제1임계값 이상인 메모리 맵 세그먼트를 선정하며, 맵 미스율이 제2임계값 이상일 때 상기 선정된 메모리 맵 세그먼트를 상기 호스트에 전송할 수 있다

Description

메모리 시스템에서 맵 세그먼트를 전송하는 방법 및 장치{APPARATUS AND METHOD FOR TRANSMITTING MAP SEGMENT IN MEMORY SYSTEM}
본 발명은 메모리 시스템에 관한 것으로, 보다 구체적으로는 데이터 처리 시스템에 포함된 메모리 시스템이 맵 데이터를 호스트 혹은 컴퓨팅 장치에 전송하는 방법 및 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
비휘발성 메모리 장치를 이용한 데이터 저장 장치는 하드 디스크와 달리 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예들은, 호스트 메모리를 이용하는 데이터 저장 장치 및 그것의 동작 방법을 제공할 수 있다.
또한, 본 발명의 실시 예들은, 데이터 처리 시스템의 복잡도 및 성능 저하를 최소화하며, 메모리 장치의 사용 효율을 최대화하여, 메모리 장치로 데이터를 신속하게 안정적으로 처리할 수 있는 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법을 제공한다.
본 발명의 실시 예들은 호스트 및 메모리 시스템을 포함하는 데이터 처리 시스템에서, 상기 호스트 또는 컴퓨팅 장치에 업데이트 해야하는 맵 세그먼트들을 맵 미스(MAP MISS) 백분율을 이용하여 모니터링하고 호스트로 전송할 시점에 반영함으로써, 메모리 시스템의 전체 성능을 효율적으로 관리할 수 있다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예들에 따른 메모리 시스템은 비휘발성 메모리 셀을 포함하는 메모리 장치; 및 호스트로부터 전송되는 커맨드 및 논리 주소에 대응하여 상기 메모리 장치 내 데이터의 물리 주소를 맵핑(mapping)하는 맵 데이터를 생성하는 컨트롤러를 포함하고, 상기 컨트롤러는 복수의 메모리 맵 세그먼트 중 리드 카운트가 제1임계값 이상인 메모리 맵 세그먼트를 선정하며, 맵 미스율이 제2임계값 이상일 때 상기 선정된 메모리 맵 세그먼트를 상기 호스트에 전송할 수 있다.
본 발명의 실시 예들에 따른 메모리 시스템 동작 방법은 비휘발성 메모리를 포함하는 메모리 장치 및 컨트롤러 메모리를 포함하는 컨트롤러를 포함하는 메모리 시스템 동작 방법에 있어서, 호스트로부터 리드 커맨드 및 논리 주소와 함께 선택적으로 제공되는 물리 주소에 따라 상기 메모리 맵 세그먼트들로부터 상기 논리 주소에 대응하는 물리 주소를 선택적으로 탐색하여 리드 동작을 수행하는 단계; 내부에 저장된 복수의 메모리 맵 세그먼트들 중 상기 논리 주소를 포함하는 맵 세그먼트의 리드 카운트를 변경하는 단계; 리드 카운트의 제1임계값에 기초하여 복수의 메모리 맵 세그먼트 중 일부를 상기 호스트로 전송할 메모리 맵 세그먼트로 선정하는 단계; 상기 선정된 메모리 맵 세그먼트를 호스트로 업로드 여부를 결정하기 위해, 맵 미스율이 제2임계값 이상인지 판단하는 단계; 상기 맵미스율이 제2임계값 이상인 경우, 상기 호스트로 상기 선정된 메모리 맵 세그먼트를 전달하는 단계를 포함할 수 있다.
상기 본 발명의 양태들은 본 발명의 바람직한 실시예들 중 일부에 불과하며, 본원 발명의 기술적 특징들이 반영된 다양한 실시예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 본 발명의 상세한 설명을 기반으로 도출되고 이해될 수 있다.
본 발명의 실시 예들에 따른, 데이터 처리 시스템, 및 그것의 동작 방법 및 동작을 확인하는 방법은 데이터 처리 시스템 내 호스트 또는 컴퓨팅 장치 및 메모리 시스템이 공유하는 맵 데이터를 관리하기 위해 맵 미스율을 이용함으로써, 데이터 처리 시스템 내 발생할 수 있는 오버헤드를 감소시키고, 메모리 시스템의 동작 효울을 향상시킬 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 맵 데이터의 공유 방법의 설명을 나타낸 도면.
도 2는 본 발명의 일 실시예에 따른 메모리 시스템 내 컨트롤러의 설명한 도면.
도 3 및 도 4는 호스트에 포함된 호스트 메모리를 메타 데이터를 저장하는 캐시(cashe) 장치로서 사용하는 예를 설명한 도면.
도 5 및 도 6은 본 발명의 일실시예에 따른 데이터 처리 시스템의 동작을 설명한 도면.
도 7은 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 트랜잭션의 제1예를 설명한 도면.
도 8은 본 발명의 일 실시예에 따른 호스트와 메모리 시스템의 제1동작을 설명한 도면.
도 9는 본 발명의 일실시예에 따른 후보 메모리 맵 세그먼트의 선별 방법에 대한 순서도.
도 10은 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 트랜잭션의 제2예를 설명한 도면.
도 11은 본 발명의 일실시예에 따른 호스트와 메모리 시스템의 동작을 설명한 도면.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템 내 컨트롤러를 설명한다.
도 1을 참조하면, 호스트(102) 및 메모리 장치(150)와 연동하는 컨트롤러(130)는 호스트 인터페이스 유닛(132), 플래시 변환 계층(FTL) 유닛(40), 메모리 인터페이스 유닛(142) 및 메모리(144)를 포함할 수 있다.
호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 커맨드, 데이터 등을 주고받기 위한 것이다. 예를 들어, 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 커맨드, 데이터 등을 순차적으로 저장한 뒤, 저장된 순서에 따라 출력할 수 있는 커맨드큐(56), 커맨드큐(56)로부터 전달되는 커맨드, 데이터 등을 분류하거나 처리 순서를 조정할 수 있는 버퍼관리자(52), 및 버퍼관리자(52)로부터 전달된 커맨드, 데이터 등의 처리를 위한 이벤트를 순차적으로 전달하기 위한 이벤트큐(54)를 포함할 수 있다.
호스트(102)로부터 커맨드, 데이터는 동일한 특성의 복수개가 연속적으로 전달될 수도 있고, 서로 다른 특성의 커맨드, 데이터가 뒤 섞여 전달될 수도 있다. 예를 들어, 데이터를 리드 위한 커맨드가 복수 개 전달되거나, 리드 및 프로그램 커맨드(즉, 서로 다른 특성의 커맨드)가 교번적으로 전달될 수도 있다. 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달된 커맨드, 데이터 등을 커맨드큐(56)에 먼저 순차적으로 저장한다. 이후, 호스트(102)로부터 전달된 커맨드, 데이터 등의 특성에 따라 컨트롤러(130)가 어떠한 동작을 수행할 지를 예측할 수 있으며, 이를 근거로 커맨드, 데이터 등의 처리 순서나 우선 순위를 결정할 수도 있다. 또한, 호스트(102)로부터 전달된 커맨드, 데이터 등의 특성에 따라, 호스트 인터페이스 유닛(132) 내 버퍼관리자(52)는 커맨드, 데이터 등을 메모리(144)에 저장할 지, 플래시 변환 계층(FTL) 유닛(40)으로 전달할 지도 결정할 수도 있다. 이벤트큐(54)는 호스트(102)로부터 전달된 커맨드, 데이터 등에 따라 메모리 시스템 혹은 컨트롤러(130)가 내부적으로 수행, 처리해야 하는 이벤트를 버퍼관리자(52)로부터 수신한 후, 수신된 순서대로 플래시 변환 계층(FTL) 유닛(40)에 전달할 수 있다.
실시예에 따라, 플래시 변환 계층(FTL) 유닛(40)은 이벤트규(54)로부터 수신된 이벤트를 관리하기 위한 호스트 요구 관리자(Host Request Manager(HRM), 46), 맵 데이터를 관리하는 맵 관리자(Map Manger(MM), 44), 가비지 컬렉션 또는 웨어 레벨링을 수행하기 위한 상태 관리자(42), 메모리 장치 내 블록에 커맨드를 수행하기 위한 블록 관리자(48)를 포함할 수 있다.
예를 들면, 호스트 요구 관리자(HRM, 46)는 맵 관리자(MM, 44) 및 블록 관리자(48)를 사용하여 호스트 인터페이스 유닛(132)으로부터 수신된 리드 및 프로그램 커맨드, 이벤트에 따른 요청을 처리할 수 있다. 호스트 요구 관리자(HRM, 46)는 전달된 요청의 논리적 주소에 해당하는 물리적 주소를 파악하기 위해 맵 관리자(MM, 44)에 조회 요청을 보내고 물리적 주소에 대해 메모리 인터페이스 유닛(142)에 플래시 리드 요청을 전송하여 리드 요청을 처리할 수 있다. 한편, 호스트 요구 관리자(HRM, 46)는 먼저 블록 관리자(48)에 프로그램 요청을 전송함으로써 미기록된(데이터가 없는) 메모리 장치의 특정 페이지에 데이터를 프로그램한 다음, 맵 관리자(MM, 44)에 프로그램 요청에 대한 맵 갱신(update) 요청을 전송함으로써 논리적-물리적 주소의 매핑 정보에 프로그램한 데이터에 대한 내용을 업데이트할 수 있다.
여기서, 블록 관리자(48)는 호스트 요구 관리자(HRM, 46), 맵 관리자(MM, 44), 및 상태 관리자(42)가 요청한 프로그램 요청을 메모리 장치(150)를 위한 프로그램 요청으로 변환하여 메모리 장치(150) 내 블록을 관리할 수 있다. 메모리 시스템(110, 도 2 참조)의 프로그램 혹은 쓰기 성능을 극대화하기 위해 블록 관리자(48)는 프로그램 요청을 수집하고 다중 평면 및 원샷 프로그램 작동에 대한 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 보낼 수 있다. 또한, 다중 채널 및 다중 방향 플래시 컨트롤러의 병렬 처리를 최대화하기 위해 여러 가지 뛰어난 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 전송할 수도 있다.
한편, 블록 관리자(48)는 유효 페이지 수에 따라 플래시 블록을 관리하고 여유 블록이 필요한 경우 유효한 페이지가 없는 블록을 선택 및 지우고, 쓰레기(garbage) 수집이 필요한 경우 가장 적게 유효한 페이지를 포함하고 있는 블록을 선택할 수 있다. 블록 관리자(48)가 충분한 빈 블록을 가질 수 있도록, 상태 관리자(42)는 가비지 수집을 수행하여 유효 데이터를 모아 빈 블록으로 이동시키고, 이동된 유효 데이터를 포함하고 있었던 블록들을 삭제할 수 있다. 블록 관리자(48)가 상태 관리자(42)에 대해 삭제될 블록에 대한 정보를 제공하면, 상태 관리자(42)는 먼저 삭제될 블록의 모든 플래시 페이지를 확인하여 각 페이지가 유효한지 여부를 확인할 수 있다. 예를 들어, 각 페이지의 유효성을 판단하기 위해, 상태 관리자(42)는 각 페이지의 스페어(Out Of Band, OOB) 영역에 기록된 논리 주소를 식별한 뒤, 페이지의 실제 주소와 맵 관리자(44)의 조회 요청에서 얻은 논리 주소에 매핑된 실제 주소를 비교할 수 있다. 상태 관리자(42)는 각 유효한 페이지에 대해 블록 관리자(48)에 프로그램 요청을 전송하고, 프로그램 작업이 완료되면 맵 관리자(44)의 갱신을 통해 매핑 테이블이 업데이트될 수 있다.
맵 관리자(44)는 논리적-물리적 매핑 테이블을 관리하고, 호스트 요구 관리자(HRM, 46) 및 상태 관리자(42)에 의해 생성된 조회, 업데이트 등의 요청을 처리할 수 있다. 맵 관리자(44)는 전체 매핑 테이블을 플래시 메모리에 저장하고, 메몰시 소자(144) 용량에 따라 매핑 항목을 캐시할 수도 있다. 조회 및 업데이트 요청을 처리하는 동안 맵 캐시 미스가 발생하면, 맵 관리자(44)는 메모리 인터페이스 유닛(142)에 리드 요청을 전송하여 메모리 장치(150)에 저장된 매핑 테이블을 로드(load)할 수 있다. 맵 관리자(44)의 더티 캐시 블록 수가 특정 임계 값을 초과하면 블록 관리자(48)에 프로그램 요청을 보내서 깨끗한 캐시 블록을 만들고 더티 맵 테이블이 메모리 장치(150)에 저장될 수 있다.
한편, 가비지 컬렉션이 수행되는 경우, 상태 관리자(42)가 유효한 페이지를 복사하는 동안 호스트 요구 관리자(HRM, 46)는 페이지의 동일한 논리 주소에 대한 데이터의 최신 버전을 프로그래밍하고 업데이트 요청을 동시에 발행할 수 있다. 유효한 페이지의 복사가 정상적으로 완료되지 않은 상태에서 상태 관리자(42)가 맵 업데이트를 요청하면 맵 관리자(44)는 매핑 테이블 업데이트를 수행하지 않을 수도 있다. 맵 관리자(44)는 최신 맵 테이블이 여전히 이전 실제 주소를 가리키는 경우에만 맵 업데이트를 수행하여 정확성을 보장할 수 있다.
메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
실시예에 따라, 메모리 시스템(110)에 포함된 컨트롤러(130)가, 메모리 시스템(110)의 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들), 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 컨트롤러(130) 간 채널들(또는 웨이들)의 상태를 확인하거나, 또는 복수의 메모리 시스템들에서 임의의 메모리 시스템, 예컨대 마스터 메모리 시스템의 컨트롤러가, 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들), 특히 마스터 메모리 시스템과 나머지 메모리 시스템들, 예컨대 마스터 메모리 시스템과 슬레이브 메모리 시스템들 간 채널들(또는 웨이들)의 상태를 확인한다. 다시 말해, 본 발명의 실시 예에서는, 메모리 장치(150)의 메모리 다이들에 대한 복수의 채널들(또는 웨이들), 또는 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)이, 비지 상태, 레디 상태, 액티브 상태, 아이들 상태, 정상 상태, 비정상 상태 등인 지를 확인한다. 여기서, 본 발명의 실시 예에서는, 정상 상태에서 레디 상태 또는 아이들 상태의 채널들(또는 웨이들)을 최상의 채널들(또는 웨이들)로 결정할 수 있다. 특히, 본 발명의 실시 예에서는, 복수의 채널들(또는 웨이들)에서, 채널(또는 웨이)의 가용 용량이 정상 범위에 존재하거나 또는 채널(또는 웨이)의 동작 레벨이 정상 범위에 존재하는 채널들(또는 웨이들)을, 최상의 채널들로 결정한다. 여기서, 채널(또는 웨이)의 동작 레벨은, 각 채널들(또는 웨이들)에서의 동작 클럭, 파워 레벨, 전류/전압 레벨, 동작 타이밍, 온도 레벨 등에 의해 결정될 수 있다.
아울러, 본 발명의 실시 예에서는, 호스트(102)로부터 수신된 복수의 라이트 커맨드들에 해당하는 라이트 데이터를, 컨트롤러(130)의 메모리(144)에 포함된 버퍼(buffer)/캐시(cache)에 저장한 후, 버퍼/캐시에 저장된 데이터를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 프로그램하여 저장, 다시 말해 프로그램 동작들을 수행하며, 또한 메모리 장치(150)로의 프로그램 동작들에 상응하여 맵 데이터를 업데이트한 후, 업데이트된 맵 데이터를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 저장할 경우, 즉 호스트(102)로부터 수신된 복수의 라이트 커맨드들에 해당하는 프로그램 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다. 그리고, 본 발명의 실시 예에서는, 메모리 장치(150)에 저장된 데이터에 대해, 호스트(102)로부터 복수의 리드 커맨드들을 수신할 경우, 리드 커맨드들에 해당하는 데이터의 맵 데이터를 확인하여, 메모리 장치(150)로부터 리드 커맨드들에 해당하는 데이터를 리드하며, 리드된 데이터를 컨트롤러(130)의 메모리(144)에 포함된 버퍼/캐시에 저장한 후, 버퍼/캐시에 저장된 데이터를 호스트(102)로부터 제공할 경우, 즉 호스트(102)로부터 수신된 복수의 리드 커맨드들에 해당하는 리드 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다. 또한, 본 발명의 실시 예에서는, 메모리 장치(150)에 포함된 메모리 블록들에 대해, 호스트(102)로부터 복수의 이레이즈 커맨드들을 수신할 경우, 이레이즈 커맨드들에 해당하는 메모리 블록들을 확인한 후, 확인한 메모리 블록들에 저장된 데이터를 이레이즈하며, 이레이즈된 데이터에 상응하여 맵 데이터를 업데이트한 후, 업데이트된 맵 데이터를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 저장할 경우, 즉 호스트(102)로부터 수신된 복수의 이레이즈 커맨드들에 해당하는 이레이즈 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다. 아울러, 본 발명의 실시 예에서는, 아울러, 본 발명의 실시 예에서는, 전술한 호스트(102)로부터 복수의 라이트 커맨드들과 복수의 리드 커맨드들 및 복수의 이레이즈 커맨드들을 수신하여, 복수의 프로그램 동작들과 리드 동작들 및 이레이즈 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다.
또한, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 시스템(110)에서의 커맨드 동작들을, 컨트롤러(130)가 수행하는 것을 일 예로 하여 설명하지만, 전술한 바와 같이, 컨트롤러(130)에 포함된 프로세서(134)가, 예컨대 FTL을 통해, 수행할 수도 있다. 예컨대, 본 발명의 실시 예에서는, 컨트롤러(130)가, 호스트(102)로부터 수신된 라이트 커맨드들에 해당하는 유저 데이터(user data) 및 메타 데이터(meta data)를, 메모리 장치(150)에 포함된 복수의 메모리 블록들의 임의의 메모리 블록들에 프로그램하여 저장하거나, 호스트(102)로부터 수신된 리드 커맨드들에 해당하는 유저 데이터 및 메타 데이터를, 메모리 장치(150)에 포함된 복수의 메모리 블록들의 임의의 메모리 블록들로부터 리드하여 호스트(102)에 제공하거나, 또는 호스트(102)로부터 수신된 이레이즈 커맨드들에 해당하는 유저 데이터 및 메타 데이터를, 메모리 장치(150)에 포함된 복수의 메모리 블록들의 임의의 메모리 블록들에서 이레이즈한다.
여기서, 메타 데이터에는, 프로그램 동작에 상응하여, 메모리 블록들에 저장된 데이터에 대한 논리적/물리적(L2P: Logical to Physical) 정보(이하, '논리적(logical) 정보'라 칭하기로 함)가 포함된 제1맵 데이터, 및 물리적/논리적(P2L: Physical to Logical) 정보(이하, '물리적(physical) 정보'라 칭하기로 함)가 포함된 제2맵 데이터가 포함되며, 또한 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 데이터에 대한 정보, 커맨드에 해당하는 커맨드 동작에 대한 정보, 커맨드 동작이 수행되는 메모리 장치(150)의 메모리 블록들에 대한 정보, 및 커맨드 동작에 상응한 맵 데이터 등에 대한 정보가 포함될 수 있다. 다시 말해, 메타 데이터에는, 호스트(102)로부터 수신된 커맨드에 해당하는 유저 데이터를 제외한 나머지 모든 정보들 및 데이터가 포함될 수 있다.
즉, 본 발명의 실시 예에서는, 컨트롤러(130)가 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행, 예컨대 호스트(102)로부터 복수의 라이트 커맨드들을 수신할 경우, 라이트 커맨드들에 해당하는 프로그램 동작들을 수행하며, 이때 라이트 커맨드들에 해당하는 유저 데이터를, 메모리 장치(150)의 메모리 블록들, 예컨대 메모리 블록들에서 이레이즈 동작이 수행된 빈(empty) 메모리 블록들, 오픈 메모리 블록(open memory block)들, 또는 프리 메모리 블록(free memory block)들에 라이트하여 저장하고, 또한 메모리 블록들에 저장된 유저 데이터에 대한 논리적 어드레스(logical address)와 물리적 어드레스(physical address) 간 매핑 정보, 즉 논리적 정보가 기록된 L2P 맵 테이블 또는 L2P 맵 리스트를 포함한 제1맵 데이터와, 유저 데이터가 저장된 메모리 블록들에 대한 물리적 어드레스와 논리적 어드레스 간 매핑 정보, 즉 물리적 정보가 기록된 P2L 맵 테이블 또는 P2L 맵 리스트를 포함한 제2맵 데이터를, 메모리 장치(150)의 메모리 블록들에서의 빈 메모리 블록들, 오픈 메모리 블록들, 또는 프리 메모리 블록들에 라이트하여 저장한다.
여기서, 컨트롤러(130)는, 호스트(102)로부터 라이트 커맨드들을 수신할 경우, 라이트 커맨드들에 해당하는 유저 데이터를 메모리 블록들에 라이트하여 저장하고, 메모리 블록들에 저장된 유저 데이터에 대한 제1맵 데이터와 제2맵 데이터 등을 포함하는 메타 데이터를 메모리 블록들에 저장한다. 특히, 컨트롤러(130)는, 유저 데이터의 데이터 세그먼트(data segment)들이 메모리 장치(150)의 메모리 블록들에 저장됨에 상응하여, 메타 데이터의 메타 세그먼트(meta segment)들, 다시 말해 맵 데이터의 맵 세그먼트(map segment)들로 제1맵 데이터의 L2P 세그먼트들과 제2맵 데이터의 P2L 세그먼트들을, 생성 및 업데이트한 후, 메모리 장치(150)의 메모리 블록들에 저장하며, 이때 메모리 장치(150)의 메모리 블록들에 저장된 맵 세그먼트들을, 컨트롤러(130)에 포함된 메모리(144)에 로딩하여, 맵 세그먼트들을 업데이트한다.
실시예에 따라, 호스트(102)로부터 복수의 라이트 커맨드들을 수신할 경우, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 그리고, 본 발명의 실시 예에서는, 라이트 커맨드에 해당하는 유저 데이터 및 메타 데이터를, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로 전송하여 저장, 즉 프로그램 동작들을 수행하며, 또한 메모리 장치(150)의 해당하는 메모리 다이들에서 프로그램 동작들의 수행 결과들을, 최상의 수신 채널들(또는 수신 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로부터 수신하여, 호스트(102)로 제공한다.
아울러, 컨트롤러(130)는, 호스트(102)로부터 복수의 리드 커맨드들을 수신할 경우, 리드 커맨드들에 해당하는 리드 데이터를, 메모리 장치(150)로부터 리드하여, 컨트롤러(130)의 메모리(144)에 포함된 버퍼/캐시에 저장한 후, 버퍼/캐시에 저장된 데이터를 호스트(102)로부터 제공하여, 복수의 리드 커맨드들에 해당하는 리드 동작들을 수행한다.
실시예에 따라, 호스트(102)로부터 복수의 리드 커맨드들을 수신할 경우, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 그리고, 본 발명의 실시 예에서는, 리드 커맨드에 해당하는 유저 데이터 및 메타 데이터의 리드 요청을, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로 전송하여 리드 동작들을 수행하며, 또한 메모리 장치(150)의 해당하는 메모리 다이들에서 리드 동작들의 수행 결과들, 다시 말해 리드 커맨드에 해당하는 유저 데이터 및 메타 데이터를, 최상의 수신 채널들(또는 수신 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로부터 수신하여, 유저 데이터를 호스트(102)로 제공한다.
또한, 컨트롤러(130)는, 호스트(102)로부터 복수의 이레이즈 커맨드들을 수신할 경우, 이레이즈 커맨드들에 해당하는 메모리 장치(150)의 메모리 블록들을 확인한 후, 메모리 블록들에 대한 이레이즈 동작들을 수행한다.
실시예에 따라, 호스트(102)로부터 복수의 이레이즈 커맨드들을 수신할 경우, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 그리고, 본 발명의 실시 예에서는, 이레이즈 커맨드에 해당하는 메모리 장치(150)의 메모리 다이들에서 메모리 블록들에 대한 이레이즈 요청을, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로 전송하여 이레이즈 동작들을 수행하며, 또한 메모리 장치(150)의 해당하는 메모리 다이들에서 이레이즈 동작들의 수행 결과들을, 최상의 수신 채널들(또는 수신 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로부터 수신하여, 호스트(102)로 제공한다.
메모리 시스템(110)에서는, 호스트(102)로부터 복수의 커맨드들, 다시 말해 복수의 라이트 커맨드들과 복수의 리드 커맨드들 및 복수의 이레이즈 커맨드들을 수신할 경우, 특히 복수의 커맨드들을 순차적으로 동시에 수신할 경우, 전술한 바와 같이, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정하며, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 복수의 커맨드들에 해당하는 커맨드 동작들의 수행을, 메모리 장치(150)로 요청, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들에서 해당하는 커맨드 동작들의 수행을 요청하며, 또한 최상의 수신 채널들(또는 수신 웨이들)을 통해, 커맨드 동작들에 대한 수행 결과들을, 메모리 장치(150)의 메모리 다이들로부터 수신한다. 그리고, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 최상의 전송 채널들(또는 전송 웨이들)을 통해 전송된 커맨드들과 최상의 수신 채널들(또는 수신 웨이들)을 통해 수신된 수행 결과들 간을 매칭하여, 호스트(102)로부터 수신된 복수의 커맨드들에 대한 응답을, 호스트(102)로 제공한다.
실시예에 따라, 메모리 시스템(110)에 포함된 컨트롤러(130)가, 메모리 시스템(110)의 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들), 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 컨트롤러(130) 간 채널들(또는 웨이들)의 상태를 확인한 후, 메모리 장치(150)에 대한 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정할 뿐만 아니라, 복수의 메모리 시스템들에서 임의의 메모리 시스템, 예컨대 마스터 메모리 시스템의 컨트롤러가, 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들), 특히 마스터 메모리 시스템과 나머지 메모리 시스템들, 예컨대 마스터 메모리 시스템과 슬레이브 메모리 시스템들 간 채널들(또는 웨이들)의 상태를 확인한 후, 메모리 시스템들에 대한 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 다시 말해, 본 발명의 실시 예에서는, 메모리 장치(150)의 메모리 다이들에 대한 복수의 채널들(또는 웨이들), 또는 복수의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)이, 비지 상태, 레디 상태, 액티브 상태, 아이들 상태, 정상 상태, 비정상 상태 등인 지를 확인하며, 예컨대 정상 상태에서 레디 상태 또는 아이들 상태의 채널들(또는 웨이들)을 최상의 채널들(또는 웨이들)로 결정한다. 특히, 본 발명의 실시 예에서는, 복수의 채널들(또는 웨이들)에서, 채널(또는 웨이)의 가용 용량이 정상 범위에 존재하거나 또는 채널(또는 웨이)의 동작 레벨이 정상 범위에 존재하는 채널들(또는 웨이들)을, 최상의 채널들로 결정한다. 여기서, 채널(또는 웨이)의 동작 레벨은, 각 채널들(또는 웨이들)에서의 동작 클럭, 파워 레벨, 전류/전압 레벨, 동작 타이밍, 온도 레벨 등에 의해 결정될 수 있다. 또한, 본 발명의 실시 예에서는, 각 메모리 시스템들의 정보, 예컨대 각 메모리 시스템들 또는 각 메모리 시스템들에 포함된 컨트롤러(130) 및 메모리 장치(150)에서의 커맨드 동작들에 대한 능력(capability), 일 예로 커맨드 동작들에 대한 수행 능력(performance capability), 처리 능력(process capability), 처리 속도(process speed), 및 처리 레이턴시(process latency) 등에 상응하여, 복수의 메모리 시스템들에서, 마스터 메모리 시스템을 결정한다. 여기서, 마스터 메모리 시스템은, 복수의 메모리 시스템들 간의 경쟁을 통해, 결정될 수도 있으며, 일 예로 호스트(102)와 각 메모리 시스템들 간의 접속 순위에 따른 경쟁을 통해 결정될 수 있다.
실시예와 관련하여, 도 2 및 도 3은 호스트에 포함된 호스트 메모리를 메타 데이터를 저장하는 캐시(cashe) 장치로서 사용하는 예를 설명한다.
도 2를 참조하면, 호스트(102)는 프로세서(104), 호스트 메모리(106) 및 호스트 컨트롤러 인터페이스(108)를 포함할 수 있다. 메모리 시스템(110)은 컨트롤러(130) 및 메모리 장치(150)를 포함할 수 있다. 도 3에서 설명하는 컨트롤러(130) 및 메모리 장치(150)는 도 1 내지 도 2에서 설명하는 컨트롤러(130) 및 메모리 장치(150)와 유사할 수 있다.
이하에서는, 도 2에서 설명하는 컨트롤러(130) 및 메모리 장치(150)와 도 1에서 설명하는 컨트롤러(130) 및 메모리 장치(150)에서 기술적으로 구분될 수 있는 내용을 중심으로 설명한다. 특히, 컨트롤러(130) 내 논리 블록(160)은 도 1에서 설명하는 플래시 변환 계층(FTL) 유닛(40)에 대응할 수 있다. 하지만, 실시예에 따라, 컨트롤러(130) 내 논리 블록(160)은 플래시 변환 계층(FTL) 유닛(40)에서 설명하지 않은 역할과 기능을 더 수행할 수 있다.
호스트(102)는 호스트(102)와 연동하는 메모리 시스템(110)에 비하여 고성능의 프로세서(104) 및 대용량의 호스트 메모리(106)를 포함할 수 있다. 호스트(102) 내 프로세서(104) 및 호스트 메모리(106)는 메모리 시스템(110)과 달리 공간적 제약이 적고, 필요에 따라 프로세서(104) 및 호스트 메모리(106)의 하드웨어적인 업그레이드(upgrade)가 가능한 장점이 있다. 따라서, 메모리 시스템(110)이 동작 효율성을 높이기 위해, 호스트(102)가 가지는 자원(resource)을 활용할 수 있다.
메모리 시스템(110)이 저장할 수 있는 데이터의 양이 증가하면서, 메모리 시스템(110)에 저장되는 데이터에 대응하는 메타 데이터의 양도 증가한다. 메모리 시스템(110) 내 컨트롤러(130)가 메타 데이터를 로딩(loading)할 수 있는 메모리(144)의 공간은 제한적이므로, 메타 데이터의 양이 증가는 컨트롤러(130)의 동작에 부담을 준다. 예를 들어, 컨트롤러(130)가 메타 데이터를 위해 할당할 수 있는 메모리(144) 내 공간의 제약으로 인해, 메타 데이터의 전부가 아닌 일부를 로딩(loading)할 수 있다. 만약 호스트(102)가 액세스하고자 하는 위치가 일부 로딩된 메타 데이터에 포함되지 않은 경우, 컨트롤러(130)는 로딩(loading)한 메타 데이터의 일부가 갱신되었다면 메모리 장치(150)에 다시 저장해야 하고, 호스트(102)가 액세스하고자 하는 위치에 대응하는 메타 데이터를 메모리 장치(150)로부터 읽어야 한다. 이러한 동작들은 컨트롤러(130)가 호스트(102)가 요구하는 리드 혹은 쓰기 동작을 수행하기 위해 필요적으로 수행될 수 있으며, 메모리 시스템(110)의 동작 성능을 저하시킬 수 있다.
실시예에 따라, 컨트롤러(130)가 사용할 수 있는 메모리(144)에 비하여, 호스트(102)가 포함하는 호스트 메모리(106)의 저장 공간은 수십배에서 수천배 클 수 있다. 따라서, 메모리 시스템(110)은 컨트롤러(130)가 사용하는 메타 데이터(166)를 호스트(102) 내 호스트 메모리(106)에 전달하여, 호스트(102) 내 호스트 메모리(106)가 메모리 시스템(110)이 수행하는 주소변환과정을 위한 캐시(cashe) 메모리로 사용되도록 할 수 있다. 이 경우, 호스트(102)는 메모리 시스템(110)에 커맨드와 함께 논리적 주소를 전달하지 않고, 호스트 메모리(106)에 저장된 메타 데이터(166)를 바탕으로 논리적 주소를 물리적 주소로 변환한 후 커맨드와 함께 물리적 주소를 메모리 시스템(110)에 전달할 수 있다. 메모리 시스템(110)은 논리적 주소를 물리적 주소로 변환하는 과정을 생략할 수 있고, 전달되는 물리적 주소를 바탕으로 메모리 장치(150)에 액세스할 수 있다. 이 경우, 전술했던 컨트롤러(130)가 메모리(144)를 사용하면서 발생하는 동작 부담을 해소할 수 있어, 메모리 시스템(110)의 동작 효율성이 매우 높아질 수 있다.
한편, 메모리 시스템(110)이 메타 데이터(166)를 호스트(102)에 전송하더라도, 메모리 시스템(110)이 메타 데이터(166)에 기준이 되는 정보의 관리(즉, 메타 데이터의 갱신, 삭제, 생성 등)를 수행할 수 있다. 메모리 시스템(110) 내 컨트롤러(130)는 메모리 장치(150)의 동작 상태에 따라 가비지 컬렉션, 웨어 레벨링 등의 백그라운 동작을 수행할 수 있고, 호스트(102)에서 전달된 데이터를 메모리 장치(150) 내 저장하는 물리적 위치(물리적 주소)를 결정할 수 있기 때문에, 메모리 장치(150) 내 데이터의 물리적인 주소는 변경될 수 있다. 따라서, 메타 데이터(166)의 기준이 되는 정보(source)의 관리는 메모리 시스템(110)이 맡을 수 있다.
즉, 메모리 시스템(110)은 이 메타 데이터(166)를 관리하는 과정에서, 호스트(102)에 전달한 메타 데이터(166)를 수정, 갱신할 필요가 있다고 판단되면, 메모리 시스템(110)은 호스트(102)에 메타 데이터(166)의 갱신을 요청할 수 있다. 호스트(102)는 메모리 시스템(110)의 요청에 대응하여, 호스트 메모리(106) 내 저장된 메타 데이터(166)를 갱신할 수 있다. 이를 통해, 호스트(102) 내 호스트 메모리(106)에 저장된 메타 데이터(166)가 최근 상태를 유지할 수 있으며, 호스트 컨트롤러 인터페이스(108)가 호스트 메모리(106)에 저장된 메타 데이터(166)를 사용하여 메모리 시스템(110)에 전달할 주소값을 변환하더라도 동작에 문제가 발생하지 않을 수 있다.
한편, 호스트 메모리(106)에 저장되는 메타 데이터(166)는 논리적 주소(logical address)에 대응하는 물리적 주소(physical address)를 확인하기 위한 제1 맵핑 정보를 포함할 수 있다. 도 2를 참조하면, 논리적 주소(logical address)와 물리적 주소(physical address)를 대응시키는 메타 데이터에는 논리적 주소에 대응하는 물리적 주소를 확인하기 위한 제1 맵핑 정보와 물리적 주소에 대응하는 논리적 주소를 확인하기 위한 제2 맵핑 정보가 포함될 수 있다. 이 중, 호스트 메모리(106)에 저장되는 메타 데이터(166)는 제1 맵핑 정보를 포함할 수 있다. 제2 맵핑 정보는 주로 메모리 시스템(110)의 내부 동작을 위해 사용되며, 호스트(102)가 데이터를 메모리 시스템(110)에 저장하거나 특정 논리적 주소에 대응하는 데이터를 메모리 시스템(110)으로부터 리드 위한 동작에는 사용되지 않을 수 있다. 실시예에 따라, 제2 맵핑 정보는 메모리 시스템(110)이 호스트(102)에 전송하지 않을 수 있다.
한편, 메모리 시스템(110) 내 컨트롤러(130)는 제1 맵핑 정보 혹은 제2 맵핑 정보를 관리(생성, 삭제, 갱신 등)하면서, 제1 맵핑 정보 혹은 제2 맵핑 정보를 메모리 장치(150)에 저장할 수 있다. 호스트(102) 내 호스트 메모리(106)는 휘발성 메모리 장치이므로, 호스트(102) 및 메모리 시스템(110)에 전원 공급이 중단되는 등의 이벤트가 발생하는 경우에 호스트(102) 내 호스트 메모리(106)에 저장된 메타 데이터(166)는 사라질 수 있다. 따라서, 메모리 시스템(110) 내 컨트롤러(130)는 호스트(102) 내 호스트 메모리(106)에 저장된 메타 데이터(166)를 최근 상태로 유지시킬 뿐만 아니라 최근 상태의 제1 맵핑 정보 혹은 제2 맵핑 정보를 메모리 장치(150)에 저장할 수 있다.
도 2 및 도 3을 참조하여, 호스트(102) 내 호스트 메모리(106)에 메타 데이터(166)가 저장된 경우, 호스트(102)가 메모리 시스템(110) 내 데이터를 읽는 동작을 설명한다.
호스트(102)와 메모리 시스템(110)에 전원이 공급되고, 호스트(102)와 메모리 시스템(110)이 연동할 수 있다. 호스트(102)와 메모리 시스템(110)이 연동하면, 메모리 장치(150)에 저장된 메타 데이터(L2P MAP)가 호스트 메모리(106)로 전송될 수 있다.
호스트(102) 내 프로세서(104)에 의해 리드 커맨드가 발생하면, 리드 커맨드는 호스트 컨트롤러 인터페이스(108)에 전달된다. 호스트 컨트롤러 인터페이스(108)는 리드 커맨드를 수신한 후, 호스트 메모리(106)에 리드 커맨드에 대응하는 논리적 주소(Logical Address)를 전달한다. 호스트 메모리(106) 내 저장된 메타 데이터(L2P MAP)를 바탕으로, 호스트 컨트롤러 인터페이스(108)는 논리적 주소(Logical Address)에 대응하는 물리적 주소(Physical Address)를 인지할 수 있다.
호스트 컨트롤러 인터페이스(108)는 물리적 주소(Physical Address)와 함께 리드 커맨드(Read CMD)을 메모리 시스템(110) 내 컨트롤러(130)에 전달한다. 컨트롤러(130)는 수신된 리드 커맨드와 물리적 주소를 바탕으로, 메모리 장치(150)를 액세스할 수 있다. 메모리 장치(150) 내 물리적 주소에 대응하는 위치에 저장된 데이터는 호스트 메모리(106)로 전달될 수 있다.
비휘발성 메모리 장치를 포함하는 메모리 장치(150)에서 데이터를 읽는 과정은 다른 비휘발성 메모리인 호스트 메모리(106) 등에서 데이터를 읽는 과정에 비해 많은 시간이 소요될 수 있다. 전술한 리드 과정에는 컨트롤러(130)가 호스트(102)로부터 논리적 주소를 수신하여 대응하는 물리적 주소를 찾는 과정이 생략될 수 있다. 특히, 컨트롤러(130)가 물리적 주소를 찾아내는 과정에서 메모리 장치(150)를 액세스하여 메타 데이터를 읽어내는 동작이 사라질 수 있다. 이를 통해, 호스트(102)가 메모리 시스템(110)에 저장된 데이터를 읽어 내는 과정이 더욱 빨라질 수 있다.
도 4는 본 발명의 일 실시예에 따른 맵 데이터의 공유 방법을 설명한다.
도 4를 설명하기 이전에, 호스트(102)와 메모리 시스템(110)이 연동할 수 있다. 호스트(102)는 컴퓨팅 장치로 이해될 수 있으며, 모바일 장치, 컴퓨터, 서버 등의 형태로 구현될 수 있다. 호스트(102)와 연동하는 메모리 시스템(110)은 호스트(102)로부터 커맨드를 수신하고, 수신한 커맨드에 대응하여 데이터를 저장하거나 출력할 수 있다.
메모리 시스템(110)은 비휘발성 메모리셀을 포함하는 저장 공간을 가질 수 있다. 예를 들면, 메모리 시스템(110)은 플래시 메모리, 솔리드 스테이트 드라이브(solid-state drive, SSD) 등의 형태로 구현될 수 있다.
비휘발성 메모리셀을 포함하는 저장 공간에 호스트(102)가 요구한 데이터를 저장하기 위해서, 메모리 시스템(110)은 호스트(102)가 사용하는 파일 시스템과 비휘발성 메모리셀을 포함하는 저장 공간을 연결시키는 맵핑(mapping)을 수행할 수 있다. 예를 들면, 호스트(102)가 사용하는 파일 시스템에 따른 데이터의 주소를 논리 주소 혹은 논리 블록 주소라고 부를 수 있고, 비휘발성 메모리셀을 포함하는 저장 공간에서 데이터의 주소를 물리 주소 혹은 물리 블록 주소라고 부를 수 있다. 호스트(102)가 리드 커맨드와 함께 논리 주소를 메모리 시스템(110)에 전달하는 경우, 메모리 시스템(110)은 논리 주소에 대응하는 물리 주소를 탐색한 후 탐색된 물리 주소에 저장된 데이터를 호스트(102)에 출력할 수 있다. 이러한 과정 중 메모리 시스템(110)은 호스트(102)가 전달한 논리 주소에 대응하는 물리 주소를 탐색하는 맵핑(mapping)동작을 수행될 수 있다.
여기서, 메모리 시스템(110)이 수행하는 맵핑을 호스트(102)가 수행할 수 있다면, 메모리 시스템(110)이 호스트(102)가 전달한 리드 커맨드에 대응하는 데이터를 출력하는 데 소요되는 시간이 줄어들 수 있다. 이를 위해, 메모리 시스템(110)은 맵 캐시(1441)에 위치할 수 있는 하나 이상의 맵 세그먼트를 호스트(102)에게 전송하며, 호스트(102)는 전달받은 맵 세그먼트를 호스트 메모리에 저장할 수 있다. 그리고, 호스트(102)는 리드 커맨드를 메모리 시스템(110)에 전송할 때, 호스트 메모리에 저장된 맵 세그먼트로부터 맵 데이터를 탐색한 후, 리드 커맨드 정보와 관련된 맵 데이터가 존재하면, 메모리 시스템(110)에 리드 커맨드 정보 및 논리/물리 어드레스 정보를 전송할 수 있다.
여기서, 메모리 시스템(110)이 맵 세그먼트의 맵 데이터가 변경될 때마다 호스트(102)에게 맵 세그먼트를 전달하는 경우, 많은 비용과 시간이 소요된다. 이를 해결하기 위해, 메모리 시스템(110)은 리드 요청 횟수 및 맵 미스 카운트를 이용하여 맵 세그먼트를 관리 및 호스트(102)로 맵 세그먼트를 전달한다. 따라서, 메모리 시스템(110)은 자주 참조하는 논리 주소를 포함하는 맵 세그먼트를 선별적으로 호스트(102)로 전송할 수 있다. 이와 관련하여, 도 4를 통해 본 발명에 대해 간략히 설명하기로 한다. 그리고 도 4는 메모리 시스템(110)이 호스트(102)에 맵 데이터를 전달할 것을 요구하고, 호스트(102)가 메모리 시스템(110)의 요청에 대응하여 맵 데이터를 수신하는 과정을 설명한다.
도 4를 참조하면, S111 단계에서, 메모리 시스템(110)의 리드 성능을 향상시키기 위해 메모리(144)에 호스트(102)의 접근 빈도가 높은 하나 이상의 메모리 맵 세그먼트(M_SEGMENT)를 준비할 수 있다. 즉, 메모리 시스템(110)은 호스트(102)로부터의 리드 요청에 포함된 논리 주소에 기초하여 각 메모리 맵 세그먼트(M_SEGMENT)에 대한 리드 카운트(RD_CNT)를 카운트하여 증가시킬 수 있다. 또한, 메모리 시스템(110)은 호스트(102)로부터 리드 요청을 전달받을 때마다 전체 리드 카운트(ALL_RD_CNT)를 증가시킬 수 있다. 그리고, 메모리 시스템(110)은 리드 카운트(RD_CNT)가 제1임계값(TH1) 이상인 메모리 맵 세그먼트(M_SEGMENT)를 준비할 수 있다.
S112단계 및 S113단계에서, 메모리 시스템(110)은 맵 미스율(MISS_RATIO)이 제2임계값(TH2) 이상일 때, 선정된 메모리 맵 세그먼트(M_SEGMENT)를 호스트(102)로 제공할 수 있다. 여기서, 맵 미스율(MISS_RATIO)은 전체 리드 카운트(ALL_RD_CNT) 및 맵 미스 카운트(MISS_CNT)를 이용하여 산출한 백분율을 나타낸다. 여기서, 맵 미스 카운트(MISS_CNT)는, 메모리시스템(110)이 호스트(102)로부터 수신한 논리 어드레스(LBA)에 대응하는 매핑 정보를 맵 캐시(1441)에서 찾을 수 없을 때 카운트된 정보이다. 즉, 맵 미스 카운트(MISS_CNT)는 유효한 물리 주소가 포함되어있지 않은 리드 요청의 수신 횟수를 나타낸다.
그리고, 메모리 시스템(110)은 선정된 메모리 맵 세그먼트(M_SEGMENT)를 호스트(102)로 제공하기 위해 맵 미스율을 이용하는 이유는, 호스트(102)의 접근 빈도가 높다고 하여 무조건 호스트(102)에 제공하게 되면 업로드하는 과정이 계속 추가되기 때문에 오히려 호스트(102)와 메모리 시스템(110) 간의 데이터 송수신과 관련한 오버헤드(overhead)가 발생하여 데이터 처리 시스템의 성능(performance)이 저하될 수 있다.
S114단계에서, 호스트(102)는 메모리 시스템(110)으로부터 수신한 하나 이상의 메모리 맵 세그먼트(M_SEGMENT)를 내부 저장 공간(예, 도 4에서 설명할 호스트 메모리(106))에 호스트 맵 세그먼트(H_SEGMENT)로서 저장할 수 있다.
S115단계에서, 호스트(102)는 저장된 호스트 맵 세그먼트(H_SEGMENT)를 참조하여, 메모리 시스템(110)으로 제공하는 커맨드(COMMAND) 및 논리 주소(LBA)에 물리 주소(PBA)를 포함시켜 제공할 수 있다. 메모리 시스템(110)은 커맨드 및 논리/물리 주소(LBA, PBA)를 이용하여 해당 동작을 수행할 수 있다.
도 5 및 도 6은 본 발명의 일실시예에 따른 데이터 처리 시스템의 동작을 나타낸 도면이다.
도 5 및 도 6을 설명하기 이전에, 데이터 처리 시스템(100)은 호스트(102) 및 메모리시스템(110)을 포함할 수 있다. 호스트(102)와 메모리 시스템(110)이 연동할 수 있다. 호스트(102)는 컴퓨팅 장치로 이해될 수 있으며, 모바일 장치, 컴퓨터, 서버 등의 형태로 구현될 수 있다. 호스트(102)와 연동하는 메모리 시스템(110)은 호스트(102)로부터 명령을 수신하고, 수신한 명령에 응하여 데이터를 저장하거나 출력할 수 있다.
메모리 시스템(110)은 비휘발성 메모리셀을 갖는 저장 공간을 포함하는 메모리 장치(150) 및 메모리 장치를 제어하는 컨트롤러(130)를 포함할 수 있다. 예를 들면, 메모리 시스템(110)은 플래시 메모리, 솔리드 스테이트 드라이브(solid-state drive, SSD) 등의 형태로 구현될 수 있다.
비휘발성 메모리셀을 포함하는 저장 공간에 호스트(102)가 요구한 데이터를 저장하기 위해서, 메모리 시스템(110)은 호스트(102)가 사용하는 파일 시스템과 비휘발성 메모리셀을 포함하는 메모리 장치를 연결시키는 매핑(mapping)을 수행할 수 있다. 예를 들어, 호스트(102)가 사용하는 파일 시스템에 따른 데이터의 주소를 논리 주소라고 부를 수 있고, 비휘발성 메모리셀을 포함하는 저장 공간에서 데이터의 주소를 물리 주소라고 부를 수 있다.
예를 들어, 컨트롤러(130)는 논리 주소와 물리 주소를 연결해 주기 위한 복수의 맵 데이터(L2P)를 메모리(144) 및 메모리 장치(150)에 포함된 복수의 메모리 블록에 저장할 수 있다. 실시에에 따라, 하나의 논리 주소(logical address)는 하나의 물리 주소(physical address, physical location)와 결부되거나(associated), 복수의 물리 주소와 결부될 수 있다. 맵 데이터(L2P)를 하나의 논리 주소에 대응하는 적어도 하나의 물리 주소를 결부시킬 수 있고, 복수의 맵 데이터(L2P)는 하나의 맵 세그먼트(map segment)를 구성할 수 있다.
여기서, 맵 세그먼트는 컨트롤러(130)와 메모리 장치(150) 사이에 전달되는 맵 정보의 단위로 생각할 수 있다. 예를 들어, 컨트롤러(130)가 특정 논리 주소에 대응하는 물리 주소를 알고자 하는 경우, 컨트롤러(130)는 해당 논리 주소에 대한 맵 데이터(L2P)를 메모리 장치(150)에 요청할 수 있다. 이 경우 컨트롤러(130)는 하나의 맵 데이터(L2P)를 요청하는 것이 아니라, 해당 논리 주소를 포함하는 기 설정된 범위의 논리 주소에 대한 복수의 맵 데이터(L2P)인 맵 세그먼트(map segment)를 요청하고, 메모리 장치(150)는 해당되는 맵 세그먼트를 컨트롤러(130)에 전송할 수 있다. 한편, 특정 맵 데이터(L2P)가 업데이트되면, 컨트롤러(130)는 메모리(144)에 로딩된 맵 세그먼트에 포함된 맵 데이터(L2P)를 갱신하고, 이후 특정 시점에 컨트롤러(130)는 갱신된 맵 세그먼트를 메모리 장치(150)에 프로그램할 수 있다.
실시예에 따라, 맵 세그먼트의 크기는 메모리 시스템(110) 내 물리 주소(physical address, physical location)를 결정하는 방식, 메모리 시스템(110) 내 데이터의 프로그램 방식, 메모리 시스템(110) 내 블록의 크기 혹은 각 페이지의 크기 등등에 따라 달라질 수 있다.
호스트(102)가 리드 요청과 함께 논리 주소를 컨트롤러(130)로 제공하면, 컨트롤러(130)는 내부에 저장된 하나 이상의 맵 세그먼트에 기초하여 논리 주소에 대응하는 물리 주소를 탐색한 후 탐색된 물리 주소에 저장된 데이터를 호스트(102)로 출력할 수 있다.
컨트롤러(130)가 수행하는 물리 주소 탐색을 호스트(102)가 수행할 수 있다면, 컨트롤러(130)는 호스트(102)가 제공한 리드 요청에 대응하는 데이터를 출력하는 데 소요되는 시간이 줄어들 수 있다. 호스트(102)는 물리 주소를 탐색하고 탐색된 물리 주소를 컨트롤러(130)로 제공하기 위해서 맵 데이터를 저장하거나 맵 데이터에 직접 액세스할 수 있다.
도 5를 참조하면, 컨트롤러(130)는, 맵 관리자(44), 호스트 요구 관리자(Host Request Manager(HRM), 46) 및 메모리(144)를 포함할 수 있다. 컨트롤러(130)는 맵 관리자(44)를 통해 선별된 메모리 맵 세그먼트(M_SEGMENT)를 호스트(102)로 제공할 수 있다.
호스트 요구 관리자(Host Request Manager(HRM), 46)는 호스트로(102)부터 각 메모리 맵 세그먼트와 관련된 리드 요청을 전달받을 때마다 전체 리드 카운트(ALL RD_CNT)를 증가시킨다. 그리고, 호스트 요구 관리자(Host Request Manager(HRM), 46)는 맵 관리자(44)를 통해 맵 관리 데이터(MAP MANAGEMENT DATA)(1442)에 포함된 맵 미스 정보 테이블(MISS TABLE)의 전체 리드 카운트(ALL RD_CNT)를 업데이트한다. 여기서, 전체 리드 카운트(ALL RD_CNT)는 기 설정된 동작 구간 동안 외부 장치(예, 호스트)로부터 전달된 리드 명령의 개수를 나타낼 수 있다. 여기서 기 설정된 동작 구간은 맵 미스율(MISS_RATIO)를 계산하는 구간에 대응하며, 호스트에 전달하는 맵 데이터 혹은 맵 세그먼트를 결정하는 구간에 대응할 수 있다.
맵 관리자(44)는 하나 이상의 메모리 맵 세그먼트를 선별적으로 호스트(102)로 제공하기 위해, 맵 관리 데이터(MAP MANAGEMENT DATA)(1442)을 통해 복수의 메모리 맵 세그먼트들을 관리할 수 있다. 이와 같이, 맵 관리자(44)가 맵 관리 데이터(1442)를 통해 복수의 메모리 맵 세그먼트들을 관리하는 이유는, 호스트(102)가 메모리 시스템(110)이 관리하는 맵 데이터 전체를 저장하기 위해 호스트 메모리 내 전체 저장 공간을 할당하기 어려울 수 있기 때문이다. 메모리 시스템(110)과 연동하는 호스트(102)가 포함한 혹은 사용하는 호스트 메모리(106)의 저장 용량이 메모리 시스템(110) 내 컨트롤러(130)가 사용하는 메모리(144)의 저장 용량보다 상대적으로 크지만, 호스트 메모리(106) 내 메모리 시스템(110)을 위해 할당된 영역은 제한될 수 있다. 따라서, 메모리 시스템(110)은 호스트(102)의 접근 빈도가 높은 논리 주소를 포함하는 메모리 맵 세그먼트를 선별한다. 그리고, 호스트(102)의 접근 빈도가 높다고 하여 무조건 호스트(102)에 제공하게 되면 업로드하는 과정이 계속 추가되기 때문에 오히려 성능이 저하될 수 있기 때문에, 맵 미스율을 고려하여 업로드 여부를 판단하기 위해, 맵 관리 데이터(1442)를 이용한다.
도 6을 참조하면, 맵 관리 데이터(1442)는 맵 관리 테이블(MM TABLE), 맵 미스 정보 테이블(MISS TABLE) 및 임계값 정보 테이블(TH TABLE)를 포함할 수 있다.
맵 관리 테이블(MM TABLE)은 각 인덱스에 대응하여 메모리 맵 세그먼트를 나타내는 식별자 정보, 메모리(144)에 로딩된 각각의 메모리 맵 세그먼트(M SEGMENT)에 대응하는 리드 카운트(RD_CNT) 및 후보 플래그(CND_FLAG)를 필드로서 포함할 수 있다.
각각의 메모리 맵 세그먼트(M SEGMENT)에 대응하는 리드 카운트(RD_CNT)는 메모리 맵 세그먼트에 포함된 논리 주소에 대한 리드 명령을 카운트한 값일 수 있다. 즉, 맵 관리자(44)는 호스트 인터페이스 유닛(132)을 통해 전달받은 호스트의 리드 요청에 포함된 논리 주소에 기초하여 메모리 맵 세그먼트의 리드 카운트를 증가시킬 수 있다. 여기서 리드 카운트(RD_CNT)는 메모리 장치(150) 내 각 메모리 블록에 대한 리드 동작 수행시 카운트되어 메모리 블록의 동작 상태를 알 수 있는 정보인 메모리 블록 각각에 대한 리드 카운트와는 구별될 수 있다.
후보 플래그(CND_FLAG)는 호스트로 업로드 하기 위해 리드 카운트(RD_CNT)를 통해 선별된 메모리 맵 세그먼트를 표시하기 위한 정보이다. 본 발명에서 후보 플래그(CND_FLAG)는 1-비트로 나타낼 수 있으며, 0 또는 1로 나타낼 수 있다. 일례로, '0'에서 '1'또는 '1'에서 '0'으로 변경한다. 본 발명에서는 후보 플래그가'1'인 경우, 호스트로 업로드할 메모리 맵 세그먼트로 나타내기로 한다.
맵 미스 정보 테이블(MISS TABLE)은 전체 리드 카운트(ALL RD_CNT), 맵 미스 카운트(MISS_CNT) 및 맵 미스율(%)(MISS_CNT RATIO)을 포함할 수 있다.
전체 리드 카운트(ALL RD_CNT)는 호스트로(102)부터 전달받은 각 메모리 맵 세그먼트와 관련된 리드 요청의 전체 수신 카운트를 나타낸다. 전체 리드 카운트(ALL RD_CNT)는 호스트(102)로부터 리드요청을 전달받을 때마다 호스트 요구 관리자(HRM, 46)에 의해 카운트 된다.
맵 미스 카운트(MISS_CNT)는 맵 관리자(44)가 호스트(102)로부터 수신한 논리 어드레스(LBA)에 대응하는 매핑 정보를 맵 캐시(1441)에서 찾을 수 없을 때 카운트한 정보이다.
맵 미스율(MISS_RATIO)은 맵 관리자(44)가 전체 리드 카운트(ALL RD_CNT) 및 맵 미스 카운트(MISS_CNT)를 이용하여 산출한 백분율이다. 즉, 맵 미스율(MISS_RATIO)은 전체 리드 카운트(ALL_RD_CNT) 대비 맵 미스 카운트(MISS_CNT)가 발생한 정도를 나타내기 위핸 산출된 백분율이다.
임계값 정보 테이블(TH TABLE)은 호스트로 전송할 메모리 맵 세그먼트를 선별하기 위한 기준이 되는 리드 카운트에 대한 제1임계값 및 선별된 메모리 맵 세그먼트의 업로드 여부를 결정하기 위한 기준이 되는 맵미스율에 대한 제2임계값을 포함할 수 있다.
다시 도 5로 돌아와서, 다음으로 맵 관리자(44)는 메모리 시스템(110)의 리드 성능을 향상시키기 위해 호스트(102)의 접근 빈도가 높은 하나 이상의 메모리 맵 세그먼트(M_SEGMENT)를 준비할 수 있다. 즉, 맵 관리자(44)는 호스트(102)로부터의 리드 요청에 포함된 논리 주소에 기초하여 메모리 맵 세그먼트(M_SEGMENT)별로 리드 카운트(RD_CNT)를 카운트할 수 있다. 그리고, 맵 관리자(44)는 임의의 주기마다 리드 카운트(RD_CNT)와 제1임계값(TH1)을 비교하여 메모리 맵 세그먼트(M_SEGMENT)를 준비할 수 있다.
일례로, 맵 관리자(44)는 제1임계값(TH1)이 500일 경우, 인덱스 1에 대응하는 메모리 맵 세그먼트 11의 리드 카운트(RD_CNT)가 제1임계값(TH1) 이상인지 확인한다. 확인 결과, 메모리 맵 세그먼트 11의 리드 카운트(RD_CNT)가 30이기 때문에, 호스트로 업로드할 메모리 맵 세그먼트로 선정될 수 없다.
반면에, 제1임계값(TH1)이 500일 경우, 인덱스 2에 대응하는 메모리 맵 세그먼트 03의 리드 카운트(RD_CNT)가 제1임계값(TH1) 이상인지 확인한다. 확인 결과, 메모리 맵 세그먼트 03의 리드 카운트(RD_CNT)가 2000이기 때문에, 호스트로 업로드할 메모리 맵 세그먼트로 선정될 수 있다. 따라서, 후보 플래그 값을 0에서 1로 변경한다.
이와 같은 동작으로, 맵 관리자(44)는 메모리 맵 세그먼트 13, 메모리 맵 세그먼트 30 및 메모리 맵 세그먼트 15를 호스트(102)로 업로드할 메모리 맵 세그먼트로 선별하여 준비한다.
맵 관리자(44)는 리드 요청에 대한 동작이 완료된 후, 호스트(102)로 업로드 할 메모리 맵 세그먼트(M_SEGMENT)가 존재한다고 판단할 경우, 맵 미스율(MISS_RATIO)(%)이 제2임계값(TH2) 이상인지 확인한다. 맵 관리자(44)는 맵 미스율(MISS_RATIO)이 제2임계값(TH2) 이상일 경우, 선별된 메모리 맵 세그먼트(M_SEGMENT)를 호스트(102)로 제공할 수 있다. 여기서, 맵 미스율(%)을 통해 업로드 여부를 결정하는 이유는, 호스트(102)의 접근 빈도가 높다고 하여 무조건 호스트(102)에 제공하게 되면 업로드하는 과정이 계속 추가되기 때문에 오히려 성능이 저하될 수 있기 때문이다. 일례로, 맵 관리자(44)는 맵 미스율(%)의 제2임계값이 25%이고, 현재 맵 미스율(%)이 30%일 때, 현재 맵 미스율(%)이 제2임계값(TH2) 이상이기 때문에, 맵 히트율이 낮아 맵 관리자(44)는 하나 이상의 메모리 맵 세그먼트(M_SEGMENT)를 호스트(102)로 전달할 수 있다.
맵 관리자(44)가 메모리 맵 세그먼트(M_SEGMENT)를 전송하고자 하지만, 맵 관리자(44)가 호스트(102)에 메모리 맵 세그먼트(M_SEGMENT)를 전송하는 것과 관련한 통지가 사전에 이루어지지 않았다면, 맵 관리자(44)는 응답(RESPONSE)에 통지(NOTICE)를 추가하여 호스트(102)에 전달할 수 있다.
만약 맵 데이터를 전송하기 위한 통지(NOTICE)가 이미 이루어진 경우, 맵 관리자(44)는 응답에 메모리 맵 세그먼트(M_SEGMENT)를 추가할 수 있다. 맵 관리자(44)는 메모리 맵 세그먼트(M_SEGMENT)를 포함하는 응답을 전송할 수 있다.
이후, 맵 관리자(44)는 전체 리드 카운트(ALL_RD_CNT) 및 맵 미스 카운트(MISS_CNT)를 리셋하며, 호스트(102)로 업로드할 후보 메모리 맵 세그먼트(M_SEGMENT)를 나타내는 후보 플래그(CND_FLAG)도 리셋한다.
반면에, 맵관리자(44)는 맵 미스율(MISS_RATIO)(%)이 제2임계값 이상이 아닐 경우, 호스트(102)에서 전달된 커맨드에 대응하는 동작이 완료되었는 지에 대한 여부(성공 또는 실패)에 대한 정보를 포함하는 응답(RESPONSE)을 전송할 수 있다.
호스트(102)는 호스트 프로세서(104), 호스트 메모리(106) 및 호스트 컨트롤러 인터페이스(108)를 포함할 수 있다. 호스트 프로세서(104)는 호스트 컨트롤러 인터페이스(108)를 통해 메모리 시스템(110)으로부터 전송되는 응답(RESPONSE), 통지를 포함하는 응답(RESPONSE WITH NOTICE), 맵 데이터를 포함하는 응답(RESPOSNE WITH MAP INFO.) 중 적어도 하나를 수신할 수 있다. 호스트 프로세서(104)는 수신한 응답에 통지가 포함되어 있는 지를 확인할 수 있다. 만약, 수신한 응답에 통지가 포함되어 있다면, 호스트(102)는 이후에 전달될 수 있는 메모리 맵 세그먼트(M_SEGMENT)를 수신하고 저장할 수 있도록 준비할 수 있다. 이후, 호스트 프로세서(104)는 이전 커맨드에 대응하는 응답을 확인할 수 있다. 일례로, 호스트 프로세서(104)는 응답을 확인하여, 이전 커맨드의 성공 또는 실패 여부를 확인할 수 있다. 수신한 응답에 통지가 포함되지 않은 경우, 호스트 프로세서(104)는 응답에 메모리 맵 세그먼트(M_SEGMENT)가 포함되어 있는 지를 확인할 수 있다. 수신한 응답에 메모리 맵 세그먼트(M_SEGMENT)가 포함되어 있지 않은 경우, 호스트 프로세서(104)는 이전 커맨드에 대응하는 응답을 확인할 수 있다. 수신한 응답에 메모리 맵 세그먼트(M_SEGMENT)가 포함된 경우, 호스트 프로세서(104)는 응답에 포함된 메모리 맵 세그먼트(M_SEGMENT)를 호스트 내부 저장 공간인 호스트 메모리(106)에 호스트 맵 세그먼트(M_SEGMENT)로써 저장하거나, 이미 저장된 호스트 맵 세그먼트(M_SEGMENT)를 갱신할 수 있다. 호스트 프로세서(104)는 이전 커맨드에 대응하는 응답을 확인할 수 있다. 일례로, 호스트 프로세서(104)는 응답을 확인하여, 이전 커맨드의 성공 또는 실패 여부를 확인할 수 있다.
도 7은 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 트랜잭션의 제1예를 설명한다.
도 7을 참조하면, 메모리 시스템(110)은 호스트(102)에 메모리 맵 세그먼트(M_SEGMENT)를 전달할 수 있다. 메모리 시스템(110)은 호스트(102)의 커맨드에 대한 응답(RESPONSE)을 이용하여 메모리 맵 세그먼트(M_SEGMENT)를 전달할 수 있다.
맵 데이터를 전송하기 위한 응답에는 특별한 제한이 없을 수 있다. 예를 들면, 리드 요청에 대응하는 응답, 쓰기 명령에 대응하는 응답, 또는 삭제 명령에 대응하는 응답 등을 이용하여, 메모리 시스템(110)은 메모리 맵 세그먼트(M_SEGMENT)를 호스트(102)에 전송할 수 있다.
메모리 시스템(110)과 호스트(102)는 기 설정된 프로토콜에 따라 설정된 단위 형식에 따라 요청과 응답을 주고받을 수 있다. 예를 들면, 응답(RESPONSE)의 형식에는 기본 헤더, 호스트(102)가 제공한 요청의 성공 또는 실패로 인한 요청, 및 메모리 시스템(110)의 상태를 나타내는 추가 정보 등을 포함할 수 있다. 메모리 시스템(110)은 맵 데이터를 응답(RESPONSE)에 포함시켜 호스트(102)로 전달할 수 있다. 이와 관려하여 도 8 및 도 9를 통해 상세히 설명하기로 한다.
도 8은 본 발명의 일 실시예에 따른 호스트와 메모리 시스템의 제1동작을 설명한다. 단계 S830 내지 단계 S840은 메모리 시스템(110)이 호스트(102)로부터의 요청에 대응하는 동작을 완료한 후, 메모리 맵 세그먼트(M_SEGMENT)를 제공하려는 경우를 설명한다. 단계 S801 내지 단계 S811은 호스트(102)가 메모리 시스템(110)으로부터의 응답과 함께 수신되는 메모리 맵 세그먼트(M_SEGMENT)를 저장하려는 경우를 설명한다.
도 8을 참조하면, 단계 S830에서, 컨트롤러(130)는 호스트(102)로부터 전달된 커맨드에 대응하는 동작이 완료되었는 지를 확인할 수 있다. 컨트롤러(130)는 커맨드에 대응하는 동작이 완료된 후, 단계 S832에서 커맨드에 대응하는 응답(RESPONSE)을 전송하기 전에 호스트(102)에 전송할 메모리 맵 세그먼트(M_SEGMENT)가 있는 지를 확인할 수 있다. 호스트(102)로 제공할 메모리 맵 세그먼트(M_SEGMENT)를 선별하는 방법은 도 9를 통해 설명하기로 한다.
호스트(102)로 제공할 메모리 맵 세그먼트(M_SEGMENT)가 없는 경우(단계 S832에서, "NO"), 단계 S834에서, 컨트롤러(130)는 호스트(102)에서 전달된 커맨드에 대응하는 동작이 완료되었는 지에 대한 여부(성공 또는 실패)에 대한 정보를 포함하는 응답(RESPONSE)을 전송할 수 있다.
호스트(102)로 제공할 메모리 맵 세그먼트(M_SEGMENT)가 있는 경우(단계 S832에서, "YES"), 단계 S836에서, 맵 관리자(44)는 맵 미스율(MISS_RATIO)(%)이 제2임계값 이상인지 확인한다.
맵 미스율(MISS_RATIO)(%)이 제2임계값 이상이 아닐 경우(단계 S836에서, "NO"), 단계 S834에서, 컨트롤러(130)는 호스트(102)에서 전달된 커맨드에 대응하는 동작이 완료되었는 지에 대한 여부(성공 또는 실패)에 대한 정보를 포함하는 응답(RESPONSE)을 전송할 수 있다.
반면에, 맵 미스율(MISS_RATIO)(%)이 제2임계값 이상일 경우(단계 S836에서, "YES"), 단계 S838에서, 컨트롤러(130)는 메모리 맵 세그먼트(M_SEGMENT)를 호스트(103)로 전송하기 위한 통지(NOTICE)가 이루어졌는 지를 확인할 수 있다. 여기서 통지(NOTICE)는 도 7에서 설명한 것과 유사할 수 있다. 일례로, 맵 미스율(MISS_RATIO)(%)의 제2임계값이 25%이고, 현재 맵 미스율(MISS_RATIO)(%)이 30%일 때, 현재 맵 미스율(MISS_RATIO)(%)이 제2임계값 이상이기 때문에, 맵 히트율이 낮기 때문에 컨트롤러(130)는 하나 이상의 메모리 맵 세그먼트(M_SEGMENT)를 호스트로(102)로 전달할 수 있다.
만약, 컨트롤러(130)는 메모리 맵 세그먼트(M_SEGMENT)를 전송하고자 하지만, 컨트롤러(130)가 호스트(102)에 메모리 맵 세그먼트(M_SEGMENT)를 전송하는 것과 관련한 통지가 사전에 이루어지지 않았다면(단계 S838에서 "NO"), 단계 S840에서, 컨트롤러(130)는 응답(RESPONSE)에 통지(NOTICE)를 추가하여 호스트(102)에 전달할 수 있다.
만약 맵 데이터를 전송하기 위한 통지(NOTICE)가 이미 이루어진 경우(단계 S838에서 "YES"), 단계 S842에서, 컨트롤러(130)는 응답에 메모리 맵 세그먼트(M_SEGMENT)를 추가할 수 있다. 단계 S844에서, 컨트롤러(130)는 메모리 맵 세그먼트(M_SEGMENT)를 포함하는 응답을 전송할 수 있다.
이후, 단계 S846에서, 컨트롤러(130)는 전체 리드 카운트(ALL_RD_CNT) 및 맵 미스 카운트(MISS_CNT)를 리셋하며, 호스트(102)로 업로드할 후보 메모리 맵 세그먼트(M_SEGMENT)를 나타내는 후보 플래그(CND_FLAG)도 리셋한다.
단계 S801에서, 호스트 프로세서(104)는 메모리 시스템(110)으로부터 전송되는 응답(RESPONSE), 통지를 포함하는 응답(RESPONSE WITH NOTICE), 맵 데이터를 포함하는 응답(RESPOSNE WITH MAP INFO.) 중 적어도 하나를 수신할 수 있다.
단계 S803에서, 호스트 프로세서(104)는 수신한 응답에 통지가 포함되어 있는 지를 확인할 수 있다. 만약, 수신한 응답에 통지가 포함되어 있다면(단계 S803에서, "YES"), 단계 S805에서, 호스트(102)는 이후에 전달될 수 있는 메모리 맵 세그먼트(M_SEGMENT)를 수신하고 저장할 수 있도록 준비할 수 있다.
이후, 단계 S811에서, 호스트 프로세서(104)는 이전 커맨드에 대응하는 응답을 확인할 수 있다. 일례로, 호스트 프로세서(104)는 응답을 확인하여, 이전 커맨드의 성공 또는 실패 여부를 확인할 수 있다.
수신한 응답에 통지가 포함되지 않은 경우(단계 S803에서 "NO"), 단계 S807에서, 호스트 프로세서(104)는 응답에 메모리 맵 세그먼트(M_SEGMENT)가 포함되어 있는 지를 확인할 수 있다.
수신한 응답에 메모리 맵 세그먼트(M_SEGMENT)가 포함되어 있지 않은 경우(단계 S807에서 "NO"), 호스트 프로세서(104)는 이전 커맨드에 대응하는 응답을 확인할 수 있다.
수신한 응답에 메모리 맵 세그먼트(M_SEGMENT)가 포함된 경우(단계 S803에서 "YES"), 단계 S809에서, 호스트 프로세서(104)는 응답에 포함된 메모리 맵 세그먼트(M_SEGMENT)를 호스트 내부 저장 공간인 호스트 메모리(106)에 호스트 맵 세그먼트(M_SEGMENT)로써 저장하거나, 이미 저장된 호스트 맵 세그먼트(M_SEGMENT)를 갱신할 수 있다. 일례로, 호스트(102)는 메모리 시스템으로부터 전달받은 메모리 맵 세그먼트03, 메모리 맵 세그먼트 30 및 메모리 맵 세그먼트 15를 호스트 맵 세그먼트03, 호스트 맵 세그먼트 30 및 호스트 맵 세그먼트 15로써 저장하고, 기존에 호스트 메모리에 상기 메모리 맵 세그먼트와 대응하는 호스트 맵 세그먼트가 존재하는 경우, 갱신할 수 있다.
이후, 단계 S811에서, 호스트 프로세서(104)는 이전 커맨드에 대응하는 응답을 확인할 수 있다. 일례로, 호스트 프로세서(104)는 응답을 확인하여, 이전 커맨드의 성공 또는 실패 여부를 확인할 수 있다.
도 9는 본 발명의 일실시예에 따른 후보 메모리 맵 세그먼트의 선별 방법에 대한 순서도이다.
도 9를 참조하면, 호스트(102)로 제공할 메모리 맵 세그먼트(M_SEGMENT)는 임의의 주기마다 호스트(102)에 제공되지 않았으면서 리드 카운트가 제1임계값 이상인 세그먼트 또는 커맨드 동작 또는 내부 동작에 의해 매핑 정보가 변경된 메모리 맵 세그먼트(M_SEGMENT)이면서 리드 카운트가 제1임계값 이상인 세그먼트일 수 있다.
단계 S901에서, 컨트롤러(130)는 맵 관리 테이블(MM TABLE)에 저장된 각 메모리 맵 세그먼트에 대응하는 리드 카운트(RD_CNT)를 확인한다. 리드 카운트(RD_CNT)는 맵 관리자(44)가 호스트(102)로부터 각 메모리 맵 세그먼트에 포함된 논리 주소들에 대한 리드 요청을 전달받을 경우 카운트된 정보를 나타낸다.
단계 S903에서, 맵 관리자(44)는 순차적으로 각 메모리 맵 세그먼트의 리드 카운트(RD_CNT)가 제1임계값(TH1) 이상인지 확인한다. 즉, 맵 관리자(44)는 인덱스 I에 대응하는 메모리 맵 세그먼트의 리드 카운트가 제1임계값(TH1) 이상인지 확인한다.
확인 결과, 인덱스 I에 대응하는 메모리 맵 세그먼트의 리드 카운트(RD_CNT)가 제1임계값(TH1) 이상이 아닌 경우(단계 S903에서 "NO"), 메모리 맵 세그먼트의 인덱스 정보를 '1'증가시켜(I++), 단계 S901를 재수행한다. 일례로, 제1임계값(TH1)이 500일 경우, 인덱스 1에 대응하는 메모리 맵 세그먼트 11의 리드 카운트(RD_CNT)가 제1임계값(TH1) 이상인지 확인한다. 확인 결과, 메모리 맵 세그먼트 11의 리드 카운트(RD_CNT)가 30이기 때문에, 호스트로 업로드할 메모리 맵 세그먼트로 선정될 수 없다.
반면에, 인덱스 I에 대응하는 메모리 맵 세그먼트의 리드 카운트(RD_CNT)가 제1임계값(TH1) 이상인 경우(단계 S903에서 "YES"), 단계 S905에서 메모리 맵 세그먼트에 대응하는 후보 플래그를 변경할 수 있다. 일례로, 상기 후보 플래그를 1비트로 나타낼 수 있으며 '0'에서 '1'또는 '1'에서 '0'으로 변경한다. 본 발명에서는 후보 플래그가'1'인 경우, 호스트로 업로드할 메모리 맵 세그먼트로 나타내기로 한다. 일례로, 제1임계값(TH1)이 500일 경우, 인덱스 2에 대응하는 메모리 맵 세그먼트 03의 리드 카운트(RD_CNT)가 제1임계값(TH1) 이상인지 확인한다. 확인 결과, 메모리 맵 세그먼트 03의 리드 카운트(RD_CNT)가 2000이기 때문에, 호스트로 업로드할 메모리 맵 세그먼트로 선정될 수 있다.
도 10은 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 트랜잭션의 제2예를 설명한다.
도 10을 참조하면, 맵 데이터(MAP INFO.)를 저장하는 호스트(102)는 메모리 시스템(110)에 논리 주소(LBA)와 물리 주소(PBA)를 포함하는 리드 커맨드(READ COMMAND)를 전달할 수 있다. 호스트(102)가 저장한 맵 데이터 내 리드 커맨드(READ COMMAND)에 대응하는 논리 주소(LBA)에 대응하는 물리 주소(PBA)가 있는 경우, 호스트(102)는 논리 주소(LBA)와 물리 주소(PBA)를 포함하는 리드 커맨드(READ COMMAND)을 메모리 시스템(110)에 전송할 수 있다. 하지만, 호스트(102)가 저장한 맵 데이터 내 리드 커맨드(READ COMMAND)에 대응하는 논리 주소(LBA)에 대응하는 물리 주소(PBA)가 없는 경우, 호스트(102)는 물리 주소(PBA)가 없는 논리 주소(LBA)만을 포함하는 리드 커맨드(READ COMMAND)을 메모리 시스템(110)에 전송할 수 있다.
도 10을 리드 커맨드(READ COMMAND)을 예로 들어 설명하고 있으나, 실시예에 따라 호스트(102)가 메모리 시스템(110)에 전달할 수 있는 쓰기 커맨드 혹은 삭제 커맨드에도 적용될 수 있다.
도 11은 본 발명의 일실시예에 따른 호스트와 메모리 시스템의 동작을 설명한다.
단계 S1101 내지 단계 S1107은 커맨드 및 논리/물리 주소(LBA/PBA)를 포함하는 요청(REQUEST)을 메모리 시스템(110)에 제공하는 호스트(102)의 동작을 나타낸다. 단계 S1110 내지 단계 S1128은 상기 요청을 수신하는 메모리 시스템(110)의 구체적인 동작을 나타낸다.
도 11을 참조하면, 단계 S1101에서, 호스트 프로세서(104)는 커맨드 및 논리 주소(LBA)를 생성할 수 있다.
단계 S1103에서, 호스트 프로세서(104)는 논리 주소에 대응하는 물리 주소(PBA_1)가 호스트 메모리(106)에 캐싱된 호스트 맵 세그먼트에 포함되어 있는지 판단할 수 있다.
대응하는 물리 주소가 없으면(단계 S1103에서, "NO"), 단계 S1107에서 호스트 프로세서(104)는 논리 주소(LBA)를 포함하는 요청을 메모리 시스템(110)으로 제공할 수 있다.
대응하는 물리 주소가 있으면(단계 S1103에서, "YES"), 단계 S1105에서 호스트 프로세서(104)는 커맨드 및 논리 주소(LBA)에 물리 주소(PBA_1)를 추가할 수 있다. 단계 S1107에서, 호스트 프로세서(104)는 커맨드 및 논리/물리 주소(LBA/PBA)를 메모리 시스템(110)으로 제공할 수 있다. 즉, 호스트 프로세서(104)는 메모리 시스템(110)으로부터 수신한 메모리 맵 세그먼트(M_SEGMENT)를 바탕으로 논리 주소에 대응하는 물리주소가 존재하는 경우, 물리 주소(PBA_1)를 요청에 포함시켜 메모리 시스템(110)에 제공할 수 있다.
단계 S1110에서, 컨트롤러(130)는 메모리 인터페이스(132)를 통해 외부에서 수신되는 요청을 수신할 수 있다. 외부로부터 수신되는 요청에는 커맨드에 논리 주소(LBA) 또는 논리/물리 주소(LBA/PBA_1)를 포함할 수 있다.
단계 S1112에서, 컨트롤러(130)는 논리 주소(LBA)를 포함하는 메모리 맵 세그먼트(M_SEGMENT)의 리드 카운트 및 전체 리드 카운트(ALL_RD_CNT)를 증가시킨다.
단계 S1114에서, 컨트롤러(130)는 수신한 요청에 물리 주소(PBA_1)가 포함되어 있는지 판단할 수 있다.
수신한 요청에 물리 주소(PBA_1)가 없으면(단계 S1114에서, "NO"), 단계 S1120에서 컨트롤러(130)는 수신한 요청에 포함된 논리 주소에 대응하는 물리 주소(PBA_1)를 탐색할 수 있다.
수신한 요청에 물리 주소(PBA_1)가 있으면(단계 S1114에서, "YES"), 단계 S1116에서 컨트롤러(130)는 물리 주소(PBA_1)가 유효(Valid)한지 판단할 수 있다.
컨트롤러(130)는 물리 주소(PBA_1)의 유효 여부를 확인하는 이유는, 메모리 시스템(110)이 호스트(102)로 메모리 맵 세그먼트(M_SEGMENT)를 제공한 후, 메모리 시스템(110)이 관리하는 메모리 맵 세그먼트(M_SEGMENT)가 변경, 갱신될 수 있다. 따라서, 호스트 맵 세그먼트(H_SEGMENT)와 메모리 맵 세그먼트(M_SEGMENT)가 일치하지 않는 경우, 호스트(102)로부터 수신한 물리 주소(PBA_1)를 사용할 수 없으므로, 맵 관리자(44)는 수신한 요청(REQUEST)에 포함된 물리 주소(PBA_1)의 유효 여부를 판단할 수 있다.
일 예로, 컨트롤러(130)는 메모리 맵 세그먼트(M_SEGMENT)가 호스트(102)로 제공된 이후 변경되면 해당 메모리 맵 세그먼트(M_SEGMENT)가 변경되었음을 나타내기 위해, 타임스탬프 정보(미도시)를 메모리(144)에 저장할 수 있다. 여기서, 타임스탬프 정보는 최근에 메모리 맵 세그먼트(M_SEGMENT)가 변경된 제1시간정보 및 제1시간 정보 이전에 변경된 제2시간 정보를 포함하거나, 최근에 메모리 맵 세그먼트(M_SEGMENT)가 변경된 시간 정보를 포함할 수 있다. 맵 관리자(44)는 타임 스탬프를 이용하여 선후 관계를 판단할 수 있으며, 이에 따라 물리주소의 유효성 여부를 판단할 수 있다. 맵 관리자(44)는 호스트(102)로부터 논리 주소(LBA) 및 물리 주소(PBA_1)를 수신하면, 논리 주소(LBA)를 포함하는 메모리 맵 세그먼트(M_SEGMENT)가 변경되었는지 여부를 판단함으로써 물리 주소(PBA_1)가 유효한지 여부를 판단할 수 있다. 호스트(102)로부터 수신한 물리 주소(PBA_1)의 유효 여부를 판단하는 방법은 메모리 시스템(110)의 구현에 따라 달라질 수 있다.
수신한 요청에 포함된 물리 주소(PBA_1)가 유효하면(단계 S1116에서, "YES"), 단계 S1124에서 컨트롤러(130)는 물리 주소(PBA_1)를 사용하여 요청에 대응하는 동작을 수행할 수 있다.
수신한 요청에 포함된 물리 주소(PBA_1)가 유효하지 않으면(단계 S1116에서, "NO"), 단계 S1118에서 컨트롤러(130)는 물리 주소(PBA_1)를 디스카드(DISCARD)할 수 있다.
단계 S1120에서 컨트롤러(130)는 수신한 요청에 포함된 논리 주소(LBA)를 바탕으로 맵 캐시(1441)에서 논리 주소(LBA)에 대응하는 물리 주소(PBA_2)를 탐색할 수 있다.
수신한 요청에 포함된 논리 주소(LBA)를 포함하는 메모리 맵 세그먼트(M_SEGMENT)가 맵 캐시(1441)에 존재하는 경우(단계 S1120에서, "YES"), 단계 S1124에서 맵 관리자(44)는 물리 주소(PBA_2)를 사용하여 호스트(102)의 요청에 대응하는 동작을 수행할 수 있다. 즉, 컨트롤러(130)는 논리 주소(LBA)가 포함된 메모리 맵 세그먼트(M_SEGMENT)가 맵 캐시(1441)에 존재하여, 논리 주소에 대응하는 물리 주소(PBA_1)를 사용할 수 있는 경우, 맵 히트(MAP HIT)가 발생한 것으로 이해할 수 있다.
수신한 요청에 포함된 논리 주소(LBA)를 포함하는 메모리 맵 세그먼트(M_SEGMENT)가 맵 캐시(1441)에 존재하지 않는 경우(단계 S1120에서, "NO"), 단계 S1122에서 컨트롤러(130)는 메모리 장치(150)으로부터 논리 주소(LBA)가 포함된 메모리 맵 세그먼트(M_SEGMENT)를 재로드(REROAD) 하며, 맵 미스율(MISS_RATIO)(%)를 변경시킬 수 있다. 즉, 맵 관리자(44)는 메모리 장치(150)로부터 메모리 맵 세그먼트(M_SEGMENT)를 재로드하는 경우, 맵 미스(MAP MISS)가 발생한 것으로 이해할 수 있다. 따라서, 컨트롤러(130)는 맵 미스 카운트(MISS_CNT)를 증가시킬 수 있다. 그리고, 컨트롤러(130)는 맵 미스 카운트(MISS_CNT) 및 리드 카운트(RD_CNT)에 따라 맵 미스율(MISS_RATIO)(%)을 변경할 수 있다. 즉, 리트카운트(RD_CNT)가 증가할 경우, 맵 미스율(MISS_RATIO)(%)은 감소하고, 리드 커맨드가 들어올 때마다 맵 미스가 발생하여 맵 미스 카운트가 증가하면, 맵 미스율(MISS_RATIO)(%)은 증가할 수 있다. 한편, 일 실시예에서, 맵 관리자(44)는 맵 미스율(%)을 소정 주기로 초기화할 수 있다.
S1124단계에서, 컨트롤러(130)는 메모리 장치(150)로부터 재로드된 메모리 맵 세그먼트(M_SEGMENT)에서 논리 주소(LBA)에 대응하는 물리 주소(PBA_3)를 사용하여 요청에 대응하는 동작을 수행할 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (24)

  1. 비휘발성 메모리 셀을 포함하는 메모리 장치; 및
    호스트로부터 전송되는 커맨드 및 논리 주소에 대응하여 상기 메모리 장치 내 데이터의 물리 주소를 맵핑(mapping)하는 맵 데이터를 생성하는 컨트롤러를 포함하고,
    상기 컨트롤러는
    복수의 메모리 맵 세그먼트 중 리드 카운트가 제1임계값 이상인 메모리 맵 세그먼트를 선정하며, 전체 리드 카운트 및 맵 미스 카운트를 이용하여 맵 미스율을 산출하여, 상기 맵 미스율이 제2임계값 이상일 때 상기 선정된 메모리 맵 세그먼트를 상기 호스트에 전송하는
    메모리 시스템.
  2. 제1항에 있어서,
    상기 리드 카운트는,
    상기 컨트롤러가 상기 호스트로부터 상기 복수의 메모리 맵 세그먼트들 각각에 포함된 논리 주소에 대한 리드 커맨드를 카운트한 값을 나타내는메모리 시스템.
  3. 제1항에 있어서,
    상기 맵 미스 카운트는
    상기 컨트롤러가 상기 호스트로부터 수신한 논리 주소에 대응하는 물리 주소를 맵 캐시에서 찾을 수 없을 때 카운트된 정보를 나타내는
    메모리 시스템.
  4. 제1항에 있어서,
    상기 전체 리드 카운트는,
    상기 컨트롤러가 상기 호스트로부터 리드 커맨드를 전달받을 때마다 카운트된 전체 수신 카운트 정보를 나타내는
    메모리 시스템.
  5. 제1항에 있어서,
    상기 맵 미스율은,
    상기 컨트롤러가 상기 전체 리드 카운트 및 맵 미스 카운트를 이용하여 산출한 정보이며, 상기 전체 리드 카운트 및 맵 미스 카운트가 증가될 때마다 변경되는
    메모리 시스템.
  6. 제1항에 있어서,
    상기 컨트롤러는
    상기 호스트의 리드커맨드에 대응하는 동작을 수행한 후, 전송하는 응답에 상기 선정된 메모리 맵 세그먼트를 전송하기 위한 통지를 추가하여 전달하며, 상기 호스트의 결정에 대응하여 상기 선정된 메모리 맵 세그먼트를 전송하는
    메모리 시스템.
  7. 제1항에 있어서,
    상기 컨트롤러는,
    상기 호스트로부터 전송되는 리드커맨드 및 논리 주소에 제1물리 주소가 포함되어 있는지 확인하고,
    상기 제1 물리 주소의 유효성을 판단하며,
    상기 유효성에 따라 상기 제1 물리 주소의 사용 여부를 결정하고,
    상기 사용 여부에 따라 상기 리드커맨드를 수행하는,
    메모리 시스템.
  8. 제7항에 있어서,
    상기 제1 물리 주소가 유효하지 않는 경우,
    상기 컨트롤러는 상기 제1 물리 주소를 무시하고, 상기 논리 주소에 대응하는 제2물리 주소룰 맵 캐시에서 탐색하는
    메모리 시스템.
  9. 제8항에 있어서,
    상기 논리 주소에 대응하는 제2물리 주소가 맵 캐시에 존재하지 않지 않는 경우, 상기 컨트롤러는, 상기 논리 주소에 대응하는 제3물리주소가 포함된 메모리 맵 세그먼트를 재로드하여 상기 리드 커맨드에 대응하는 동작을 수행하고, 맵 미스 카운트(MISS_CNT)를 증가시키는
    메모리 시스템.
  10. 제1항에 있어서,
    상기 컨트롤러는
    상기 메모리 맵 세그먼트들 각각에 관련된 리드 커맨드를 수신할 때마다 상기 메모리 맵 세그먼트에 대응하는 리드 카운트 및 전체 리드 카운트를 증가시키는
    메모리 시스템.
  11. 제1항에 있어서,
    상기 컨트롤러는,
    복수의 메모리 맵 세그먼트 중 리드 카운트가 제1임계값 이상인 하나 이상의 메모리 맵 세그먼트를 선정하며, 상기 호스트로 업로드할 메모리 맵 세그먼트를 나타내는 후보 플래그 정보를 변경하는
    메모리 시스템.
  12. 제1항에 있어서,
    상기 컨트롤러는,
    상기 호스트로 메모리 맵 세그먼트를 전달한 후, 후보 플래그, 전체 리드 카운트, 맵 미스 카운트 및 맵 미스율을 리셋하는
    메모리 시스템.
  13. 비휘발성 메모리를 포함하는 메모리 장치 및 컨트롤러 메모리를 포함하는 컨트롤러를 포함하는 메모리 시스템 동작 방법에 있어서,
    복수의 메모리 맵 세그먼트들 중 상기 논리 주소에 대응하는 맵 세그먼트의 리드 카운트를 변경하는 단계;
    상기 맵 세그먼트의 리드 카운트가 제1임계값 이상인 상기 복수의 메모리 맵 세그먼트 중 일부를 상기 호스트로 전송할 메모리 맵 세그먼트로 선정하는 단계;
    맵 미스율이 제2임계값 이상이면, 상기 선정된 메모리 맵 세그먼트를 호스트로 업로드 여부를 결정하는 단계;
    상기 업로드 여부에 대응하여 상기 호스트로 상기 선정된 메모리 맵 세그먼트를 전달하는 단계
    를 포함하는 메모리 시스템 동작 방법.
  14. 제13항에 있어서,
    호스트로부터 리드 커맨드 및 논리 주소와 함께 선택적으로 제공되는 물리 주소에 따라 리드 동작을 수행하는 단계;
    상기 호스트의 리드커맨드에 대응하는 동작을 수행한 후, 전송하는 응답에 상기 선정된 메모리 맵 세그먼트를 전송하기 위한 통지를 추가하여 전달하는 단계;
    상기 요청에 대응하는 상기 호스트의 결정을 수신하는 단계; 및
    상기 선정된 메모리 맵 세그먼트를 호스트로 전송하는 단계
    를 더 포함하는 메모리 시스템 동작 방법.
  15. 제13항에 있어서,
    상기 호스트로부터 전송되는 리드커맨드 및 논리 주소에 제1물리 주소가 포함되어 있는지 확인하는 단계;
    상기 제1 물리 주소의 유효성을 판단하는 단계;
    상기 유효성에 따라 상기 제1 물리 주소의 사용 여부를 결정하는 단계; 및
    상기 사용 여부에 따라 상기 리드커맨드를 수행하는 단계
    를 더 포함하는 메모리 시스템 동작 방법.
  16. 제15항에 있어서,
    상기 제1 물리 주소가 유효하지 않는 경우, 상기 컨트롤러는 상기 제1 물리 주소를 무시하는 단계; 및
    상기 논리 주소에 대응하는 제2물리 주소룰 맵 캐시에서 탐색하는 단계를
    더 포함하는 메모리 시스템 동작 방법
  17. 제16항에 있어서,
    상기 논리 주소에 대응하는 제2물리 주소가 맵 캐시에 존재하지 않지 않는 경우, 상기 메모리 장치로부터 상기 논리 주소에 대응하는 제3물리주소가 포함된 메모리 맵 세그먼트를 재로드하는 단계; 및
    맵 미스 카운트 및 전체 리드 카운트를 이용하여 맵 미스율을 증가시키고 상기 리드 커맨드에 대응하는 동작을 수행하는 단계
    를 포함하는 메모리 시스템 동작 방법.
  18. 제13항에 있어서,
    상기 메모리 맵 세그먼트들 각각에 관련된 리드 커맨드를 수신할 때마다 상기 메모리 맵 세그먼트에 대응하는 리드 카운트 및 전체 리드 카운트를 증가시키는 단계를
    포함하는 메모리 시스템 동작 방법.
  19. 제13항에 있어서,
    상기 복수의 메모리 맵 세그먼트 중 일부를 상기 호스트로 전송할 메모리 맵 세그먼트로 선정하는 단계는,
    각각의 메모리 맵 세그먼트에 대응하는 리드 카운트를 확인하는 단계;
    상기 복수의 메모리 맵 세그먼트 중 리드 카운트가 제1임계값 이상인 메모리 맵 세그먼트를 상기 호스트로 전송할 메모리 맵 세그먼트로 선정하는 단계; 및
    상기 선정된 메모리 맵 세그먼트를 나타내기 위한 후보 플래그 정보를 변경하는 단계
    를 포함하는 메모리 시스템 동작 방법.
  20. 제13항에 있어서,
    상기 컨트롤러가 상기 호스트로부터 상기 복수의 메모리 맵 세그먼트들 각각에 포함된 논리 주소에 대한 리드 커맨드를 카운트한 값을 나타내는메모리 시스템 동작 방법.
  21. 제17항에 있어서,
    상기 맵 미스 카운트는
    상기 컨트롤러가 상기 호스트로부터 수신한 논리 주소에 대응하는 물리 주소를 맵 캐시에서 찾을 수 없을 때 카운트된 정보를 나타내는
    메모리 시스템 동작 방법.
  22. 제17항에 있어서,
    상기 전체 리드 카운트는,
    상기 컨트롤러가 상기 호스트로부터 리드 커맨드를 전달받을 때마다 카운트된 전체 수신 카운트 정보를 나타내는
    메모리 시스템 동작 방법.
  23. 제13항에 있어서,
    상기 맵 미스율은
    상기 컨트롤러가 상기 전체 리드 카운트 및 맵 미스 카운트를 이용하여 산출한 정보이며, 상기 전체 리드 카운트 및 맵 미스 카운트가 증가될 때마다 변경되는
    메모리 시스템 동작 방법.
  24. 제13항에 있어서,
    상기 호스트로 메모리 맵 세그먼트를 전달한 후, 후보 플래그, 전체 리드 카운트, 맵 미스 카운트 및 맵 미스율을 리셋하는 단계를
    더 포함하는 메모리 시스템 동작 방법.

KR1020190044900A 2019-04-17 2019-04-17 메모리 시스템에서 맵 세그먼트를 전송하는 방법 및 장치 KR20200122086A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190044900A KR20200122086A (ko) 2019-04-17 2019-04-17 메모리 시스템에서 맵 세그먼트를 전송하는 방법 및 장치
US16/681,076 US11256615B2 (en) 2019-04-17 2019-11-12 Apparatus and method for managing map segment using map miss ratio of memory in a memory system
CN201911285070.5A CN111831583A (zh) 2019-04-17 2019-12-13 用于传送存储器系统中的映射段的设备和方法
US16/850,929 US11294825B2 (en) 2019-04-17 2020-04-16 Memory system for utilizing a memory included in an external device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190044900A KR20200122086A (ko) 2019-04-17 2019-04-17 메모리 시스템에서 맵 세그먼트를 전송하는 방법 및 장치

Publications (1)

Publication Number Publication Date
KR20200122086A true KR20200122086A (ko) 2020-10-27

Family

ID=72829424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190044900A KR20200122086A (ko) 2019-04-17 2019-04-17 메모리 시스템에서 맵 세그먼트를 전송하는 방법 및 장치

Country Status (3)

Country Link
US (1) US11256615B2 (ko)
KR (1) KR20200122086A (ko)
CN (1) CN111831583A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11675527B2 (en) 2020-06-22 2023-06-13 SK Hynix Inc. Memory system uploading hot metadata to a host based on free space size of a host memory, and read operation method thereof

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210011201A (ko) 2019-07-22 2021-02-01 에스케이하이닉스 주식회사 메모리 시스템 및 그의 온도 조절 방법
US11237973B2 (en) 2019-04-09 2022-02-01 SK Hynix Inc. Memory system for utilizing a memory included in an external device
KR20210014338A (ko) 2019-07-30 2021-02-09 에스케이하이닉스 주식회사 데이터 저장 장치, 데이터 처리 시스템 및 데이터 저장 장치의 동작 방법
KR20200119059A (ko) 2019-04-09 2020-10-19 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR20210011216A (ko) 2019-07-22 2021-02-01 에스케이하이닉스 주식회사 메모리 시스템의 메타 데이터 관리 방법 및 장치
KR20210011176A (ko) 2019-07-22 2021-02-01 에스케이하이닉스 주식회사 메모리 시스템의 액세스 동작 방법 및 장치
KR20200132047A (ko) * 2019-05-15 2020-11-25 에스케이하이닉스 주식회사 메모리 시스템에서 맵 데이터를 전송하는 방법 및 장치
KR20210039163A (ko) * 2019-10-01 2021-04-09 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
US20230359538A1 (en) * 2021-03-16 2023-11-09 Micron Technology, Inc. Performance benchmark for host performance booster
KR20230048769A (ko) * 2021-10-05 2023-04-12 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7752417B2 (en) * 2006-06-05 2010-07-06 Oracle America, Inc. Dynamic selection of memory virtualization techniques
KR100823171B1 (ko) 2007-02-01 2008-04-18 삼성전자주식회사 파티션된 플래시 변환 계층을 갖는 컴퓨터 시스템 및플래시 변환 계층의 파티션 방법
US9720616B2 (en) 2008-06-18 2017-08-01 Super Talent Technology, Corp. Data-retention controller/driver for stand-alone or hosted card reader, solid-state-drive (SSD), or super-enhanced-endurance SSD (SEED)
US8671258B2 (en) 2009-03-27 2014-03-11 Lsi Corporation Storage system logical block address de-allocation management
US20120110259A1 (en) 2010-10-27 2012-05-03 Enmotus Inc. Tiered data storage system with data management and method of operation thereof
US9052829B2 (en) 2011-09-09 2015-06-09 Avago Technologies General IP Singapore) Pte Ltd Methods and structure for improved I/O shipping in a clustered storage system
US9311228B2 (en) 2012-04-04 2016-04-12 International Business Machines Corporation Power reduction in server memory system
US8583840B1 (en) 2012-04-25 2013-11-12 Lsi Corporation Methods and structure for determining mapping information inconsistencies in I/O requests generated for fast path circuits of a storage controller
KR101420754B1 (ko) 2012-11-22 2014-07-17 주식회사 이에프텍 비휘발성 메모리 시스템 및 이를 위한 맵핑 테이블 관리 방법
KR102049265B1 (ko) 2012-11-30 2019-11-28 삼성전자주식회사 최대절전 모드를 가지는 시스템 및 그 동작방법
US9378135B2 (en) 2013-01-08 2016-06-28 Violin Memory Inc. Method and system for data storage
US9652376B2 (en) 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
US9229854B1 (en) 2013-01-28 2016-01-05 Radian Memory Systems, LLC Multi-array operation support and related devices, systems and software
US20150331624A1 (en) 2014-05-19 2015-11-19 Kabushiki Kaisha Toshiba Host-controlled flash translation layer snapshot
US10540275B2 (en) 2014-12-22 2020-01-21 Sony Corporation Memory controller, information processing system, and memory extension area management method
JP6460940B2 (ja) 2015-08-06 2019-01-30 東芝メモリ株式会社 記憶装置およびデータ退避方法
WO2017066601A1 (en) 2015-10-16 2017-04-20 Huang Yiren Ronnie Method and apparatus for providing hybrid mode to access ssd drive
CN105404597B (zh) 2015-10-21 2018-10-12 华为技术有限公司 数据传输的方法、设备及系统
US10229051B2 (en) 2015-12-30 2019-03-12 Samsung Electronics Co., Ltd. Storage device including nonvolatile memory device and controller, operating method of storage device, and method for accessing storage device
US10198198B2 (en) 2016-01-11 2019-02-05 Toshiba Memory Corporation Storage device that stores setting values for operation thereof
US20170300422A1 (en) 2016-04-14 2017-10-19 Micron Technology, Inc. Memory device with direct read access
US10157004B2 (en) 2016-04-14 2018-12-18 Sandisk Technologies Llc Storage system and method for recovering data corrupted in a host memory buffer
KR102651425B1 (ko) 2016-06-30 2024-03-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180016679A (ko) * 2016-08-04 2018-02-19 삼성전자주식회사 호스트 메모리를 이용하는 데이터 저장 장치 및 그것의 동작 방법
US10503635B2 (en) 2016-09-22 2019-12-10 Dell Products, Lp System and method for adaptive optimization for performance in solid state drives based on segment access frequency
US10459644B2 (en) 2016-10-28 2019-10-29 Western Digital Techologies, Inc. Non-volatile storage system with integrated compute engine and optimized use of local fast memory
US10489313B2 (en) 2016-10-31 2019-11-26 Alibaba Group Holding Limited Flash storage failure rate reduction and hyperscale infrastructure robustness enhancement through the MRAM-NOR flash based cache architecture
US10635584B2 (en) 2017-06-29 2020-04-28 Western Digital Technologies, Inc. System and method for host system memory translation
US10592408B2 (en) 2017-09-13 2020-03-17 Intel Corporation Apparatus, computer program product, system, and method for managing multiple regions of a memory device
JP2019056972A (ja) 2017-09-19 2019-04-11 東芝メモリ株式会社 メモリシステムおよびメモリシステムの制御方法
US10970226B2 (en) 2017-10-06 2021-04-06 Silicon Motion, Inc. Method for performing access management in a memory device, associated memory device and controller thereof, and associated electronic device
JP6982468B2 (ja) 2017-10-27 2021-12-17 キオクシア株式会社 メモリシステムおよび制御方法
US10929285B2 (en) 2018-02-27 2021-02-23 Western Digital Technologies, Inc. Storage system and method for generating a reverse map during a background operation and storing it in a host memory buffer
KR102624911B1 (ko) 2018-06-13 2024-01-12 삼성전자주식회사 개선된 메타 데이터 관리를 통한 플래시 메모리의 내구성 향상 방법
KR20200022179A (ko) 2018-08-22 2020-03-03 에스케이하이닉스 주식회사 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법
KR20200088635A (ko) 2019-01-15 2020-07-23 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US10860228B1 (en) 2019-06-24 2020-12-08 Western Digital Technologies, Inc. Method to switch between traditional SSD and open-channel SSD without data loss
US11138108B2 (en) 2019-08-22 2021-10-05 Micron Technology, Inc. Logical-to-physical map synchronization in a memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11675527B2 (en) 2020-06-22 2023-06-13 SK Hynix Inc. Memory system uploading hot metadata to a host based on free space size of a host memory, and read operation method thereof

Also Published As

Publication number Publication date
US11256615B2 (en) 2022-02-22
US20200334138A1 (en) 2020-10-22
CN111831583A (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
KR20200122086A (ko) 메모리 시스템에서 맵 세그먼트를 전송하는 방법 및 장치
CN106874211B (zh) 存储器系统及非易失性存储器的控制方法
US11030094B2 (en) Apparatus and method for performing garbage collection by predicting required time
CN106874217B (zh) 存储器系统及控制方法
US9244619B2 (en) Method of managing data storage device and data storage device
US11216368B2 (en) Memory system for garbage collection using page offsets, invalid offset ratio, sequential ratio, and logical address prediction
KR20210027642A (ko) 메모리 시스템에서 맵 정보를 전송하는 방법 및 장치
US11675527B2 (en) Memory system uploading hot metadata to a host based on free space size of a host memory, and read operation method thereof
US20200264973A1 (en) Method and apparatus for managing map data in memory system
US11200178B2 (en) Apparatus and method for transmitting map data in memory system
US11392309B2 (en) Memory system for performing migration operation and operating method thereof
US11681633B2 (en) Apparatus and method for managing meta data in memory system
KR20200141212A (ko) 가비지콜렉션 동작을 위한 메모리 시스템 및 메모리 시스템의 동작방법
JP2020123040A (ja) メモリシステムおよび制御方法
US11874775B2 (en) Method and apparatus for performing access operation in memory system utilizing map data including mapping relationships between a host and a memory device for storing data
KR20210039185A (ko) 메모리 시스템에서 멀티 스트림 동작을 제공하는 방법 및 장치
KR20200132043A (ko) 네트워크 서버, 데이터 처리 시스템 또는 메모리 시스템에서 데이터의 속성을 공유하는 방법 및 장치
KR20200014175A (ko) 소요시간을 예측하여 가비지 컬렉션을 수행하는 방법 및 장치
KR20200095010A (ko) 메모리 시스템에서 맵 정보를 전송하는 방법 및 장치
KR20200119059A (ko) 메모리 시스템 및 그것의 동작방법
KR20200126531A (ko) 메모리 시스템 및 그의 커맨드 수행 방법
US11941246B2 (en) Memory system, data processing system including the same, and operating method thereof
US11657000B2 (en) Controller and memory system including the same
US20220164119A1 (en) Controller, and memory system and data processing system including the same
KR20210063814A (ko) 메모리 시스템의 리드 동작 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination