KR20200126531A

KR20200126531A - 메모리 시스템 및 그의 커맨드 수행 방법

Info

Publication number: KR20200126531A
Application number: KR1020190050295A
Authority: KR
Inventors: 김병준
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2019-04-30
Filing date: 2019-04-30
Publication date: 2020-11-09
Also published as: US11275682B2; CN111857818A; US20200349068A1

Abstract

본 발명의 실시 예에 따른 메모리 시스템은 복수의 페이지들로 구성된 메모리 블록을 포함하는 메모리 장치; 및 외부 장치로부터 이레이즈 동작을 수반하는 이레이즈 요청 및 외부 장치로부터 이레이즈 동작을 수반하는 이레이즈 요청 및 이레이즈 요청에 대응되는 제1 논리 주소를 수신하고, 제1 논리 주소를 이레이즈 정보에 대응시키는 컨트롤러를 포함할 수 있다.

Description

메모리 시스템 및 그의 커맨드 수행 방법{MEMORY SYSTEM AND METHOD OF PERFORMING COMMAND OPERATION THEREOF}

본 발명은 메모리 장치 및 컨트롤러를 포함하는 메모리 시스템에 관한 것으로, 보다 구체적으로는 메모리 시스템 및 그의 커맨드 수행에 관한 것이다.

최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.

메모리 장치를 이용한 데이터 저장 장치는 하드 디스크와 달리 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.

본 발명의 실시 예들은 호스트로부터 이레이즈 요청 및 이에 대응되는 논리 주소가 수신되면, 수신된 논리 주소를 이레이즈 정보에 대응시킴으로써 이레이즈 요청에 대한 커맨드 동작을 수행할 수 있다. 이를 통해, 본 발명의 실시 예들은 이레이즈 요청에 대응하는 이레이즈 동작을 수행한 후 그 결과를 호스트로 전송하는 것에 비하여 이레이즈 레이턴시를 감소시킬 수 있는 메모리 시스템 및 그의 커맨드 수행 방법을 제공할 수 있다.

또한, 본 발명의 실시 예들은 호스트로부터 이레이즈 요청되는 논리 주소에 대응되는 데이터의 크기가 페이지 한개의 저장 용량보다 크더라도, 수신된 논리 주소를 한개의 하나의 이레이즈 물리 주소에 대응시키기 때문에, 메모리 장치의 활용도가 향상되는 효과를 제공할 수 있다.

본 발명은 메모리 시스템 및 그의 커맨드 수행 방법을 제공한다. 본 발명의 실시 예에 따른 메모리 시스템은 복수의 페이지들로 구성된 메모리 블록을 포함하는 메모리 장치; 및 외부 장치로부터 이레이즈 동작을 수반하는 이레이즈 요청 및 외부 장치로부터 이레이즈 동작을 수반하는 이레이즈 요청 및 이레이즈 요청에 대응되는 제1 논리 주소를 수신하고, 제1 논리 주소를 이레이즈 정보에 대응시키는 컨트롤러를 포함할 수 있다. 컨트롤러는 제1 논리 주소를 이레이즈 정보에 대응시킨 후, 이레이즈 요청에 대한 응답을 외부 장치로 전송할 수 있다. 이레이즈 정보는 이레이즈 상태인 이레이즈 페이지 또는 이레이즈 메모리 블록의 이레이즈 물리 주소를 포함할 수 있다. 컨트롤러는 제1 논리 주소를 이레이즈 물리 주소에 대응시킨 후, 이레이즈 페이지 또는 이레이즈 메모리 블록을 데이터의 저장 용도로 사용하지 않을 수 있다. 이레이즈 정보는 이레이즈 상태 값을 포함할 수 있다. 컨트롤러는 제1 논리 주소에 대응되는 물리 주소를 맵 데이터에서 검색하여 무효화하고, 무효화된 물리 주소에 가비지 컬렉션을 수행하며, 맵 데이터는 외부 장치에서 사용되는 논리 주소 및 메모리 장치의 물리 주소를 포함할 수 있다. 컨트롤러는 가비지 컬렉션을 수행하기 이전에 응답을 외부 장치로 전송할 수 있다. 외부 장치로부터 제1 논리 주소에 대응되며 유효한 제1 물리 주소가 더 수신되면, 컨트롤러는 유효한 제1 물리 주소를 무효화하고, 무효화된 제1 물리 주소에 가비지 컬렉션을 수행할 수 있다. 컨트롤러는 가비지 컬렉션을 수행하기 이전에 응답을 외부 장치로 전송할 수 있다. 복수의 페이지들을 포함할 수 있다. 메모리 블록을 포함할 수 있다. 메모리 장치 및 메모리 장치를 제어하는 컨트롤러를 포함할 수 있다.

본 발명의 실시 예에 따른 메모리 시스템의 커맨드 동작 수행 방법은 복수의 페이지들로 구성된 메모리 블록을 포함하는 메모리 장치 및 이를 제어하는 컨트롤러를 포함하는 메모리 시스템은 외부 장치로부터 이레이즈 동작을 수반하는 이레이즈 요청 및 이레이즈 요청에 대응되는 제1 논리 주소를 수신하는 단계; 및 제1 논리 주소를 이레이즈 정보에 대응시키는 단계를 포함할 수 있다. 이레이즈 정보에 대응시키는 단계 수행 후, 이레이즈 요청에 대한 응답을 외부 장치로 전송할 수 있다. 이레이즈 정보는 이레이즈 상태인 이레이즈 페이지 또는 이레이즈 메모리 블록의 이레이즈 물리 주소를 포함할 수 있다. 이레이즈 정보에 대응시키는 단계 수행 후, 이레이즈 페이지 또는 이레이즈 메모리 블록은 데이터의 저장 용도로 사용되지 않을 수 있다. 이레이즈 정보는 이레이즈 상태 값을 포함할 수 있다. 제1 논리 주소에 대응된 물리 주소를 맵 데이터에서 검색하는 단계; 검색된 물리 주소를 맵 데이터에서 무효화하는 단계; 및 무효화된 물리 주소에 가비지 컬렉션을 수행할 수 있다. 맵 데이터는 외부 장치에서 사용되는 논리 주소 및 메모리 장치의 물리 주소를 포함할 수 있다. 응답을 외부 장치로 전송하는 단계는 가비지 컬렉션을 수행 단계 이전에 수행될 수 있다. 외부 장치로부터 제1 논리 주소에 대응되며 유효한 제1 물리 주소가 더 수신되면, 유효한 제1 물리 주소를 맵 데이터에서 무효화하는 단계; 및 무효화된 제1 물리 주소에 가비지 컬렉션을 수행할 수 있다. 맵 데이터는 외부 장치에서 사용되는 논리 주소 및 메모리 장치의 물리 주소를 포함할 수 있다. 이레이즈 요청에 대한 응답을 외부 장치로 전송하는 단계는 가비지 컬렉션을 수행 단계 이전에 수행될 수 있다. 제1 논리 주소를 이레이즈 정보에 대응시키는 단계 이후, 외부 장치로부터 리드 요청 및 제2 논리 주소가 수신되는 단계; 제2 논리 주소가 이레이즈 정보에 대응되면, "제2 논리 주소에 대응되는 데이터가 메모리 장치에 저장되어 있지 않음"의 메시지를 리드 요청의 응답으로 외부 장치로 전송할 수 있다. 제1 논리 주소를 이레이즈 정보에 대응시키는 단계 이후, 외부 장치로부터 리드 요청 및 제2 논리 주소가 수신되는 단계; 제2 논리 주소가 이레이즈 정보에 대응되지 않으면, "제2 논리 주소에 대응되는 데이터를 메모리 장치에서 찾을 수 없음"의 메시지를 리드 요청의 응답으로 외부 장치로 전송하는 단계를 포함할 수 있다.

본 발명의 실시예에 따른 메모리 시스템 및 이의 구동 방법은 호스트로부터 수신되는 논리 주소 및 이레이즈 동작을 수반하는 이레이즈 요청에 따라 커맨드 동작을 수행할 시, 호스트로부터 수신되는 논리 주소를 이레이즈 정보에 대응하여 이레이즈 레이턴시를 감소시킬 수 있다.

본 발명의 실시예에 따른 메모리 시스템 및 이의 구동 방법은 이레이즈 레이턴시가 감소됨에 따라, 호스트로부터 수신되는 후속 요청(예를 들면, 리드, 프로그램 및 이레이즈 등)를 수신하기 위한 요청 대기시간이 짧아질 수 있다. 이에, 본 발명의 실시예에 따른 메모리 시스템 및 이의 구동 방법은 메모리 시스템의 커맨드 동작 특성을 향상시키는 효과를 제공할 수 있다.

본 발명의 실시예에 따른 메모리 시스템 및 이의 구동 방법은 호스트로부터 수신되는 논리 주소에 대응되는 데이터의 크기가 페이지 한개의 저장 용량보다 크더라도, 논리 주소를 한개의 이레이즈 물리 주소에 맵핑하여 커맨드 동작을 수행한다. 이에, 본 발명의 실시예에 따른 메모리 시스템 및 이의 구동 방법은 메모리 장치의 활용도가 향상되는 효과를 제공할 수 있다.

본 발명의 실시예에 따른 메모리 시스템 및 이의 구동 방법은 호스트로부터 수신되는 이레이즈 요청되는 논리 주소에 대응되는 데이터의 실질적인 이레이즈 동작은 이레이즈 요청이 수신될 때마다 수행하지 않고, 메모리 시스템의 상태가 가비지 컬렉션 수행 조건에 만족되는 경우, 가비지 컬렉션에 의해 수행한다. 본 발명의 실시예에 따른 메모리 시스템 및 이의 구동 방법은 메모리 시스템의 오버헤드를 감소시키는 효과를 제공할 수 있다.

도 1은 본 발명의 메모리 시스템이 이레이즈 요청에 따른 커맨드 동작을 수행하는 방법을 설명하는 도면이다.
도 2은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 3는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이다.
도 4은 본 발명의 다른 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 5는 본 발명의 다른 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다
도 6a 및 도 6b는 도 5에 도시된 데이터 처리 시스템의 맵 다운로딩 및 맵 업로딩 방법을 설명하는 도면이다.
도 7a 및 도 7b는 본 발명의 일 실시 예에 따라, 데이터 처리 시스템 및 메모리 시스템이 커맨드 동작을 수행하는 방법을 설명하는 도면이다.
도 8a 및 도 8b는 본 발명의 일 실시 예에 따라, 데이터 처리 시스템 및 메모리 시스템이 커맨드 동작을 수행하는 방법을 설명하는 도면이다.

이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.

도 1은 본 발명의 일 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 설명한다.

본 발명의 데이터 처리 시스템은 메모리 시스템(110) 및 호스트(102)를 포함할 수 있다. 메모리 시스템(110)은 비휘발성 저장 소자를 포함하는 메모리 장치를 포함할 수 있으며, 호스트(102)와 전기적으로 연결될 수 있다. 호스트(102)는 메모리 시스템(110)에 요청(request), 주소(address) 및 데이터(data) 등을 전송할 수 있고, 메모리 시스템(110)은 호스트(102)로부터 수신된 요청 및 주소에 대응하여 데이터를 저장하거나, 데이터를 이레이즈하거나, 저장된 데이터를 호스트(102)로 전송할 수 있다.

예를 들면, 호스트(102)가 메모리 시스템(110)으로 전송하는 요청은 데이터의 리드(READ), 라이트(WRITE) 또는 이레이즈(ERASE)를 위한 것일 수 있다. 호스트(102)는 요청과 함께 논리 주소(logical address)를 메모리 시스템(110)에 전송할 수 있다.

메모리 시스템(110)은 호스트(102)에서 사용되는 논리 주소와 메모리 장치의 물리 주소를 대응시키기 위한 맵 데이터(맵핑 테이블)등을 생성 및 관리하고, 저장할 수 있다. 메모리 시스템(110)은 데이터를 메모리 장치에 저장한 후, 저장된 데이터의 논리 주소에 대응되는 데이터의 저장 위치를 나타내는 물리 주소(physical address, or physical resource allocation)를 생성하거나 갱신할 수 있다. 맵 데이터은 메모리 시스템(110)의 데이터 저장 공간의 약 0.1%정도의 크기를 가질 수 있다.

호스트(102)는 이레이즈 동작을 수반하는 이레이즈 요청(E_REQ) 및 이에 대응되는 논리 주소를 메모리 시스템(110)에 전송할 수 있다. 본 발명의 설명에서, 호스트(102)가 메모리 시스템(110)으로 이레이즈 요청(E_REQ)와 함께 전송하는 논리 주소를 제1 논리 주소라고 하기로 한다. 호스트(102)가 맵 데이터를 저장하는 경우, 호스트(102)는 이레이즈 요청(E_REQ) 및 제1 논리 주소뿐만 아니라, 제1 논리 주소에 대응되는 제1 물리 주소를 메모리 시스템(110)으로 함께 전송할 수 있다.

또한, 본 발명에서, 이레이즈 동작을 수반하는 이레이즈 요청(E_REQ)는 언맵(unmap) 커맨드, 디스카드(discard) 커맨드, 이레이즈(erase) 커맨드 및 포맷(format) 커맨드 등을 포함할 수 있다.

메모리 시스템(110)은 호스트(102)로부터 이레이즈 요청(E_REQ) 및 이에 대응되는 제1 논리 주소를 수신하면, 제1 논리 주소에 언맵 동작을 수행하여, 이레이즈 동작을 수행할 수 있다.

메모리 시스템(110)은 메모리 시스템(110)에 저장된 맵 데이터에서 제1 논리 주소에 대응된 제2 물리 주소를 검색한 후, 제1 논리 주소 및 제2 물리 주소의 대응 관계를 해제(release)하여 언맵 동작을 수행할 수 있다. 또한, 메모리 시스템(110)은 호스트(102)로부터 제1 물리 주소를 더 수신하면 제1 논리 주소에 대응된 제2 물리 주소를 검색할 필요 없이, 맵 메모리 시스템(110)에 저장된 맵 데이터에서 제1 논리 주소 및 제1 물리 주소의 대응 관계를 해제하여 언맵 동작을 수행할 수 있다. 메모리 시스템(110)은 언맵 동작을 수행하기 위해, 맵 데이터에 포함된 제1 논리 주소의 맵정보를 비활성화 시키거나 이레이즈할 수 있다.

메모리 시스템(110)이 제1 논리 주소의 언맵 동작을 수행한 후, 호스트(102)는 리드 요청 및 이에 대응되는 제2 논리 주소를 메모리 시스템(110)으로 전송할 수 있다.

이때, 리드 요청에 대응되는 제2 논리 주소가 언맵 동작이 수행된 제1 논리 주소와 동일할 경우, 메모리 시스템(110)은 호스트(102)로부터 수신된 제2 논리 주소에 대응하는 데이터가 메모리 장치에 저장되어 있지 않음' 또는 '제2 논리 주소에 대응하는 데이터를 메모리 장치에서 찾을 수 없음'의 메지시를 포함하는 응답을 호스트(102)로 전송할 수 있다.

좀더 자세히 설명하면, 메모리 시스템(110)은 제1 논리 주소에 대한 언맵 동작을 수행하기 위해, 제1 논리 주소와 관련한 맵정보를 맵 데이터에서 비활성화시키거나 이레이즈한 경우, 메모리 시스템(110)은 제1 논리 주소의 맵정보를 맵 데이터에서 찾을 수 없다. 이때, 호스트(102)로부터 리드 요청과 함께 수신된 제2 논리 주소가 이미 언맵 처리된 제1 논리 주소와 동일한 경우, 메모리 시스템(110)은 제2 논리 주소의 맵정보를 맵 데이터에서 찾을 수 없다.

이에, 메모리 시스템(110)은 제2 논리 주소에 대응하는 데이터가 메모리 장치에 저장되어 있지 않은 것인지 또는 제2 논리 주소에 대응하는 데이터가 메모리 장치에 저장되어 있지만 맵 데이터에 오류가 발생하거나 제2 논리 주소의 맵정보가 이레이즈되어 데이터를 찾을 수 없는 것인지 판단할 수 없다.

즉, 특정 논리 주소(제1 논리 주소)에 언맵 동작이 수행되면, 언맵 동작이 수행된 논리 주소의 맵정보가 맵 데이터에서 이레이즈되어 이에 대응하는 데이터가 메모리 시스템(110)에서 이레이즈된 것과 같은 결과를 제공할 수 있다. 하지만, 메모리 시스템(110)은 언맵 동작이 수행된 논리 주소에 대응하는 물리 주소를 맵 데이터에서 검색할 수 없기에, 메모리 시스템(110)은 특정 논리 주소에 대응하는 데이터가 실제로 이레이즈된 경우와 특정 논리 주소에 대응하는 맵정보에 액세스 할 수 없는 경우를 구분하기 어렵다.

또한, 이레이즈 동작은 메모리 블록 단위로 된다. 제1 논리 주소에 대응되는 데이터의 크기가 작아 하나의 메모리 블록 전체에 저장되지 않은 경우, 메모리 시스템(110)은 해당 메모리 블록이 가비지 컬렉션(garbage collection)의 대상이 될 때까지, 제1 논리 주소에 대응되는 데이터를 이레이즈 하지 않는다. 또한 제1 논리 주소에 대응되는 데이터의 크기가 1Gbyte이고, 메모리 장치에 포함된 한 개의 페이지가 저장할 수 있는 데이터의 크기가 4Kbyte 인 경우, 메모리 시스템은 250만개의 페이지에 언맵 동작을 수행하고, 가비지 컬렉션을 수행해야한다. 이에 이레이즈 레이턴시가 길어질 수 있다.

이에, 도 1에 도시되는 바와 같이, 본 발명의 실시 예에 따른 메모리 시스템(110)은 호스트(102)로부터 이레이즈 동작을 수반하는 이레이즈 요청(E_REQ) 및 이에 대응되는 제1 논리 주소(LA_050)를 포함하는 커맨드 세트(910)를 수신하면, 메모리 시스템(110)은 호스트(102)로부터 수신되는 제1 논리 주소(LA_050)를 이레이즈 정보(E_INF)에 대응시킴으로써 이레이즈 동작을 수행할 수 있다(S920). 본 발명의 실시 예에서, 이레이즈 정보(E_INF)는 이레이즈 상태인 이레이즈 페이지 또는 이레이즈 상태인 이레이즈 메모리 블록의 이레이즈 물리 주소(EPA)를 포함할 수 있다. 또한, 이레이즈 정보(E_INF)는 이레이즈 상태 값(EV)을 포함할 수 있다.

본 발명의 실시 예에 따른 이레이즈 정보(E_INF)에 대응시키는 동작은 메모리 시스템(110)이 호스트(102)로부터 수신된 제1 논리 주소(LA_050)를 이레이즈 물리 주소(EPA)에 대응시키는 동작을 포함할 수 있다. 즉, 메모리 시스템(110)은 맵 데이터에서 제1 논리 주소(LA_050)에 맵핑되어 있던 제2 물리 주소(PA_0A0)를 언맵처리하고, 이레이즈 물리 주소(EPA)인 "PA_FFFF"로 맵핑할 수 있다.

이레이즈 물리 주소(EPA)는 메모리 시스템(110)에 포함된 메모리 장치의 이레이즈 상태인 이레이즈 페이지 또는 이레이즈 상태인 이레이즈 메모리 블록의 물리적 위치를 포함할 수 있다. 또한, 이레이즈 페이지 및 이레이즈 메모리 블록은 데이터를 저장하기 위한 용도로 사용되지 않는 이레이즈 페이지 및 이레이즈 메모리 블록일 수 있다.

본 발명의 실시 예에서는 데이터를 저장하기 위해 사용되지 않는 이레이즈 페이지 및 이레이즈 메모리 블록은 반도체 장치의 제조 공정 중 또는 메모리 시스템의 부팅(파워-온)시 지정될 수 있다. 또한, 이레이즈 페이지 및 이레이즈 메모리 블록은 메모리 시스템의 동작 중에 지정될 수도 있다. 예를 들면, 이레이즈 페이지 및 이레이즈 메모리 블록은 데이터를 저장하기 위해 사용되지 않는 배드 블록 또는 배드 블록의 페이지를 포함할 수 있다. 또한, 이레이즈 페이지 및 이레이즈 메모리 블록은 데이터를 저장하기 위해 사용되지 않는 스페어 메모리 블록 또는 스페어 메모리 블록의 페이지를 포함할 수 있다. 하지만 본 발명의 이레이즈 페이지 및 이레이즈 메모리 블록이 이에 한정되는 것은 아니다.

이레이즈 상태 값(EV)은 물리 주소의 형식을 갖추되, 메모리 장치 내 메모리 블록 및 페이지 등의 물리 주소의 범위를 벗어나 실제로는 사용되지 않는 값을 포함할 수 있다. 또한, 이레이즈 상태 값(EV)은 물리 주소의 형식이 아닌, 특정 코드 값을 포함할 수 있다.

즉, 메모리 시스템(110)이 이레이즈 요청(E_REQ)와 제1 논리 주소(LA_050)를 포함하는 커맨드 세트(910)를 수신하면, 메모리 시스템(110)은 제1 논리 주소(LA_050)를 이레이즈 물리 주소(PA_FFFF)와 대응시킬 수 있다(S920). 즉, 메모리 시스템(110)은 맵 데이터에서 제1 논리 주소(LA_050)에 이미 맵핑되어 있던 제2 물리 주소(PA_0A0)를 이레이즈 물리 주소(EPA)인 "PA_FFFF"으로 맵핑할 수 있다.

또한, 메모리 시스템(110)이 이레이즈 요청(E_REQ)와 제1 논리 주소(LA_050)를 포함하는 커맨드 세트(910)를 수신하면, 메모리 시스템(110)은 맵 데이터에서 제1 논리 주소(LA_050)에 이미 맵핑되어 있던 제2 물리 주소(PA_0A0)를 이레이즈 상태 값(EV)인 "0#0#"으로 변경할 수 있다(S920). 또한 본 발명의 실시 예는 제1 논리 주소(LA_050)의 이레이즈 상태 정보를 이레이즈 상태 값(EV)인 "0#0#"으로 변경할 수 있다(S920).

제1 논리 주소(LA_050)가 이레이즈 정보(E_INF)에 대응된 후, 호스트(102)로부터 리드 요청과 함께 제2 논리 주소가 수신되는 경우, 메모리 시스템(110)은 제2 논리 주소가 이레이즈 정보(E_INF)에 대응되는지 여부를 판단한다.

리드 요청과 함께 수신된 제2 논리 주소가 이레이즈 정보(E_INF)에 대응되면, 제2 논리 주소가 이레이즈 정보(E_INF)에 대응되는 제1 논리 주소(LA_050)와 동일하면, 본 발명의 실시 예에 따른 메모리 시스템(110)은 제2 논리 주소에 대응되는 데이터가 실제 이레이즈 되어 더 이상 메모리 장치에 저장되어 있지 않다고 판단할 수 있다. 이에, 메모리 시스템(110)은 호스트(102)로 "제2 논리 주소에 대응되는 데이터가 메모리 장치에 저장되어 있지 않음"의 메시지를 리드 요청의 응답으로 전송할 수 있다.

또한, 리드 요청과 함께 수신된 제2 논리 주소가 이레이즈 정보(E_INF)에 대응되지 않고, 제2 논리 주소가 이레이즈 정보(E_INF)에 대응되는 제1 논리 주소(LA_050)와 동일하지 않고, 제2 논리 주소의 맵정보가 맵 데이터에서 검색되지 않으면, 본 발명의 실시 예에 따른 메모리 시스템(110)은 제2 논리 주소에 대응되는 데이터를 메모리 장치에서 찾을 수 없다고 판단할 수 있다. 이에, 메모리 시스템(110)은 호스트(102)로 "제2 논리 주소에 대응되는 데이터를 메모리 장치에서 찾을 수 없음"의 메시지를 리드 요청의 응답으로 전송할 수 있다.

즉, 본 발명의 실시 예에 따른 메모리 시스템(110)은 제1 논리 주소에 대응되는 데이터가 정상적으로 이레이즈된 경우와, 제1 논리 주소에 대응되는 데이터를 찾을 수 없는 경우를 명확히 구분할 수 있다.

또한, 본 발명의 실시 예에 따른 메모리 시스템(110)은 호스트(102)로부터 수신된 이레이즈 요청(E_REQ)에 따라, 제1 논리 주소를 이레이즈 물리 주소(EPA) 또는 이레이즈 상태 값(EV)에 대응시키는 동작 만으로, 이레이즈 요청(E_REQ)에 따른 커맨드 동작이 수행 완료된 것으로 판단할 수 있다. 이에, 메모리 시스템(110)은 수신된 이레이즈 요청(E_REQ)에 대한 응답(Ack)을 호스트(102)로 전송할 수 있다.

즉, 이레이즈 요청(E_REQ)에 대한 응답(Ack)은 제1 논리 주소에 대응되는 물리 주소에 저장된 데이터가 가비지 컬렉션을 통해 실제로 이레이즈 되기 전에 호스트(102)로 전송될 수 있다. 그렇기 때문에, 본 발명의 실시 예는 실제 이레이즈 동작인 가비지 컬렉션으로 인해 발생할 수 있는 이레이즈 레이턴시를 줄일 수 있다.

또한, 실시예에 따라, 메모리 시스템(110)은 이레이즈 물리 주소(EPA) 및 이레이즈 상태 값(EV)와 대응되는 논리 주소들에 대한 정보를 바탕으로, 가비지 컬렉션을 수행될 수 있다. 예를 들어, 이레이즈 물리 주소(EPA) 및 이레이즈 상태 값(EV)에 대응되는 논리 주소의 개수가 설정 레벨에 이르는 경우, 메모리 시스템(110)은 가비지 컬렉션을 수행해야 할 필요성이 있다고 판단할 수 있다. 가비지 컬렉션을 수행하기 위한 트리거(trigger)로서, 이레이즈 물리 주소(EPA) 및 이레이즈 상태 값(EV)와 대응되는 논리 주소들의 개수가 사용될 수 있다.

한편, 실시예에 따라, 메모리 시스템(110)은 호스트(102)로부터 수신되는 이레이즈 요청(E_REQ)의 종류에 따라, 제1 논리 주소에 대응되는 이레이즈 정보(E_INF)를 서로 다르게 설정할 수 있다. 예를 들어, 메모리 시스템(110)은 이레이즈 커맨드에 대응하는 제1 논리 주소는 제1 이레이즈 정보(E_INF)에 대응시키고, 디스카드 커맨드에 대응하는 제1 논리 주소는 제2 이레이즈 정보(E_INF)에 대응시키고, 언맵 커맨드에 대응하는 제1 논리 주소는 제3 이레이즈 정보(E_INF)에 대응시키고, 포맷 커맨드에 대응하는 제1 논리 주소는 제4 이레이즈 정보(E_INF)에 맵핑시킬 수 있다.

또한, 메모리 시스템(110)은 호스트(102)로부터 수신되는 이레이즈 요청(E_REQ)의 동작 우선 순위에 따라, 제1 논리 주소에 대응되는 이레이즈 정보(E_INF)를 서로 다르게 설정할 수 있다. 예를 들어, 메모리 시스템(110)은 동작 우선 순위가 최상위인 이레이즈 요청(E_REQ)에 대응하는 제1 논리 주소를 제1 이레이즈 정보(E_INF)에 대응시키고, 동작 우선 순위가 차상위인 이레이즈 요청(E_REQ)에 대응하는 제1 논리 주소는 제2 이레이즈 정보(E_INF)에 대응시키고, 동작 우선 순위가 차하위인 이레이즈 요청(E_REQ)에 대응하는 제1 논리 주소는 제3 이레이즈 정보(E_INF)에 대응시키고, 동작 우선 순위가 최하위인 이레이즈 요청(E_REQ)에 대응하는 제1 논리 주소는 제4 이레이즈 정보(E_INF)에 맵핑시킬 수 있다.

만약, 메모리 장치에 저장된 특정 데이터가 해킹되거나 바이러스에 감염된 경우, 호스트(102)는 해당 데이터에 대해 이레이즈 동작의 긴급 수행을 요청하기 위해, 해당 데이터에 대한 제1 논리 주소와 함께 이레이즈 요청(E_REQ)의 동작 우선 순위를 최상위로 설정하여 메모리 시스템(110)으로 전송할 수 있다. 이때, 메모리 시스템(110)은 수신된 제1 논리 주소를 동작 우선 순위가 최상위인 제1 이레이즈 정보(E_INF)에 대응시킴으로써, 제1 논리 주소에 대응되는 페이지 또는 메모리 블록을 가비지 컬렉션의 최우선 대상으로 설정할 수도 있다. 이때, 메모리 시스템(110)은 서로 다른 동작 우선 순위를 갖는 이레이즈 정보(E_INF)를 이용하여, 가비지 컬렉션을 수행하기 위한 트리거 기준 값을 다르게 설정할 수도 있다.

한편, 메모리 시스템(110) 내 저장된 데이터가 이레이즈되는 동작은 메모리 블록 단위로 수행될 수 있다. 호스트(102)로부터 메모리 블록 보다 작은 단위(예, 페이지)의 데이터를 이레이즈하기 위한 이레이즈 요청(E_REQ)와 제1 논리 주소가 전송되더라도, 메모리 시스템(110)은 제1 논리 주소를 이레이즈 정보(E_INF)에 대응시킬 뿐, 제1 논리 주소에 맵핑된 물리 주소에 저장된 데이터는 이레이즈하지 않는다. 이러한 데이터는 유효하지 않은(invalid) 무효 데이터로 간주되며, 메모리 블록 내 무효 데이터가 차지하는 비율이 높아질수록 해당 메모리 블록은 가비지 컬렉션을 통해 데이터의 이레이즈 동작이 우선 수행될 대상이 될 수 있다.

즉, 본 발명의 실시 예에서 이레이즈 요청(E_REQ)에 따른 커맨드 동작은 제1 논리 주소를 이레이즈 물리 주소(EPA) 및 이레이즈 상태 값(EV)을 포함하는 이레이즈 정보(E_INF)에 대응시킴으로써 수행될 수 있다. 이에, 이레이즈 요청(E_REQ)의 수행 시간이 감소되는 효과를 제공할 수 있다.

또한 본 발명의 실시 예는 이레이즈 요청(E_REQ) 따른 커맨드 동작의 수행 시간이 감소되어, 호스트(102)로부터 수신되는 후속 커맨드(예를 들면, 리드, 프로그램 및 이레이즈 등)를 수신하기 위한 커맨드 대기시간이 짧아질 수 있다. 이에 본 발명의 실시 예는 메모리 시스템(110)의 커맨드 동작 특성을 향상시키는 효과를 제공할 수 있다.

또한, 본 발명의 제1 논리 주소에 대응되는 데이터의 크기가 크더라도, 제1 논리 주소를 적어도 한 개의 이레이즈 페이지의 이레이즈 물리 주소(EPA)에 맵핑하기 때문에, 메모리 장치(150)의 활용도가 향상되는 효과를 제공할 수 있다.

또한 본 발명의 실시 예에서 가비지 컬렉션은 이레이즈 요청(E_REQ)이 수신될 때마다 수행되지 않고 가비지 컬렉션의 수행 조건에 만족되는 경우 수행할 수 있다. 이에 본 발명의 실시 예는 메모리 시스템(110)의 오버헤드를 감소시키는 효과를 제공할 수 있다.

도 2는 본 발명에 따른 데이터 처리 시스템(100)의 일 예를 도시한 도면이다. 도 2를 참조하면, 데이터 처리 시스템(100)은 호스트(102) 및 메모리 시스템(110)을 포함한다.

호스트(102)는 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.

또한, 호스트(102)는 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 유저와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은 유저의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은 유저의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은 일반 유저를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은 유저들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는 복수의 운영 시스템들을 포함할 수 있으며, 또한 유저 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다, 여기서, 호스트(102)는 유저 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 유저 요청에 상응하는 동작들을 수행한다.

또한, 메모리 시스템(110)은 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은 솔리드스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.

아울러, 메모리 시스템(110)을 구현하는 저장 장치들은 DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 메모리 장치로 구현될 수 있다.

그리고, 메모리 시스템(110)은 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150) 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.

여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.

또한, 다른 일 예로, 메모리 시스템(110)은 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.

한편, 메모리 시스템(110)에서의 메모리 장치(150)는 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 쓰기 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는 복수의 메모리 블록(memory block)들(152, 154, 156)을 포함하며, 각각의 메모리 블록들(152, 154, 156)은 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은 복수의 워드라인(WTL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는 복수의 메모리 블록들(152, 154, 156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.

그리고, 메모리 시스템(110)에서의 컨트롤러(130)는 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는 메모리 장치(150)의 리드, 쓰기, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.

보다 구체적으로 설명하면, 컨트롤러(130)는 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.

또한, 호스트 인터페이스 유닛(132)은 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은 호스트(102)와 데이터를 주고받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.

아울러, ECC 유닛(138)은 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은 메모리 장치(150)로부터 리드된 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.

여기서, ECC 유닛(138)은 LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.

그리고, PMU(140)는 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.

또한, 메모리 인터페이스 유닛(142)은 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다. 여기서, 메모리 인터페이스 유닛(142)은 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 그리고, 메모리 인터페이스 유닛(142)은 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.

아울러, 메모리(144)는 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 쓰기, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.

여기서, 메모리(144)는 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.

또한, 메모리(144)는 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 쓰기 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 쓰기 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 쓰기 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.

메모리(144)는 컨트롤러 맵 데이터 및 상태 정보를 저장할 수 있다. 컨트롤러 맵 데이터는 호스트(102)에서 사용되는 논리 주소 및 이에 대응되는 메모리 장치(150)의 물리 주소가 포함된 L2P 세그먼트들로 구성된 L2P 맵 데이터를 포함한다. 컨트롤러 맵 데이터는 P2L 세그먼트들로 구성된 P2L 맵 데이터를 더 포함할 수 있다.

본 발명의 실시 예에서, 호스트(102)로부터 제1 논리 주소에 이레이즈 요청(E_REQ)이 수신되면, 컨트롤러(130)는 논리 주소를 이레이즈 정보(E_INF)에 대응시킬 수 있다. 이때 컨트롤러(130)는 컨트롤러 맵 데이터에서 호스트(102)로부터 수신된 제1 논리 주소에 맵핑된 물리 주소를 언맵 처리한 후, 제1 논리 주소를 이레이즈 물리 주소(EPA) 또는 이레이즈 상태 값(EV)과 맵핑할 수 있다.

또한, 메모리(144)는 컨트롤러 맵 데이터뿐만 아니라, 상태 정보를 저장할 수 있다. 상태 정보는 더티 정보, 무효 주소정보, 유효 저장 소자 정보, 프리 블록 개수 정보 및 이레이즈 상태 정보를 포함할 수 있다. 메모리 시스템(110)은 더티 정보 또는 무효 주소정보를 이용하여, 호스트로부터 이레이즈 요청(E_REQ)와 함께 수신되는 물리 주소의 유효성을 판단할 수 있다. 본 발명의 실시 예에서, 호스트(102)로부터 제1 논리 주소에 이레이즈 요청(E_REQ)이 수신되면, 컨트롤러(130)는 논리 주소의 이레이즈 상태 정보를 이레이즈 상태 값(EV)으로 변경할 수 있다.

또한, 메모리 시스템(110)은 이레이즈 요청(E_REQ)에 대응되는 논리 주소에 대응되는 물리 주소를 무효화한 후, 무효화된 물리 주소에 대응되는 메모리 블록의 유효 페이지 개수(VPC)를 변경할 수 있다. 또한 메모리 시스템은 유효 페이지 개수가 기 설정된 개수보다 적은 메모리 블록에, 가비지 컬렉션을 수행할 수 있다. 본 발명의 실시 예에서, 메모리 시스템(110)은 프리 블록 개수 정보가 기 설정된 개수보다 이하인 경우, 가비지 컬렉션을 수행할 수 있다.

그리고, 프로세서(134)는 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 쓰기 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.

일 예로, 컨트롤러(130)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 커맨드에 해당하는 프로그램 동작, 리드 요청에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.

그리고, 컨트롤러(130)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은 메모리 장치(150)의 메모리 블록들(152, 154, 156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152, 154, 156) 간 또는 메모리 블록들(152, 154, 156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어레벨링(WTL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 컨트롤러 맵 데이터를 메모리 장치(150)의 메모리 블록들(152, 154, 156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152, 154, 156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함한다.

또한, 본 발명에 따른 메모리 시스템(110)에서는 일 예로, 컨트롤러(130)가, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 복수의 커맨드 동작들, 예컨대 복수의 커맨드들에 해당하는 복수의 프로그램 동작들, 복수의 리드 요청들에 해당하는 복수의 리드 동작들, 및 복수의 이레이즈 커맨드들에 해당하는 복수의 이레이즈 동작들을 메모리 장치(150)에서 수행할 경우, 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널(channel)들(또는 웨이(way)들)에서, 최상(best)의 채널들(또는 웨이들)을 결정한 후, 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 커맨드들 해당하는 메모리 다이들로 전송하며, 또한 커맨드들에 해당하는 커맨드 동작들을 수행한 메모리 다이들로부터 커맨드 동작들의 수행 결과들을, 최상의 채널들(또는 웨이들)을 통해, 수신한 후, 커맨드 동작들의 수행 결과들을 호스트(120)로 제공한다. 특히, 본 발명에 따른 메모리 시스템(110)에서는 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 메모리 장치(150)의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여 최상의 전송 채널들(또는 전송 웨이들)을 결정하며, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들을 해당하는 메모리 다이들로 전송한다. 또한, 본 발명에 따른 메모리 시스템(110)에서는 호스트(102)로부터 수신된 복수의 커맨드들을 해당하는 커맨드 동작들을 메모리 장치(150)의 메모리 다이들에서 수행한 후, 메모리 장치(150)의 메모리 다이들에 연결된 복수의 채널들(또는 웨이들)에서, 채널들(또는 웨이들)의 상태에 상응한 최상의 수신 채널들(또는 수신 웨이들)을 통해, 커맨드 동작들에 대한 수행 결과들을, 메모리 장치(150)의 메모리 다이들로부터 수신하며, 메모리 장치(150)의 메모리 다이들로부터 수신된 수행 결과들을, 호스트(102)로부터 수신된 복수의 커맨드들에 대한 응답으로, 호스트(102)로 제공한다.

여기서, 컨트롤러(130)는 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인, 예컨대 채널들(또는 웨이들)의 비지(busy) 상태, 레디(ready) 상태, 액티브(active) 상태, 아이들(idle) 상태, 정상(normal) 상태, 비정상(abnormal) 상태 등을 확인한 후, 채널들(또는 웨이들)의 상태에 따라 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들을, 해당하는 메모리 다이들로 전송, 다시 말해 최상의 전송 채널들(또는 전송 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들의 수행을, 해당하는 메모리 다이들로 요청한다. 또한, 컨트롤러(130)는 최상의 전송 채널들(또는 전송 웨이들)을 통한 커맨드 동작들의 수행 요청에 상응하여, 해당하는 메모리 다이들로부터 커맨드 동작들의 수행 결과들을 수신하며, 이때 채널들(또는 웨이들)의 상태에 따라 최상의 채널들(또는 웨이들), 다시 말해 최상의 수신 채널들(또는 수신 웨이들)을 통해, 커맨드 동작들의 수행 결과들을 수신한다. 그리고, 컨트롤러(130)는 최상의 전송 채널들(또는 전송 웨이들)을 통해 전송되는 커맨드들의 디스크립터(descriptor)와, 최상의 수신 채널들(또는 수신 웨이들)을 통해 수신되는 수행 결과들의 디스크립터 간을, 매칭(matching)한 후, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 호스트(102)로 제공한다.

여기서, 커맨드들의 디스크립터에는 커맨드들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 커맨드들 또는 리드 요청들에 해당하는 데이터의 주소(일 예로, 데이터의 논리적 페이지 번호) 또는 데이터가 저장된 위치의 주소(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드들이 전송된 전송 채널들(또는 전송 웨이들)의 지시 정보, 예컨대 전송 채널들(또는 전송 웨이들)의 식별자(일 예로, 채널 번호(또는 웨이 번호)) 등이 포함될 수 있다. 또한, 수행 결과들의 디스크립터에는 수행 결과들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 커맨드들에 해당하는 프로그램 동작들의 데이터 또는 리드 요청들에 해당하는 리드 동작들의 데이터에 대한 주소(일 예로, 데이터에 대한 논리적 페이지 번호) 또는 프로그램 동작들 또는 리드 동작들이 수행된 위치의 주소(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드 동작들이 요청된 채널들(또는 웨이들), 다시 말해 커맨드들이 전송된 전송 채널들(또는 전송 웨이들)의 지시 정보, 예컨대 전송 채널들(또는 전송 웨이들)의 식별자(일 예로, 채널 번호(또는 웨이 번호)) 등이 포함될 수 있다. 아울러, 커맨드들의 디스크립터 및 수행 결과들의 디스크립터에 포함된 정보들, 예컨대 데이터 정보, 위치 정보, 또는 채널들(또는 웨이들)의 지시 정보는 컨텍스트(context) 형태 또는 태그(tag) 형태로, 디스크립터에 포함될 수 있다.

즉, 본 발명에 따른 메모리 시스템(110)에서는 호스트(102)로부터 수신되는 복수의 커맨드들, 및 커맨드들에 해당하는 복수의 커맨드 동작들의 수행 결과들을, 메모리 장치(150)의 메모리 다이들에 연결된 복수의 채널들(또는 웨이들)에서, 최상의 채널들(또는 웨이들)을 통해, 송수신한다. 특히, 본 발명에 따른 메모리 시스템(110)에서는 메모리 장치(150)의 메모리 다이들에 연결된 복수의 채널들(또는 웨이들)의 상태에 상응하여, 커맨드들이 메모리 장치(150)의 메모리 다이들로 전송되는 전송 채널들(또는 전송 웨이들)과, 커맨드 동작들의 수행 결과들이 메모리 장치(150)의 메모리 다이들로부터 수신되는 수신 채널들(또는 수신 웨이들)을, 각각 독립적으로 관리한다. 예컨대, 메모리 시스템(110)에서의 컨트롤러(130)는 복수의 채널들(또는 웨이들)의 상태에 상응하여, 복수의 채널들(또는 웨이들)에서, 제1커맨드가 전송되는 전송 채널(또는 전송 웨이)과, 제1커맨드에 해당하는 제1커맨드 동작의 수행 결과가 수신되는 수신 채널(또는 수신 웨이)을, 각각 독립적인 최상의 채널들(또는 웨이들)로 결정, 일 예로 전송 채널(또는 전송 웨이)을 제1최상의 채널(또는 웨이)로 결정하고, 수신 채널(또는 수신 웨이)을 제1최상의 채널(또는 웨이)로 결정하거나 제2최상의 채널(또는 웨이)로 결정한 후, 각각 독립적인 최상의 채널들(또는 웨이들)을 통해, 제1커맨드의 전송과, 제1커맨드 동작의 수행 결과의 수신을, 각각 수행한다.

그러므로, 본 발명에 따른 메모리 시스템(110)에서는 메모리 장치(150)의 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)을 보다 효율적으로 사용하며, 특히 각각 독립적인 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 각각 송수신함으로써, 메모리 시스템(110)의 동작 성능을 보다 향상시킬 수 있다.

아울러, 컨트롤러(130)의 프로세서(134)에는 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있으며, 관리 유닛은 메모리 장치(150)에 포함된 복수의 메모리 블록들(152, 154, 156)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리는 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 쓰기, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 쓰기, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가, 전술한 바와 같이, 3차원 입체 스택 구조를 가질 경우에는 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리하면, 메모리 장치(150)의 사용 효율 및 메모리 시스템(110)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다.

도 3은 본 발명의 실시 예에 따른 메모리 시스템(110)에서 메모리 장치(150)의 일 예를 개략적으로 도시한 도면이다. 우선, 도 3을 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.

본 발명의 실시 예에서 메모리 장치(150)는 데이터를 저장하기 위한 용도로 사용되지 않고 이레이즈 상태를 갖는 메모리 블록인 이레이즈 메모리 블록(EM)(250) 및 이레이즈 페이지(EP)를 더 포함할 수 있다. 본 발명의 실시 예에서 이레이즈 메모리 블록(EM) 및 이레이즈 페이지(EP)의 이레이즈 물리 주소(EPA)는 기 설정된 값(예, PA_FFFF)을 가질 수 있다.

이레이즈 메모리 블록(EM) 및 이레이즈 페이지(EP)는 반도체 장치의 제조 공정 중 또는 메모리 시스템의 부팅 시 지정될 수 있다. 또한, 이레이즈 메모리 블록(EM) 및 이레이즈 페이지(EP)는 메모리 시스템의 동작 중에 지정될 수도 있다. 예를 들면, 이레이즈 메모리 블록(EM) 및 이레이즈 페이지(EP)는 데이터를 저장하기 위해 사용되지 않는 배드 블록 또는 배드 블록의 페이지를 포함할 수 있다. 또한, 이레이즈 메모리 블록(EM) 및 이레이즈 페이지(EP)는 데이터를 저장하기 위해 사용되지 않는 스페어 메모리 블록 또는 스페어 메모리 블록의 페이지를 포함할 수 있다. 하지만 본 발명의 이레이즈 메모리 블록(EM) 및 이레이즈 페이지(EP)는 이에 한정되는 것은 아니다.

이에, 본 발명의 실시 예에 따른 메모리 시스템(110)이 이레이즈 동작을 수반하는 이레이즈 요청(E_REQ)와 이에 대응되는 제1 논리 주소를 수신하면, 메모리 시스템(110)은 제1 논리 주소에 대응하는 물리 주소를 컨트롤러 맵 데이터에서 검색하여 언맵 처리하고, 제1 논리 주소를 이레이즈 물리 주소(EPA)에 맵핑할 수 있다. 이는, 메모리 시스템(110)이 이레이즈 요청(E_REQ)에 따른 동작을 수행한 후, 후속으로 리드 요청이 수신될 때, 제1 논리 주소에 대응하는 데이터가 이레이즈된 데이터임을 지시하기 위한 동작이다.

또한, 메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.

여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.

그리고, 각각의 블록들(210,220,230,240)은, 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.

도 4는 본 발명에 따른 데이터 처리 시스템(100)의 다른 예를 도시한 도면이다. 도 4를 참조하면, 데이터 처리 시스템(100)은 호스트(102), 컨트롤러(130) 및 메모리 장치(150)을 포함한다.

도 4를 참조하면, 호스트(102) 및 메모리 장치(150)와 연동하는 컨트롤러(130)는 호스트 인터페이스 유닛(132), 플래시 변환 계층(FTL) 유닛(40), 메모리 인터페이스 유닛(142) 및 메모리 소자(144)를 포함할 수 있다.

도 4에서 도시되지 않았지만, 도 2에서 설명한 ECC 유닛(138)은 플래시 변환 계층(FTL) 유닛(40)에 포함될 수 있다. ECC 유닛(138)은 컨트롤러(130) 내 별도의 모듈, 회로, 또는 펌웨어 등으로 구현될 수도 있다.

호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 커맨드, 데이터 등을 주고받기 위한 것이다. 예를 들어, 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 커맨드, 데이터 등을 순차적으로 저장한 뒤, 저장된 순서에 따라 출력할 수 있는 커맨드큐(56), 커맨드큐(56)로부터 전달되는 커맨드, 데이터 등을 분류하거나 처리 순서를 조정할 수 있는 버퍼관리자(52), 및 버퍼관리자(52)로부터 전달된 커맨드, 데이터 등의 처리를 위한 이벤트를 순차적으로 전달하기 위한 이벤트큐(54)를 포함할 수 있다.

호스트(102)로부터 커맨드, 데이터는 동일한 특성의 복수개가 연속적으로 전달될 수도 있고, 서로 다른 특성의 커맨드, 데이터가 뒤 섞여 전달될 수도 있다. 예를 들어, 데이터를 리드하기 위한 커맨드어가 복수 개 전달되거나, 리드 및 프로그램 커맨드가 교번적으로 전달될 수도 있다. 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달된 커맨드, 데이터 등을 커맨드큐(56)에 먼저 순차적으로 저장한다. 이후, 호스트(102)로부터 전달된 커맨드, 데이터 등의 특성에 따라 컨트롤러(130)가 어떠한 동작을 수행할 지를 예측할 수 있으며, 이를 근거로 커맨드, 데이터 등의 처리 순서나 우선 순위를 결정할 수도 있다. 또한, 호스트(102)로부터 전달된 커맨드, 데이터 등의 특성에 따라, 호스트 인터페이스 유닛(132) 내 버퍼관리자(52)는 커맨드, 데이터 등을 메모리 소자(144)에 저장할 지, 플래시 변환 계층(FTL) 유닛(40)으로 전달할 지도 결정할 수도 있다. 이벤트큐(54)는 호스트(102)로부터 전달된 커맨드, 데이터 등에 따라 메모리 시스템(110) 혹은 컨트롤러(130)가 내부적으로 수행, 처리해야 하는 이벤트를 버퍼관리자(52)로부터 수신한 후, 수신된 순서대로 플래시 변환 계층(FTL) 유닛(40)에 전달할 수 있다.

플래시 변환 계층(FTL) 유닛(40)은 이벤트큐(54)로부터 수신된 이벤트를 관리하기 위한 호스트 요구 관리자(Host Request Manager(HRM), 46), 맵 데이터(맵핑 테이블)를 관리하는 맵 데이터 관리자(Map Manger(MM), 44), 가비지 컬렉션 또는 웨어 레벨링을 수행하기 위한 상태 관리자(42), 메모리 장치 내 메모리 블록에 호스트(103)로부터 수신된 이레이즈 요청(E_REQ)에 따른 커맨드 동작을 수행하기 위한 블록 관리자(48)를 포함할 수 있다.

예를 들면, 호스트 요구 관리자(HRM, 46)는 맵 데이터 관리자(MM, 44) 및 블록 관리자(48)를 사용하여 호스트 인터페이스 유닛(132)으로부터 수신된 리드, 프로그램, 이레이즈 및 이벤트에 따른 요청을 처리할 수 있다. 호스트 요구 관리자(HRM, 46)는 전달된 요청의 논리 주소에 해당하는 물리 주소를 파악하기 위해 맵 데이터 관리자(MM, 44)에 조회 요청을 보내고 물리 주소에 대해 메모리 인터페이스 유닛(142)에 플래시 리드 요청을 전송하여 리드 요청을 처리할 수 있다. 한편, 호스트 요구 관리자(HRM, 46)는 먼저 블록 관리자(48)에 프로그램 요청을 전송함으로써 미기록된(데이터가 없는)메모리 장치의 특정 페이지에 데이터를 프로그램한 다음, 맵 데이터 관리자(MM, 44)에 프로그램 요청에 대한 맵 업데이트(update) 요청을 전송함으로써 논리적-물리 주소의 맵 데이터에 프로그램한 데이터에 대한 내용을 업데이트할 수 있다.

여기서, 블록 관리자(48)는 호스트 요구 관리자(HRM, 46), 맵 데이터 관리자(MM, 44), 및 상태 관리자(42)가 요청한 프로그램 요청을 메모리 장치(150)를 위한 프로그램 요청으로 변환하여 메모리 장치(150) 내 블록을 관리할 수 있다. 메모리 시스템(110, 도 2참조)의 프로그램 혹은 쓰기 성능을 극대화하기 위해 블록 관리자(48)는 프로그램 요청을 수집하고 다중 평면 및 원샷 프로그램 작동에 대한 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 보낼 수 있다. 또한, 다중 채널 및 다중 방향 플래시 컨트롤러의 병렬 처리를 최대화하기 위해 여러 가지 뛰어난 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 전송할 수도 있다.

한편, 블록 관리자(48)는 유효 페이지 수에 따라 메모리 블록을 관리하고 여유 블록이 필요한 경우 유효한 페이지가 없는 블록을 선택 및 지우고, 쓰레기(garbage) 수집이 필요한 경우 가장 적게 유효한 페이지를 포함하고 있는 블록을 선택할 수 있다. 블록 관리자(48)가 충분한 빈 블록을 가질 수 있도록, 상태 관리자(42)는 가비지 컬렉션을 수행하여 유효 데이터를 모아 빈 블록으로 이동시키고, 이동된 유효 데이터를 포함하고 있었던 블록들을 이레이즈할 수 있다. 블록 관리자(48)가 상태 관리자(42)에 대해 이레이즈될 블록에 대한 정보를 제공하면, 상태 관리자(42)는 먼저 이레이즈될 블록의 모든 플래시 페이지를 확인하여 각 페이지가 유효한지 여부를 확인할 수 있다. 예를 들어, 각 페이지의 유효성을 판단하기 위해, 상태 관리자(42)는 각 페이지의 스페어(Out Of Band, OOB) 영역에 기록된 논리 주소를 식별한 뒤, 페이지의 실제 주소와 맵 데이터 관리자(44)의 조회 요청에서 얻은 논리 주소에 맵핑된 실제 주소를 비교할 수 있다. 상태 관리자(42)는 각 유효한 페이지에 대해 블록 관리자(48)에 프로그램 요청을 전송하고, 프로그램 작업이 완료되면 맵 데이터 관리자(44)의 업데이트를 통해 맵핑 테이블이 업데이트될 수 있다.

맵 데이터 관리자(44)는 논리적-물리적 맵핑 테이블을 관리하고, 호스트 요구 관리자(HRM, 46) 및 상태 관리자(42)에 의해 생성된 조회, 업데이트 등의 요청을 처리할 수 있다. 맵 데이터 관리자(44)는 전체 맵핑 테이블을 플래시 메모리에 저장하고, 메모리 소자(144) 용량에 따라 맵핑 항목을 캐시할 수도 있다. 조회 및 업데이트 요청을 처리하는 동안 맵 캐시 미스가 발생하면, 맵 데이터 관리자(44)는 메모리 인터페이스 유닛(142)에 리드 요청을 전송하여 메모리 장치(150)에 저장된 맵핑 테이블을 로드(load)할 수 있다. 맵 데이터 관리자(44)의 더티 캐시 블록 수가 특정 임계 값을 초과하면 블록 관리자(48)에 프로그램 요청을 보내서 깨끗한 캐시 블록을 만들고 더티 맵핑 테이블이 메모리 장치(150)에 저장될 수 있다.

한편, 가비지 컬렉션이 수행되는 경우, 상태 관리자(42)가 유효한 페이지를 복사하는 동안 호스트 요구 관리자(HRM, 46)는 페이지의 동일한 논리 주소에 대한 데이터의 최신 버전을 프로그래밍하고 업데이트 요청을 동시에 발행할 수 있다. 유효한 페이지의 복사가 정상적으로 완료되지 않은 상태에서 상태 관리자(42)가 맵 업데이트를 요청하면 맵 데이터 관리자(44)는 맵핑 테이블 업데이트를 수행하지 않을 수도 있다. 맵 데이터 관리자(44)는 최신 맵핑 테이블이 여전히 이전 실제 주소를 가리키는 경우에만 맵 업데이트를 수행하여 정확성을 보장할 수 있다.

본 발명의 실시 예에서, 호스트 인터페이스 유닛(132)는 호스트(102)로부터 이레이즈 동작을 수반하는 이레이즈 요청(R_REQ) 및 이레이즈 요청에 대응되는 제1 논리 주소를 수신할 수 있다. 맵 데이터 관리자(44)는 호스트(102)로부터 수신된 제1 논리 주소를 이레이즈 정보(E_INF)에 대응시킬 수 있다. 맵 데이터 관리자(44)가 제1 논리 주소를 이레이즈 정보(E_INF)에 대응시킨 후, 호스트 인터페이스 유닛(132)은 이레이즈 요청(R_REQ)에 대한 응답(ACK)을 호스트(102)로 전송할 수 있다. 이레이즈 정보(E_INF)는 이레이즈 상태인 이레이즈 페이지(EP) 또는 이레이즈 메모리 블록(EM)의 이레이즈 물리 주소(EPA)를 포함할 수 있다. 또한, 이레이즈 정보(E_INF)는 이레이즈 상태 값을 포함할 수 있다. 맵 데이터 관리자(44)가 제1 논리 주소를 이레이즈 정보(E_INF)에 대응시키면, 블록 관리자(48)는 이레이즈 정보(E_INF)에 대응되는 이레이즈 페이지(EP) 또는 이레이즈 메모리 블록(EM)을 데이터의 저장 용도로 사용하지 않을 수 있다. 상태 관리자(42)는 제1 논리 주소에 대응된 물리 주소를 맵 데이터에서 검색하고, 검색된 물리 주소를 맵 데이터에서 무효화할 수 있다. 또한, 상태 관리자(42)는 무효화된 물리 주소에 가비지 컬렉션을 수행할 수 있다. 호스트 인터페이스 유닛(132)는 이레이즈 요청(R_REQ)에 대한 응답(ACK)을 상태 관리자(42)가 제1 논리 주소에 대응되는 무효화된 물리 주소에 가비지 컬렉션을 수행하기 전에 호스트(102)로 전송할 수 있다. 호스트(102)로부터 제1 논리 주소에 대응되며 유효한 제1 물리 주소가 더 수신되면, 상태 관리자(42)는 유효한 제1 물리 주소를 맵 데이터에서 무효화할 수 있다. 그리고 상태 관리자(42)는 무효화된 제1 물리 주소에 가비지 컬렉션을 수행할 수 있다.

호스트 인터페이스 유닛(132)는 맵 데이터 관리자(44)가 제1 논리 주소를 이레이즈 정보(E_INF)에 대응시키는 단계 이후, 호스트(102)로부터 리드 요청 및 제1 논리 주소가 수신되면, "제2 논리 주소에 대응되는 데이터가 메모리 장치에 저장되어 있지 않음"의 메시지를 리드 요청의 응답으로 호스트(102)로 전송할 수 있다. 호스트 인터페이스 유닛(132)는 맵 데이터 관리자(44)가 제1 논리 주소를 이레이즈 정보에 대응시키는 단계 이후, 호스트(102)로부터 리드 요청 및 제2 논리 주소가 수신되고 제2 논리 주소가 이레이즈 정보에 대응되지 않으면, "제2 논리 주소에 대응되는 데이터를 메모리 장치에서 찾을 수 없음"의 메시지를 리드 요청의 응답으로 호스트(102)로 전송할 수 있다.

메모리 장치(150)는 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화 할 수 있다. 특히, 메모리 장치(150)는 MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.

본 발명에서는 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.

도 5는 본 발명의 다른 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다. 도 5에 도시되는 데이터 처리 시스템(100)은 호스트(102) 및 컨트롤러(130) 및 메모리 장치(150)을 포함하는 메모리 시스템(110)을 포함한다.

도 5를 참조하면, 호스트(102)는 프로세서(104), 호스트 메모리(106) 및 호스트 컨트롤러 인터페이스(108)를 포함할 수 있다. 메모리 시스템(110)은 컨트롤러(130) 및 메모리 장치(150)를 포함할 수 있다.

도 5에서 설명하는 컨트롤러(130) 및 메모리 장치(150)는 도 2 및 도 4에서 설명하는 컨트롤러(130) 및 메모리 장치(150)와 유사할 수 있다. 도 5에서 설명에서는 컨트롤러(130) 및 메모리 장치(150)와 도 2 및 도 4에서 설명하는 컨트롤러(130) 및 메모리 장치(150)에서 기술적으로 구분될 수 있는 내용을 중심으로 설명한다.

특히, 컨트롤러(130) 내 논리 블록(160)은 도 5에서 설명하는 플래시 변환 계층(FTL) 유닛(40)에 대응할 수 있다. 하지만, 실시예에 따라, 컨트롤러(130) 내 논리 블록(160)은 플래시 변환 계층(FTL) 유닛(40)에서 설명하지 않은 역할과 기능을 더 수행할 수 있다.

호스트(102)는 호스트(102)와 연동하는 메모리 시스템(110)에 비하여 고성능의 프로세서(104) 및 대용량의 호스트 메모리(106)를 포함할 수 있다. 호스트(102) 내 프로세서(104) 및 호스트 메모리(106)는 메모리 시스템(110)과 달리 공간적 제약이 적고, 필요에 따라 프로세서(104) 및 호스트 메모리(106)의 하드웨어적인 업그레이드(upgrade)가 가능한 장점이 있다. 따라서, 메모리 시스템(110)이 동작 효율성을 높이기 위해, 호스트(102)가 가지는 자원(resource)을 활용할 수 있다.

본 발명의 실시 예에서 맵 데이터는 메모리 시스템(110)에 저장되는 메모리 맵 데이터(MAP_M), 컨트롤러(130)에 저장되는 컨트롤러 맵 데이터(MAP_C) 및 호스트(102)에 저장되는 호스트 맵 데이터(MAP_H)를 포함할 수 있다.

메모리 시스템(110)이 저장할 수 있는 데이터의 양이 증가하면서, 메모리 시스템(110)에 저장되는 데이터에 대응하는 맵 데이터의 양도 증가한다.

메모리 시스템(110) 내 컨트롤러(130)가 메모리 맵 데이터(MAP_M)를 로딩(loading)하여 컨트롤러 맵 데이터(MAP_C)로서 저장할 수 있는 메모리(144)의 공간은 제한적이므로, 맵 데이터의 양이 증가는 컨트롤러(130)의 동작에 부담을 준다. 예를 들어, 컨트롤러(130)가 컨트롤러 맵 데이터(MAP_C)를 저장하기 위해 할당할 수 있는 메모리(144) 내 저장 공간의 제약으로 인해, 메모리 맵 데이터(MAP_M)의 전부가 아닌 일부를 로딩(loading)하여, 컨트롤러 맵 데이터(MAP_C)로 저장할 수 있다. 만약 호스트(102)가 액세스하고자 하는 위치가 일부 로딩된 컨트롤러 맵 데이터(MAP_C)에 포함되지 않은 경우, 그리고 로딩(loading)한 컨트롤러 맵 데이터(MAP_C)의 일부가 업데이트되었다면 컨트롤러(130)는 메모리 장치(150)에 다시 저장해야 하고, 호스트(102)가 액세스하고자 하는 위치에 대응하는 메모리 맵 데이터(MAP_M)를 메모리 장치(150)로부터 읽어야 한다. 컨트롤러(130)가 메모리 장치(150)와 메모리(144) 간 맵 데이터를 스왑(swap)하는 동작들은 컨트롤러(130)가 호스트(102)가 요구하는 리드, 이레이즈, 디스카드 혹은 쓰기 동작을 수행하기 위해 필요적으로 수행될 수 있으며, 메모리 시스템(110)의 동작 성능을 저하시키는 오버헤드(overheads)가 될 수 있다.

실시예에 따라, 컨트롤러(130)가 사용할 수 있는 메모리(144)에 비하여, 호스트(102)가 포함하는 호스트 메모리(106)의 저장 공간은 수십 배에서 수천 배 클 수 있다. 따라서, 메모리 시스템(110)은 컨트롤러(130)가 사용하는 컨트롤러 맵 데이터(MAP_C)를 호스트(102) 내 호스트 메모리(106)에 전달하여 호스트 맵 데이터(MAP_H)로서 저장할 수 있고, 호스트(102)는 호스트 메모리(106)를 메모리 시스템(110)이 수행하는 주소변환과정을 위한 캐시(cache) 메모리로 사용할 수 있다.

이 경우, 호스트(102)는 메모리 시스템(110)에 커맨드와 함께 제1 논리 주소를 전달하지 않고, 호스트 메모리(106)에 저장된 호스트 맵 데이터(MAP_H)를 바탕으로 제1 논리 주소를 제1 물리 주소로 변환한 후 커맨드와 함께 제1 물리 주소를 메모리 시스템(110)에 전달할 수 있다. 메모리 시스템(110)은 제1 논리 주소를 제1 물리 주소로 변환하는 과정을 생략할 수 있고, 전달되는 제1 물리 주소를 바탕으로 메모리 장치(150)에 액세스할 수 있다. 이 경우, 전술했던 컨트롤러(130)가 메모리(144)를 사용하면서 발생하는 동작 부담을 해소할 수 있어, 메모리 시스템(110)의 동작 효율성이 매우 높아질 수 있다.

또한, 호스트(102)가 메모리 시스템(110)에 커맨드와 함께 제1 논리 주소) 및 제1 물리 주소를 전달하면, 메모리 시스템(110)은 제1 논리 주소를 제1 물리 주소로 변환하는 과정을 생략할 수 있고, 전달되는 제1 물리 주소를 바탕으로 메모리 장치(150)에 액세스할 수 있다. 이 경우도 역시, 전술했던 컨트롤러(130)가 메모리(144)를 사용하면서 발생하는 동작 부담을 해소할 수 있어, 메모리 시스템(110)의 동작 효율성이 매우 높아질 수 있다.

한편, 메모리 시스템(110)이 컨트롤러 맵 데이터(MAP_C)를 호스트(102)에 전송하여 호스트(102)가 이를 호스트 맵 데이터(MAP_H)로 저장하더라도, 메모리 시스템(110)이 호스트 맵 데이터(MAP_H)에 기준이 되는 정보의 관리(즉, 맵 데이터의 업데이트, 삭제, 생성 등)를 수행할 수 있다. 메모리 시스템(110) 내 컨트롤러(130)는 메모리 장치(150)의 동작 상태에 따라 가비지 컬렉션, 웨어레벨링 등의 백그라운 동작을 수행할 수 있고, 호스트(102)에서 전달된 데이터를 메모리 장치(150) 내 저장하는 제1 물리 주소를 결정할 수 있기 때문에, 메모리 장치(150) 내 데이터의 물리적인 주소는 변경될 수 있다. 따라서, 호스트 맵 데이터(MAP_H)의 기준이 되는 정보(source)의 관리는 메모리 시스템(110)이 맡을 수 있다. 이처럼 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템 그리고 이들의 동작 방법은 호스트 맵 데이터(MAP_H)에 대한 관리 권한은 호스트(102)가 아닌 메모리 시스템(110)이 갖기 때문에, 호스트(102)와 메모리 시스템(110) 사이의 인터페이스를 변경할 필요가 없이 별도의 하드웨어 구성 혹은 자원을 추가 없이 기존의 인터페이스를 변경, 활용하여 구현할 수 있는 메모리 시스템, 데이터 처리 시스템 및 이들의 구동방법을 제공할 수 있다.

즉, 메모리 시스템(110)은 이 호스트 맵 데이터(MAP_H)를 관리하는 과정에서, 호스트(102)에 저장된 호스트 맵 데이터(MAP_H)를 수정, 업데이트할 필요가 있다고 판단되면, 메모리 시스템(110)은 호스트(102)에 호스트 맵 데이터(MAP_H)의 업데이트를 요청할 수 있다. 호스트(102)는 메모리 시스템(110)의 요청에 대응하여, 호스트 메모리(106) 내 저장된 호스트 맵 데이터(MAP_H)를 업데이트할 수 있다. 이를 통해, 호스트(102) 내 호스트 메모리(106)에 저장된 호스트 맵 데이터(MAP_H)가 최근 상태를 유지할 수 있으며, 호스트 컨트롤러 인터페이스(108)가 호스트 메모리(106)에 저장된 호스트 맵 데이터(MAP_H)를 사용하여 메모리 시스템(110)에 전달할 주소를 변환하더라도 동작에 문제가 발생하지 않을 수 있다.

한편, 호스트 메모리(106)에 저장되는 호스트 맵 데이터(MAP_H)는 제1 논리 주소에 맵핑된 제1 물리 주소를 확인하기 위한 L2P 맵 데이터를 포함할 수 있다. 제1 논리 주소 와 제1 물리 주소를 대응시키는 맵 데이터에는 제1 논리 주소에 맵핑된 제1 물리 주소를 확인하기 위한 L2P 맵 데이터와 제1 물리 주소에 대응하는 제1 논리 주소를 확인하기 위한 P2L 맵 데이터가 포함될 수 있다. 이 중, 호스트 메모리(106)에 저장되는 호스트 맵 데이터(MAP_H)는 L2P 맵 데이터를 포함할 수 있다. P2L 맵 데이터는 주로 메모리 시스템(110)의 내부 동작을 위해 사용되며, 호스트(102)가 데이터를 메모리 시스템(110)에 저장하거나 특정 제1 논리 주소에 대응하는 데이터를 메모리 시스템(110)으로부터 리드 위한 동작에는 사용되지 않을 수 있다. 실시예에 따라, P2L 맵 데이터는 메모리 시스템(110)이 호스트(102)에 전송하지 않을 수 있다.

한편, 메모리 시스템(110) 내 컨트롤러(130)는 L2P 맵 데이터 혹은 P2L 맵 데이터를 관리(생성, 삭제, 업데이트 등)하면서, L2P 맵 데이터 혹은 P2L 맵 데이터를 메모리 장치(150)에 저장할 수 있다. 호스트(102) 내 호스트 메모리(106)는 휘발성 메모리 장치이므로, 호스트(102) 및 메모리 시스템(110)에 전원 공급이 중단되는 등의 이벤트가 발생하는 경우에 호스트(102) 내 호스트 메모리(106)에 저장된 호스트 맵 데이터(MAP_H)는 사라질 수 있다. 따라서, 메모리 시스템(110) 내 컨트롤러(130)는 호스트(102) 내 호스트 메모리(106)에 저장된 호스트 맵 데이터(MAP_H)를 최근 상태로 유지시킬 뿐만 아니라 최근 상태의 L2P 맵 데이터 혹은 P2L 맵 데이터를 메모리 장치(150)에 저장할 수 있다.

본 발명의 실시 예에서, 메모리(144)는 컨트롤러 맵 데이터(MAP_C) 및 상태 정보(STATE_INF)를 저장할 수 있다. 본 발명의 설명에서 메모리(144)는 컨트롤러(130)의 내부에 존재하거나 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입/출력되는 외부 휘발성 메모리로 구현될 수도 있다.

상태 정보(STATE_INF)는 메모리 장치(150) 및 맵 데이터의 상태를 나타내며, 맵 세그먼트(MS) 단위로 생성 및 관리될 수 있다. 상태 정보(STATE_INF)는 비트맵(bitmap) 형태, 카운터(counter) 형태, 플래그(flag) 형태, 테이블(table) 형태 및 리스트(list) 형태를 포함할 수 있다. 상태 정보(STATE_INF)가 비트맵 형태를 갖는 경우, 상태 정보(STATE_INF)가 메모리(144)에서 차지하는 저장 공간이 적고, 컨트롤러(130)가 상태 정보(STATE_INF)에 액세스 하기에 부담이 감소될 수 있다.

본 발명의 실시 예에서, 상태 정보(STATE_INF)는 더티 정보(D_INF), 무효 주소 정보(INV_INF), 유효 저장 소자 정보(VSI), 프리 블록 개수 정보(nFB) 및 이레이즈 상태 정보를 포함할 수 있다.

더티 정보(D_INF)는 논리 주소에 대응되는 데이터의 저장 위치 변경 여부에 대한 정보를 포함할 수 있다. 호스트(102)(102)의 요구가 아니더라도 백그라운드 동작(예, 가비지 컬렉션 혹은 웨어레벨링 등)을 수행하는 과정에서 메모리 시스템(110)은 메모리 장치(150) 내 데이터의 위치 변화에 대응하여 맵 데이터를 업데이트할 수 있다. 즉, 컨트롤러(130)는 맵 데이터가 업데이트되면서 지저분해지는 것(dirty map)을 확인하고 이를 더티 정보(D_INF)에 반영할 수 있다. 더티 정보(D_INF)는 제1 레벨(예를 들면, 0)의 초기값을 갖고, 특정 논리 주소에 맵핑되는 물리 주소가 변경되면 제2 레벨(예를 들면, 1)의 값으로 업데이트 되는 비트맵 형태일 수 있다. 즉, 더티 정보(D_INF)의 상태 값 '0'은 논리 주소에 맵핑된 물리 주소가 변경되지 않음을 나타낼 수 있다. 더티 정보(D_INF)의 상태 값 '1'은 논리 주소에 맵핑된 물리 주소가 변경되었음을 나타낼 수 있다. 본 발명의 실시 예에 따른 메모리 시스템은 더티 정보(D_INF)를 이용하여, 호스트(102)로부터 커맨드(CMD)와 함께 수신되는 제1 물리 주소의 유효성을 판단할 수 있다.

무효 주소 정보(INV_INF)는 논리 주소에 대응되는 데이터의 저장 위치 변경, 이레이즈 동작 또는 논리 주소에 맵핑된 물리 주소의 맵핑 해제 동작에 의해, 무효화된 물리 주소에 대한 정보를 포함할 수 있다. 무효 주소 정보(INV_INF)는 제1 레벨(예를 들면, 0)의 초기값을 갖고, 물리 주소가 무효화되면 무효화된 물리 주소의 상태 값이 제2 레벨(예를 들면, 1)로 업데이트 되는 비트맵 형태일 수 있다. 즉, 무효 주소 정보(INV_INF)의 상태 값 '0'은 해당 물리 주소가 유효 상태임을 나타낼 수 있다. 무효 주소 정보(INV_INF)의 상태 값 '1'은 해당 물리 주소가 무효 상태임을 나타낼 수 있다. 본 발명의 실시 예에서, 메모리 시스템은 이레이즈 동작을 수반하는 이레이즈 요청(E_REQ)(예를 들면, 이레이즈, 언맵, 디스카드 및 포맷)에 따라 물리 주소를 무효화하기 위해, 무효 주소 정보(INV_INF)의 상태 값을 변경할 수 있다. 본 발명의 실시 예에 따른 메모리 시스템은 무효 주소 정보(INV_INF)를 이용하여, 호스트(102)로부터 커맨드(CMD)와 함께 수신되는 제1 물리 주소(PA_1)의 유효성을 판단할 수 있다.

유효 저장 소자 정보(VSI)는 메모리 블록에 포함된 유효 저장 소자(예를 들면, 페이지)의 개수에 대한 정보를 포함할 수 있다. 특히, 유효 저장 소자 정보(VSI)는 유효 페이지 개수(Valid Page Counter, VPC)를 포함할 수 있다. 메모리 시스템은 무효화된 물리 주소에 대응되는 메모리 블록의 유효 페이지 개수(VPC)를 감소시킬 수 있다. 메모리 시스템(110)는 유효 페이지 개수(VPC)가 기 설정된 값보다 적은 메모리 블록에 대해 가비지 컬렉션(Garbage Collection, GC) 동작을 수행할 수 있다. 그리고 메모리 시스템(110)은 유효 페이지 개수(VPC)가 '0'인 메모리 블록에는 이레이즈 동작을 수행하여 클린 블록을 생성 함으로서, 비휘발성 메모리(144) 소자의 활용도를 증가시킬 수 있다. 본 발명의 실시 예에서, 메모리 시스템은 이레이즈 동작을 수반하는 이레이즈 요청(E_REQ)에 따라 물리 주소를 무효화한 후, 무효화된 물리 주소에 대응되는 메모리 블록의 유효 페이지 개수(VPC)를 변경할 수 있다. 또한 메모리 시스템은 유효 페이지 개수(VPC)가 기 설정된 개수(VPC_TH)보다 적은 메모리 블록에, 가비지 컬렉션을 수행할 수 있다.

프리 블록 개수 정보(nFB)는 데이터가 프로그램(또는 쓰기) 되지 않은 이레이즈 상태의 페이지들로만 구성된 메모리 블록들의 개수를 포함할 수 있다. 본 발명의 실시 예에서, 메모리 시스템은 프리 블록 개수 정보(nFB)가 기 설정된 개수(nFB_TH)보다 이하인 경우, 가비지 컬렉션을 수행할 수 있다.

이레이즈 상태 정보는 논리 주소에 대응되는 데이터의 이레이즈 여부에 대한 정보를 포함할 수 있다. 컨트롤러(130)는 논리 주소에 대응되는 데이터가 소거되면, 컨트롤러(130)는 이를 논리 주소의 이레이즈 상태 정보에 반영할 수 있다. 이레이즈 상태 정보는 제1 레벨(예를 들면, 0)의 초기값을 갖고, 논리 주소에 대응된 데이터가 소거되면 이레이즈 상태 값(EV), 예를 들면 "0#0#"으로 변경될 수 있다. 본 발명의 실시 예에 따른 메모리 시스템은 이레이즈 상태 정보를 이용하여, 호스트(102)로부터 리드 요청과 함께 수신되는 논리 주소에 대응되는 데이터가 이레이즈 상태인지 여부를 확인할 수 있다.

이하, 도 6a 및 도 6b를 참조하여, 메모리 장치(150)에 저장된 메모리 맵 데이터(MAP_M)가 컨트롤러(130)에 다운로딩 되고, 컨트롤러(130)에 저장된 컨트롤러 맵 데이터(MAP_C)가 호스트(102)로 업로딩 되고, 호스트 맵 데이터(MAP_H)로 저장되는 과정을 설명하기로 한다.

도 6a은 파워-온 시에, 컨트롤러(130)가 메모리 장치(150)에 저장된 메모리 맵 데이터(MAP_M)의 일부 또는 전부를 로딩하고, 이를 호스트(102)에 전송하는 방법을 도시한다. 도 6a을 참조하면, 파워-온 시, 호스트(102), 컨트롤러(130) 및 메모리 장치(150)는 맵 데이터 업로딩 동작을 시작할 수 있다.

S610 단계에서, 호스트(102)는 컨트롤러(130)에 맵 데이터 업로딩을 요청할 수 있다. 예를 들어, 호스트(102)는 메모리 맵 데이터(MAP_M) 중에서 필요한 부분을 지정하여 요청할 수 있다. 예를 들어, 호스트(102)는 메모리 맵 데이터(MAP_M) 중에서 파일 시스템, 부트 이미지, 운영 체제 등과 같이 데이터 처리 시스템(100)의 구동에 필요한 데이터가 저장된 부분을 지정하여 요청할 수 있다. 다른 예로서, 호스트(102)는 별도의 지정 없이 메모리 맵 데이터(MAP_M)를 컨트롤러(130)에 요청할 수 있다.

S611 단계에서, 컨트롤러(130)는 메모리 맵 데이터(MAP_M) 중에서 제1 부분(MAP_M_1)을 메모리 장치(150)로부터 다운로딩할 수 있다. S621 단계에서, 컨트롤러(130)는 로딩된 제1 부분(MAP_M_1)을 제1 컨트롤러 맵 데이터(MAP_C_1)로서 저장할 수 있다. S631 단계에서, 컨트롤러(130)는 제1 컨트롤러 맵 데이터(MAP_C_1)로 저장된 제1 부분(MAP_M_1)을 호스트(102)로 업로딩할 수 있다. 제1 부분(MAP_M_1)은 제1 호스트 맵 데이터(MAP_H_1)로서 호스트 메모리(106)에 저장될 수 있다.

S612 단계에서, 컨트롤러(130)는 메모리 맵 데이터(MAP_M) 중에서 제2 부분(MAP_M_2)을 메모리 장치(150)로부터 다운로딩할 수 있다. S622 단계에서, 컨트롤러(130)는 로딩된 제2 부분(MAP_M_2)을 제2 컨트롤러 맵 데이터(MAP_C_2)로서 저장할 수 있다. S632 단계에서, 컨트롤러(130)는 제2 컨트롤러 맵 데이터(MAP_C_2)로 저장된 제2 부분(MAP_M_2)을 호스트(102)로 업로딩할 수 있다. 제2 부분(MAP_M_2)은 제2 호스트 맵 데이터(MAP_H_2)로서 호스트 메모리(106)에 저장될 수 있다.

S61n 단계에서, 컨트롤러(130)는 메모리 맵 데이터(MAP_M) 중에서 제n 부분(MAP_M_n)을 메모리 장치(150)로부터 다운로딩할 수 있다. S62n 단계에서, 컨트롤러(130)는 로딩된 제n 부분(MAP_M_n)을 제n 컨트롤러 맵 데이터(MAP_C_n)로서 저장할 수 있다. S63n 단계에서, 컨트롤러(130)는 제n 컨트롤러 맵 데이터(MAP_C_n)로 저장된 제n 부분(MAP_M_n)을 호스트(102)로 업로딩할 수 있다. 제n 부분(MAP_M_n)은 제n 호스트 맵 데이터(MAP_H_n)로서 호스트 메모리(106)에 저장될 수 있다.

도 6a에서는 컨트롤러(130)는 호스트(102)로부터 수신되는 1회의 맵 데이터 업로딩을 요청에 의해, 컨트롤러(130)가 메모리 맵 데이터(MAP_M)의 일부를 복수회에 걸쳐 다운로딩하고, 이를 복수회에 걸쳐 호스트(102)에 업로딩 하는 실시 예 만을 설명하였지만 본 발명은 이에 한정되지 않는다.

본 발명의 실시 예는 호스트(102)로부터 수신되는 1회의 맵 데이터 업로딩 요청에 의해 컨트롤러(130)가 메모리 맵 데이터(MAP_M)의 전부를 호스트(102)에 업로딩 하는 실시 예도 포함한다. 아울러 본 발명의 실시 예는 호스트(102)로부터 수신되는 복수회의 맵 데이터 업로딩을 요청에 의해, 컨트롤러(130)가 메모리 맵 데이터(MAP_M)의 일부를 복수회에 걸쳐 호스트(102)에 업로딩 하는 실시 예도 포함한다.

상술된 과정을 통해, 맵 데이터 초기 업로딩 동작이 완료되며, 컨트롤러(130)의 메모리(144)에는 컨트롤러 맵 데이터(MAP_C)가 저장되고, 호스트(102)의 호스트 메모리(106)에는 호스트 맵 데이터(MAP_H)가 저장될 수 있다. 맵 데이터 초기 업로딩 동작이 완료되면, 호스트(102)는 메모리 시스템(110)과 연동되어, 메모리 시스템(110)에 대한 액세스를 정상적으로 시작할 수 있다. 하지만 본 발명이 호스트(102) 및 메모리 시스템(110)가 맵 데이터 초기 업로딩 동작을 수행하여야 하는 것으로 한정되지 않으며, 호스트(102)는 맵 데이터 초기 업로딩 동작을 수행하지 않고, 메모리 시스템(110)에 대한 액세스를 정상적으로 수행할 수도 있다.

아울러, 본 발명의 메모리 맵 데이터(MAP_M)는 맵 데이터 초기 업로딩 동작 이후, 호스트(102)의 맵 데이터 업로딩 요청에 의해 컨트롤러(130)가 메모리 맵 데이터(MAP_M)의 일부 및 전부를 업로딩 하여 업데이트 동작을 수행할 수 있으며, 호스트(102)의 맵 데이터 업로딩 요청 없이, 컨트롤러(130)의 주도 하에, 메모리 맵 데이터(MAP_M)의 일부 및 전부를 주기적 또는 비주기적으로 호스트(102)에 업로딩 하여 업데이트 동작을 수행할 수 있다.

도 6b은 본 발명의 실시 예에 따른 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110) 및 호스트 컨트롤러 인터페이스(108) 및 호스트 메모리(106)를 포함하는 호스트(102) 사이에서, 맵 데이터가 업데이트 되는 과정을 도시한다.

특히, 도 6b는 컨트롤러(130)의 주도 하에, 메모리 장치(150)에 저장된 맵 데이터의 일부 및 전부를 주기적 또는 비주기적으로 호스트(102)에 업로딩 하여 호스트 메모리(106)에 저장된 맵 데이터인 호스트 맵 데이터(MAP_H)를 업데이트하는 과정을 설명한다.

호스트(102)와 연동하는 메모리 시스템(110)은 호스트(102)가 요구하는 데이터의 리드 동작, 이레이즈 동작 및 커맨드 동작을 수행할 수 있다. 호스트(102)가 요구하는 데이터의 리드 동작, 이레이즈 동작 및 커맨드 동작을 수행한 후, 메모리 시스템(110)은 메모리 장치(150) 내 데이터의 위치 변화가 발생하면 맵 데이터를 업데이트할 수 있다.

메모리 장치(150)에 저장된 맵 데이터는 메모리 장치(150)에 포함되는 비휘발성 메모리 소자의　물리 주소 및 논리 주소 사이의 맵핑 정보인 메모리 맵 데이터(MAP_M)를 포함할 수 있다. 메모리 맵 데이터(MAP_M)는 맵 세그먼트(MS) 단위로 관리될 수 있다. 각 맵 세그먼트(MS)는 복수의 엔트리들을 포함하며, 각 엔트리는 연속적인 논리 주소 및 연속적인　물리 주소 사이의 맵핑 정보를 포함할 수 있다. 맵 세그먼트(MS)들에는 오프셋(Offset)이 부여될 수 있다. 예를 들어, 오프셋들(01~12)은 각 맵 세그먼트(MS)가 저장되는 메모리 장치(150)의　물리 주소에 따라, 각 맵 세그먼트(MS)에서 맵핑되는 논리 주소 또는　물리 주소에 따라 부여될 수 있다. 예를 들어, 메모리 장치(150)의　물리 주소들 또는 메모리 장치(150)에 부여된 논리 주소들을 일정한 간격으로 분할하고, 분할된 각 그룹과 연관된 맵핑 정보가 각 맵 세그먼트(MS)를 형성할 수 있다. 컨트롤러(130)는 메모리 장치(150)로부터 맵 세그먼트(MS)의 단위로 메모리 맵 데이터(MAP_M)를 읽고, 이를 컨트롤러 맵 데이터(MAP_C)로 저장할 수 있다.

한편, 호스트(102)의 요구가 아니더라도 백그라운드 동작(예, 가비지 컬렉션 혹은 웨어레벨링 등)을 수행하는 과정에서 메모리 시스템(110)은 메모리 장치(150) 내 데이터의 위치 변화에 대응하여 맵 데이터를 업데이트할 수 있다. 메모리 시스템(110) 내 컨트롤러(130)는 전술한 동작을 통해 맵 데이터의 업데이트 여부를 감지할 수 있다. 즉, 컨트롤러(130)는 맵 데이터가 생성, 업데이트, 이레이즈 등의 과정을 겪으면서 지저분해지는 것(dirty map)을 확인하고 이를 상태 정보(STATE_INF)에 포함된 더티 정보(D_INF)에 반영할 수 있다.

맵 데이터가 지저분해지면, 컨트롤러(130)는 호스트 컨트롤러 인터페이스(108)에 호스트 맵 데이터(MAP_H)의 업데이트 필요성을 알리는 공지(notice)를 호스트 컨트롤러 인터페이스(108)로 전송한다. 이때, 공지(notice)는 일정한 시간마다 주기적으로 전송할 수 있고, 또는 맵 데이터가 지저분해지는 정도에 따라 비 주기적으로 전송할 수도 있다.

컨트롤러(130)로부터 수신된 공지(notice)에 응답하여 호스트 컨트롤러 인터페이스(108)는 컨트롤러(130)에 업데이트가 필요한 호스트 맵 데이터(MAP_H)를 요청(request map info.)을 전송할 수 있다. 이때, 호스트 컨트롤러 인터페이스(108)는 업데이트가 필요한 부분만 지정하여 요청할 수도 있고, 전부를 요청할 수도 있다.

컨트롤러(130)는 호스트 컨트롤러 인터페이스(108)의 요청에 응답하여 업데이트가 필요한 맵 데이터를 전달할 수 있다(send map info.). 호스트 컨트롤러 인터페이스(108)는 전달된 맵 데이터를 호스트 메모리(106)에 전달하여, 저장되어 있던 호스트 맵 데이터(MAP_H)를 업데이트할 수 있다(L2P map update).

또한, 호스트 컨트롤러 인터페이스(108)는 컨트롤러(130)로부터 수신된 컨트롤러 맵 데이터(MAP_C)을 호스트 메모리(106)에 호스트 맵 데이터(MAP_H)로서 저장한다. 이때, 호스트 컨트롤러 인터페이스(108)는 컨트롤러(130)로부터 수신된 컨트롤러 맵 데이터(MAP_C)를 호스트 메모리(106)에 호스트 맵 데이터(MAP_H)로서 저장할 수 있다.

상술한 과정을 통해, 컨트롤러(130)에 포함된 메모리(144)에는 업데이트된 최신의 컨트롤러 맵 데이터(MAP_C)가 저장될 수 있다. 또한 호스트(102)에 포함된 호스트 메모리(106)에는 업데이트된 최신의 호스트 맵 데이터(MAP_H)가 저장될 수 있다. 컨트롤러 맵 데이터(MAP_C)는 논리 주소 및 이에 대응되는 물리 주소가 맵핑된 L2P 맵 세그먼트들로 구성된 L2P 맵 데이터(L2P_MAP_C)를 포함할 수 있고, 물리 주소및 이에 대응되는 논리 주소가 맵핑된 P2L 세그먼트들로 구성된 P2L 맵 데이터(P2L_MAP_C)를 더 포함할 수도 있다. 호스트 맵 데이터(MAP_H)는 논리 주소 및 이에 대응되는 물리 주소가 맵핑된 L2P 맵 세그먼트들로 구성된 L2P 맵 데이터(L2P_MAP_H)를 포함할 수 있다.

도 7a는 본 발명의 일 실시 예에 따라, 이레이즈 레이턴시가 감소된 이레이즈 동작을 수반하는 이레이즈 요청(E_REQ)에 대한 커맨드 동작 시, 이레이즈 레이턴시를 감소시키는 방법을 도시한다. 도 7b는 도 7a에서 설명된 이레이즈 레이턴시를 도시한다.

도 7a 내지 도 7b에 도시된 이레이즈 레이턴시가 감소된 이레이즈 요청(E_REQ)에 대한 커맨드 동작은 도 2 내지 도 4에 도시된 데이터 처리 시스템(100) 및 메모리 시스템(110)에 의해 수행될 수 있다. 특히, 도 7a 내지 도 7b에는 호스트(102)로부터 이레이즈 요청(E_REQ)와 함께 수신되는 제1 논리 주소(LA_1)를 이레이즈 정보(E_INF)에 대응시킴으로써, 이레이즈 레이턴시가 이레이즈 요청(E_REQ) 동작을 수행하는 방법을 도시한다.

이레이즈 정보(E_INF)는 이레이즈 상태인 이레이즈 페이지(EP) 또는 이레이즈 상태인 이레이즈 메모리 블록(EM)의 이레이즈 물리 주소(EPA)를 포함할 수 있다. 또한, 이레이즈 정보(E_INF)는 이레이즈 상태 값(EV)을 포함할 수 있다.

도 2 내지 도 4 및 도 7a 내지 도 7b을 참조하면, 본 발명의 데이터 처리 시스템(100)은 호스트(102) 및 메모리 시스템(110)을 포함한다. 호스트(102)는 프로세서(104) 및 호스트 컨트롤러 인터페이스(108)를 포함할 수 있고, 메모리 시스템(110)은 컨트롤러(130), 메모리(144) 및 메모리 장치(150)를 포함할 수 있다.

호스트(102)와 메모리 시스템에 전원이 공급되면(파워-온), 호스트(102)와 메모리 시스템이 연동될 수 있다. 이때, 컨트롤러(130)는 메모리 장치(150)에 저장된 메모리 맵 데이터(MAP_M)를 다운로딩할 수 있다. 컨트롤러(130)는 메모리 장치(150)로부터 다운로딩된 메모리 맵 데이터(MAP_M)를, 메모리(144)에 컨트롤러 맵 데이터(MAP_C_1)로서 저장할 수 있다.

호스트(102) 내 프로세서는 이레이즈 요청(E_REQ) 및 이에 대응되는 제1 논리 주소(LA_1)을 생성한다(S250). 호스트 컨트롤러 인터페이스는 생성된 이레이즈 요청(E_REQ) 및 제1 논리 주소(LA_1)를 프로세서로부터 수신하고, 이를 메모리 시스템 내 컨트롤러(130)로 전달한다(S280a).

본 발명의 실시 예에서, 호스트(102)가 컨트롤러(130)로 전송하는 이레이즈 동작을 수반하는 이레이즈 요청(E_REQ)는 언맵(unmap) 커맨드, 디스카드(discard) 커맨드, 이레이즈(erase) 커맨드 및 포맷(format) 커맨드 등을 포함할 수 있다.

호스트(102)로부터 이레이즈 요청(E_REQ) 및 제1 논리 주소(LA_1)가 수신되면(S280a), 컨트롤러(130)는 제1 논리 주소(LA_1)와 컨트롤러 맵 데이터(MAP_C_1) 사이에 맵미스 발생 여부를 판단한다(S340). 즉, 컨트롤러(130)는 제1 논리 주소(LA_1)에 대한 맵 데이터가 메모리(144)에 저장된 컨트롤러 맵 데이터(MAP_C_1)에 포함되는지 여부를 판단한다(S340).

S340의 판단 결과, 제1 논리 주소(LA_1)에 대한 맵 데이터가 컨트롤러 맵 데이터(MAP_C_1)에 포함되면(S340, No), 컨트롤러(130)는 맵미스가 아닌 제1 논리 주소(LA_1)와 컨트롤러 맵 데이터(MAP_C_1) 사이에 맵히트가 발생한 것으로 판단한다.

이에, 컨트롤러(130)는 제1 논리 주소(LA_1)에 맵핑된 제2 물리 주소(PA_2)를 컨트롤러 맵 데이터(MAP_C_1)에서 검색할 수 있다(S345). 그리고 컨트롤러(130)는 S345 단계에서 검색된 제2 물리 주소(PA_2)와 제1 논리 주소(LA_1)에 언맵 동작을 수행한다(S400). 이때, 컨트롤러(130)는 검색된 제2 물리 주소(PA_2)의 무효화 동작을 더 수행할 수 있다.

S340의 판단 결과, 제1 논리 주소(LA_1)에 대한 맵 데이터가 컨트롤러 맵 데이터(MAP_C_1)에 포함되지 않으면(S340, Yes), 컨트롤러(130)는 제1 논리 주소(LA_1)와 컨트롤러 맵 데이터(MAP_C_1) 사이에 맵미스가 발생한 것으로 판단한다. 즉, 컨트롤러(130)는 제1 논리 주소(LA_1)에 맵핑된 제2 물리 주소(PA_2)가 컨트롤러 맵 데이터(MAP_C_1)에 저장되지 않은 것으로 판단한다.

이에, 컨트롤러(130)는 메모리 맵 데이터(MAP_M)의 맵 다운로딩 동작을 수행한다(S365). 컨트롤러(130)는 제1 논리 주소(LA_1)의 맵 데이터가 포함된 메모리 맵 데이터(MAP_M)를 메모리 장치(150)로 요청할 수 있다. 메모리 장치(150)는 컨트롤러(130)로부터 수신된 맵 다운로딩 요청에 의해, 제1 논리 주소(LA_1)의 맵 데이터가 포함된 메모리 맵 데이터(MAP_M)를 컨트롤러(130)로 전송할 수 있다. 컨트롤러(130)는 메모리 장치(150)로부터 수신된 메모리 맵 데이터(MAP_M)를 메모리(144)에 저장할 수 있다. 이로 인해, 컨트롤러 맵 데이터(MAP_C_1)는 컨트롤러 맵 데이터(MAP_C_2)로 업데이트될 수 있다(S380).

컨트롤러(130)는 제1 논리 주소(LA_1)에 맵핑된 제2 물리 주소(PA_2)를 S380 단계에서 업데이트된 컨트롤러 맵 데이터(MAP_C_2)에서 검색한다(S385). 그리고 컨트롤러(130)는 S385 단계에서 검색된 제2 물리 주소(PA_2) 및 제1 논리 주소(LA_1)에 언맵 동작을 수행할 수 있다(S400). 이때, 컨트롤러(130)는 검색된 제2 물리 주소(PA_2)의 무효화 동작을 더 수행할 수 있다.

본 발명의 실시 예에서, 컨트롤러(130)는 S345 및 S385에서 검색된 제2 물리 주소(PA_2)에 무효화 동작을 수행하기 위해, 제2 물리 주소(PA_2)에 해당하는 무효 주소 정보(INV_INF)의 상태 값을 '0'에서 '1'로 변경할 수 있다. 또한 컨트롤러(130)는 제2 물리 주소(PA_2)에 대응되는 페이지들을 포함하는 메모리 블록의 유효 페이지 개수 정보(VSI)의 상태 값을 변경할 수 있다.

S400 단계의 언맵 동작을 수행한 이후, 컨트롤러(130)는 S280단계에서 호스트(102)로부터 수신된 제1 논리 주소(LA_1)를 이레이즈 정보(E_INF)에 대응시킬 수 있다(S405).

본 발명의 실시 예에서, 이레이즈 정보(E_INF)는 이레이즈 상태인 이레이즈 페이지 또는 이레이즈 상태인 이레이즈 메모리 블록의 이레이즈 물리 주소(EPA)를 포함할 수 있다. 또한, 이레이즈 정보(E_INF)는 이레이즈 상태 값(EV)을 포함할 수 있다.

이레이즈 물리 주소(EPA)는 메모리 시스템(110)에 포함된 메모리 장치의 이레이즈 상태인 이레이즈 페이지(EP) 또는 이레이즈 상태인 이레이즈 메모리 블록(EM)의 물리적 위치를 포함할 수 있다. 또한, 이레이즈 페이지(EP) 및 이레이즈 메모리 블록(EM)은 데이터를 저장하기 위한 용도로 사용되지 않는 이레이즈 페이지 및 이레이즈 메모리 블록일 수 있다.

이레이즈 물리 주소(EPA)은 도 3에 도시된 바와 같이, 메모리 장치(150) 내 데이터를 저장하기 위해 사용되지 않고 이레이즈 상태의 메모리 블록(BLOCKN,250)인 이레이즈 메모리 블록(EM)의 물리 주소를 포함할 수 있다. 또한, 이레이즈 물리 주소(EPA)은 이레이즈 메모리 블록(EM)에 포함된 이레이즈 페이지(EP)의 물리 주소를 포함할 수 있다.

본 발명의 실시 예에 따른 이레이즈 정보(E_INF)는 제1 논리 주소(LA_1)에 대응되는 데이터의 크기와 무관하게 한 개의 이레이즈 페이지(EP)의 이레이즈 물리 주소(EPA)를 포함할 수 있다. 예를 들면, 메모리 장치(150)에 포함된 한 개의 페이지가 저장할 수 있는 데이터의 크기가 4Kbyte이고, 제1 논리 주소(LA_1)에 대응되는 데이터의 크기가 1Gbyte인 경우, 제1 논리 주소(LA_1)에 대응되는 데이터를 이레이즈하기 위해서는 250만개의 페이지를 언맵처리하고 가비지 컬렉션을 수행해야한다. 이에 이레이즈 레이턴시가 길어질 수 있다. 하지만 본 발명의 실시 예에서는 제1 논리 주소(LA_1)에 이레이즈 커맨드 동작을 수행하기 위해서, 250만개의 페이지를 언맵처리한 후, 제1 논리 주소(LA_1)를 한개의 이레이즈 물리 주소(EPA) 또는 이레이즈 상태 값(EV)으로 맵핑함으로써 수행할 수 있다. 이에 이레이즈 레이턴시가 짧아질 수 있다.

컨트롤러(130)는 S405 단계에서 제1 논리 주소(LA_1)를 이레이즈 정보(E_INF)에 대응시킴으로써, S280단계에서 호스트(102)로부터 수신된 이레이즈 동작을 수반하는 이레이즈 요청(E_REQ)에 따른 동작을 수행 완료한 것으로 판단할 수 있다. 이에, 컨트롤러(130)는 이레이즈 요청(E_REQ)에 대한 제1 응답(ACK1)을 호스트(102)로 전송할 수 있다(S408a). 제1 응답(ACK1)은 언맵 커맨드, 디스카드 커맨드, 이레이즈 커맨드 및 포맷 커맨드의 동작이 완료되었음을 나타내는 메시지를 포함할 수 있다.

즉, 도 7b에 도시된 바와 같이, 본 발명의 실시 예에 따른 이레이즈 레이턴시는 S280a 내지 S405단계를 수행하는데 소요되는 시간을 포함한다. 즉, 이레이즈 레이턴시는 컨트롤러(130)가 호스트(102)로부터 이레이즈 동작을 수반하는 이레이즈 요청(E_REQ) 및 제1 논리 주소(LA_1)를 수신한 시점부터 제1 논리 주소(LA_1)에 이레이즈 정보(E_INF)가 맵핑되는 시점 사이의 시간을 포함한다.

이후, S400 단계에서 무효화된 제2 물리 주소(PA_2)에 저장된 데이터를 이레이즈하기 위한 실질적인 이레이즈 동작은 가비지 컬렉션의 수행 조건에 만족되는 경우 수행할 수 있다. 가비지 컬렉션은 메모리 시스템(110)의 유휴 상태 또는 기 설정된 고정 주기마다 수행될 수 있다. 또한, 가비지 컬렉션은 프리 블록의 개수(nFB)가 기 설정된 개수(nFB_TH) 이하이거나 유효 페이지 개수(VPC)가 기 설정된 개수(VPC_TH) 이하인 경우 수행될 수 있다.

도 8a 및 도 8b는 본 발명의 다른 실시 예에 따른 데이터 처리 시스템이 이레이즈 동작을 수반하는 이레이즈 요청(E_REQ)에 대한 커맨드 동작을 수행하는 방법을 도시한다.

도 8a는 본 발명의 다른 실시 예에 따라, 이레이즈 레이턴시가 감소된 이레이즈 요청(E_REQ)에 대한 커맨드(CMD)동작이 수행되는 방법을 도시한다. 도 8b는 도 8a에서 설명된 이레이즈 레이턴시를 도시한다.

도 8a 내지 도 8b에 도시된 커맨드(CMD) 동작은 도 5 내지 도 6b에 도시된 데이터 처리 시스템(100) 및 메모리 시스템(110)에 의해 수행될 수 있다. 특히. 호스트(102)로부터 커맨드(CMD)와 함께 수신되는 제1 논리 주소(LA_1)를 이레이즈 정보(E_INF)에 대응시킴으로써, 이레이즈 레이턴시가 감소된 이레이즈 요청(E_REQ)을 수행하는 방법을 도시한다.

도 5 내지 도 6b 및 도 8a 내지 도 8b을 참조하면, 본 발명의 데이터 처리 시스템(100)은 호스트(102) 및 메모리 시스템(110)을 포함한다. 호스트(102)는 프로세서(104) 및 호스트 컨트롤러 인터페이스(108)를 포함할 수 있고, 메모리 시스템(110)은 컨트롤러(130), 메모리(144) 및 메모리 장치(150)를 포함할 수 있다. 도 3 내지 도 5 및 도 7에 도시되는 호스트(102)는 호스트 메모리(106)를 포함하지 않지만, 도 6 내지 도 7b 및 도 8에 도시되는 호스트(102)는 호스트 메모리(106)를 포함할 수 있다.

호스트(102)와 메모리 시스템에 전원이 공급되면(파워-온), 호스트(102)와 메모리 시스템이 연동될 수 있다. 이때, 컨트롤러(130)는 메모리 장치(150)에 저장된 메모리 맵 데이터(MAP_M)를 다운로딩할 수 있다. 컨트롤러(130)는 메모리 장치(150)로부터 다운로딩된 메모리 맵 데이터(MAP_M)를, 메모리(144)에 컨트롤러 맵 데이터(MAP_C_1)로서 저장할 수 있다. 그리고 컨트롤러(130)는 메모리(144)에 저장된 컨트롤러 맵 데이터(MAP_C_1)를 호스트(102)로 업로딩할 수 있다. 호스트(102)는 컨트롤러(130)로부터 수신된 컨트롤러 맵 데이터(MAP_C_1)을 호스트 메모리에 호스트 맵 데이터(MAP_H)로서 저장할 수 있다. 이로써, 호스트 메모리에는 호스트 맵 데이터(MAP_H)가 저장되고, 메모리 장치(150)에는 메모리 맵 데이터(MAP_M)가 저장되고, 컨트롤러(130)의 메모리(144)에는 컨트롤러 맵 데이터(MAP_C_1)가 저장된다.

호스트(102) 내 프로세서(104)는 커맨드(CMD) 및 커맨드에 대응되는 제1 논리 주소(LA_1)을 생성한다(S250). 호스트 컨트롤러 인터페이스(108)는 생성된 커맨드(CMD) 및 제1 논리 주소(LA_1)를 프로세서로부터 수신하고, 이를 호스트 메모리(106)로 전달한다(S250).

호스트 컨트롤러 인터페이스(108)는 호스트 메모리 내 저장된 호스트 맵 데이터(MAP_H)에 포함된 맵 데이터(L2P MAP)를 바탕으로, 제1 논리 주소(LA_1)에 맵핑된 제1 물리 주소(PA_1)의 저장여부를 판단할 수 있다(S270, PA_1 cached).

S270 단계의 판단 결과, 제1 논리 주소(LA_1)에 맵핑된 제1 물리 주소(PA_1)가 호스트 맵 데이터(MAP_H)에 저장되지 않으면(S270, No), 호스트 컨트롤러 인터페이스는, 제1 물리 주소(PA_1)없이, 커맨드(CMD) 및 제1 논리 주소(LA_1)를 메모리 시스템 내 컨트롤러(130)로 전달한다(S280b). 이때, 호스트 컨트롤러 인터페이스는 커맨드(CMD)의 커맨드 포맷(command format)에 제1 논리 주소(LA_1)를 포함시켜, 컨트롤러(130)로 전송할 수 있다.

S270 단계의 판단 결과, 제1 논리 주소(LA_1)에 맵핑된 제1 물리 주소(PA_1)가 호스트 맵 데이터(MAP_H)에 저장되어 있으면(S270, Yes), 호스트 컨트롤러 인터페이스는 커맨드(CMD) 및 제1 논리 주소(LA_1)와 함께 제1 물리 주소(PA_1)를 메모리 시스템 내 컨트롤러(130)로 전달한다(S290). 이때, 호스트 컨트롤러 인터페이스는 커맨드(CMD)의 커맨드 포맷의 예비 영역(reserved)에 제1 물리 주소(PA_1)를 포함시켜, 컨트롤러(130)로 전송할 수 있다.

호스트(102)로부터 제1 물리 주소(PA_1)는 수신되지 않고, 커맨드(CMD) 및 제1 논리 주소(LA_1)만 수신되면(S280b), 컨트롤러(130)는 제1 논리 주소(LA_1)와 컨트롤러 맵 데이터(MAP_C_1) 사이에 맵미스 발생 여부를 판단한다(S340). 즉, 컨트롤러(130)는 제1 논리 주소(LA_1)에 대한 맵 데이터가 메모리(144)에 저장된 컨트롤러 맵 데이터(MAP_C_1)에 포함되는지 여부를 판단한다(S340).

호스트(102)로부터 커맨드(CMD) 및 제1 논리 주소(LA_1)와 함께 제1 물리 주소(PA_1)도 수신되면(S290), 컨트롤러(130)는 커맨드(CMD)와 함께 수신된 제1 물리 주소(PA_1)의 유효성을 판단한다(S330). 이때, 컨트롤러(130)는 제1 물리 주소(PA_1)의 유효성을 더티 정보(D_INF) 또는 무효 물리 주소(INV_INF)를 이용하여 판단할 수 있다.

S330의 판단 결과, 제1 물리 주소(PA_1)가 유효 하면(S330, Yes), 컨트롤러(130)는 제1 물리 주소(PA_1) 및 제1 논리 주소(LA_1)에 언맵 동작을 수행할 수 있다(S337). 그리고 컨트롤러(130)는 S405 단계의 동작을 수행한다. 이때, 컨트롤러(130)는 제1 물리 주소(PA_1)의 무효화 동작을 더 수행할 수 있다.

S330의 판단 결과, 제1 물리 주소(PA_1)가 유효하지 않다면(S330, No), 컨트롤러(130)는 제1 물리 주소(PA_1)가 무효한 것으로 판단한다. 그리고 컨트롤러(130)는 제1 논리 주소(LA_1)에 대한 커맨드(CMD) 동작을 유효한 제2 물리 주소(PA_2)에 수행하기 위해, 유효한 제2 물리 주소(PA_2)를 검색한다. 이를 위해, 컨트롤러(130)는 제1 논리 주소(LA_1)와 컨트롤러 맵 데이터(MAP_C_1) 사이에 맵미스 발생 여부를 판단한다(S340). 즉, 컨트롤러(130)는 제1 논리 주소(LA_1)에 대한 맵 데이터가 메모리(144)에 저장된 컨트롤러 맵 데이터(MAP_C_1)에 포함되는지 여부를 판단한다(S340).

S340의 판단 결과, 제1 논리 주소(LA_1)에 대한 맵 데이터가 컨트롤러 맵 데이터(MAP_C_1)에 포함되면(S340, No), 컨트롤러(130)는 맵미스가 아닌 제1 논리 주소(LA_1)와 컨트롤러 맵 데이터(MAP_C_1) 사이에 맵히트가 발생한 것으로 판단한다. 이에, 컨트롤러(130)는 제1 논리 주소(LA_1)에 맵핑된 제2 물리 주소(PA_2)를 컨트롤러 맵 데이터(MAP_C_1)에서 검색한다(S345). 그리고 컨트롤러(130)는 S345 단계에서 검색된 제2 물리 주소(PA_2) 및 제1 논리 주소(LA_1)에 언맵 동작을 수행한다(S400). 그리고 컨트롤러(130)는 S405 단계의 동작을 수행한다. 이때, 컨트롤러(130)는 제2 물리 주소(PA_2)의 무효화 동작을 더 수행할 수 있다.

컨트롤러(130)는 제1 논리 주소(LA_1)에 맵핑된 제2 물리 주소(PA_2)를 S380 단계에서 업데이트된 컨트롤러 맵 데이터(MAP_C_2)에서 검색한다(S385). 그리고 컨트롤러(130)는 S385 단계에서 검색된 제2 물리 주소(PA_2) 및 제1 논리 주소(LA_1)에 언맵 동작을 수행할 수 있다(S400). 이때, 컨트롤러(130)는 제2 물리 주소(PA_2)의 무효화 동작을 더 수행할 수 있다.

본 발명의 실시 예에서, 컨트롤러(130)는 호스트(102)로부터 수신된 제1 물리 주소(PA_1) 및 S345 및 S385 단계에서 검색된 제2 물리 주소(PA_2)에 무효화 동작을 수행하기 위해, 제1 물리 주소(PA_2) 및 제2 물리 주소(PA_2)에 해당하는 무효 주소 정보(INV_INF)의 상태 값을 '0'에서 '1'로 변경할 수 있다. 또한 컨트롤러(130)는 제1 물리 주소(PA_2) 및 제2 물리 주소(PA_2)에 대응되는 페이지들을 포함하는 메모리 블록의 유효 페이지 개수 정보(VSI)의 상태 값을 변경할 수 있다.

S337 및 S400 단계의 언맵 동작 수행 후, 컨트롤러(130)는 S280단계에서 호스트(102)로부터 수신된 제1 논리 주소(LA_1)를 이레이즈 정보(E_INF)와 대응시킬 수 있다(S405).

이레이즈 정보(E_INF)는 이레이즈 메모리 블록(EM) 및 이레이즈 메모리 블록(EM)에 포함된 이레이즈 페이지(EP)의 이레이즈 물리 주소(EPA)를 포함할 수 있다. 이레이즈 물리 주소(EPA)은 도 3에 도시된 바와 같이, 메모리 장치(150) 내 데이터를 저장하기 위해 사용되지 않고 이레이즈 상태의 메모리 블록(BLOCKN,250)인 이레이즈 메모리 블록(EM)의 물리 주소를 포함할 수 있다. 또한, 이레이즈 물리 주소(EPA)은 이레이즈 메모리 블록(EM)에 포함된 이레이즈 페이지(EP)의 물리 주소를 포함할 수 있다.

본 발명의 실시 예에 따른 이레이즈 정보(E_INF)는 제1 논리 주소(LA_1)에 대응되는 데이터의 크기와 무관하게 한 개의 이레이즈 페이지(EP)의 이레이즈 물리 주소(EPA)를 포함할 수 있다. 예를 들면, 메모리 장치(150)에 포함된 한 개의 페이지가 저장할 수 있는 데이터의 크기가 4Kbyte이고, 제1 논리 주소(LA_1)에 대응되는 데이터의 크기가 1Gbyte인 경우, 제1 논리 주소(LA_1)에 대응되는 데이터를 이레이즈하기 위해서는 250만개의 페이지를 언맵처리하고 가비지 컬렉션을 수행해야한다. 이에 이레이즈 레이턴시가 길어질 수 있다.

하지만 본 발명의 실시 예에서는 제1 논리 주소(LA_1)에 이레이즈 커맨드 동작을 수행하기 위해서, 250만개의 페이지를 언맵처리한 후, 제1 논리 주소(LA_1)를 한개의 이레이즈 물리 주소(EPA) 또는 이레이즈 상태 값(EV)으로 맵핑함으로써 수행할 수 있다. 이에 이레이즈 레이턴시가 짧아질 수 있다.

컨트롤러(130)는 S405 단계에서 제1 논리 주소(LA_1)를 이레이즈 정보(E_INF)에 대응시킴으로써, S280단계에서 호스트(102)로부터 수신된 이레이즈 동작을 수반하는 이레이즈 요청(E_REQ)에 따른 동작을 수행 완료한 것으로 판단할 수 있다. 이에, 컨트롤러(130)는 커맨드(CMD)에 대한 제2 응답(ACK2)을 호스트(102)로 전송할 수 있다(S408b).

제2 응답(ACK2)은 언맵 커맨드, 디스카드 커맨드, 이레이즈 커맨드 및 포맷 커맨드의 동작이 완료되었음을 나타내는 메시지를 포함할 수 있다. 제2 응답(ACK2)은 제1 물리 주소(PA_1)는 무효 물리 주소임을 나타내는 메시지를 더 포함할 수 있다. 제2 응답(ACK2)은 제1 물리 주소(PA_1)는 무효 물리 주소이고, 제1 물리 주소(PA_1)에 제2 물리 주소(PA_2)가 맵핑되었음을 나타내는 메시지를 더 포함할 수 있다.

즉, 도 8b에 도시된 바와 같이, 본 발명의 실시 예에 따른 이레이즈 레이턴시는 S280a 내지 S405단계를 수행하는데 소요되는 시간을 포함한다. 즉, 이레이즈 레이턴시는 컨트롤러(130)가 호스트(102)로부터 이레이즈 동작을 수반하는 이레이즈 요청(E_REQ) 및 제1 논리 주소(LA_1)를 수신한 시점부터 제1 논리 주소(LA_1)에 이레이즈 정보(E_INF)가 맵핑되는 시점 사이의 시간을 포함한다.

이후, S337 및 S400 단계에서 무효화된 제2 물리 주소(PA_2)에 저장된 데이터를 이레이즈하기 위한 실질적인 이레이즈 동작은 가비지 컬렉션의 수행 조건에 만족되는 경우 수행할 수 있다. 가비지 컬렉션은 메모리 시스템(110)의 유휴 상태 또는 기 설정된 고정 주기마다 수행될 수 있다. 또한, 가비지 컬렉션은 프리 블록의 개수(nFB)가 기 설정된 개수(nFB_TH) 이하이거나 유효 페이지 개수(VPC)가 기 설정된 개수(VPC_TH) 이하인 경우 수행될 수 있다.

본 발명의 실시 예에서 이레이즈 동작을 수반하는 이레이즈 요청(E_REQ)에 따른 동작은 제1 논리 주소(LA_1)를 이레이즈 정보(E_INF)에 대응시킴으로써 수행될 수 있다. 이에, 이레이즈 동작을 수반하는 이레이즈 요청(E_REQ)의 수행 시간이 감소되는 효과를 제공할 수 있다.

또한 본 발명의 실시 예는 이레이즈 레이턴시(EL)가 감소되어, 호스트(102)로부터 수신되는 후속 커맨드(예를 들면, 리드, 프로그램 및 이레이즈 등)를 수신하기 위한 커맨드 대기시간이 짧아질 수 있다. 이에 본 발명의 실시 예는 메모리 시스템(110)의 커맨드 동작 특성을 향상시키는 효과를 제공할 수 있다.

또한, 본 발명의 제1 논리 주소(LA_1)에 대응되는 데이터의 크기가 크더라도, 제1 논리 주소(LA_1)를 적어도 한 개의 이레이즈 페이지(EP)의 이레이즈 물리 주소(EPA)에 맵핑하기 때문에, 메모리 장치(150)의 활용도가 향상되는 효과를 제공할 수 있다.

또한, 본 발명의 실시 예에서 컨트롤러(130)가 호스트(102)로부터 제1 논리 주소(LA_1) 및 이에 맵핑된 제1 물리 주소(PA_1)를 함께 수신하고(S290), 제1 물리 주소(PA_1)가 유효하면(S330, Yes), 제2 물리 주소(PA_2)를 검색하는 단계(S345, S385)가 생략될 수 있다. 또한, 본 발명의 실시 예에서 이레이즈 동작을 수반하는 이레이즈 요청(E_REQ)에 따른 동작은 제1 논리 주소(LA_1)를 이레이즈 정보(E_INF)에 대응시킴으로써 수행될 수 있다. 이에 본 발명의 실시 예에 따른 메모리 시스템(110)은 이레이즈 레이턴시(EL)를 감소시키는 효과를 제공할 수 있다.

또한 본 발명의 실시 예에서 가비지 컬렉션은 이레이즈 동작을 수반하는 이레이즈 요청(E_REQ)가 수신될 때마다 수행되지 않고 가비지 컬렉션의 수행 조건에 만족되는 경우 수행할 수 있다. 이에 본 발명의 실시 예는 메모리 시스템(110)의 오버헤드를 감소시키는 효과를 제공할 수 있다.

또한, 본 발명의 실시 예는 이레이즈 레이턴시(EL)가 감소되어, 호스트(102)로부터 수신되는 후속 커맨드(예를 들면, 리드, 프로그램 및 이레이즈 등)를 수신하기 위한 커맨드 대기시간이 짧아질 수 있다. 이에 본 발명의 실시 예는 메모리 시스템(110)의 커맨드 동작 특성을 향상시키는 효과를 제공할 수 있다.

한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

150 : 메모리 장치, 110: 메모리 시스템
102 : 호스트, 130:컨트롤러

Claims

복수의 페이지들을 포함하는 메모리 블록을 포함하는 메모리 장치; 및
외부 장치로부터 이레이즈 동작을 수반하는 이레이즈 요청 및 상기 이레이즈 요청에 대응되는 제1 논리 주소를 수신하고, 상기 제1 논리 주소를 이레이즈 정보에 대응시키는 컨트롤러를 포함하는 메모리 시스템.
제1항에 있어서,
상기 컨트롤러는 상기 제1 논리 주소를 상기 이레이즈 정보에 대응시킨 후, 상기 이레이즈 요청에 대한 응답을 상기 외부 장치로 전송하는 메모리 시스템.
제1항에 있어서,
상기 이레이즈 정보는 이레이즈 상태인 이레이즈 페이지 또는 이레이즈 메모리 블록의 이레이즈 물리 주소를 포함하는 메모리 시스템.
제3항에 있어서,
상기 컨트롤러는 상기 제1 논리 주소를 상기 이레이즈 물리 주소에 대응시킨 후, 상기 이레이즈 페이지 또는 상기 이레이즈 메모리 블록을 데이터의 저장 용도로 사용하지 않는 메모리 시스템.
제1항에 있어서,
상기 이레이즈 정보는 이레이즈 상태 값을 포함하는 메모리 시스템.
제2항에 있어서,
상기 컨트롤러는 상기 제1 논리 주소에 대응되는 물리 주소를 맵 데이터에서 검색하여 무효화하고, 상기 무효화된 물리 주소에 가비지 컬렉션을 수행하며,
상기 맵 데이터는 상기 외부 장치에서 사용되는 논리 주소 및 상기 메모리 장치의 물리 주소를 포함하는 메모리 시스템.
제6항에 있어서,
상기 컨트롤러는 상기 가비지 컬렉션을 수행하기 이전에 상기 응답을 상기 외부 장치로 전송하는 메모리 시스템.
제2항에 있어서,
상기 외부 장치로부터 상기 제1 논리 주소에 대응되며 유효한 제1 물리 주소가 더 수신되면, 컨트롤러는 상기 유효한 제1 물리 주소를 무효화하고, 상기 무효화된 제1 물리 주소에 가비지 컬렉션을 수행하는 메모리 시스템.
제8항에 있어서,
상기 컨트롤러는 상기 가비지 컬렉션을 수행하기 이전에 상기 응답을 상기 외부 장치로 전송하는 메모리 시스템.
복수의 페이지들을 포함하는 메모리 블록을 포함하는 메모리 장치 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하는 메모리 시스템에 있어서,
외부 장치로부터 이레이즈 동작을 수반하는 이레이즈 요청 및 상기 이레이즈 요청에 대응되는 제1 논리 주소를 수신하는 단계; 및
상기 제1 논리 주소를 이레이즈 정보에 대응시키는 단계를 포함하는 메모리 시스템의 커맨드 수행 방법.
제10항에 있어서,
상기 이레이즈 정보에 대응시키는 단계 수행 후, 상기 이레이즈 요청에 대한 응답을 상기 외부 장치로 전송하는 단계를 더 포함하는 메모리 시스템의 커맨드 수행 방법.
제10항에 있어서,
상기 이레이즈 정보는 이레이즈 상태인 이레이즈 페이지 또는 이레이즈 메모리 블록의 이레이즈 물리 주소를 포함하는 메모리 시스템의 커맨드 수행 방법.
제12항에 있어서,
상기 이레이즈 정보에 대응시키는 단계 수행 후, 상기 이레이즈 페이지 또는 상기 이레이즈 메모리 블록은 데이터의 저장 용도로 사용되지 않는 메모리 시스템의 커맨드 수행 방법.
제10항에 있어서,
상기 이레이즈 정보는 이레이즈 상태 값을 포함하는 메모리 시스템의 커맨드 수행 방법.
제11항에 있어서,
상기 제1 논리 주소에 대응된 물리 주소를 맵 데이터에서 검색하는 단계;
상기 검색된 물리 주소를 상기 맵 데이터에서 무효화하는 단계; 및
상기 무효화된 물리 주소에 가비지 컬렉션을 수행하는 단계를 더 포함하며,
상기 맵 데이터는 상기 외부 장치에서 사용되는 논리 주소 및 상기 메모리 장치의 물리 주소를 포함하는 메모리 시스템의 커맨드 수행 방법.
제15항에 있어서,
상기 응답을 상기 외부 장치로 전송하는 단계는 상기 가비지 컬렉션을 수행하는 단계 이전에 수행되는 메모리 시스템의 커맨드 수행 방법.
제10항에 있어서,
상기 외부 장치로부터 상기 제1 논리 주소에 대응되며 유효한 제1 물리 주소가 더 수신되면, 상기 유효한 제1 물리 주소를 맵 데이터에서 무효화하는 단계; 및
상기 무효화된 제1 물리 주소에 가비지 컬렉션을 수행하는 단계를 포함하며,
상기 맵 데이터는 상기 외부 장치에서 사용되는 논리 주소 및 상기 메모리 장치의 물리 주소를 포함하는 메모리 시스템의 커맨드 수행 방법.
제15항에 있어서,
상기 이레이즈 요청에 대한 응답을 상기 외부 장치로 전송하는 단계는 상기 가비지 컬렉션을 수행하는 단계 이전에 수행되는 메모리 시스템의 커맨드 수행 방법.
제10항에 있어서,
상기 제1 논리 주소를 상기 이레이즈 정보에 대응시키는 단계 이후, 상기 외부 장치로부터 리드 요청 및 제2 논리 주소가 수신되는 단계;
상기 제2 논리 주소가 상기 이레이즈 정보에 대응되면, "상기 제2 논리 주소에 대응되는 데이터가 상기 메모리 장치에 저장되어 있지 않음"의 메시지를 상기 리드 요청의 응답으로 상기 외부 장치로 전송하는 단계를 포함하는 메모리 시스템의 커맨드 수행 방법.
제10항에 있어서,
상기 제1 논리 주소를 상기 이레이즈 정보에 대응시키는 단계 이후, 상기 외부 장치로부터 리드 요청 및 제2 논리 주소가 수신되는 단계;
상기 제2 논리 주소가 상기 이레이즈 정보에 대응되지 않으면, "상기 제2 논리 주소에 대응되는 데이터를 상기 메모리 장치에서 찾을 수 없음"의 메시지를 상기 리드 요청의 응답으로 상기 외부 장치로 전송하는 단계를 포함하는 메모리 시스템의 커맨드 수행 방법.