KR20200132047A - 메모리 시스템에서 맵 데이터를 전송하는 방법 및 장치 - Google Patents

메모리 시스템에서 맵 데이터를 전송하는 방법 및 장치 Download PDF

Info

Publication number
KR20200132047A
KR20200132047A KR1020190056868A KR20190056868A KR20200132047A KR 20200132047 A KR20200132047 A KR 20200132047A KR 1020190056868 A KR1020190056868 A KR 1020190056868A KR 20190056868 A KR20190056868 A KR 20190056868A KR 20200132047 A KR20200132047 A KR 20200132047A
Authority
KR
South Korea
Prior art keywords
host
memory
count
read
threshold
Prior art date
Application number
KR1020190056868A
Other languages
English (en)
Inventor
변유준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190056868A priority Critical patent/KR20200132047A/ko
Priority to CN201911265787.3A priority patent/CN111949566A/zh
Priority to US16/717,144 priority patent/US11200178B2/en
Priority to US16/844,652 priority patent/US11237973B2/en
Publication of KR20200132047A publication Critical patent/KR20200132047A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/063—Address space extension for I/O modules, e.g. memory mapped I/O
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/206—Memory mapped I/O
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/30—Providing cache or TLB in specific location of a processing system
    • G06F2212/303—In peripheral interface, e.g. I/O adapter or channel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

메모리 시스템의 동작 방법은, 호스트의 요청 중 리드 요청과 그에 대응하는 논리 주소 및 선택적으로 제공되는 상기 논리 주소에 대응하는 물리 주소에 기초하여 상기 메모리 시스템에 저장된 메모리 맵 세그먼트로부터 상기 논리 주소에 대응하는 데이터가 저장된 유효 물리 주소를 탐색하여 상기 리드 요청에 대응하는 리드 동작을 수행하는 단계; 상기 메모리 맵 세그먼트에 포함된 논리 주소에 대한 상기 리드 요청의 수신 횟수인 리드 카운트에 대한 임계치에 기초하여 상기 메모리 맵 세그먼트 중에서 일부를 상기 호스트에 호스트 맵 세그먼트로서 캐싱하는 단계; 및 상기 리드 요청 중 상기 물리 주소가 제공되지 않은 리드 요청의 수신 횟수인 미스 카운트 및 상기 메모리 맵 세그먼트를 상기 호스트로 캐싱하는 횟수인 제공 카운트에 기초하여 상기 리드 카운트에 대한 임계치를 조정하는 단계를 포함한다.

Description

메모리 시스템에서 맵 데이터를 전송하는 방법 및 장치{APPARATUS AND METHOD FOR TRANSMITTING MAP INFORMATION IN MEMORY SYSTEM}
본 발명은 메모리 시스템에 관한 것으로, 보다 구체적으로는 데이터 처리 시스템에 포함된 메모리 시스템이 맵 데이터를 호스트 혹은 컴퓨팅 장치에 전송하는 방법 및 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
비휘발성 메모리 장치를 이용한 데이터 저장 장치는 하드 디스크와 달리 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예들은 메모리 시스템이 임계 카운트 이상 참조되는 맵 데이터를 호스트로 제공함으로써, 호스트가 리드(read)하고자 하는 데이터의 물리 주소를 포함하는 요청을 메모리 시스템으로 제공할 수 있도록 하는 방법 및 장치를 제공하고자 한다.
본 발명의 실시 예들은 메모리 시스템이 소정 조건에 따라 상기 임계 카운트를 조정하는 방법 및 장치를 제공하고자 한다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명은 메모리 시스템, 데이터 처리 시스템, 컨트롤러 및 그것의 동작 방법 및 동작을 확인하는 방법을 제공한다.
본 발명의 일 실시예에 따른 데이터 처리 시스템은, 하나 이상의 호스트 맵 세그먼트들을 캐싱하는 호스트 캐시; 논리 주소를 포함하는 리드 요청을 생성하며, 상기 논리 주소에 대응하는 물리 주소가 상기 호스트 맵 세그먼트들에 포함되어 있는 경우에 상기 물리 주소를 상기 리드 요청에 포함하는 호스트 컨트롤러; 상기 호스트 컨트롤러의 요청에 대응하여 데이터를 저장하거나 저장된 데이터를 제공하며, 상기 호스트 컨트롤러의 요청과 함께 제공되는 논리 주소와 이에 대응하는 상기 데이터가 저장된 유효 물리 주소간의 매핑 정보를 포함하는 메모리 맵 세그먼트를 저장하는 메모리 장치; 상기 호스트 컨트롤러의 요청 중 리드 요청과 그에 대응하는 상기 논리 주소 및 선택적으로 제공되는 상기 논리 주소에 대응하는 물리 주소에 기초하여 상기 메모리 맵 세그먼트로부터 상기 논리 주소에 대응하는 상기 유효 물리 주소를 탐색하여 상기 메모리 장치가 상기 리드 요청에 대응하는 리드 동작을 수행하도록 제어하고, 상기 메모리 맵 세그먼트에 포함된 상기 논리 주소에 대한 상기 리드 요청의 수신 횟수인 리드 카운트에 대한 임계치에 기초하여 상기 메모리 맵 세그먼트 중에서 일부를 상기 호스트 맵 세그먼트로서 상기 호스트 캐시에 캐싱하는 메모리 컨트롤 유닛; 및 상기 리드 카운트, 상기 리드 요청 중 상기 물리 주소가 제공되지 않은 리드 요청의 수신 횟수인 미스 카운트 및 상기 메모리 맵 세그먼트를 상기 호스트로 캐싱하는 횟수인 제공 카운트를 저장하는 메모리를 포함하되, 상기 메모리 컨트롤러는 상기 미스 카운트 및 제공 카운트에 기초하여 상기 리드 카운트에 대한 임계치를 조정한다.
본 발명의 일 실시예에 따른 메모리 시스템은, 호스트의 요청에 대응하여 데이터를 저장하거나 저장된 데이터를 제공하며, 상기 호스트의 요청과 함께 제공되는 논리 주소와 이에 대응하는 상기 데이터가 저장된 유효 물리 주소간의 매핑 정보를 포함하는 메모리 맵 세그먼트를 저장하는 메모리 장치; 상기 호스트의 요청 중 리드 요청과 그에 대응하는 상기 논리 주소 및 선택적으로 제공되는 상기 논리 주소에 대응하는 물리 주소에 기초하여 상기 메모리 맵 세그먼트로부터 상기 논리 주소에 대응하는 상기 유효 물리 주소를 탐색하여 상기 메모리 장치가 상기 리드 요청에 대응하는 리드 동작을 수행하도록 제어하고, 상기 메모리 맵 세그먼트에 포함된 상기 논리 주소에 대한 상기 리드 요청의 수신 횟수인 리드 카운트에 대한 임계치에 기초하여 상기 메모리 맵 세그먼트 중에서 일부를 상기 호스트에 호스트 맵 세그먼트로서 캐싱하는 메모리 컨트롤 유닛; 및 상기 리드 카운트, 상기 리드 요청 중 상기 물리 주소가 제공되지 않은 리드 요청의 수신 횟수인 미스 카운트 및 상기 메모리 맵 세그먼트를 상기 호스트로 캐싱하는 횟수인 제공 카운트를 저장하는 메모리를 포함하되, 상기 메모리 컨트롤 유닛은 상기 미스 카운트 및 제공 카운트에 기초하여 상기 리드 카운트에 대한 임계치를 조정한다.본 발명의 일 실시예에 따른 메모리 시스템의 동작 방법은, 호스트의 요청 중 리드 요청과 그에 대응하는 논리 주소 및 선택적으로 제공되는 상기 논리 주소에 대응하는 물리 주소에 기초하여 상기 메모리 시스템에 저장된 메모리 맵 세그먼트로부터 상기 논리 주소에 대응하는 데이터가 저장된 유효 물리 주소를 탐색하여 상기 리드 요청에 대응하는 리드 동작을 수행하는 단계; 상기 메모리 맵 세그먼트에 포함된 논리 주소에 대한 상기 리드 요청의 수신 횟수인 리드 카운트에 대한 임계치에 기초하여 상기 메모리 맵 세그먼트 중에서 일부를 상기 호스트에 호스트 맵 세그먼트로서 캐싱하는 단계; 및 상기 리드 요청 중 상기 물리 주소가 제공되지 않은 리드 요청의 수신 횟수인 미스 카운트 및 상기 메모리 맵 세그먼트를 상기 호스트로 캐싱하는 횟수인 제공 카운트에 기초하여 상기 리드 카운트에 대한 임계치를 조정하는 단계를 포함한다.
상기 본 발명의 양태들은 본 발명의 바람직한 실시예들 중 일부에 불과하며, 본원 발명의 기술적 특징들이 반영된 다양한 실시예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 본 발명의 상세한 설명을 기반으로 도출되고 이해될 수 있다.
본 발명에 따른 장치에 대한 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예들에 따르면 메모리 시스템이 임계 카운트 이상 참조되는 맵 데이터를 호스트 캐시에 캐싱시킴으로써, 호스트가 리드(read)하고자 하는 데이터의 물리 주소를 포함하는 요청을 메모리 시스템으로 제공하도록 할 수 있다. 따라서 메모리 시스템의 성능을 향상시킬 수 있다.
본 발명의 실시 예들에 따르면 메모리 시스템이 소정 조건에 따라 상기 임계 카운트를 조정하는 방법 및 장치를 제공할 수 있다. 따라서 본 발명의 실시 예들은 호스트 캐시의 캐시 히트(cache hit) 확률을 높임으로써 메모리 시스템의 성능을 향상시킬 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 맵 데이터의 공유 방법을 설명한다.
도 2 및 도 3은 호스트에 포함된 메모리를 맵 데이터를 저장하는 캐시(cache) 장치로서 사용하는 예를 설명한다.
도 4는 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 트랜잭션의 제1예를 설명한다.
도 5는 본 발명의 일 실시예에 따른 호스트와 메모리 시스템의 동작을 설명한다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 맵 관리 테이블을 설명한다.
도 7은 메모리 시스템이 고정된 리드 카운트 임계치를 기준으로 메모리 맵 세그먼트를 제공하는 경우 발생할 수 있는 문제점을 설명하기 위한 그래프이다.
도 8은 본 발명의 일 실시예에 따른 호스트와 메모리 시스템의 동작을 설명한다.
도 9는 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 트랜잭션의 제2예를 설명한다.
도 10은 본 발명의 일 실시예에 따른 호스트와 메모리 시스템의 동작을 설명한다.
도 11은 본 발명의 일 실시예에 따른 메모리 시스템의 동작을 설명한다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 맵 데이터의 공유 방법을 설명한다.
도 1을 참조하면, 호스트(102)와 메모리 시스템(110)이 연동할 수 있다. 호스트(102)는 컴퓨팅 장치로 이해될 수 있으며, 모바일 장치, 컴퓨터, 서버 등의 형태로 구현될 수 있다. 호스트(102)와 연동하는 메모리 시스템(110)은 호스트(102)로부터 명령을 수신하고, 수신한 명령에 응하여 데이터를 저장하거나 출력할 수 있다.
메모리 시스템(110)은 비휘발성 메모리셀을 포함하는 저장 공간을 가질 수 있다. 예를 들면, 메모리 시스템(110)은 플래시 메모리, 솔리드 스테이트 드라이브(solid-state drive, SSD) 등의 형태로 구현될 수 있다.
비휘발성 메모리셀을 포함하는 저장 공간에 호스트(102)가 요구한 데이터를 저장하기 위해서, 메모리 시스템(110)은 호스트(102)가 사용하는 파일 시스템과 비휘발성 메모리셀을 포함하는 저장 공간을 연결시키는 매핑(mapping)을 수행할 수 있다. 예를 들어, 호스트(102)가 사용하는 파일 시스템에 따른 데이터의 주소를 논리 주소라고 부를 수 있고, 비휘발성 메모리셀을 포함하는 저장 공간에서 데이터의 주소를 물리 주소라고 부를 수 있다.
메모리 시스템(110)은 복수의 논리 주소와 물리 주소 사이의 맵 데이터를 각각 포함하는 복수의 맵 세그먼트를 내부에 저장할 수 있다.
호스트(102)가 리드 요청과 함께 논리 주소를 메모리 시스템(110)으로 제공하면, 메모리 시스템(110)은 내부에 저장된 하나 이상의 맵 세그먼트에 기초하여 논리 주소에 대응하는 물리 주소를 탐색한 후 탐색된 물리 주소에 저장된 데이터를 호스트(102)로 출력할 수 있다.
메모리 시스템(110)이 수행하는 물리 주소 탐색을 호스트(102)가 수행할 수 있다면, 메모리 시스템(110)이 호스트(102)가 제공한 리드 요청에 대응하는 데이터를 출력하는 데 소요되는 시간이 줄어들 수 있다. 호스트(102)는 물리 주소를 탐색하고 탐색된 물리 주소를 메모리 시스템(110)으로 제공하기 위해서 맵 데이터를 저장하거나 맵 데이터에 직접 액세스할 수 있다.
도 1을 참조하면, 메모리 시스템(110)은 호스트(102)로 메모리 맵 세그먼트(M_SEGMENT)를 제공할 수 있다. 메모리 시스템(110)으로부터 세그먼트를 수신한 호스트(102)는 상기 세그먼트를 호스트(102)가 포함하는 메모리에 호스트 맵 세그먼트(H_SEGMENT)로서 캐싱할 수 있다. 메모리 맵 세그먼트는 메모리 시스템(110)이 저장하는 맵 세그먼트로서, 최신의 맵 데이터를 포함할 수 있다. 호스트 맵 세그먼트는 메모리 시스템(110)으로부터 메모리 맵 세그먼트를 수신하여 호스트(102)가 캐싱하는 맵 세그먼트로서, 메모리 시스템(110)으로부터 메모리 맵 세그먼트가 최초 수신될 당시 또는 갱신된 메모리 맵 세그먼트가 수신될 당시의 맵 데이터를 포함할 수 있다.
메모리 시스템(110)이 하나 이상의 메모리 맵 세그먼트 전부를 호스트(102)로 제공하고 호스트(102)가 상기 하나 이상의 메모리 맵 세그먼트 전체를 호스트 맵 세그먼트로서 저장할 수 있다면, 메모리 시스템(110)은 상기 하나 이상의 메모리 맵 세그먼트를 선별적으로 제공하지 않아도 된다. 하지만, 호스트(102)는 메모리 시스템(110)이 관리하는 맵 데이터 전체를 저장하기 위해 메모리 내 저장 공간을 할당하기 어려울 수 있다. 따라서, 메모리 시스템(110)은 호스트(102)가 자주 액세스하는 논리 주소를 포함하는 메모리 맵 세그먼트를 선별적으로 호스트(102)로 제공할 수 있다.
메모리 시스템(110)은 하나 이상의 메모리 맵 세그먼트를 선별적으로 호스트(102)로 제공하기 위해 맵 관리 데이터(198)를 저장할 수 있다. 맵 관리 데이터(198)는 맵 관리 테이블을 포함할 수 있다. 맵 관리 테이블은 각 세그먼트의 식별자를 인덱스로서 포함할 수 있다. 맵 관리 테이블은 메모리 세그먼트별 리드 카운트(RD_CNT)들 및 각 메모리 맵 세그먼트가 호스트(102)로 제공되었는지 여부(H_SEG)를 필드로서 포함할 수 있다.
상기 리드 카운트는 각 메모리 맵 세그먼트와 관련된 리드 요청의 수신 횟수일 수 있다. 구체적으로, 상기 리드 카운트는 각 메모리 맵 세그먼트에 포함된 논리 주소들에 대한 리드 요청의 수신 횟수일 수 있다. 예를 들어, 제1 메모리 맵 세그먼트(M_SEGMENT01)가 제1 내지 제100 논리 주소의 맵 데이터를 포함하고, 호스트(102)로부터 제5 논리 주소에 대한 리드 커맨드 및 제10 논리 주소에 대한 리드 요청이 수신될 수 있다. 호스트(102)가 제5 논리 주소 및 제10 논리 주소에 대응하는 물리 주소를 호스트 맵 세그먼트를 참조하여 획득하였는지, 메모리 맵 세그먼트를 참조하여 획득하였는지와는 무관하게 제1 메모리 맵 세그먼트의 리드 카운트는 '2'일 수 있다. 메모리 시스템(110)은 리드 카운트가 리드 카운트 임계치(RC_TH) 이상인 메모리 맵 세그먼트를 호스트(102)로 제공할 수 있다.
메모리 시스템(110)이 고정된 리드 카운트 임계치에 기초하여 선별된 메모리 맵 세그먼트를 호스트(102)로 제공하는 경우, 호스트(102)의 맵 캐시 히트(cache hit) 확률이 줄어드는 경우가 있다. 도 1의 예에서, 제4 메모리 맵 세그먼트(M_SEGMENT04)의 리드 카운트는 '900'으로, 리드 카운트 임계치 미만이므로 제4 메모리 맵 세그먼트는 호스트(102)로 제공되지 않을 수 있다. 그러나 제4 메모리 맵 세그먼트의 리드 카운트는 리드 카운트 임계치에 근접하므로 제4 메모리 맵 세그먼트의 구성 논리 주소들이 자주 리드될 것으로 예상할 수 있다. 호스트(102)는 제4 메모리 맵 세그먼트와 대응하는 제4 호스트 맵 세그먼트를 내부에 저장하고 있지 않으므로 호스트(102)가 제4 메모리 맵 세그먼트의 구성 논리 주소의 데이터를 리드할 때마다 맵 캐시 미스(cache miss)가 발생할 것이다.
본 발명의 일 실시예에 따르면, 메모리 시스템(110)은 호스트(102)의 맵 캐시 히트 확률을 증가시키기 위해 소정 조건에 따라 리드 카운트 임계치를 조정할 수 있다. 일 실시예에서, 메모리 시스템(110)은 미스 카운트(MISS_CNT) 및 제공 카운트(PROVIDE_CNT)에 기초하여 리드 카운트 임계치를 조정할 수 있다. 미스 카운트는 호스트(102)에서 맵 캐시 미스가 발생한 총 횟수를 나타낸다. 제공 카운트는 메모리 맵 세그먼트들이 호스트(102)로 제공된 총 횟수를 나타낸다. 맵 관리 데이터(198)는 미스 카운트, 제공 카운트 및 리드 카운트 임계치를 더 포함할 수 있다.
도 2 및 도 3은 호스트(102)에 포함된 메모리를 맵 데이터를 캐싱하는 캐시(cache) 장치로서 사용하는 예를 설명한다.
도 2를 참조하면, 호스트(102)는 프로세서(104), 호스트 캐시(106) 및 호스트 컨트롤러(108)를 포함할 수 있다. 호스트 컨트롤러(108)는 다양한 인터페이스 프로토콜 중 적어도 하나를 통해 메모리 시스템(110)과 통신할 수 있다. 메모리 시스템(110)은 메모리 컨트롤러(130) 및 메모리 장치(150)를 포함할 수 있다.
메모리 컨트롤러(130)는 서로 연동하는 호스트 인터페이스(132), 플래시 변환 계층(40), 메모리 인터페이스(142) 및 메모리(144)를 포함할 수 있다.
호스트 인터페이스(132)는 호스트(102)의 요청(request) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다.
메모리 인터페이스(142)는 메모리 컨트롤러(130)가 호스트(102)로부터의 요청에 응하여 메모리 장치(150)를 제어하도록, 메모리 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 위한 메모리/스토리지(storage) 인터페이스로서의 역할을 할 수 있다. 메모리 장치(150)가 플래시 메모리, 특히 NAND 플래시 메모리인 경우, 메모리 인터페이스(142)는 메모리 장치(150)를 위한 제어 신호를 생성하고, 프로세서(134)의 제어 하에 메모리 장치(150)로 제공되는 데이터를 처리할 수 있다. 메모리 인터페이스(142)는 메모리 컨트롤러(130)와 메모리 장치(150) 사이의 커맨드 및 데이터를 처리하기 위한 인터페이스, 예컨대 NAND 플래시 인터페이스로서 동작할 수 있다.
메모리(144)는 메모리 시스템(110) 및 메모리 컨트롤러(130)의 동작 메모리로서의 역할을 수행할 수 있으며, 메모리 시스템(110) 및 메모리 컨트롤러(130)의 구동을 위한 데이터를 저장할 수 있다. 메모리 컨트롤러(130)는 호스트(102)로부터의 요청에 응하여 메모리 장치(150)가 리드, 프로그램, 이레이즈 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다. 메모리 컨트롤러(130)는 메모리 장치(150)로부터 리드되는 데이터를 호스트(102)로 제공할 수 있으며, 호스트(102)로부터 제공되는 데이터를 메모리 장치(150)에 저장할 수 있다. 메모리(144)는 맵 관리 데이터(198)를 더 저장할 수 있다.
플래시 변환 계층(40)은 호스트 인터페이스(132)로부터 수신된 호스트 요청을 관리하는 호스트 요구 관리자(46), 맵 데이터를 관리하는 맵 관리자(44), 가비지 컬렉션 또는 웨어 레벨링을 수행하기 위한 상태 관리자(42), 메모리 장치 내 블록에 명령을 수행하기 위한 블록 관리자(48)를 포함할 수 있다.
예를 들면, 호스트 요구 관리자(46)는 맵 관리자(44) 및 블록 관리자(48)를 사용하여 호스트 인터페이스 유닛(132)으로부터 수신된 리드 요청, 라이트 요청 및 이벤트에 따른 요청을 처리할 수 있다. 호스트 요구 관리자(46)는 전달된 요청의 논리 주소에 해당하는 물리 주소를 파악하기 위해 맵 관리자(44)로 탐색 요청을 제공하고, 물리 주소에 대해 메모리 인터페이스 유닛(142)으로 리드 요청을 제공하여 리드 요청을 처리할 수 있다. 한편, 호스트 요구 관리자(46)는 먼저 블록 관리자(48)에 라이트 요청을 전송함으로써 미기록된(데이터가 없는) 메모리 장치의 특정 페이지에 데이터를 라이트한 다음, 맵 관리자(44)에 라이트 요청에 대한 맵 갱신(update) 요청을 제공함으로써 논리 주소와 물리 주소 사이의 매핑 정보를 갱신할 수 있다.
여기서, 블록 관리자(48)는 호스트 요구 관리자(46), 맵 관리자(44), 및 상태 관리자(42)가 요청한 라이트 요청을 메모리 장치(150)를 위한 프로그램 커맨드로 변환하여 메모리 장치(150) 내 블록을 관리할 수 있다. 메모리 시스템(110, 도 2 참조)의 라이트 성능을 극대화하기 위해 블록 관리자(48)는 라이트 요청을 수집하고 다중 플레인(plane) 및 원샷 프로그램 작동에 대한 프로그램 커맨드를 메모리 인터페이스 유닛(142)으로 보낼 수 있다. 또한, 다중 채널 및 다중 방향 플래시 컨트롤러의 병렬 처리를 최대화하기 위해 여러 가지 프로그램 커맨드를 메모리 인터페이스 유닛(142)으로 제공할 수도 있다.
한편, 블록 관리자(48)는 유효 페이지 수에 따라 플래시 블록을 관리하고 여유 블록이 필요한 경우 유효한 페이지가 없는 블록을 선택하여 이레이즈하고, 가비지 콜렉션(garbage collection)이 필요한 경우 유효한 페이지를 가장 적게 포함하고 있는 블록을 선택할 수 있다. 블록 관리자(48)가 충분한 빈 블록을 가질 수 있도록, 상태 관리자(42)는 가비지 콜렉션을 수행하여 유효 데이터를 모아 빈 블록으로 이동시키고, 이동된 유효 데이터를 포함하고 있었던 블록들을 삭제할 수 있다. 블록 관리자(48)가 상태 관리자(42)로 삭제될 블록에 대한 정보를 제공하면, 상태 관리자(42)는 먼저 삭제될 블록의 모든 플래시 페이지를 확인하여 각 페이지가 유효한지 여부를 확인할 수 있다. 예를 들어, 각 페이지의 유효성을 판단하기 위해, 상태 관리자(42)는 각 페이지의 스페어(Out Of Band, OOB) 영역에 기록된 논리 주소를 식별한 뒤, 페이지의 실제 주소와 맵 관리자(44)의 조회 요청에서 얻은 논리 주소에 매핑된 실제 주소를 비교할 수 있다. 상태 관리자(42)는 블록 관리자(48)로 각 유효한 페이지의 라이트 요청을 제공할 수 있다. 프로그램 동작이 완료되면 맵 관리자(44)가 매핑 테이블을 갱신될 수 있다.
맵 관리자(44)는 논리 주소와 물리 주소 사이의 매핑 정보를 포함하는 매핑 테이블을 관리하고, 호스트 요구 관리자(46) 및 상태 관리자(42)에 의해 생성된 조회, 갱신 등의 요청을 처리할 수 있다.
맵 관리자(44)는 메모리 맵 세그먼트들을 메모리 장치(150)에 저장하고, 메모리(144) 용량에 따라 매핑 항목을 캐시할 수도 있다. 탐색 및 갱신 요청을 처리하는 동안 맵 캐시 미스가 발생하면, 맵 관리자(44)는 메모리 인터페이스 유닛(142)으로 리드 요청을 제공하여 메모리 장치(150)에 저장된 매핑 테이블을 로드(load)할 수 있다. 맵 관리자(44)는 메모리 장치(150)에 저장된 메모리 맵 세그먼트를 메모리 맵 세그먼트의 리드 카운트 임계치에 기초하여 호스트 캐시(106)로 제공할 수 있다. 맵 관리자(44)는 상기 리드 카운트 임계치를 제공 카운트 및 미스 카운트에 기초하여 조정할 수 있다.
맵 관리자(44)의 더티 캐시 블록 수가 특정 임계 값을 초과하면 맵 관리자(44)는 블록 관리자(48)로 라이트 요청을 제공함으로써 깨끗한 캐시 블록을 만들고 더티 맵 테이블을 메모리 장치(150)에 저장할 수 있다.
한편, 가비지 콜렉션이 수행되는 경우, 상태 관리자(42)가 유효한 페이지를 복사하는 동안 호스트 요구 관리자(46)는 페이지의 동일한 논리 주소에 대한 데이터의 최신 버전을 프로그래밍하고 갱신 요청을 동시에 발행할 수 있다. 유효한 페이지의 복사가 정상적으로 완료되지 않은 상태에서 상태 관리자(42)가 맵 갱신을 요청하면 맵 관리자(44)는 매핑 테이블 갱신을 수행하지 않을 수도 있다. 맵 관리자(44)는 최신 맵 테이블이 여전히 이전 실제 주소를 가리키는 경우에만 맵 갱신을 수행하여 정확성을 보장할 수 있다.
실시예에 따라, 메모리 장치(150)는 플래시 메모리, 예컨대 NAND 플래시 메모리와 같은 비휘발성 메모리일 수 있다. 그러나, 메모리 장치(150)는 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
메모리 장치(150)는 1비트 데이터를 저장하는 싱글 레벨 셀(SLC) 메모리 블록, 복수 비트 데이터를 저장하는 멀티 레벨 셀(MLC) 메모리 블록 등을 포함하는 복수의 메모리 블록들을 포함할 수 있다. SLC 메모리 블록들은 한 메모리 셀에 한 비트 데이터를 저장하는 메모리 셀들로 구현되는 복수의 페이지들을 포함할 수 있다. SLC 메모리 블록들은 높은 내구성과 빠른 데이터 동작 성능을 가질 수 있다. 반면에, MLC 메모리 블록들은 한 메모리 셀에 둘 이상의 비트와 같은 복수 비트의 데이터를 저장하는 메모리 셀들로 구현되는 복수의 페이지들을 포함할 수 있다. 상기 MLC 메모리 블록들은 상기 SLC 메모리 블록들보다 큰 데이터 저장 공간을 가질 수 있다. 즉, 상기 MLC 메모리 블록들은 고집적화될 수 있다.
메모리 장치(150)는 2차원 또는 3차원의 메모리 장치로 구현될 수 있다. 메모리 장치(150)에 포함된 각 메모리 블록(330)은 제2방향을 따라 신장된 복수의 낸드 스트링들을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들이 제공될 수 있다. 여기서, 각 낸드 스트링은, 비트라인, 적어도 하나의 스트링 선택라인, 적어도 하나의 접지 선택라인, 복수의 워드라인들, 적어도 하나의 더미 워드라인, 그리고 공통 소스라인에 연결될 수 있으며, 복수의 트랜지스터 구조들을 포함할 수 있다.
호스트(102)는 호스트(102)와 연동하는 메모리 시스템(110)에 비하여 고성능의 프로세서(104) 및 대용량의 호스트 캐시(106)를 포함할 수 있다. 호스트(102) 내 프로세서(104) 및 호스트 캐시(106)는 메모리 시스템(110)과 달리 공간적 제약이 적고, 필요에 따라 프로세서(104) 및 호스트 캐시(106)의 하드웨어적인 업그레이드(upgrade)가 가능한 장점이 있다. 따라서, 메모리 시스템(110)이 동작 효율성을 높이기 위해, 호스트(102)가 가지는 자원(resource)을 활용할 수 있다.
메모리 시스템(110)이 저장할 수 있는 데이터의 양이 증가하면서, 메모리 시스템(110)에 저장되는 데이터에 대응하는 메타 데이터의 양도 증가한다. 메모리 시스템(110) 내 메모리 컨트롤러(130)가 메타 데이터를 로딩(loading)할 수 있는 메모리(144)의 공간은 제한적이므로, 메타 데이터 양의 증가는 메모리 컨트롤러(130)의 동작에 부담을 준다. 예를 들어, 메모리 컨트롤러(130)가 메타 데이터를 위해 할당할 수 있는 메모리(144) 내 공간의 제약으로 인해, 메타 데이터의 전부가 아닌 일부를 로딩할 수 있다. 만약 호스트(102)가 액세스하고자 하는 위치가 일부 로딩된 메타 데이터에 포함되지 않은 경우, 메모리 컨트롤러(130)는 로딩한 메타 데이터의 일부가 갱신되었다면 메모리 장치(150)에 다시 저장해야 하고, 호스트(102)가 액세스하고자 하는 위치에 대응하는 메타 데이터를 메모리 장치(150)로부터 읽어야 한다. 이러한 동작들은 메모리 컨트롤러(130)가 호스트(102)가 요구하는 읽기 혹은 쓰기 동작을 수행하기 위해 필요적으로 수행될 수 있으며, 메모리 시스템(110)의 동작 성능을 저하시킬 수 있다.
실시예에 따라, 메모리 컨트롤러(130)가 사용할 수 있는 메모리(144)에 비하여, 호스트(102)가 포함하는 호스트 캐시(106)의 저장 공간은 수십배에서 수천배 클 수 있다. 따라서, 메모리 시스템(110)은 메모리 컨트롤러(130)가 사용하는 맵 데이터를 호스트 캐시(106)로 제공하여, 호스트 캐시(106)가 메모리 시스템(110)이 수행하는 주소변환과정을 위한 캐시(cache) 메모리로 사용되도록 할 수 있다. 이 경우, 호스트(102)는 호스트 캐시(106)에 캐싱된 맵 데이터(166)를 바탕으로 논리 주소를 물리 주소로 변환한 후 요청과 함께 물리 주소를 메모리 시스템(110)으로 제공할 수 있다. 메모리 시스템(110)은 논리 주소를 물리 주소로 변환하는 과정을 생략할 수 있고, 제공되는 물리 주소를 바탕으로 메모리 장치(150)에 액세스할 수 있다. 이 경우, 전술한 메모리 컨트롤러(130)가 메모리(144)를 사용하면서 발생하는 동작 부담을 해소할 수 있어, 메모리 시스템(110)의 동작 효율성이 높아질 수 있다.
한편, 메모리 시스템(110)이 맵 데이터를 호스트(102)로 제공하더라도, 메모리 시스템(110)이 맵 데이터의 갱신, 삭제, 생성 등을 수행할 수 있다. 메모리 시스템(110) 내 메모리 컨트롤러(130)가 메모리 장치(150)의 동작 상태에 따라 가비지 콜렉션, 웨어 레벨링 등의 백그라운드 동작을 수행하고, 호스트(102)에서 전달된 데이터를 메모리 장치(150) 내 저장하는 물리적 위치를 결정하므로, 메모리 컨트롤러(130)에 의해 메모리 장치(150) 내 데이터의 물리 주소가 변경될 수 있기 때문이다.
즉, 메모리 시스템(110)은 맵 데이터를 관리하는 과정에서 호스트(102)로 제공한 맵 데이터(166)를 갱신할 필요가 있다고 판단되면, 호스트(102)로 맵 데이터(166)의 갱신을 요청할 수 있다. 실시예에 따라, 메모리 시스템(110)은 메모리 맵 세그먼트가 호스트로 제공된 이후 변경되면 해당 메모리 맵 세그먼트가 변경되었음을 나타내는 플래그를 메모리(144)에 저장할 수 있다. 메모리 시스템(110)은 소정 주기로 변경된 메모리 맵 세그먼트를 호스트(102)로 제공할 수 있다. 호스트(102)는 메모리 시스템(110)의 요청에 응하여, 호스트 캐시(106)에 캐싱된 맵 데이터(166)를 갱신할 수 있다. 이를 통해, 호스트(102) 내 호스트 캐시(106)에 캐싱된 맵 데이터(166)가 최신 상태를 유지할 수 있으며, 호스트 컨트롤러(108)가 호스트 캐시(106)에 캐싱된 맵 데이터(166)를 사용하여 메모리 시스템(110)에 전달할 주소값을 변환하더라도 동작에 문제가 발생하지 않을 수 있다.
한편, 호스트 캐시(106)에 캐싱되는 맵 데이터(166)는 논리 주소에 대응하는 물리 주소를 확인하기 위한 L2P 맵 데이터를 포함할 수 있다. 논리 주소와 물리 주소 사이의 맵 데이터에는, 논리 주소에 대응하는 물리 주소를 확인하기 위한 L2P(logical-to-physical) 맵 데이터와 물리 주소에 대응하는 논리 주소를 확인하기 위한 P2L(physical-to-logical) 맵 데이터가 포함될 수 있다. 호스트 캐시(106)에 저장되는 맵 데이터(166)는 L2P 맵 데이터를 포함할 수 있다. P2L 맵 데이터는 주로 메모리 시스템(110)의 내부 동작을 위해 사용되며, 호스트(102)가 데이터를 메모리 시스템(110)에 저장하거나 특정 논리 주소에 대응하는 데이터를 메모리 시스템(110)으로부터 읽기 위한 동작에는 사용되지 않을 수 있다. 실시예에 따라, P2L 맵 데이터는 메모리 시스템(110)이 호스트(102)에 전송하지 않을 수 있다.
한편, 메모리 시스템(110) 내 메모리 컨트롤러(130)는 맵 데이터를 관리(생성, 삭제, 갱신 등)하면서, 맵 데이터를 메모리 장치(150)에 저장할 수 있다. 호스트 캐시(106)는 휘발성 메모리 장치이므로, 호스트(102) 및 메모리 시스템(110)에 전원 공급이 중단되는 등의 이벤트가 발생하는 경우에 호스트 캐시(106)에 저장된 맵 데이터(166)는 사라질 수 있다. 따라서, 메모리 시스템(110) 내 메모리 컨트롤러(130)는 호스트 캐시(106)에 저장된 맵 데이터(166)를 최신 상태로 유지시킬 뿐만 아니라 최신의 L2P 맵 데이터 혹은 P2L 맵 데이터를 메모리 장치(150)에 저장할 수 있다.
도 2 및 도 3을 참조하여, 호스트(102) 내 호스트 캐시(106)에 맵 데이터(166)가 저장된 경우, 호스트(102)가 메모리 시스템(110) 내 데이터를 읽는 동작을 설명한다.
호스트(102)와 메모리 시스템(110)에 전원이 공급되고, 호스트(102)와 메모리 시스템(110)이 연동할 수 있다. 호스트(102)와 메모리 시스템(110)이 연동하면, 메모리 장치(150)에 저장된 메모리 맵 세그먼트(M_SEGMENT)가 호스트 캐시(106)로 전송될 수 있다.
호스트(102) 내 프로세서(104)에 의해 리드 요청이 발생하면, 리드 요청은 호스트 컨트롤러(108)로 제공된다. 호스트 컨트롤러(108)는 리드 요청을 수신한 후, 호스트 캐시(106)에 리드 요청에 대응하는 논리 주소를 전달한다. 호스트 캐시(106) 내 저장된 맵 데이터(166)를 바탕으로, 호스트 컨트롤러(108)는 논리 주소에 대응하는 물리 주소를 인지할 수 있다.
호스트 컨트롤러(108)는 물리 주소와 함께 리드 요청을 메모리 시스템(110) 내 메모리 컨트롤러(130)로 제공한다. 메모리 컨트롤러(130)는 수신된 리드 요청과 물리 주소를 바탕으로, 메모리 장치(150)에 액세스할 수 있다. 메모리 장치(150) 내 물리 주소에 대응하는 위치에 저장된 데이터는 호스트 캐시(106)로 제공될 수 있다.
메모리 컨트롤러(130)가 리드 요청과 물리 주소를 함께 수신하는 경우 메모리 컨트롤러(130)가 호스트(102)로부터 논리 주소를 수신하여 대응하는 물리 주소를 찾는 과정이 생략될 수 있다. 특히, 메모리 컨트롤러(130)가 물리 주소를 찾아내는 과정에서 메모리 장치(150)에 액세스하여 메타 데이터를 리드하는 동작이 사라질 수 있다. 이를 통해, 호스트(102)가 메모리 시스템(110)에 저장된 데이터를 리드하는 과정이 더욱 빨라질 수 있다.
도 4는 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 트랜잭션의 제1예를 설명한다.
도 4를 참조하면, 메모리 시스템(110)은 호스트(102)에 메모리 맵 세그먼트(M_SEGMENT)를 전달할 수 있다. 메모리 시스템(110)은 호스트(102)의 명령에 대한 응답(RESPONSE)을 이용하여 메모리 맵 세그먼트를 전달할 수 있다.
맵 데이터를 전송하기 위한 응답에는 특별한 제한이 없을 수 있다. 예를 들면, 리드 요청에 대응하는 응답, 쓰기 명령에 대응하는 응답, 또는 삭제 명령에 대응하는 응답 등을 이용하여, 메모리 시스템(110)은 맵 데이터를 호스트(102)에 전송할 수 있다.
메모리 시스템(110)과 호스트(102)는 기 설정된 프로토콜에 따라 설정된 단위 형식에 따라 요청과 응답을 주고받을 수 있다. 예를 들면, 응답(RESPONSE)의 형식에는 기본 헤더, 호스트(102)가 제공한 요청의 성공 또는 실패로 인한 요청, 및 메모리 시스템(110)의 상태를 나타내는 추가 정보 등을 포함할 수 있다. 메모리 시스템(110)은 맵 데이터를 응답(RESPONSE)에 포함시켜 호스트(102)로 전달할 수 있다.
도 5는 본 발명의 일 실시예에 따른 호스트와 메모리 시스템의 동작을 설명한다. 구체적으로, 도 5는 메모리 시스템(110)이 호스트(102)의 니즈(needs)에 기초하여 맵 데이터를 전송하는 과정을 설명한다.
메모리 시스템(110)은 메모리 시스템(110)의 리드 성능을 향상시키기 위해 호스트(102)가 자주 참조할 것으로 기대되는 메모리 맵 세그먼트를 호스트(102)로 제공할 수 있다. 메모리 시스템(110)은 호스트(102)로부터의 리드 요청에 포함된 논리 주소에 기초하여 메모리 맵 세그먼트별 리드 카운트를 카운트할 수 있다. 메모리 시스템(110)은 리드 카운트가 리드 카운트 임계치 이상인 메모리 맵 세그먼트를 준비할 수 있다.
메모리 시스템(110)은 준비된 메모리 맵 세그먼트를 호스트(102)로 제공할 수 있다. 호스트(102)는 메모리 시스템(110)으로부터 수신한 메모리 맵 세그먼트를 내부 저장 공간(예, 도 4에서 설명한 호스트 캐시(106))에 호스트 맵 세그먼트로서 저장할 수 있다.
호스트(102)는 저장된 호스트 맵 세그먼트를 참조하여, 메모리 시스템(110)으로 제공하는 요청에 물리 주소(PBA)를 포함시켜 제공할 수 있다. 메모리 시스템(110)은 요청에 포함된 물리 주소(PBA)를 이용하여 해당 동작을 수행할 수 있다.
도 6a는 본 발명의 일 실시예에 따른 맵 관리 데이터(198)를 설명하는 도면이다. 도 6a는 제1 시점의 맵 관리 데이터(198)를 예시한다.
도 6a를 참조하면, 맵 관리 데이터(198)에 포함된 맵 관리 테이블은 각 메모리 맵 세그먼트의 식별자를 인덱스로서 포함할 수 있다. 맵 관리 테이블은 각 메모리 맵 세그먼트의 리드 카운트(RD_CNT) 및 각 메모리 맵 세그먼트가 호스트(102)로 제공되었는지 여부를 나타내는 호스트 제공 여부(H_SEG)를 필드로서 포함할 수 있다. 각 메모리 맵 세그먼트의 리드 카운트는 각 세그먼트에 포함된 구성 논리 주소들의 리드 카운트일 수 있다. 메모리 시스템(110)은 리드 카운트가 리드 카운트 임계치(RC_TH) 이상인 메모리 맵 세그먼트를 호스트(102)로 제공할 수 있다. 예를 들어, 도 6a의 맵 관리 테이블(198)의 리드 카운트 필드를 참조하면 제2 메모리 맵 세그먼트(M_SEGMENT02)의 제1 시점의 리드 카운트는 리드 카운트 임계치 이상이며, 호스트 제공 여부 필드를 참조하면 제2 메모리 맵 세그먼트는 호스트(102)로 제공되었을 수 있다.
맵 관리자(44)는 호스트의 리드 요청에 포함된 논리 주소에 기초하여 메모리 맵 세그먼트의 리드 카운트를 증가시킬 수 있다. 맵 관리자(44)가 과거로부터 현재까지의 모든 리드 요청에 응하여 각 메모리 맵 세그먼트의 리드 카운트를 동일한 값만큼 증가시키면 최신의 리드 경향을 반영하기 어려울 수 있다. 실시예에 따라, 과거의 리드 카운트의 영향을 줄이기 위해 맵 관리자(44)는 주기적으로 각 메모리 맵 세그먼트의 리드 카운트를 소정 비율로 감소시킬 수 있다.
도 6b는 제1 시점 이후 시점인 제2 시점의 맵 관리 데이터(198)를 예시한다. 도 6b는 제1 시점 이후 맵 관리자(44)가 각 메모리 맵 세그먼트의 리드 카운트를 90%의 비율로 감소시키고, 제2 시점까지의 리드 요청에 응하여 대응 메모리 맵 세그먼트의 리드 카운트를 증가시킨 경우를 예시한다.
도 6a 및 도 6b를 참조하면, 제1 메모리 맵 세그먼트(M_SEGMENT01)의 구성 논리 주소들은 제1 시점까지 전혀 리드되지 않다가 제1 시점 이후 10회 리드되었을 수 있다. 맵 관리자(44)는 제1 메모리 맵 세그먼트의 리드 카운트를 '10'으로 변경할 수 있다.
제2 메모리 맵 세그먼트(M_SEGMENT02)의 구성 논리 주소들은 제1 시점 이후 제2 시점까지 전혀 리드되지 않을 수 있다. 맵 관리자(44)는 제1 시점에 '1000'이었던 제2 메모리 맵 세그먼트의 리드 카운트를 기존 리드 카운트의 90%인 '900'으로 감소시킬 수 있다. 제2 메모리 맵 세그먼트의 리드 카운트는 제1 시점에는 리드 카운트 임계치 이상이었으나 제2 시점에는 임계치 미만이 될 수 있다. 맵 관리자(44)는 호스트(102)에 더 이상 제2 메모리 맵 세그먼트가 유지되지 않도록, 호스트(102)로 제공될 응답에 더하여 제거(REMOVE) 신호를 호스트(102)로 제공할 수 있다.
제3 메모리 맵 세그먼트(M_SEGMENT03)의 구성 논리 주소는 제1 시점 이후 1회 리드되었을 수 있다. 맵 관리자(44)는 제1 시점에 '20'이었던 제3 메모리 맵 세그먼트의 리드 카운트를 기존 리드 카운트의 90%인 '18'로 감소시키고, '1'을 더하여 '19'로 변경할 수 있다.
제4 메모리 맵 세그먼트(M_SEGMENT04)의 구성 논리 주소는 제1 시점 이후 194회 리드되었을 수 있다. 맵 관리자(44)는 제1 시점에 '900'이었던 제4 메모리 맵 세그먼트의 리드 카운트를 기존 리드 카운트의 90%인 '810'으로 감소시키고, '194'를 더하여 '1004'로 변경할 수 있다. 제4 메모리 맵 세그먼트의 구성 논리 주소들이 최근에 많이 리드되어서 제4 메모리 맵 세그먼트의 리드 카운트가 리드 카운트 임계치 이상이 될 수 있다. 맵 관리자(44)는 리드 동작의 성능을 향상시키기 위해 호스트(102)로 제4 메모리 맵 세그먼트를 제공할 수 있다.
도 7은 메모리 시스템(110)이 고정된 리드 카운트 임계치를 기준으로 메모리 맵 세그먼트를 제공하는 경우 발생할 수 있는 문제점을 설명하기 위한 그래프이다.
도 7의 그래프의 가로축은 시간(TIME), 세로축은 메모리 맵 세그먼트의 리드 카운트(RD_CNT)를 나타낸다. 세로축에는 고정된 리드 카운트 임계치(RC_TH)가 도시되어 있다. 도 6a 및 도 6b를 참조하여 설명된 바와 같이 과거의 리드 카운트의 영향을 줄이고 최신의 리드 경향을 반영하기 위해 맵 관리자(44)는 소정 주기로 각 메모리 맵 세그먼트의 리드 카운트를 감소시킬 수 있다. 어떤 메모리 맵 세그먼트의 구성 논리 주소가 여러 번 리드되더라도 해당 메모리 맵 세그먼트의 리드 카운트가 증감을 반복하면서 고정된 리드 카운트 임계치보다 다소 적은 상태를 유지할 수 있다. 해당 메모리 맵 세그먼트의 리드 카운트가 고정된 리드 카운트 임계치보다 적으므로 맵 관리자(44)는 해당 메모리 맵 세그먼트를 호스트(102)로 제공하지 않을 수 있다. 호스트 캐시(106)는 해당 메모리 맵 세그먼트에 대응하는 호스트 맵 세그먼트를 캐싱하고 있지 않으므로, 호스트(102)가 해당 메모리 맵 세그먼트에 포함된 구성 논리 주소들을 리드할 때마다 맵 캐시 미스가 발생할 수 있다.
리드 카운트가 고정된 리드 카운트 임계치보다 다소 적은 상태를 유지하는 메모리 맵 세그먼트가 여러 개인 경우, 맵 캐시 미스 카운트가 크게 증가할 수 있다. 호스트(102)에서 맵 캐시 미스가 발생하여 FTL(40)이 메모리 맵 세그먼트로부터 물리 주소를 탐색하는 일이 자주 발생하면 메모리 시스템(110)의 리드 성능이 감소할 수 있다.
본 발명의 일 실시예에 따르면, 맵 관리자(44)는 미스 카운트가 많으면서 제공 카운트가 낮은 경우, 리드 카운트 임계치를 감소시켜서 리드 카운트가 다소 적은 메모리 맵 세그먼트들이 호스트(102)로 제공되도록 할 수 있다. 리드 카운트가 다소 적은 메모리 맵 세그먼트들이 호스트(102)로 제공되면 호스트(102)의 맵 캐시 미스 확률이 감소하여 메모리 시스템(110)의 리드 성능이 향상될 수 있다.
도 1을 참조하여 설명한 바와 같이 제공 카운트는 메모리 맵 세그먼트들이 호스트(102)로 제공된 총 카운트를 나타낸다. 메모리 시스템(110)이 제공 카운트를 카운트하는 방법의 일 예는 도 8을 참조하여 설명된다. 미스 카운트는 호스트(102)에서 맵 캐시 미스가 발생한 총 카운트를 나타낸다. 메모리 시스템(110)이 미스 카운트를 카운트하는 방법의 일 예는 도 10을 참조하여 설명된다.
도 8은 본 발명의 일 실시예에 따른 호스트(102)와 메모리 시스템(110)의 제2 동작을 설명한다. 단계 S814 내지 단계 S830은 메모리 시스템(110)이 호스트(102)로부터의 요청에 대응하는 동작을 완료하고 메모리 맵 세그먼트를 제공하려는 경우를 설명한다. 단계 S802 내지 단계 S812는 호스트(102)가 메모리 시스템(110)으로부터의 응답과 함께 수신되는 메모리 맵 세그먼트를 저장하려는 경우를 설명한다.
도 8을 참조하면, 단계 S814에서 FTL(40)은 호스트(102)로부터 수신한 요청에 대응하는 동작을 완료할 수 있다. 단계 S816에서, FTL(40)의 맵 관리자(44)는 요청에 대응하는 응답(RESPONSE)을 호스트(102)로 제공하기 전에 호스트(102)로 제공할 메모리 맵 세그먼트가 있는지 판단할 수 있다. 호스트(102)로 제공할 메모리 맵 세그먼트는, 현재 호스트(102)로 제공되지 않았으면서 리드 카운트가 임계치 이상인 세그먼트일 수 있다.
호스트(102)로 제공할 메모리 맵 세그먼트가 있으면(단계 S816에서, "YES"), 단계 S818에서 맵 관리자(44)는 응답에 메모리 맵 세그먼트를 추가할 수 있다.
단계 S820에서, 맵 관리자(44)는 제공 카운트(PROVIDE_CNT)를 변경할 수 있다. 제공 카운트는 어떤 메모리 맵 세그먼트가 호스트 캐시(106)로 제공되는지에 관계없이 메모리 맵 세그먼트가 호스트 캐시(106)로 제공될 때마다 변경될 수 있다. 맵 관리자(44)는 소정 주기로 상기 제공 카운트를 초기화할 수 있다.
단계 S822에서, 메모리 인터페이스(132)는 메모리 맵 세그먼트를 포함하는 응답을 호스트(102)로 제공할 수 있다.
호스트(102)로 제공할 메모리 맵 세그먼트가 없으면(단계 S816에서, "NO"), 단계 S824에서 맵 관리자(44)는 호스트(102)에서 제거하고자 하는 메모리 맵 세그먼트가 있는지 판단할 수 있다. 호스트(102)에서 제거할 메모리 맵 세그먼트는 현재 대응하는 호스트 맵 세그먼트가 있으면서 리드 카운트가 임계치 미만인 세그먼트일 수 있다. 예를 들어, 과거에는 구성 논리 주소들이 자주 액세스되었으나 현재는 상기 구성 논리 주소들이 자주 액세스되지 않는 메모리 맵 세그먼트에 대응하는 호스트 맵 세그먼트가 호스트(102)에서 제거될 수 있다. 과거에는 해당 메모리 맵 세그먼트의 리드 카운트가 임계치 이상이어서 호스트(102)로 제공되었더라도 도 6a 내지 도 6b에서 설명된 바와 같이 리드 카운트가 주기적으로 감소하여 현재의 리드 카운트는 임계치 미만이 될 수 있다.
호스트(102)에서 제거하고자 하는 메모리 맵 세그먼트가 있으면(단계 S824에서, "YES"), 단계 S826에서 맵 관리자(44)는 응답에 제거 신호를 추가할 수 있다. 단계 S828에서, 메모리 인터페이스(132)는 제거 신호를 포함하는 응답을 호스트(102)로 제공할 수 있다.
호스트(102)에서 제거하고자 하는 메모리 맵 세그먼트가 없으면(단계 S824에서, "NO"), 메모리 인터페이스(132)는 호스트(102)의 요청에 대응하는 응답을 호스트(102)로 제공할 수 있다.
단계 S802에서, 호스트 컨트롤러(108)는 메모리 시스템(110)으로부터 응답(RESPONSE)을 수신할 수 있다.
단계 S804에서, 프로세서(104)는 상기 응답이 메모리 맵 세그먼트를 포함하는지 판단할 수 있다.
상기 응답이 메모리 맵 세그먼트를 포함하면(단계 S804에서, "YES"), 단계 S806에서 프로세서(104)는 상기 응답에 포함된 메모리 맵 세그먼트를 호스트 캐시(106)에 호스트 맵 세그먼트로서 캐싱할 수 있다. 이후, 단계 S812에서 프로세서(104)는 요청에 대응하는 응답을 확인할 수 있다.
상기 응답이 메모리 맵 세그먼트를 포함하지 않으면(단계 S804에서, "NO"), 단계 S808에서 프로세서(104)는 상기 응답이 제거 신호를 포함하는지 판단할 수 있다.
상기 응답이 제거 신호를 포함하면(단계 S808에서, "YES"), 단계 S810에서 프로세서(104)는 상기 응답에 포함된 제거 신호에 대응하는 메모리 맵 세그먼트를 호스트 캐시(106)에서 제거할 수 있다. 단계 S812에서 프로세서(104)는 요청에 대응하는 응답을 확인할 수 있다.
상기 응답이 제거 신호를 포함하지 않으면(단계 S808에서, "NO"), 단계 S812에서 프로세서(104)는 요청에 대응하는 응답을 확인할 수 있다.
도 9는 본 발명의 일 실시예에 따른 데이터 처리 시스템에서 호스트와 메모리 시스템의 트랜잭션의 제2예를 설명한다.
도 9를 참조하면, 맵 데이터를 저장하는 호스트(102)는 메모리 시스템(110)에 논리 주소(LBA)와 물리 주소(PBA)를 포함하는 리드 요청(READ REQUEST)을 전달할 수 있다. 호스트(102)가 저장한 맵 데이터, 즉 호스트 맵 세그먼트 내 리드 요청에 대응하는 논리 주소(LBA)에 대응하는 물리 주소(PBA)가 있는 경우, 호스트(102)는 논리 주소(LBA)와 물리 주소(PBA)를 포함하는 리드 요청을 메모리 시스템(110)으로 제공할 수 있다. 하지만, 호스트(102)가 저장한 맵 데이터 내 리드 요청에 대응하는 논리 주소(LBA)에 대응하는 물리 주소(PBA)가 없는 경우, 호스트(102)는 물리 주소(PBA)가 없는 논리 주소(LBA)만을 포함하는 리드 요청을 메모리 시스템(110)으로 제공할 수 있다.
도 9는 리드 요청을 예로 들어 설명하고 있으나, 실시예에 따라 호스트(102)가 메모리 시스템(110)으로 제공할 수 있는 라이트 요청 및 이레이즈 요청에도 적용될 수 있다.
도 10은 본 발명의 일 실시예에 따른 호스트와 메모리 시스템의 동작을 설명한다. 단계 S1002 내지 단계 S1008은 논리 주소(LBA)와 물리 주소(PBA)를 포함하는 요청을 제공하는 호스트(102)의 동작을 나타낸다. 단계 S1010 내지 단계 S1024는 상기 요청을 수신하는 메모리 시스템(110)의 구체적인 동작을 나타낸다.
도 10을 참조하면, 단계 S1002에서 프로세서(104)는 논리 주소(LBA)를 포함하는 요청(REQUEST)을 생성할 수 있다.
단계 S1004에서, 호스트 컨트롤러(108)는 논리 주소에 대응하는 물리 주소(PBA)가 호스트 캐시(106)에 캐싱된 호스트 맵 세그먼트에 포함되어 있는지 판단할 수 있다.
대응하는 물리 주소가 없으면(단계 S1004에서, "NO"), 단계 S1008에서 호스트 컨트롤러(108)는 논리 주소를 포함하는 요청을 메모리 시스템(110)으로 제공할 수 있다.
대응하는 물리 주소가 있으면(단계 S1004에서, "YES"), 단계 S1006에서 호스트 컨트롤러(108)는 논리 주소를 포함하는 요청에 물리 주소를 추가할 수 있다. 단계 S1008에서, 호스트 컨트롤러(108)는 논리 주소와 물리 주소를 포함하는 요청을 메모리 시스템(110)으로 제공할 수 있다.
단계 S1010에서, 메모리 인터페이스(132)는 외부에서 수신되는 요청을 수신할 수 있다. 외부로부터 수신되는 명령은 논리 주소를 포함할 수 있다. 단계 S1012에서, 맵 관리자(44)는 상기 논리 주소를 포함하는 메모리 맵 세그먼트의 리드 카운트를 변경할 수 있다.
단계 S1014에서, 맵 관리자(44)는 수신한 요청에 물리 주소가 포함되어 있는지 판단할 수 있다.
수신한 요청에 물리 주소가 없으면(단계 S1014에서, "NO"), 단계 S1020에서 맵 관리자(44)는 수신한 요청에 포함된 논리 주소에 대응하는 물리 주소를 탐색할 수 있다.
수신한 요청에 물리 주소가 있으면(단계 S1014에서, "YES"), 단계 S1016에서 맵 관리자(44)는 물리 주소가 유효한지 판단할 수 있다. 호스트(102)는 메모리 시스템(110)으로부터 수신한 메모리 맵 세그먼트를 바탕으로 매핑을 수행하여 물리 주소(PBA)를 요청에 포함시켜 메모리 시스템(110)으로 제공할 수 있다. 메모리 시스템(110)이 호스트(102)로 메모리 맵 세그먼트를 제공한 후 메모리 시스템이 관리하는 메모리 맵 세그먼트가 변경, 갱신될 수 있다. 호스트 맵 세그먼트와 메모리 맵 세그먼트가 일치하지 않는 경우 호스트(102)로부터 수신한 물리 주소를 그대로 사용할 수 없으므로, 맵 관리자(44)는 수신한 요청에 포함된 물리 주소가 유효한지 여부를 판단할 수 있다.
일 예로, 맵 관리자(44)는 메모리 맵 세그먼트가 호스트로 제공된 이후 변경되면 해당 메모리 맵 세그먼트가 변경되었음을 나타내는 플래그를 메모리(144)에 저장할 수 있다. 맵 관리자(44)는 호스트(102)로부터 논리 주소 및 물리 주소를 수신하면, 상기 논리 주소를 포함하는 메모리 맵 세그먼트가 변경되었는지 여부를 판단함으로써 상기 물리 주소가 유효한지 여부를 판단할 수 있다. 호스트(102)로부터 수신한 물리 주소가 유효한지 여부를 판단하는 방법은 메모리 시스템(110)의 구현에 따라 달라질 수 있다.
수신한 요청에 포함된 물리 주소가 유효하면(단계 S1016에서, "YES"), 단계 S1022에서 맵 관리자(44)는 상기 물리 주소를 사용하여 요청에 대응하는 동작을 수행할 수 있다.
수신한 요청에 포함된 물리 주소가 유효하지 않으면(단계 S1016에서, "NO"), 단계 S1018에서 맵 관리자(44)는 상기 물리 주소를 버릴 수 있다. 단계 S1020에서 맵 관리자(44)는 수신한 요청에 포함된 논리 주소를 바탕으로 물리 주소를 탐색할 수 있다.
호스트(102)의 요청이 유효한 물리 주소를 포함하여 단계 S1022에서 메모리 시스템(110)이 상기 요청에 포함된 물리 주소를 사용할 수 있는 경우 호스트(102)에서 맵 캐시 히트가 발생한 것으로 이해할 수 있다. 반면에, 호스트(102)의 요청이 유효 물리 주소를 포함하지 않아서 단계 S1020에서 메모리 시스템(110)이 물리 주소를 탐색하는 경우 호스트(102)에서 맵 캐시 미스가 발생한 것으로 이해할 수 있다. 따라서 단계 S1020에서 물리 주소를 탐색한 이후, 단계 S1024에서 맵 관리자(44)는 미스 카운트를 변경할 수 있다. 상기 미스 카운트는 어떠한 메모리 맵 세그먼트의 구성 논리 주소의 맵 캐시 미스가 발생하는지와는 무관하게 맵 캐시 미스가 발생할 때마다 변경될 수 있다. 일 실시예에서, 맵 관리자(44)는 상기 미스 카운트를 소정 주기로 초기화할 수 있다.
도 11은 본 발명의 일 실시예에 따른 메모리 시스템(110)의 동작을 나타내는 흐름도이다.
단계 S1102에서, 맵 관리자(44)는 제공 카운트가 제공 카운트 임계치(PC_TH) 이상인지 판단할 수 있다.
제공 카운트가 제공 카운트 임계치 이상인 경우(단계 S1102에서, "YES"), 맵 관리자(44)는 리드 카운트 임계치를 유지할 수 있다. 단계 S1110에서, 맵 관리자(44)는 유지되는 리드 카운트 임계치에 기초하여, 리드 카운트가 리드 카운트 임계치 이상인 메모리 맵 세그먼트를 호스트(102)로 제공할 수 있다.
제공 카운트가 제공 카운트 임계치 미만인 경우(단계 S1102에서, "NO"), 단계 S1104에서 맵 관리자(44)는 미스 카운트가 미스 카운트 임계치(MC_TH) 이상인지 판단할 수 있다.
미스 카운트가 미스 카운트 임계치 이상인 경우(단계 S1104에서, "YES"), 단계 S1106에서 맵 관리자(44)는 리드 카운트 임계치를 감소시킬 수 있다. 단계 S1110에서, 맵 관리자(44)는 감소한 리드 카운트 임계치에 기초하여, 리드 카운트가 리드 카운트 임계치 이상인 메모리 맵 세그먼트를 호스트(102)로 제공할 수 있다.
제공 카운트가 제공 카운트 임계치 미만이면서 미스 카운트가 미스 카운트 임계치 이상인 경우는 호스트(102)의 맵 캐시 미스 횟수가 많은데도 불구하고 메모리 시스템(110)으로부터 호스트(102)로 세그먼트가 많이 제공되지 않는 경우일 수 있다. 맵 관리자(44)가 감소한 리드 카운트 임계치에 기초하여 메모리 맵 세그먼트들을 호스트(102)로 제공함으로써 호스트(102)의 맵 캐시 미스 확률을 감소시킬 수 있다. 호스트(102)의 맵 캐시 미스 확률이 감소하면, 메모리 시스템(110)이 메모리 맵 세그먼트들로부터 물리 주소를 탐색하는 횟수를 줄일 수 있다. 따라서 메모리 시스템(110)의 성능이 향상될 수 있다.
미스 카운트가 미스 카운트 임계치 미만인 경우(단계 S1104에서, "NO"), 단계 S1108에서 맵 관리자(44)는 리드 카운트 임계치를 증가시킬 수 있다. 단계 S1110에서, 맵 관리자(44)는 증가한 리드 카운트 임계치에 기초하여, 리드 카운트가 리드 카운트 임계치 이상인 메모리 맵 세그먼트를 호스트(102)로 제공할 수 있다.
제공 카운트가 제공 카운트 임계치 미만이면서 미스 카운트가 미스 카운트 임계치 미만인 경우는 호스트(102)가 호스트 맵 세그먼트들만으로도 물리 주소 탐색을 성공적으로 수행할 수 있는 경우일 수 있다. 따라서, 맵 관리자(44)가 리드 카운트 임계치를 증가시킴으로써 감소된 리드 카운트 임계치를 회복할 수 있다. 일 실시예에서, 리드 카운트 임계치의 상한이 있을 수 있다.
일 실시예에서, 단계 S1102 내지 단계 S1108은 소정 주기로 수행될 수 있다. 맵 관리자(44)는 제공 카운트 및 미스 카운트를 소정 주기로 초기화할 수 있다.
일 실시예에서, 리드 카운트는 주기적으로 소정 비율로 감소될 수 있다. 도 6a 내지 도 6b를 참조하여 설명된 바와 같이 맵 관리자(44)가 메모리 맵 세그먼트별 리드 카운트를 주기적으로 감소시킴으로써 과거의 리드 카운트의 영향을 줄이고 최신의 리드 경향을 반영할 수 있다.
본 발명의 일 실시예에 따르면, 메모리 시스템(110)은 논리 주소와 물리 주소 사이의 매핑을 나타내는 맵 데이터를 포함하는 메모리 맵 세그먼트들의 적어도 일부를 호스트(102)로 제공할 수 있다. 호스트(102)는 상기 메모리 맵 세그먼트들을 호스트 맵 세그먼트로서 저장할 수 있다. 호스트(102)는 리드 요청을 제공할 때 리드하고자 하는 논리 주소뿐만 아니라 호스트 맵 세그먼트들로부터 탐색된 물리 주소를 함께 제공할 수 있다.
본 발명의 일 실시예에 따르면, 메모리 시스템(110)은 호스트(102)에 의해 자주 리드되는 논리 주소를 포함하는 메모리 맵 세그먼트들을 호스트(102)로 제공할 수 있다. 데이터 접근의 시간적 및 공간적 지역성에 따라 호스트(102)는 상기 메모리 맵 세그먼트에 포함된 논리 주소에 액세스할 확률이 높다. 호스트(102)가 리드 요청을 제공할 때 맵 캐시 히트되어 물리 주소를 함께 제공할 확률이 높다.
본 발명의 일 실시예에 따르면, 메모리 시스템(110)은 리드 카운트가 리드 카운트 임계치 이상인 메모리 맵 세그먼트들을 호스트(102)로 제공하되, 상기 리드 카운트 임계치를 소정 조건에 따라 변경할 수 있다. 메모리 시스템(110)이 상기 소정 조건에 따라 변경되는 리드 카운트 임계치에 기초하여 메모리 맵 세그먼트들을 호스트(102)로 제공함으로써, 호스트(102)가 리드 요청을 제공할 때 맵 캐시 히트되어 물리 주소를 함께 제공할 확률을 더욱 높일 수 있다. 따라서 메모리 시스템(110)의 리드 성능이 더욱 향상될 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
102: 호스트
110: 메모리 시스템

Claims (20)

  1. 데이터 처리 시스템에 있어서,
    하나 이상의 호스트 맵 세그먼트들을 캐싱하는 호스트 캐시;
    논리 주소를 포함하는 리드 요청을 생성하며, 상기 논리 주소에 대응하는 물리 주소가 상기 호스트 맵 세그먼트들에 포함되어 있는 경우에 상기 물리 주소를 상기 리드 요청에 포함하는 호스트 컨트롤러;
    상기 호스트 컨트롤러의 요청에 대응하여 데이터를 저장하거나 저장된 데이터를 제공하며, 상기 호스트 컨트롤러의 요청과 함께 제공되는 논리 주소와 이에 대응하는 상기 데이터가 저장된 유효 물리 주소간의 매핑 정보를 포함하는 메모리 맵 세그먼트를 저장하는 메모리 장치;
    상기 리드 요청과 그에 대응하는 상기 논리 주소 및 선택적으로 제공되는 상기 논리 주소에 대응하는 물리 주소에 기초하여 상기 메모리 맵 세그먼트로부터 상기 논리 주소에 대응하는 상기 유효 물리 주소를 탐색하여 상기 메모리 장치가 상기 리드 요청에 대응하는 리드 동작을 수행하도록 제어하고, 상기 메모리 맵 세그먼트에 포함된 상기 논리 주소에 대한 상기 리드 요청의 수신 횟수인 리드 카운트에 대한 임계치에 기초하여 상기 메모리 맵 세그먼트 중에서 일부를 상기 호스트 맵 세그먼트로서 상기 호스트 캐시에 캐싱하는 메모리 컨트롤 유닛; 및
    상기 리드 카운트, 상기 리드 요청 중 상기 물리 주소가 제공되지 않은 리드 요청의 수신 횟수인 미스 카운트 및 상기 메모리 맵 세그먼트를 상기 호스트로 캐싱하는 횟수인 제공 카운트를 저장하는 메모리
    를 포함하되,
    상기 메모리 컨트롤러는
    상기 미스 카운트 및 제공 카운트에 기초하여 상기 리드 카운트에 대한 임계치를 조정하는
    데이터 처리 시스템.
  2. 메모리 시스템에 있어서,
    호스트의 요청에 대응하여 데이터를 저장하거나 저장된 데이터를 제공하며, 상기 호스트의 요청과 함께 제공되는 논리 주소와 이에 대응하는 상기 데이터가 저장된 유효 물리 주소간의 매핑 정보를 포함하는 메모리 맵 세그먼트를 저장하는 메모리 장치;
    상기 호스트의 요청 중 리드 요청과 그에 대응하는 논리 주소 및 선택적으로 제공되는 상기 논리 주소에 대응하는 물리 주소에 기초하여 상기 메모리 맵 세그먼트로부터 상기 논리 주소에 대응하는 상기 유효 물리 주소를 탐색하여 상기 메모리 장치가 상기 리드 요청에 대응하는 리드 동작을 수행하도록 제어하고, 상기 메모리 맵 세그먼트에 포함된 상기 논리 주소에 대한 상기 리드 요청의 수신 횟수인 리드 카운트에 대한 임계치에 기초하여 상기 메모리 맵 세그먼트 중에서 일부를 상기 호스트에 호스트 맵 세그먼트로서 캐싱하는 메모리 컨트롤 유닛; 및
    상기 리드 카운트, 상기 리드 요청 중 상기 물리 주소가 제공되지 않은 리드 요청의 수신 횟수인 미스 카운트 및 상기 메모리 맵 세그먼트를 상기 호스트로 캐싱하는 횟수인 제공 카운트를 저장하는 메모리를 포함하되,
    상기 메모리 컨트롤 유닛은 상기 미스 카운트 및 제공 카운트에 기초하여 상기 리드 카운트에 대한 임계치를 조정하는
    메모리 시스템.
  3. 제2항에 있어서,
    상기 메모리 컨트롤 유닛은
    상기 제공 카운트가 상기 제공 카운트에 대한 임계치 미만이고 상기 미스 카운트가 상기 미스 카운트에 대한 임계치 이상이면 상기 리드 카운트에 대한 임계치를 감소시킴으로써 상기 리드 카운트에 대한 임계치를 조정하는
    메모리 시스템.
  4. 제3항에 있어서,
    상기 메모리 컨트롤 유닛은
    상기 제공 카운트가 상기 제공 카운트에 대한 임계치 미만이고 상기 미스 카운트가 상기 미스 카운트에 대한 임계치 미만이면 상기 리드 카운트에 대한 임계치를 증가시킴으로써 상기 리드 카운트에 대한 임계치를 조정하는
    메모리 시스템.
  5. 제4항에 있어서,
    상기 메모리 컨트롤 유닛은
    상기 리드 카운트에 대한 임계치가 기 설정된 상한을 넘지 않으면 상기 리드 카운트에 대한 임계치를 증가시킴으로써 상기 리드 카운트에 대한 임계치를 조정하는
    메모리 시스템.
  6. 제2항에 있어서,
    상기 메모리 컨트롤 유닛은
    상기 제공 카운트 및 상기 미스 카운트에 기초하여 상기 리드 카운트에 대한 임계치를 주기적으로 조정하는
    메모리 시스템.
  7. 제2항에 있어서,
    상기 메모리 컨트롤 유닛은
    상기 리드 카운트를 주기적으로 사전 설정된 비율로 감소시키는
    메모리 시스템.
  8. 제2항에 있어서,
    상기 메모리 컨트롤 유닛은
    상기 호스트의 요청에 대응하여 상기 호스트로 응답을 제공하면서 상기 일부 메모리 맵 세그먼트를 상기 호스트에 상기 호스트 맵 세그먼트로서 캐싱하는
    메모리 시스템.
  9. 제2항에 있어서,
    상기 메모리 컨트롤 유닛은
    상기 호스트의 요청에 대응하여 상기 호스트로 응답을 제공하면서 상기 호스트 맵 세그먼트 중 상기 리드 카운트가 상기 리드 카운트에 대한 임계치 미만인 호스트 맵 세그먼트에 대한 제거 신호를 제공하는
    메모리 시스템.
  10. 제2항에 있어서,
    상기 메모리 컨트롤 유닛은
    상기 선택적으로 제공되는 물리 주소가 상기 유효 물리 주소가 아닌 경우 상기 메모리 맵 세그먼트에서 상기 논리 주소에 대응하는 유효 물리 주소를 탐색하는
    메모리 시스템.
  11. 제10항에 있어서,
    상기 메모리는 상기 호스트 맵 세그먼트가 변경되었는지 여부를 나타내는 변경 여부 정보를 더 저장하고,
    상기 메모리 컨트롤 유닛은
    상기 변경 여부 정보에 기초하여 상기 선택적으로 제공되는 물리 주소가 상기 유효 물리 주소인지 여부를 판단하는
    메모리 시스템.
  12. 메모리 시스템의 동작 방법에 있어서,
    호스트의 요청 중 리드 요청과 그에 대응하는 논리 주소 및 선택적으로 제공되는 상기 논리 주소에 대응하는 물리 주소에 기초하여 상기 메모리 시스템에 저장된 메모리 맵 세그먼트로부터 상기 논리 주소에 대응하는 데이터가 저장된 유효 물리 주소를 탐색하여 상기 리드 요청에 대응하는 리드 동작을 수행하는 단계;
    상기 메모리 맵 세그먼트에 포함된 논리 주소에 대한 상기 리드 요청의 수신 횟수인 리드 카운트에 대한 임계치에 기초하여 상기 메모리 맵 세그먼트 중에서 일부를 상기 호스트에 호스트 맵 세그먼트로서 캐싱하는 단계; 및
    상기 리드 요청 중 상기 물리 주소가 제공되지 않은 리드 요청의 수신 횟수인 미스 카운트 및 상기 메모리 맵 세그먼트를 상기 호스트로 캐싱하는 횟수인 제공 카운트에 기초하여 상기 리드 카운트에 대한 임계치를 조정하는 단계;
    를 포함하는 동작 방법.
  13. 제12항에 있어서,
    상기 미스 카운트 정보 및 제공 카운트 정보에 기초하여 상기 리드 카운트 임계치를 조정하는 단계는
    상기 제공 카운트가 상기 제공 카운트에 대한 임계치 미만이고 상기 미스 카운트가 상기 미스 카운트에 대한 임계치 이상이면 상기 리드 카운트에 대한 임계치를 감소시킴으로써 상기 리드 카운트에 대한 임계치를 조정하는 단계
    를 포함하는 동작 방법.
  14. 제13항에 있어서,
    상기 미스 카운트 정보 및 제공 카운트 정보에 기초하여 상기 리드 카운트 임계치를 조정하는 단계는
    상기 제공 카운트가 상기 제공 카운트에 대한 임계치 미만이고 상기 미스 카운트가 상기 미스 카운트에 대한 임계치 미만이면 상기 리드 카운트에 대한 임계치를 증가시킴으로써 상기 리드 카운트에 대한 임계치를 조정하는
    를 더 포함하는 동작 방법.
  15. 제14항에 있어서,
    상기 미스 카운트 정보 및 제공 카운트 정보에 기초하여 상기 리드 카운트 임계치를 조정하는 단계는
    상기 리드 카운트에 대한 임계치가 기 설정된 상한을 넘지 않으면 상기 리드 카운트에 대한 임계치를 증가시킴으로써 상기 리드 카운트에 대한 임계치를 조정하는 단계
    를 더 포함하는 동작 방법.
  16. 제12항에 있어서,
    상기 제공 카운트 및 상기 미스 카운트에 기초하여 상기 리드 카운트에 대한 임계치를 주기적으로 조정하는 단계
    를 더 포함하는 동작 방법.
  17. 제12항에 있어서,
    상기 리드 카운트를 주기적으로 사전 설정된 비율로 감소시키는 단계
    를 더 포함하는 동작 방법.
  18. 제12항에 있어서,
    상기 리드 카운트 임계치에 기초하여 상기 메모리 맵 세그먼트들 중에서 적어도 일부를 상기 호스트에 호스트 맵 세그먼트로서 캐싱하는 단계는
    상기 호스트의 요청에 대응하여 상기 호스트로 응답을 제공하면서 상기 일부 메모리 맵 세그먼트들을 상기 호스트에 상기 호스트 맵 세그먼트로서 캐싱하는 단계
    를 포함하는 동작 방법.
  19. 제12항에 있어서,
    상기 호스트의 요청에 대응하여 상기 호스트로 응답을 제공하면서 상기 호스트 맵 세그먼트 중 상기 리드 카운트가 리드 카운트에 대한 임계치 미만인 호스트 맵 세그먼트에 대한 제거 신호를 제공하는 단계
    를 더 포함하는 동작 방법.
  20. 제12항에 있어서,
    상기 호스트의 요청 중 리드 요청과 그에 대응하는 논리 주소 및 선택적으로 제공되는 상기 논리 주소에 대응하는 물리 주소에 기초하여 상기 메모리 맵 세그먼트로부터 상기 논리 주소에 대응하는 상기 유효 물리 주소를 탐색하여 상기 리드 요청에 대응하는 리드 동작을 수행하는 단계; 및
    상기 선택적으로 제공되는 물리 주소가 상기 유효 물리 주소가 아닌 경우 상기 메모리 맵 세그먼트에서 상기 논리 주소에 대응하는 상기 유효 물리 주소를 탐색하는 단계
    를 더 포함하는 동작 방법.

KR1020190056868A 2019-04-09 2019-05-15 메모리 시스템에서 맵 데이터를 전송하는 방법 및 장치 KR20200132047A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190056868A KR20200132047A (ko) 2019-05-15 2019-05-15 메모리 시스템에서 맵 데이터를 전송하는 방법 및 장치
CN201911265787.3A CN111949566A (zh) 2019-05-15 2019-12-11 用于传输存储器系统中的映射数据的设备和方法
US16/717,144 US11200178B2 (en) 2019-05-15 2019-12-17 Apparatus and method for transmitting map data in memory system
US16/844,652 US11237973B2 (en) 2019-04-09 2020-04-09 Memory system for utilizing a memory included in an external device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190056868A KR20200132047A (ko) 2019-05-15 2019-05-15 메모리 시스템에서 맵 데이터를 전송하는 방법 및 장치

Publications (1)

Publication Number Publication Date
KR20200132047A true KR20200132047A (ko) 2020-11-25

Family

ID=73245294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190056868A KR20200132047A (ko) 2019-04-09 2019-05-15 메모리 시스템에서 맵 데이터를 전송하는 방법 및 장치

Country Status (3)

Country Link
US (1) US11200178B2 (ko)
KR (1) KR20200132047A (ko)
CN (1) CN111949566A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200088713A (ko) * 2019-01-15 2020-07-23 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US10997080B1 (en) * 2020-02-11 2021-05-04 Western Digital Technologies, Inc. Method and system for address table cache management based on correlation metric of first logical address and second logical address, wherein the correlation metric is incremented and decremented based on receive order of the first logical address and the second logical address
US11693781B2 (en) * 2020-08-20 2023-07-04 Micron Technology, Inc. Caching or evicting host-resident translation layer based on counter
US11379367B2 (en) * 2020-11-19 2022-07-05 Micron Technology, Inc. Enhancement for activation and deactivation of memory address regions
JP2023137910A (ja) * 2022-03-18 2023-09-29 キオクシア株式会社 メモリシステムおよび制御方法

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5740465A (en) 1992-04-08 1998-04-14 Hitachi, Ltd. Array disk controller for grouping host commands into a single virtual host command
US6553511B1 (en) 2000-05-17 2003-04-22 Lsi Logic Corporation Mass storage data integrity-assuring technique utilizing sequence and revision number metadata
US6681292B2 (en) 2001-08-27 2004-01-20 Intel Corporation Distributed read and write caching implementation for optimized input/output applications
US6996676B2 (en) 2002-11-14 2006-02-07 International Business Machines Corporation System and method for implementing an adaptive replacement cache policy
US7620630B2 (en) 2003-11-12 2009-11-17 Oliver Lloyd Pty Ltd Directory system
US7549034B2 (en) 2005-11-10 2009-06-16 International Business Machines Corporation Redistribution of memory to reduce computer system power consumption
US20070118695A1 (en) 2005-11-18 2007-05-24 International Business Machines Corporation Decoupling storage controller cache read replacement from write retirement
US7574556B2 (en) 2006-03-20 2009-08-11 International Business Machines Corporation Wise ordering for writes—combining spatial and temporal locality in write caches
JP4437489B2 (ja) 2006-10-25 2010-03-24 株式会社日立製作所 揮発性キャッシュメモリと不揮発性メモリとを備えたストレージシステム
US9104599B2 (en) 2007-12-06 2015-08-11 Intelligent Intellectual Property Holdings 2 Llc Apparatus, system, and method for destaging cached data
US7856530B1 (en) 2007-10-31 2010-12-21 Network Appliance, Inc. System and method for implementing a dynamic cache for a data storage system
US8909601B2 (en) * 2007-11-13 2014-12-09 Oracle America, Inc. System and method for implementing shared scalable nonzero indicators
US9519540B2 (en) * 2007-12-06 2016-12-13 Sandisk Technologies Llc Apparatus, system, and method for destaging cached data
US8364924B2 (en) 2009-10-21 2013-01-29 International Business Machines Corporation Achieving a high throughput in a storage cache application using a flash solid state disk
US9329846B1 (en) 2009-11-25 2016-05-03 Parakinetics Inc. Cooperative program code transformation
GB2496798B (en) 2010-07-27 2016-10-12 Ibm Logical to physical address mapping in storage systems comprising solid state memory devices
US8504774B2 (en) 2010-10-13 2013-08-06 Microsoft Corporation Dynamic cache configuration using separate read and write caches
US9513884B2 (en) 2011-08-16 2016-12-06 International Business Machines Corporation Thermal-aware source code compilation
US8688915B2 (en) * 2011-12-09 2014-04-01 International Business Machines Corporation Weighted history allocation predictor algorithm in a hybrid cache
US8843707B2 (en) * 2011-12-09 2014-09-23 International Business Machines Corporation Dynamic inclusive policy in a hybrid cache hierarchy using bandwidth
US8788757B2 (en) * 2011-12-09 2014-07-22 International Business Machines Corporation Dynamic inclusive policy in a hybrid cache hierarchy using hit rate
US9218281B2 (en) 2012-05-04 2015-12-22 Seagate Technology Llc Maintaining ordering via a multi-level map of a solid-state media
US9053038B2 (en) 2013-03-05 2015-06-09 Dot Hill Systems Corporation Method and apparatus for efficient read cache operation
US9003126B2 (en) 2012-09-25 2015-04-07 Intel Corporation Apparatus, system and method for adaptive cache replacement in a non-volatile main memory system
KR102067029B1 (ko) 2012-12-13 2020-01-16 삼성전자주식회사 반도체 메모리 장치 및 메모리 시스템
KR20150105323A (ko) 2013-01-08 2015-09-16 바이올린 메모리 인코포레이티드 데이터 스토리지 방법 및 시스템
US9652376B2 (en) 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
KR102211126B1 (ko) 2014-04-17 2021-02-02 삼성전자주식회사 동작 성능을 조절하는 메모리 시스템 및 메모리 시스템의 동작방법
US10656840B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Real-time I/O pattern recognition to enhance performance and endurance of a storage device
US9507722B2 (en) 2014-06-05 2016-11-29 Sandisk Technologies Llc Methods, systems, and computer readable media for solid state drive caching across a host bus
US9501418B2 (en) 2014-06-26 2016-11-22 HGST Netherlands B.V. Invalidation data area for cache
CN104407989B (zh) * 2014-11-25 2019-02-12 上海兆芯集成电路有限公司 具有统一标签和片化数据的高速缓冲存储器
US10007433B2 (en) 2015-01-21 2018-06-26 Sandisk Technologies Llc Systems and methods for performing adaptive host memory buffer caching of transition layer tables
JP2016170682A (ja) * 2015-03-13 2016-09-23 富士通株式会社 演算処理装置及び演算処理装置の制御方法
US10261725B2 (en) 2015-04-10 2019-04-16 Toshiba Memory Corporation Storage system capable of invalidating data stored in a storage device thereof
US9703664B1 (en) * 2015-06-24 2017-07-11 EMC IP Holding Company LLC Self adaptive workload classification and forecasting in multi-tiered storage system using ARIMA time series modeling
KR102447471B1 (ko) 2015-06-24 2022-09-27 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 스토리지 장치
KR101731971B1 (ko) 2015-07-08 2017-05-02 주식회사 케이티 앱 관련 요청에 대한 응답을 처리하는 사용자 단말 및 앱 관련 요청에 대한 응답을 제공하는 컴퓨터 프로그램
US10088880B2 (en) 2015-08-27 2018-10-02 Intel Corporation Thermal monitoring of memory resources
US10331364B2 (en) 2015-10-16 2019-06-25 Cnex Labs, Inc. Method and apparatus for providing hybrid mode to access SSD drive
KR20170081118A (ko) 2015-12-30 2017-07-11 삼성전자주식회사 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치, 스토리지 장치의 동작 방법, 그리고 스토리지 장치를 액세스하는 액세스 방법
US10229051B2 (en) 2015-12-30 2019-03-12 Samsung Electronics Co., Ltd. Storage device including nonvolatile memory device and controller, operating method of storage device, and method for accessing storage device
US20170351452A1 (en) 2016-06-01 2017-12-07 Intel Corporation Dynamic host memory buffer allocation
KR102621467B1 (ko) 2016-09-05 2024-01-05 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 온도 조절 방법
KR102611638B1 (ko) 2016-09-27 2023-12-08 삼성전자주식회사 스토리지 장치의 동작 방법 및 스토리지 장치를 포함하는 데이터 저장 시스템
US10255177B2 (en) * 2016-10-10 2019-04-09 Dell Products, Lp System and method for adaptive optimization for performance in solid state drives based on read/write intensity
WO2018115920A1 (en) * 2016-12-20 2018-06-28 Intel Corporation Methods and apparatus to perform memory copy operations
TWI653533B (zh) 2017-03-07 2019-03-11 慧榮科技股份有限公司 資料儲存裝置以及其操作方法
US10635584B2 (en) 2017-06-29 2020-04-28 Western Digital Technologies, Inc. System and method for host system memory translation
KR102462507B1 (ko) * 2017-06-29 2022-11-02 삼성전자주식회사 프로세서, 이를 포함하는 컴퓨팅 장치 및 프로세서 저전력 모드 진입 방법
US10452558B2 (en) 2017-06-30 2019-10-22 Western Digital Technologies, Inc. Address range mapping for storage devices
US20190265976A1 (en) 2018-02-23 2019-08-29 Yuly Goryavskiy Additional Channel for Exchanging Useful Information
US10613983B2 (en) * 2018-03-20 2020-04-07 Advanced Micro Devices, Inc. Prefetcher based speculative dynamic random-access memory read request technique
US10990534B2 (en) 2019-01-31 2021-04-27 Intel Corporation Device, system and method to facilitate disaster recovery for a multi-processor platform
US10908821B2 (en) 2019-02-28 2021-02-02 Micron Technology, Inc. Use of outstanding command queues for separate read-only cache and write-read cache in a memory sub-system
US11237973B2 (en) * 2019-04-09 2022-02-01 SK Hynix Inc. Memory system for utilizing a memory included in an external device
KR20200122086A (ko) * 2019-04-17 2020-10-27 에스케이하이닉스 주식회사 메모리 시스템에서 맵 세그먼트를 전송하는 방법 및 장치
US11294825B2 (en) * 2019-04-17 2022-04-05 SK Hynix Inc. Memory system for utilizing a memory included in an external device

Also Published As

Publication number Publication date
CN111949566A (zh) 2020-11-17
US20200364157A1 (en) 2020-11-19
US11200178B2 (en) 2021-12-14

Similar Documents

Publication Publication Date Title
US20200327063A1 (en) Memory system for utilizing a memory included in an external device
US11030094B2 (en) Apparatus and method for performing garbage collection by predicting required time
US9244619B2 (en) Method of managing data storage device and data storage device
KR102533072B1 (ko) 블록의 상태에 따라 사용 여부를 결정하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200132047A (ko) 메모리 시스템에서 맵 데이터를 전송하는 방법 및 장치
US20200264973A1 (en) Method and apparatus for managing map data in memory system
KR20200122086A (ko) 메모리 시스템에서 맵 세그먼트를 전송하는 방법 및 장치
KR20210027642A (ko) 메모리 시스템에서 맵 정보를 전송하는 방법 및 장치
US11157402B2 (en) Apparatus and method for managing valid data in memory system
US10963160B2 (en) Apparatus and method for checking valid data in block capable of storing large volume data in memory system
US11392309B2 (en) Memory system for performing migration operation and operating method thereof
US11681633B2 (en) Apparatus and method for managing meta data in memory system
US11281574B2 (en) Apparatus and method for processing different types of data in memory system
US11422930B2 (en) Controller, memory system and data processing system
US20200264985A1 (en) Method and apparatus for managing map data in a memory system
KR20200016074A (ko) 데이터 처리 시스템 및 그의 동작 방법
US11874775B2 (en) Method and apparatus for performing access operation in memory system utilizing map data including mapping relationships between a host and a memory device for storing data
US11416410B2 (en) Memory system, method of operating the same and data processing system for supporting address translation using host resource
CN111857818A (zh) 存储器系统和通过该存储器系统执行命令操作的方法
KR20200014175A (ko) 소요시간을 예측하여 가비지 컬렉션을 수행하는 방법 및 장치
US11657000B2 (en) Controller and memory system including the same
US20220164119A1 (en) Controller, and memory system and data processing system including the same
US11941246B2 (en) Memory system, data processing system including the same, and operating method thereof
KR102721567B1 (ko) 마이그레이션 동작을 위한 메모리 시스템 및 메모리 시스템의 동작방법
KR20210063814A (ko) 메모리 시스템의 리드 동작 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination