KR20180080589A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20180080589A
KR20180080589A KR1020170001447A KR20170001447A KR20180080589A KR 20180080589 A KR20180080589 A KR 20180080589A KR 1020170001447 A KR1020170001447 A KR 1020170001447A KR 20170001447 A KR20170001447 A KR 20170001447A KR 20180080589 A KR20180080589 A KR 20180080589A
Authority
KR
South Korea
Prior art keywords
write
address
logical address
read
mapping table
Prior art date
Application number
KR1020170001447A
Other languages
English (en)
Inventor
김수년
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170001447A priority Critical patent/KR20180080589A/ko
Priority to US15/670,140 priority patent/US10489290B2/en
Priority to CN201710801516.XA priority patent/CN108280033B/zh
Priority to TW106140546A priority patent/TW201826127A/zh
Publication of KR20180080589A publication Critical patent/KR20180080589A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

본 발명의 실시 예에 따른 데이터 저장 장치는 불휘발성 메모리 장치; 호스트 장치로부터 수신되는 논리 어드레스와 상기 불휘발성 메모리 장치에 대한 물리 어드레스 간의 매핑 정보를 저장하는 어드레스 매핑 테이블을 포함하는 랜덤 액세스 메모리; 및 상기 호스트 장치로부터 라이트 요청이 수신되면 라이트 논리 어드레스의 비트들 중 특정 비트의 값을 변경하고, 상기 특정 비트의 값이 변경된 상기 라이트 논리 어드레스를 상기 어드레스 매핑 테이블에 저장하는 프로세서를 포함한다.

Description

데이터 저장 장치 및 그것의 동작 방법{Data storage device and operating method thereof}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive)를 포함한다.
본 발명의 실시 예는 리드 성능을 향상시킬 수 있는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 데이터 저장 장치는 불휘발성 메모리 장치; 호스트 장치로부터 수신되는 논리 어드레스와 상기 불휘발성 메모리 장치에 대한 물리 어드레스 간의 매핑 정보를 저장하는 어드레스 매핑 테이블을 포함하는 랜덤 액세스 메모리; 및 상기 호스트 장치로부터 라이트 요청이 수신되면 라이트 논리 어드레스의 비트들 중 특정 비트의 값을 변경하고, 상기 특정 비트의 값이 변경된 상기 라이트 논리 어드레스를 상기 어드레스 매핑 테이블에 저장하는 프로세서를 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 호스트 장치로부터 라이트 요청이 수신되는지 여부를 판단하는 단계; 및 상기 호스트 장치로부터 상기 라이트 요청이 수신되면, 라이트 논리 어드레스의 특정 비트 값을 변경하여 어드레스 매핑 테이블에 저장하는 단계를 포함한다.
본 실시 예들에 따르면, 호스트 장치로부터의 리드 요청을 처리하는 과정에서 리드 요청된 데이터의 저장 위치를 판단하기 위한 리드 요청된 논리 어드레스 검색 단계가 축소되어 리드 동작 속도가 빨라질 수 있고, 그 결과 데이터 저장 장치의 리드 성능이 개선될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도이다.
도 2a 및 2b는 도 1의 랜덤 액세스 메모리의 구성을 개념적으로 도시한 도면들이다.
도 3a는 본 발명의 실시 예에 따른 데이터 라이트 동작을 예시적으로 도시한 도면이다.
도 3b는 본 발명의 실시 예에 따른 데이터 리드 동작을 예시적으로 도시한 도면이다.
도 4는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다.
도 5는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 6은 도 5에 도시된 컨트롤러를 예시적으로 보여주는 도면이다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 설명하도록 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도이고, 도 2a 및 도 2b는 도 1의 랜덤 액세스 메모리의 구성을 개념적으로 도시한 도면들이다.
도 1을 참조하면, 본 실시 예에 따른 데이터 저장 장치(10)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(10)는 메모리 시스템으로 불릴 수 있다.
데이터 저장 장치(10)는 호스트 장치와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들어, 데이터 저장 장치(10)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI-express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(10)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들어, 데이터 저장 장치(10)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(10)는 불휘발성 메모리 장치(100) 및 컨트롤러(200)를 포함할 수 있다.
불휘발성 메모리 장치(100)는 데이터 저장 장치(10)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(100)는 메모리 셀에 따라서 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory, FRAM), 티엠알(tunneling magneto-resistive, TMR) 막을 이용한 마그네틱 램(magnetic random access memory, MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory, PRAM), 전이 금속 화합물(transition metal oxide)을 이용한 저항성 램(resistive random access memory, RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
도 1에서는 데이터 저장 장치(10)가 하나의 불휘발성 메모리 장치(100)를 포함하는 것으로 도시하였으나, 이는 설명의 편의를 위한 것으로, 데이터 저장 장치(10)는 복수의 불휘발성 메모리 장치들을 포함할 수 있으며, 본 발명은 복수의 불휘발성 메모리 장치들을 포함하는 데이터 저장 장치(10)에 대하여 동일하게 적용될 수 있다.
불휘발성 메모리 장치(100)는 복수의 비트라인들(도시되지 않음) 및 복수의 워드라인들(도시되지 않음)이 교차하는 영역들에 각각 배치되는 복수의 메모리 셀들을 갖는 메모리 셀 어레이(도시되지 않음)를 포함할 수 있다.
또한, 불휘발성 메모리 장치(100)는 복수의 메모리 블록들(도시되지 않음)을 포함할 수 있고, 각 메모리 블록은 복수의 페이지들을 포함할 수 있다.
컨트롤러(200)는 프로세서(210), 랜덤 액세스 메모리(220), 및 어드레스 검색 엔진(230)를 포함할 수 있다. 한편, 도 1에 도시되지는 않았으나, 컨트롤러(200)는 호스트 장치(도시되지 않음)와 제어 신호, 어드레스 신호 및 데이터 신호 등을 송수신하기 위한 호스트 인터페이스 유닛(도시되지 않음) 및 불휘발성 메모리 장치(100)와 제어 신호, 어드레스 신호 및 데이터 신호 등을 송수신하기 위한 메모리 인터페이스 유닛(도시되지 않음) 등을 더 포함할 수 있다.
프로세서(210)는 컨트롤러(200)의 제반 동작을 제어할 수 있다. 프로세서(210)는 호스트 장치로부터 입력된 신호, 명령 또는 요청을 분석하고 처리할 수 있다.
예를 들어, 프로세서(210)는 호스트 장치로부터 리드 요청 및 리드할 논리 블록 어드레스(Logical Block Address, LBA)(이하, ‘리드 논리 어드레스’라 함)가 수신되면, 수신된 리드 논리 어드레스에 근거하여 불휘발성 메모리 장치(100)로부터 데이터를 독출하고, 독출된 데이터(이하, ‘리드 데이터’라 함)를 호스트 장치로 전송할 수 있다.
또한, 프로세서(210)는 호스트 장치로부터 라이트 요청, 라이트할 논리 어드레스(LBA)(이하, ‘라이트 논리 어드레스’라 함), 및 라이트할 데이터(이하, ‘라이트 데이터’라 함)가 수신되면, 수신된 라이트 논리 어드레스에 근거하여 불휘발성 메모리 장치(100)에 데이터를 저장할 수 있다.
이를 위하여, 프로세서(210)는 랜덤 액세스 메모리(220)에 로딩된 펌웨어 데이터를 해독하고 구동할 수 있다. 프로세서(210)는 하드웨어 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다.
본 실시 예에서 ‘리드 논리 어드레스’ 및 ‘라이트 논리 어드레스’는 각각 호스트 장치가 리드 요청 또는 라이트 요청 시 전송하는 하나의 논리 어드레스에 해당하지만, 리드 요청 시 전송된 논리 어드레스인지 또는 라이트 요청 시 전송된 논리 어드레스인지를 명확하게 구별하여 설명하기 위하여 명명된 것이다.
랜덤 액세스 메모리(220)는 프로세서(210)에 의해 구동되는 펌웨어 데이터를 저장할 수 있다. 또한, 랜덤 액세스 메모리(220)는 펌웨어 데이터의 구동에 필요한 시스템 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(220)는 프로세서(210)의 동작 메모리(working memory)로서 동작할 수 있다.
또한, 랜덤 액세스 메모리(220)는 호스트 장치로부터 불휘발성 메모리 장치(100)로 전송될 라이트 데이터 또는 불휘발성 메모리 장치(100)로부터 호스트 장치로 전송될 리드 데이터를 임시 저장하고, 및 호스트 장치로부터 전송된 라이트 논리 어드레스를 저장할 수 있다.
예를 들어, 도 2a를 참조하면, 랜덤 액세스 메모리(220)는 호스트 장치로부터 전송된 라이트 데이터 및 라이트 논리 어드레스를 임시 저장하는 라이트 버퍼(WB)를 포함할 수 있다. 도 2a에서는 구체적으로 도시하지 않았으나, 라이트 버퍼(WB)는 라이트 데이터를 임시 저장하는 데이터 버퍼(미도시) 및 라이트 논리 어드레스를 임시 저장하는 어드레스 버퍼(미도시)를 포함할 수 있다.
랜덤 액세스 메모리(220)는 불휘발성 메모리 장치(100)에서 라이트 데이터가 저장된 물리 블록 어드레스(Physical Block Address, PBA)(이하, ‘물리 어드레스’라 함)와 대응하는 라이트 논리 어드레스 간의 매핑 정보를 저장하는 어드레스 매핑 테이블(AMT)을 포함할 수 있다.
라이트 버퍼(WB)는 호스트 장치로부터 전송된 라이트 데이터가 불휘발성 메모리 장치(100)에 저장될 때까지 라이트 논리 어드레스 및 라이트 데이터를 임시로 저장할 수 있다. 불휘발성 메모리 장치(100)에 라이트 데이터의 저장이 완료되면, 라이트 버퍼(WB)에 저장된 라이트 논리 어드레스 및 라이트 데이터는 라이트 버퍼(WB)에서 삭제될 수 있으나, 특별히 이에 한정되는 것은 아니다.
어드레스 매핑 테이블(AMT)은 불휘발성 메모리 장치(100)에 포함된 복수의 메모리 블록들 중 하나 또는 그 이상의 메모리 블록들에 대응하도록 구성되거나 또는 복수의 메모리 블록들 전체에 대응하도록 구성될 수 있다.
어드레스 매핑 테이블(AMT)은 호스트 장치로부터 라이트 요청이 수신되면, 프로세서(210)에 의해 생성된 변형 라이트 논리 어드레스를 임시 저장할 수 있다. 본 실시 예에서 변형 라이트 논리 어드레스는 라이트 논리 어드레스의 비트들 중 특정 비트의 값을 변경하여 생성된 라이트 논리 어드레스를 의미할 수 있다. 변형 라이트 논리 어드레스의 특정 비트의 값은 해당 라이트 논리 어드레스에 대응하는 라이트 데이터의 현재 위치에 대한 정보를 제공할 수 있다.
예를 들어, 변형 라이트 논리 어드레스의 특정 비트의 값은 해당 라이트 논리 어드레스에 대응하는 라이트 데이터가 현재 라이트 버퍼(WB)에 임시 저장된 상태인지 또는 불휘발성 메모리 장치(100)의 메모리 블록에 저장된 상태인지 여부를 나타내는 정보로서 사용될 수 있다.
어드레스 매핑 테이블(AMT)에 저장된 변형 라이트 논리 어드레스는 대응하는 라이트 데이터가 불휘발성 메모리 장치(100)의 메모리 블록에 저장된 후 프로세서(210)에 의해 원래의 라이트 논리 어드레스로 변경될 수 있다.
즉, 본 실시 예에서는 호스트 장치로부터 라이트 논리 어드레스 및 라이트 데이터가 수신되면, 라이트 버퍼(WB)에 라이트 논리 어드레스를 임시 저장하는 동시에 어드레스 매핑 테이블(AMT)에는 변형 라이트 논리 어드레스가 저장될 수 있다. 이는, 호스트 장치로부터의 리드 요청 시 어드레스 매핑 테이블(AMT)만을 스캔하여 리드 논리 어드레스를 빠르게 검색하기 위함이다.
일반적으로 호스트 장치로부터 리드 요청이 수신되면, 프로세서(210)는 랜덤 액세스 메모리(220)의 라이트 버퍼(WB)를 스캔하여 리드 논리 어드레스가 존재하는지 여부를 확인하고, 라이트 버퍼(WB)에 리드 논리 어드레스가 있으면 라이트 버퍼(WB)로부터 리드 데이터를 독출하여 호스트 장치로 전송하고, 라이트 버퍼(WB)에 리드 논리 어드레스가 없으면 어드레스 매핑 테이블(AMT)을 스캔하여 리드 논리 어드레스를 검색한 후 불휘발성 메모리 장치(100)로부터 리드 데이터를 독출하여 호스트 장치로 전송한다.
즉, 호스트 장치의 리드 요청에 따라 리드 논리 어드레스를 검색하는 동작이 2 단계로 진행되었다. 이에 따라, 리드 속도가 감소하고, 그 결과 리드 성능이 저하될 수 있다.
본 실시 예에서는 전술한 바와 같이, 어드레스 매핑 테이블(AMT)에서만 리드 논리 어드레스를 검색하면 되므로, 리드 요청된 데이터가 현재 저장된 위치를 보다 빠르게 확인할 수 있으며, 그 결과, 데이터 저장 장치(10)의 리드 성능이 향상될 수 있다.
본 실시 예에서 어드레스 매핑 테이블(AMT)은 L2P(logical block address to physical block address) 테이블 또는 P2L(physical block address to logical block address) 테이블을 포함할 수 있다.
도 3a 및 도 3b에 도시된 바와 같이, 어드레스 매핑 테이블(AMT)은 복수의 세그먼트들로 분할될 수 있다. 또한, 불휘발성 메모리 장치(100)의 메모리 블록 역시 복수의 세그먼트들을 포함할 수 있다. 예를 들어, 어드레스 매핑 테이블(AMT)의 각 세그먼트는 메모리 블록의 각 세그먼트와 대응될 수 있다.
어드레스 매핑 테이블(AMT)의 세그먼트들의 수는 메모리 블록의 세그먼트들의 수와 동일할 수 있으나, 특별히 이에 한정되는 것은 아니며, 어드레스 매핑 테이블(AMT)의 세그먼트들의 수가 메모리 블록의 세그먼트들의 수보다 많을 수도 있다. 예를 들어, 어드레스 매핑 테이블(AMT)의 세그먼트들의 수는 메모리 블록의 적어도 하나 이상의 페이지에 포함된 세그먼트들의 수만큼 메모리 블록의 세그먼트들의 수보다 더 많을 수 있으나, 특별히 이에 한정되는 것은 아니다. 또한, 어드레스 매핑 테이블(AMT)의 각 세그먼트의 크기와 메모리 블록의 각 세그먼트의 크기는 서로 다를 수 있으나, 특별히 이에 한정되는 것은 아니다.
한편, 도 2b를 참조하면, 랜덤 액세스 메모리(220)는 라이트 버퍼(WB), 제1 어드레스 매핑 테이블(AMT1) 및 제2 어드레스 매핑 테이블(AMT2)을 포함할 수 있다. 라이트 버퍼(WB)는 전술한 바와 같이 불휘발성 메모리 장치(100)로 전송될 라이트 데이터를 임시 저장하는 라이트 데이터 버퍼 및 라이트 논리 어드레스를 임시 저장하는 어드레스 버퍼를 포함할 수 있다.
제1 어드레스 매핑 테이블(AMT1)은 불휘발성 메모리 장치(100)의 메모리 블록들 중 라이트 동작을 수행중인 메모리 블록(이후, ‘오픈 블록’이라 함)에 대한 논리 어드레스들을 저장할 수 있다. 제1 어드레스 매핑 테이블(AMT1)은 도 2a에 도시된 어드레스 매핑 테이블(AMT)과 동일한 구성일 수 있다. 다만, 제1 어드레스 매핑 테이블(AMT1)에 저장된 논리 어드레스들은 오픈 블록의 라이트 동작이 완료되고 해당 오픈 블록에 대한 매핑 정보 업데이트가 완료되면 삭제될 수 있다.
제2 어드레스 매핑 테이블(AMT2)은 라이트 동작이 완료된 메모리 블록(이후, ‘클로즈드 블록’이라 함)에 대한 어드레스 매핑 정보들 중 일부 어드레스 매핑 정보들을 저장할 수 있다. 예를 들어, 제2 어드레스 매핑 테이블(AMT2)은 ‘맵 캐시(map cache)’일 수 있다.
라이트 동작이 완료된 클로즈드 블록에 대하여 업데이트된 어드레스 매핑 정보는 불휘발성 메모리 장치(100) 내의 맵 테이블(도시되지 않음)에 저장될 수 있다. 맵 테이블은 불휘발성 메모리 장치(100) 전체 즉, 모든 메모리 블록들에 대한 어드레스 매핑 정보들을 저장하므로 매우 큰 사이즈를 갖는다.
호스트 장치로부터의 리드 요청 시 라이트 버퍼(WB)에 리드 요청된 데이터가 존재하지 않으면, 불휘발성 메모리 장치(100)의 맵 테이블을 스캔하여 리드 요청된 데이터의 위치를 검색해야 하는데, 전술한 바와 같이 매우 큰 사이즈의 맵 테이블 전체를 스캔하기 위해서는 매우 많은 시간이 소요되어 리드 성능이 저하될 수 있다.
이런 이유로, 불휘발성 메모리 장치(100)에 저장된 맵 테이블의 어드레스 매핑 정보들 중 일부 예를 들어, 액세스 빈도가 높은 논리 어드레스 또는 최근 액세스 요청된 논리 어드레스에 대한 매핑 정보들을 랜덤 액세스 메모리(220)의 제2 어드레스 매핑 테이블(AMT2)에 로딩하고, 제2 어드레스 매핑 테이블(AMT2)을 스캔하여 리드 요청된 데이터의 위치를 빠르게 검색할 수 있도록 한다.
도 2b에서 제1 어드레스 매핑 테이블(AMT1)은 불휘발성 메모리 장치(100)의 복수의 메모리 블록들 중 오픈 블록에 대한 어드레스 매핑 정보들을 저장하고, 제2 어드레스 매핑 테이블(AMT2)은 불휘발성 메모리 장치(100)의 복수의 메모리 블록들 중 클로즈드 블록들에 대한 어드레스 매핑 정보들 중 일부의 어드레스 매핑 정보를 저장할 수 있다.
어드레스 검색 엔진(230)은 호스트 장치로부터의 리드 요청 시 프로세서(210)의 제어에 의해 어드레스 매핑 테이블(AMT)을 스캔하여 리드 논리 어드레스를 검색하도록 구성될 수 있다. 예를 들어, 어드레스 검색 엔진(230)은 어드레스 매핑 테이블(AMT)을 라이트 방향의 반대 방향으로 스캔하여 호스트 장치로부터 전송된 리드 논리 어드레스를 검색하고, 검색된 리드 논리 어드레스를 프로세서(210)로 전송할 수 있다.
프로세서(210)는 호스트 장치로부터의 라이트 요청 시 라이트 논리 어드레스 및 라이트 데이터를 라이트 버퍼(WB)에 저장함과 동시에 라이트 논리 어드레스에 특정 비트 값이 변경된 변형 라이트 논리 어드레스를 어드레스 매핑 테이블(AMT)에 저장할 수 있다. 프로세서(210)는 라이트 데이터가 불휘발성 메모리 장치(100)에 라이트되도록 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다. 라이트 데이터가 불휘발성 메모리 장치(100)에 라이트되면, 프로세서(210)는 어드레스 매핑 테이블(AMT)에 저장된 변형 라이트 논리 어드레스에서 변경된 특정 비트 값을 제거하여 변형 라이트 논리 어드레스를 원래의 라이트 논리 어드레스로 다시 변경할 수 있다.
또한, 프로세서(210)는 호스트 장치로부터의 리드 요청 시 라이트 버퍼(WB)는 스캔하지 않고, 어드레스 매핑 테이블(AMT)만을 스캔하여 리드 논리 어드레스를 검색할 수 있다. 이때, 프로세서(210)가 어드레스 매핑 테이블(AMT)을 스캔하는 동작을 수행할 수도 있고, 또는, 어드레스 검색 엔진(230)이 프로세서(210)의 제어에 의해 어드레스 매핑 테이블(AMT)을 스캔하고, 스캔 결과를 프로세서(210)로 제공할 수도 있다.
프로세서(210)는 검색된 리드 논리 어드레스의 특정 비트 값을 확인하고, 특정 비트 값에 근거하여 해당 리드 논리 어드레스에 대응하는 리드 데이터의 저장 위치를 판단할 수 있다. 예를 들어, 프로세서(210)는 특정 비트 값에 근거하여 리드 데이터가 라이트 버퍼(WB)에 저장되어 있는지 또는 불휘발성 메모리 장치(100)의 메모리 블록에 저장되어 있는지 여부를 판단하고, 해당 위치로부터 리드 데이터를 독출하여 호스트 장치로 전송할 수 있다.
한편, 도 2b에 도시된 바와 같이, 랜덤 액세스 메모리(220)가 두 개의 어드레스 매핑 테이블 즉, 제1 어드레스 매핑 테이블(AMT1) 및 제2 어드레스 매핑 테이블(AMT2)을 포함하는 경우, 호스트 장치로부터 리드 요청이 수신되면, 제1 어드레스 매핑 테이블(AMT1)은 프로세서(210)에 의해 스캔되고, 제2 어드레스 매핑 테이블(AMT2)은 어드레스 검색 엔진(230)에 의해 스캔될 수 있다. 즉, 제1 어드레스 매핑 테이블(AMT1)과 제2 어드레스 매핑 테이블(AMT2)을 동시에 스캔할 수 있다. 다른 예로써, 제1 어드레스 매핑 테이블(AMT1)은 어드레스 검색 엔진(230)에 의해 스캔되고, 제2 어드레스 매핑 테이블(AMT2)은 프로세서(210)에 의해 스캔될 수도 있다.
도 3a를 참조하여, 본 실시 예에 따른 데이터 저장 장치(10)의 라이트 동작을 구체적으로 설명한다. 도 3a에서는 랜덤 액세스 메모리(220)가 라이트 버퍼(WB) 및 어드레스 매핑 테이블(AMT)을 포함하는 것을 예를 들어 설명할 것이나, 본 발명이 특별히 이에 한정되는 것은 아니다.
도 3a를 참조하면, 호스트 장치로부터 라이트 요청, 라이트 논리 어드레스(LBA1) 및 라이트 데이터(Data1)가 수신되면, 프로세서(210)는 라이트 버퍼(WB)에 라이트 논리 어드레스(LBA1) 및 라이트 데이터(Data1)를 저장하고(①), 동시에 어드레스 매핑 테이블(AMT)에 변형 라이트 논리 어드레스(#LBA1)를 저장할 수 있다(①). 변형 라이트 논리 어드레스(#LBA1)는 호스트 장치로부터 전송된 원래의 라이트 논리 어드레스(LBA1)의 전체 비트 값들 중에서 특정 비트 값을 변경하여 생성될 수 있다.
설명의 편의를 위하여, 라이트 논리 어드레스가 4바이트(32비트)로 표현되고, “LBA1”은 논리 어드레스가 “1”인 것을 의미하며, 라이트 버퍼(WB) 및 어드레스 매핑 테이블(AMT)에 ‘16진수’로 저장된다고 가정한다.
프로세서(210)는 라이트 논리 어드레스(LBA1)에 대하여 라이트 버퍼(WB)에는 “0x1”로 저장하고, 어드레스 매핑 테이블(AMT)에는 “0x80000001”로 저장할 수 있다. 즉, 프로세서(210)는 라이트 논리 어드레스(LBA1)의 최상위 비트 값을 ‘1’로 변경하여 변형 라이트 논리 어드레스(#LBA1)를 생성한 것이다. 여기에서, ‘변경’은 ‘반전’을 의미할 수도 있고, ‘삽입’을 의미할 수도 있다. 이 경우, 변형 라이트 논리 어드레스(#LBA1)에서 변경된 특정 비트는 최상위 비트에 해당한다.
프로세서(210)가 변형 라이트 논리 어드레스(#LBA1)를 생성하는 방법은 특별히 이에 한정되지 않으며, 라이트 논리 어드레스(LBA1)에서 어떤 위치의 비트 값을 변경하여도 무방하다. 다만, 실제 라이트 논리 어드레스(LBA1)에 영향을 미치지 않는 위치의 비트 값들을 변경하는 것이 적절하다.
라이트 논리 어드레스의 32비트 중 어떤 위치의 비트가 라이트 데이터의 현재 저장 위치를 나타내는 비트인지에 대한 정보는 사전에 설정될 수 있다. 프로세서(210)는 이와 같은 정보를 이미 알고 있는 상태에서 해당 비트의 값을 변경하여 변형 라이트 논리 어드레스(#LBA1)를 생성하여 어드레스 매핑 테이블(AMT)에 저장할 수 있다.
프로세서(210)는 불휘발성 메모리 장치(100)의 임의의 메모리 블록(BLK)에 라이트 데이터(Data1)가 라이트되도록 불휘발성 메모리 장치(100)를 제어할 수 있다(②). 프로세서(210)가 불휘발성 메모리 장치(100)가 라이트 동작을 수행하도록 제어하는 것은 당 기술 분야에서 일반적으로 널리 알려진 기술에 해당하므로, 이에 대한 상세한 설명은 생략한다.
프로세서(210)는 어드레스 매핑 테이블(AMT)에 저장된 변형된 라이트 논리 어드레스(#LBA1)를 원래의 라이트 논리 어드레스(LBA1) 즉, 호스트 장치로부터 전송된 라이트 논리 어드레스(LBA1)로 변경할 수 있다(③). 즉, 전술한 바와 같이, 프로세서(210)는 특정 비트 즉, 데이터의 저장 위치에 대한 정보를 나타내는 비트가 어떤 비트인지를 알고 있으므로, 해당 비트의 값을 변경(또는 삭제)하여 변형 라이트 논리 어드레스(#LBA1)를 원래의 라이트 논리 어드레스(LBA1)로 변경할 수 있다.
도 3b를 참조하여, 본 실시 예에 따른 데이터 저장 장치(10)의 리드 동작을 구체적으로 설명한다.
도 3b를 참조하면, 호스트 장치로부터 리드 요청, 및 리드 논리 어드레스(LBA1)가 수신되면, 프로세서(210)는 어드레스 매핑 테이블(AMT)을 스캔하여 리드 논리 어드레스(LBA1)에 대응하는 논리 어드레스를 검색할 수 있다(①). 이때, 리드 논리 어드레스(LBA1)에 대응하는 논리 어드레스를 검색하는 것은 프로세서(210)에 의해 수행될 수도 있고, 또는, 프로세서(210)의 제어에 의해 어드레스 검색 엔진(230)에 의해 수행될 수도 있다. 또한, 리드 논리 어드레스(LBA1)에 대응하는 논리 어드레스를 검색하는 과정에서는 사전에 설정된 라이트 데이터의 저장 위치에 대한 정보를 나타내는 특정 비트의 값은 무시할 수 있다.
어드레스 매핑 테이블(AMT)로부터 리드 논리 어드레스(LBA1)에 대응하는 논리 어드레스가 검색되면, 프로세서(210)는 검색된 논리 어드레스의 특정 비트의 값을 확인하고, 특정 비트의 값에 근거하여 리드할 데이터에 대한 저장 위치를 판단할 수 있다.
예를 들어, 특정 비트가 최상위 비트인 경우, 검색된 논리 어드레스가 “#LBA1(즉, 0x80000001)”이면, 프로세서(210)는 최상위 비트가 “1”인 것에 근거하여 리드할 데이터의 현재 저장 위치는 라이트 버퍼(WB)인 것으로 판단할 수 있다. 이에 따라, 프로세서(210)는 라이트 버퍼(WB)로부터 리드 요청된 데이터를 독출하고, 독출된 리드 데이터를 호스트 장치로 전송할 수 있다.
한편, 검색된 논리 어드레스가 “LBA1(즉, 0x1)”이면, 프로세서(210)는 최상위 비트가 “0”인 것에 근거하여 리드할 데이터의 현재 저장 위치는 불휘발성 메모리 장치(100)인 것으로 판단할 수 있다. 이에 따라, 프로세서(210)는 불휘발성 메모리 장치(100)로부터 리드 요청된 데이터를 독출하고, 독출된 리드 데이터를 호스트 장치로 전송할 수 있다.
도 4는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다.
S410 단계에서, 프로세서(210)는 호스트 장치로부터 라이트 요청(W) 또는 리드 요청(W)이 수신되는지 여부를 판단할 수 있다. S410 단계는 호스트 장치로부터 라이트 요청 또는 리드 요청이 수행될 때까지 반복 수행될 수 있다.
호스트 장치로부터 라이트 요청(W)이 수신되면, S420 단계로 진행될 수 있다.
S420 단계에서, 프로세서(210)는 호스트 장치로부터 수신된 라이트 논리 어드레스에서 특정 비트의 값을 변경하여 변형 라이트 논리 어드레스를 생성하고, 생성된 변형 라이트 논리 어드레스를 랜덤 액세스 메모리(220)의 어드레스 매핑 테이블(AMT)(또는 제1 어드레스 매핑 테이블(AMT1))에 저장할 수 있다. 동시에, 프로세서(210)는 호스트 장치로부터 수신된 라이트 논리 어드레스 및 라이트 데이터를 랜덤 액세스 메모리(220)의 라이트 버퍼(WB)에도 저장할 수 있다.
S430 단계에서, 프로세서(210)는 호스트 장치로부터 수신된 라이트 데이터가 불휘발성 메모리 장치(100)에 라이트되었는지 여부를 판단할 수 있다. 라이트 데이터가 불휘발성 메모리 장치(100)에 라이트된 것으로 판단되면, S440 단계로 진행될 수 있다.
S440 단계에서, 프로세서(210)는 어드레스 매핑 테이블(AMT)(또는 제1 어드레스 매핑 테이블(AMT1))에 저장된 변형 라이트 논리 어드레스의 특정 비트의 값을 다시 변경(또는 삭제)하여 변형 라이트 논리 어드레스를 원래의 라이트 논리 어드레스로 변경할 수 있다.
한편, 호스트 장치로부터 리드 요청(R)이 수신되면, S450 단계로 진행될 수 있다.
S450 단계에서, 프로세서(210)는 어드레스 매핑 테이블(AMT)(또는 제1 어드레스 매핑 테이블(AMT1))을 스캔하여 호스트 장치로부터 수신된 리드 논리 어드레스를 검색할 수 있다. 이때, 프로세서(210)가 어드레스 매핑 테이블(AMT)(또는 제1 어드레스 매핑 테이블(AMT1))을 직접 스캔할 수도 있고, 또는 어드레스 검색 엔진(230)이 프로세서(210)의 제어에 의해 어드레스 매핑 테이블(AMT)(또는 제1 어드레스 매핑 테이블(AMT1)을 스캔할 수도 있다.
S460 단계에서, 프로세서(210)는 어드레스 매핑 테이블(AMT)(또는 제1 어드레스 매핑 테이블(AMT1))에서 리드 논리 어드레스가 검색되었는지 여부를 판단할 수 있다. 리드 논리 어드레스가 검색되었으면, S470 단계로 진행될 수 있다.
S470 단계에서, 프로세서(210)는 검색된 리드 논리 어드레스의 특정 비트 값을 확인한 후, 특정 비트 값에 근거하여 리드 요청된 데이터가 현재 저장된 위치를 판단할 수 있다. 예를 들어, 프로세서(210)는 어드레스 매핑 테이블(AMT)(또는 제1 어드레스 매핑 테이블(AMT1))로부터 검색된 리드 논리 어드레스의 특정 비트 값에 근거하여 리드 요청된 데이터가 현재 불휘발성 메모리 장치(100)에 저장되어 있는지 또는 라이트 버퍼(WB)에 저장되어 있는지 여부를 판단할 수 있다.
도 4에 도시되지는 않았으나, S470 단계 이후, 프로세서(210)는 불휘발성 메모리 장치(100) 또는 라이트 버퍼(WB)로부터 리드 요청된 데이터를 독출하여 호스트 장치로 전송하는 단계를 더 포함할 수 있다.
또한, 도 4에 도시되지는 않았으나, 랜덤 액세스 메모리(220)가 도 2b에 도시된 바와 같이, 제1 어드레스 매핑 테이블(AMT1) 및 제2 어드레스 매핑 테이블(AMT2)을 포함하는 경우, S450 단계에서, 프로세서(210)는 제1 어드레스 매핑 테이블(AMT1)(또는 제2 어드레스 매핑 테이블(AMT2))을 스캔하고, 동시에 어드레스 검색 엔진(230)은 프로세서(210)의 제어에 의해 제2 어드레스 매핑 테이블(AMT2)(또는 제1 어드레스 매핑 테이블(AMT1))을 스캔할 수 있다.
도 5는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 5를 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive)(2200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 및 전원 커넥터(2260)를 포함할 수 있다.
컨트롤러(2210)는 SSD(2200)의 제반 동작을 제어할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.
도 6은 도 5에 도시된 컨트롤러를 예시적으로 보여주는 도면이다. 도 6을 참조하면, 컨트롤러(2210)는 호스트 인터페이스 유닛(2211), 컨트롤 유닛(2212), 랜덤 액세스 메모리(2213), 에러 정정 코드(ECC) 유닛(2214) 및 메모리 인터페이스 유닛(2215)을 포함할 수 있다.
호스트 인터페이스 유닛(2211)은, 호스트 장치(2100)의 프로토콜에 따라서, 호스트 장치(2100)와 SSD(2200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(2211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2211)은 호스트 장치(2100)가 SSD(2200)를 범용 데이터 저장 장치, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2212)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2212)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(2214)은 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(2215)은 버퍼 메모리 장치(2220)에 저장된 데이터를 불휘발성 메모리 장치들(2231~223n)로 제공하거나, 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 제공할 수 있다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 7을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 데이터 저장 장치(3200)는 접속 터미널(3110)에 마운트(mount)될 수 있다.
데이터 저장 장치(3200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 6에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
불휘발성 메모리 장치들(3231~3232)은 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 데이터 저장 장치(3200) 내부에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 데이터 저장 장치(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 데이터 저장 장치(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 데이터 저장 장치(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 데이터 저장 장치(3200)의 어느 한 변에 배치될 수 있다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 8을 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 데이터 저장 장치(4200)를 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(4200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(4200)는 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 데이터 저장 장치(4200)는 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 불휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 데이터 저장 장치(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 6에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 불휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 불휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 불휘발성 메모리 장치(4230)로 전송될 수 있다.
불휘발성 메모리 장치(4230)는 데이터 저장 장치(4200)의 저장 매체로 사용될 수 있다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(5000)을 예시적으로 보여주는 도면이다. 도 9를 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 데이터 저장 장치(5200)를 포함할 수 있다. 데이터 저장 장치(5200)는 도 1의 데이터 저장 장치(100), 도 5의 데이터 저장 장치(2200), 도 7의 데이터 저장 장치(3200), 도 8의 데이터 저장 장치(4200)로 구성될 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다. 도 10을 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 행 디코더(120), 열 디코더(130), 데이터 읽기/쓰기 블럭(140), 전압 발생기(150) 및 제어 로직(160)을 포함할 수 있다.
메모리 셀 어레이(110)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(120)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 행 디코더(120)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 행 디코더(120)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(120)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(120)는 전압 발생기(150)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(140)은 제어 로직(160)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(140)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(140)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(110)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(140)은 읽기 동작 시 메모리 셀 어레이(110)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(130)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 열 디코더(130)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(130)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(140)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(150)는 불휘발성 메모리 장치(100)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(150)에 의해서 생성된 전압들은 메모리 셀 어레이(110)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(160)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(100)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(160)은 불휘발성 메모리 장치(100)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치 100: 불휘발성 메모리 장치
200: 컨트롤러 210: 프로세서
220: 랜덤 액세스 메모리 230: 어드레스 검색 엔진

Claims (12)

  1. 불휘발성 메모리 장치;
    호스트 장치로부터 수신되는 논리 어드레스와 상기 불휘발성 메모리 장치에 대한 물리 어드레스 간의 매핑 정보를 저장하는 어드레스 매핑 테이블을 포함하는 랜덤 액세스 메모리; 및
    상기 호스트 장치로부터 라이트 요청이 수신되면 라이트 논리 어드레스의 비트들 중 특정 비트의 값을 변경하고, 상기 특정 비트의 값이 변경된 상기 라이트 논리 어드레스를 상기 어드레스 매핑 테이블에 저장하는 프로세서
    를 포함하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 랜덤 액세스 메모리는 상기 호스트 장치로부터 전송된 상기 라이트 논리 어드레스 및 라이트 데이터를 임시 저장하는 라이트 버퍼를 더 포함하는 데이터 저장 장치.
  3. 제2항에 있어서,
    상기 프로세서는 상기 특정 비트 값이 변경된 상기 라이트 논리 어드레스를 상기 어드레스 매핑 테이블에 저장하는 동시에 상기 라이트 논리 어드레스 및 라이트 데이터를 상기 라이트 버퍼에 저장하는 데이터 저장 장치.
  4. 제2항에 있어서,
    상기 호스트 장치로부터 전송된 상기 라이트 데이터가 상기 불휘발성 메모리 장치에 라이트되면, 상기 프로세서는 상기 어드레스 매핑 테이블에 저장된 상기 라이트 논리 어드레스의 상기 특정 비트 값을 원래의 값으로 변경하는 데이터 저장 장치.
  5. 제2항에 있어서,
    상기 호스트 장치로부터 리드 요청이 수신되면, 상기 프로세서는 상기 어드레스 매핑 테이블로부터 리드 논리 어드레스를 검색하고, 및 검색된 상기 리드 논리 어드레스의 상기 특정 비트 값에 근거하여 리드 요청된 데이터가 상기 불휘발성 메모리 장치에 위치하는지 또는 상기 라이트 버퍼에 위치하는지 여부를 판단하는 데이터 저장 장치.
  6. 제5항에 있어서,
    상기 프로세서의 제어에 의해 상기 어드레스 매핑 테이블을 스캔하여 상기 리드 논리 어드레스를 검색하고, 검색된 상기 리드 논리 어드레스를 상기 프로세서로 제공하도록 구성된 어드레스 검색 엔진을 더 포함하는 데이터 저장 장치.
  7. 제1항에 있어서,
    상기 랜덤 액세스 메모리는 상기 불휘발성 메모리 장치에 포함된 복수의 메모리 블록들 중 라이트 동작이 완료된 메모리 블록들에 대한 어드레스 매핑 정보들의 일부를 저장하는 맵 캐시 테이블을 더 포함하는 데이터 저장 장치.
  8. 제1항에 있어서,
    상기 어드레스 매핑 테이블은 P2L(physical block address to logical block address) 테이블 또는 L2P(logical block address to physical block address) 테이블을 포함하는 데이터 저장 장치.
  9. 호스트 장치로부터 라이트 요청이 수신되는지 여부를 판단하는 단계; 및
    상기 호스트 장치로부터 상기 라이트 요청이 수신되면, 라이트 논리 어드레스의 특정 비트 값을 변경하여 어드레스 매핑 테이블에 저장하는 단계
    를 포함하는 데이터 저장 장치의 동작 방법.
  10. 제9항에 있어서,
    상기 라이트 논리 어드레스의 특정 비트 값을 변경하여 어드레스 매핑 테이블에 저장하는 단계 이후에,
    상기 호스트 장치로부터 라이트 요청된 데이터의 라이트가 완료되었는지 여부를 판단하는 단계; 및
    상기 데이터의 라이트가 완료되면, 상기 어드레스 매핑 테이블에 저장된 상기 라이트 논리 어드레스의 상기 특정 비트 값을 다시 변경하여 저장하는 단계
    를 더 포함하는 데이터 저장 장치의 동작 방법.
  11. 제9항에 있어서,
    상기 호스트 장치로부터 리드 요청이 수신되는지 여부를 판단하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  12. 제11항에 있어서,
    상기 호스트 장치로부터 상기 리드 요청이 수신되면, 상기 어드레스 매핑 테이블로부터 리드 논리 어드레스를 검색하는 단계; 및
    검색된 상기 리드 논리 어드레스의 상기 특정 비트 값에 근거하여 상기 호스트 장치로부터 리드 요청된 데이터의 저장 위치를 판단하는 단계
    를 더 포함하는 데이터 저장 장치의 동작 방법.
KR1020170001447A 2017-01-04 2017-01-04 데이터 저장 장치 및 그것의 동작 방법 KR20180080589A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170001447A KR20180080589A (ko) 2017-01-04 2017-01-04 데이터 저장 장치 및 그것의 동작 방법
US15/670,140 US10489290B2 (en) 2017-01-04 2017-08-07 Data storage apparatus and operating method thereof
CN201710801516.XA CN108280033B (zh) 2017-01-04 2017-09-07 数据存储设备及其操作方法
TW106140546A TW201826127A (zh) 2017-01-04 2017-11-22 數據儲存設備及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170001447A KR20180080589A (ko) 2017-01-04 2017-01-04 데이터 저장 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20180080589A true KR20180080589A (ko) 2018-07-12

Family

ID=62712421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170001447A KR20180080589A (ko) 2017-01-04 2017-01-04 데이터 저장 장치 및 그것의 동작 방법

Country Status (4)

Country Link
US (1) US10489290B2 (ko)
KR (1) KR20180080589A (ko)
CN (1) CN108280033B (ko)
TW (1) TW201826127A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200008713A (ko) * 2018-07-17 2020-01-29 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20200055310A (ko) * 2018-11-13 2020-05-21 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20210144177A (ko) * 2020-05-21 2021-11-30 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US11556276B2 (en) 2019-07-05 2023-01-17 SK Hynix Inc. Memory system and operating method thereof
US11573891B2 (en) 2019-11-25 2023-02-07 SK Hynix Inc. Memory controller for scheduling commands based on response for receiving write command, storage device including the memory controller, and operating method of the memory controller and the storage device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102395538B1 (ko) * 2017-04-28 2022-05-10 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US11068299B1 (en) * 2017-08-04 2021-07-20 EMC IP Holding Company LLC Managing file system metadata using persistent cache
KR102545167B1 (ko) * 2017-11-23 2023-06-19 삼성전자주식회사 키-밸류 스토리지 장치 및 상기 키-밸류 스토리지 장치의 동작 방법
KR102596964B1 (ko) * 2018-07-31 2023-11-03 에스케이하이닉스 주식회사 맵 캐시 버퍼 크기를 가변시킬 수 있는 데이터 저장 장치
KR20200015185A (ko) * 2018-08-03 2020-02-12 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20200022118A (ko) * 2018-08-22 2020-03-03 에스케이하이닉스 주식회사 데이터 저장 장치 및 그 동작 방법
US11030089B2 (en) 2018-09-28 2021-06-08 Micron Technology, Inc. Zone based reconstruction of logical to physical address translation map
KR102567108B1 (ko) * 2018-11-05 2023-08-14 삼성전자주식회사 데이터 스토리지 디바이스 및 데이터 스토리지 시스템
CN111143235A (zh) * 2018-11-06 2020-05-12 爱思开海力士有限公司 多内核存储器系统中的逻辑地址分配
KR20200074464A (ko) * 2018-12-17 2020-06-25 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20200076531A (ko) * 2018-12-19 2020-06-29 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR20200076528A (ko) * 2018-12-19 2020-06-29 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20200078101A (ko) * 2018-12-21 2020-07-01 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20200085967A (ko) * 2019-01-07 2020-07-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그 동작 방법
KR20200085510A (ko) * 2019-01-07 2020-07-15 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법과, 이를 위한 컨트롤러
KR20200095130A (ko) 2019-01-31 2020-08-10 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
CN110267260B (zh) * 2019-06-17 2022-03-01 Oppo广东移动通信有限公司 刷机方法、装置、终端及计算机可读存储介质
US10877900B1 (en) * 2019-06-26 2020-12-29 Western Digital Technologies, Inc. Enabling faster and regulated device initialization times
CN111338990B (zh) * 2020-02-12 2021-01-12 合肥康芯威存储技术有限公司 一种数据存储装置及数据存储方法与存储系统
KR20210121660A (ko) * 2020-03-31 2021-10-08 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
CN113900582A (zh) * 2020-06-22 2022-01-07 慧荣科技股份有限公司 数据处理方法及对应的数据储存装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817087B1 (ko) 2007-02-13 2008-03-27 삼성전자주식회사 플래시 메모리를 구비하는 스토리지 장치에서의 버퍼 캐시운용 방법
CN101719103B (zh) * 2009-11-25 2012-07-18 成都市华为赛门铁克科技有限公司 基于存储设备的信息处理方法以及存储设备
US8478796B2 (en) * 2010-03-23 2013-07-02 Apple Inc. Uncorrectable error handling schemes for non-volatile memories
US9075710B2 (en) * 2012-04-17 2015-07-07 SanDisk Technologies, Inc. Non-volatile key-value store
CN103064795B (zh) * 2012-12-31 2015-12-02 华为技术有限公司 一种存储设备的控制方法及相关装置
US9684568B2 (en) * 2013-12-26 2017-06-20 Silicon Motion, Inc. Data storage device and flash memory control method
US10067828B2 (en) * 2014-10-03 2018-09-04 Hitachi, Ltd. Memory controller and data control method
US10466908B2 (en) * 2015-08-25 2019-11-05 Toshiba Memory Corporation Memory system that buffers data before writing to nonvolatile memory
US10031845B2 (en) * 2016-04-01 2018-07-24 Intel Corporation Method and apparatus for processing sequential writes to a block group of physical blocks in a memory device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200008713A (ko) * 2018-07-17 2020-01-29 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20200055310A (ko) * 2018-11-13 2020-05-21 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US11556276B2 (en) 2019-07-05 2023-01-17 SK Hynix Inc. Memory system and operating method thereof
US11573891B2 (en) 2019-11-25 2023-02-07 SK Hynix Inc. Memory controller for scheduling commands based on response for receiving write command, storage device including the memory controller, and operating method of the memory controller and the storage device
KR20210144177A (ko) * 2020-05-21 2021-11-30 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US11599464B2 (en) 2020-05-21 2023-03-07 SK Hynix Inc. Memory controller and method of operating the same

Also Published As

Publication number Publication date
US20180189172A1 (en) 2018-07-05
CN108280033B (zh) 2021-06-22
US10489290B2 (en) 2019-11-26
CN108280033A (zh) 2018-07-13
TW201826127A (zh) 2018-07-16

Similar Documents

Publication Publication Date Title
CN108280033B (zh) 数据存储设备及其操作方法
US10891236B2 (en) Data storage device and operating method thereof
KR20200022118A (ko) 데이터 저장 장치 및 그 동작 방법
KR102419036B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11249897B2 (en) Data storage device and operating method thereof
US20180130537A1 (en) Data storage device and operating method thereof
KR20200095103A (ko) 데이터 저장 장치 및 그 동작 방법
US20140101386A1 (en) Data storage device including buffer memory
US20200218653A1 (en) Controller, data storage device, and operating method thereof
KR20200085967A (ko) 데이터 저장 장치 및 그 동작 방법
CN111916140B (zh) 控制器及其操作方法以及包括控制器的存储器系统
KR20200025184A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
KR20200048978A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200121645A (ko) 컨트롤러 및 그것의 동작 방법과 메모리 시스템
KR20200114212A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190006677A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200114086A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210006556A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20170031311A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20230037255A (ko) 이벤트 로그 관리 방법, 컨트롤러 및 저장 장치
KR20210028405A (ko) 서치 회로 및 컨트롤러
KR20210156061A (ko) 저장 장치 및 그 동작 방법
US9966148B1 (en) Data storage device and operating method thereof
KR20210001206A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination