CN111338990B - 一种数据存储装置及数据存储方法与存储系统 - Google Patents

一种数据存储装置及数据存储方法与存储系统 Download PDF

Info

Publication number
CN111338990B
CN111338990B CN202010088860.0A CN202010088860A CN111338990B CN 111338990 B CN111338990 B CN 111338990B CN 202010088860 A CN202010088860 A CN 202010088860A CN 111338990 B CN111338990 B CN 111338990B
Authority
CN
China
Prior art keywords
logical
physical
synchronized
mapping
address translation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010088860.0A
Other languages
English (en)
Other versions
CN111338990A (zh
Inventor
袁子儒
王守磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Kangxinwei Storage Technology Co Ltd
Original Assignee
Hefei Kangxinwei Storage Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Kangxinwei Storage Technology Co Ltd filed Critical Hefei Kangxinwei Storage Technology Co Ltd
Priority to CN202010088860.0A priority Critical patent/CN111338990B/zh
Publication of CN111338990A publication Critical patent/CN111338990A/zh
Application granted granted Critical
Publication of CN111338990B publication Critical patent/CN111338990B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
    • G06F12/1054—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache the data cache being concurrently physically addressed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本发明公开一种数据存储装置及数据存储方法与存储系统，属于存储器技术领域。本发明公开的数据存储装置包括：易失性存储单元，其包括一待同步的物理到逻辑地址转换映射；多个非易失性存储单元，其包括一已同步的逻辑到物理地址转换映射；缓存控制器，其分别与所述易失性存储单元和所述多个非易失性存储单元连接，用于将待同步的物理到逻辑地址转换映射同步到已同步的逻辑到物理地址转换映射中。本发明解决了现有的将易失性存储单元中的数据同步至非易失性存储单元中的方法步骤复杂，效率较低。

Description

一种数据存储装置及数据存储方法与存储系统
技术领域
本发明属于存储器技术领域，特别是涉及一种数据存储装置及数据存储方法与存储系统。
背景技术
存储系统的写操作程序中，内存作为控制器和硬盘之间的重要桥梁，提供更快速的性能，但是如果发生突然间断电的情况，如何保护内存中的数据不丢失，这是存储系统中老生常谈的议题。易失性存储单元就是在关闭计算机或者突然性、意外性关闭计算机的时候，里面的数据会丢失，就像内存。非易失性存储单元在上面的情况下数据不会丢失，像硬盘等外存，另外由于易失性存储单元的储存空间有限，为了将易失性存储单元中的数据永久的保存下来，就需要将易失性存储单元中的数据同步至非易失性存储单元中，现有的将易失性存储单元中的逻辑与物理地址间的转换映射同步至非易失性存储单元中的方法步骤复杂，效率较低。
发明内容
本发明的目的在于提供一种数据存储装置及数据存储方法与存储系统，解决了现有的将易失性存储单元中的逻辑与物理地址间的转换映射同步至非易失性存储单元中的方法步骤复杂，效率较低的问题。
为解决上述技术问题，本发明是通过以下技术方案实现的：
本发明提供一种数据存储装置，其包括：
易失性存储单元，其包括一待同步的物理到逻辑地址转换映射；
多个非易失性存储单元，其包括一已同步的逻辑到物理地址转换映射；
缓存控制器，其分别与所述易失性存储单元和所述多个非易失性存储单元连接，用于将待同步的物理到逻辑地址转换映射同步到已同步的逻辑到物理地址转换映射中。
在本发明的一个实施例中，所述缓存控制器中包括第一位图，所述第一位图用于标记待同步的物理到逻辑地址转换映射中已被同步至逻辑到物理地址转换映射中的映射条目。
在本发明的一个实施例中，所述缓存控制器中包括第二位图，所述第二位图用于标记逻辑到物理地址转换映射中已同步获得的映射条目。
在本发明的一个实施例中，所述待同步的物理到逻辑地址转换映射处于更新状态。
本发明还提供一种数据存储方法，其至少包括以下步骤：
在易失性存储单元中提供一待同步的物理到逻辑地址转换映射；
在多个非易失性存储单元中提供一已同步的逻辑到物理地址转换映射；
采用缓存控制器将所述待同步的物理到逻辑地址转换映射同步到已同步的逻辑到物理地址转换映射中。
在本发明的一个实施例中，所述缓存控制器中包括第一位图，所述第一位图用于标记待同步的物理到逻辑地址转换映射中已被同步至逻辑到物理地址转换映射中的映射条目。
在本发明的一个实施例中，当待同步的物理到逻辑地址转换映射中的条目已被同步时，则跳过处理此条目。
在本发明的一个实施例中，所述缓存控制器中包括第二位图，所述第二位图用于标记逻辑到物理地址转换映射中已同步获得的映射条目。
在本发明的一个实施例中，采用所述缓存控制器进行物理到逻辑地址转换映射与逻辑到物理地址转换映射的同步时，同步顺序为从待同步的物理到逻辑地址转换映射的后端至待同步的物理到逻辑地址转换映射的前端。
本发明还提供一种存储系统，其包括：
主机；
数据存储设备，与所述主机连接，所述数据存储设备包括：
搜索引擎；
数据存储装置，其设置在所述数据存储设备内，所述数据存储装置包括：
易失性存储单元，其与所述搜索引擎连接，所述易失性存储单元包括一待同步的物理到逻辑地址转换映射；
多个非易失性存储单元，其包括一已同步的逻辑到物理地址转换映射；缓存控制器，其分别与所述易失性存储单元和所述多个非易失性存储单元连接，用于将待同步的物理到逻辑地址转换映射同步到已同步的逻辑到物理地址转换映射中。
本发明通过将易失性存储单元中新写入数据的物理-逻辑映射表与非易失性存储单元中的逻辑-物理映射表进行同步，从而将易失性存储单元中新写入映射表条目便捷的保存至非易失性存储单元中，提高了数据同步的效率。在同步保存的过程当中由物理-逻辑映射表的后端至前端依次进行，即映射表条目的保存过程由最新写入的映射表条目依次向前直至最早写入的映射表条目。通过设置物理-逻辑映射表位图和逻辑-物理映射表位图对已被同步的映射表条目进行标记，若遇到已被同步的映射表条目则跳过同步此映射表条目，以此保证最新写入的映射表条目不会被覆盖。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一种存储系统的结构示意图；
图2为本发明另一种存储系统的结构示意图；
图3为对应图2中数据存储装置的数据存储方法流程图；
图4为图3中对应步骤S3的逻辑流程图；
图5为实施例物理-逻辑映射表(P2L)；
图6为用于保存属于逻辑块L30的映射条目的部分逻辑-物理映射表(L2P)；
图7为物理-逻辑映射表(P2L)对应的第一位图(P2L bitmap)；
图8为逻辑块L30对应的第二位图(L2P bitmap)；
图9为实施例逻辑块L30中L30：11逻辑地址对应的物理-逻辑映射表(P2L)条目同步至部分逻辑-物理映射表(L2P)过程图；
图10为实施例逻辑块L30中L30：0逻辑地址对应的物理-逻辑映射表(P2L)条目同步至部分逻辑-物理映射表(L2P)过程图；
图11为实施例逻辑块L30中L30：4逻辑地址对应的物理-逻辑映射表(P2L)条目同步至部分逻辑-物理映射表(L2P)过程图；
图12为实施例逻辑块L30中L30：16逻辑地址对应的物理-逻辑映射表(P2L)条目同步至部分逻辑-物理映射表(L2P)过程图；
图13为实施例逻辑块L30中再次出现L30：11逻辑地址时对应的物理-逻辑映射表(P2L)条目同步至部分逻辑-物理映射表(L2P)过程图；
图14为图4中上一逻辑块完成同步后，开始同步下一逻辑块中的映射条目的示意图；
图15为同步过程全部完成后物理-逻辑映射表(P2L)及相应的第一位图的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
如图1及图2所示，本发明提供一种存储系统，存储系统包括主机170和数据存储设备100(Solid State Drive，SSD)。
如图1及图2所示，数据存储设备100经由接口171及电源线172与主机170(例如信息处理装置)连接。主机170例如由个人计算机、CPU核或者与网络连接的服务器等构成。主机170对数据存储设备100执行数据存取控制，例如，通过向数据存储设备100发送写入请求、读出请求及删除请求，对数据存储设备100执行数据的写入、读出及删除。
如图1及图2所示，数据存储设备100包括搜索引擎180和数据存储装置190。数据存储设备100具备SSD控制器(存储装置控制部)110、非易失性存储单元120、接口控制器(接口部)130及电源供给部140。SSD控制器110、接口控制器130及非易失性存储单元120通过总线150相互连接。
如图1及图2所示，电源供给部140通过电源线172与主机170连接，接受从主机170供给的外部电源。电源供给部140和非易失性存储单元120通过电源线161连接，电源供给部140和SSD控制器110通过电源线162连接，电源供给部140和接口控制器130通过电源线163连接。电源供给部140对外部电源进行升压及降压，生成各种电压，向SSD控制器110、非易失性存储单元120及接口控制器130供给各种电压。
如图1及图2所示，接口控制器130通过接口171与主机170连接。接口控制器130执行与主机170的接口处理。作为接口171，可以采用SATA(Serial Advanced TechnologyAttachment：串行高级技术附件)、PCI Express(Peripheral Component InterconnectExpress：高速外设部件互连)、SAS(Serial Attached SC SI：串行连接SCSI)、USB(Universal Serial Bus：通用串行总线)等。在一实施例中，作为接口171，以采用SATA场合的例子进行说明。
如图1及图2所示，该数据存储装置190包括非易失性存储单元120。非易失性存储单元120是即使切断电源也不会丢失数据的非易失性存储器(非暂时的存储器)，如图1所示，本实施例中，以NAND型闪速存储器的结构为例进行说明，可以理解，在其他的实施例中，也可以采用其他类型的非易失性存储单元120结构。
如图1及图2所示，例如在NAND型闪速存储器中包括，确保存储固件(Firmware，FW)的FW区域121、存储管理信息的管理信息区域122、存储用户数据的用户区域123、存储例如测试步骤时的各种日志的筛选日志区域125，其中管理信息区域122还包括坏块管理表124。
如图1及图2所示，SSD控制器110控制数据存储设备100的各种工作。在本实施例中，SSD控制器110可以通过执行在NAND型闪速存储器的FW区域121存储的固件的处理器和各种硬件电路等来实现其功能，执行针对来自主机170的写请求、缓存刷新请求、读请求等的各种指令的主机170-NAND型闪速存储器间的数据转送控制、在RAM111及NAND型闪速存储器存储的各种管理表的更新，管理、筛选处理等。SSD控制器110从电源线172接受电源后，从FW区域121读出固件，然后，根据读出固件进行处理。SSD控制器110具备作为缓存区及操作区的RAM111和ECC(Error Checking and Correcting：错误检测和校正)电路112。
如图1及图2所示，RAM111由DRAM(Dynamic Random Access Memory：动态随机存取存储器)、SRAM(Static Random Access Memory：静态随机存取存储器)等的易失性RAM，或MRAM(Magnetoresistive Random Access Memory：磁阻随机存取存储器)、FeRAM(Ferroelectric Random Access Memory：铁电随机存取存储器)、ReRAM(ResistanceRandom Access Memory：电阻随机存取存储器)、PRAM(Phase-change Random AccessMemory：相变随机存取存储器)等的非易失性RAM构成，本实施例中，SSD控制器110中的RAM111例如包括一易失性存储单元。
如图1及图2所示，ECC电路112在数据写入时，对写入数据生成纠错码，将该纠错码附加到写入数据，发送到非易失性存储单元120。另外，ECC电路112在数据读出时，对读出数据，采用读出数据所包含的纠错码进行检错(错误位检测)及纠错。ECC电路112的ECC编码、ECC解密采用例如Bose-Chaudhuri-Hocquenghem(BCH)码、Reed-Solomon(RS)码、Low-Density Parity-Check(LDPC)码。在其他实施例中，电路112也可以是采用CyclicRedundancy Check(CRC)码进行检错的CRC电路112。
请参阅图2，本发明还提供一种数据存储装置190，其包括：易失性存储单元1101、多个非易失性存储单元120、缓存控制器1102。
当在数据存储装置190中执行写入操作时，主机170可以输出数据和包括对应于该数据的至少一个逻辑地址的地址单元。这里，从主机170连续输出到数据存储装置190的一组逻辑地址被称为地址单元。
请参阅图2，非易失性存储单元120即使当电力供应中断时，也可以保留数据。非易失性存储单元可以为NAND闪存、垂直NAND(VNAND)、NOR闪存、电阻随机存取存储器(RRAM)、相变存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转移力矩随机存取存储器(STT-RAM)。非易失性存储单元120可以包括连接到字线、串选择线、地选择线和位线的存储单元阵列。存储单元阵列可以包括多个NAND单元串。NAND单元串中的每一个可以通过串选择晶体管被连接到对应的位线。非易失性存储单元120可以包括包含多个存储块的超级块。多个存储块可以包括多个页面。非易失性存储单元120可以包括二维(2D)存储器阵列或三维(3D)存储器阵列。也可以使用其他类型的非易失性存储单元120。
请参阅图2，非易失性存储单元120可以包括存储实质(substantial)数据的用户区域和存储地址映射信息的元区域。用户区域可以存储从主机170接收到的数据。主机170可以发送数据和包括对应于该数据的多个逻辑地址的地址单元。非易失性存储单元120的元区域可以存储关于其中实质上存储从主机170接收的数据的用户区域的物理地址的映射信息，以及与该数据相对应的逻辑地址。这里，存储在元区域中的包括逻辑地址和物理地址的映射信息的表格被称为映射表，本实施例中，非易失性存储单元120包括一已同步的逻辑到物理地址转换映射，即逻辑-物理映射表(L2P)。
请参阅图2，易失性存储单元1101可以为能够高速写入或读取数据的存储器的易失性存储器，例如静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)，锁存器、触发器或寄存器。在本实施例中，易失性存储单元1101包括一待同步的物理到逻辑地址转换映射，即物理-逻辑映射表(P2L)。
请参阅图2，在一些实施例中，缓存控制器1102可以包括闪存转换层，闪存转换层可以从外部源，例如主机170中接收地址单元，并将接收到的地址单元存储在易失性存储单元1101中，地址排序器可以从易失性存储单元1101读取地址单元，并通过对包括在地址单元中的多个逻辑地址进行排序来创建经排序的地址单元。在本发明构思的一些实施例中，闪存转换层可以创建包括关于所有逻辑地址和物理地址的映射信息的物理-逻辑映射表(P2L)，并且将物理-逻辑映射表(P2L)存储在易失性存储单元1101中，在一些实施例中，由于不断有新的数据由主机170写入，所以存储在易失性存储单元1101中的物理-逻辑映射表(P2L)也在不断的更新当中。闪存转换层还可以创建逻辑-物理映射表(L2P)，并将逻辑-物理映射表(L2P)存储在非易失性存储单元120中。易失性存储单元1101在电力供应中断时，关于逻辑地址和物理地址的映射信息可能丢失，而闪存转换层可以将包括关于逻辑地址和物理地址的映射信息的映射表存储在即使当电力供应中断时也可以保留信息的非易失性存储单元120中。在本发明构思的一些实施例中，当地址排序器对逻辑地址进行排序时，闪存转换层可以根据一定的规则将物理地址分配给逻辑地址。在本实施例中，缓存控制器1102与多个非易失性存储单元120连接，用于将待同步的物理-逻辑映射表(P2L)中的数据同步到已同步的逻辑-物理映射表(L2P)中。
请参阅图2，在本发明构思的一些实施例中，缓存控制器1102中还可以包括第一位图(P2L bitmap)，第一位图(P2L bitmap)用于标记待同步的物理-逻辑映射表(P2L)中已被同步的映射条目。在本发明构思的一些实施例中，缓存控制器1102中还可以包括第二位图(L2P bitmap)，第二位图(L2P bitmap)用于标记已加载的部分逻辑-物理映射表(L2P)中当前已同步的映射条目。
请参阅图3，本发明还提供一种数据存储方法，其至少包括以下步骤：
S1.在易失性存储单元1101中提供一待同步的物理到逻辑地址转换映射。
S2.在多个非易失性存储单元120中提供一已同步的逻辑到物理地址转换映射。
S3.采用缓存控制器1102将所述待同步的物理到逻辑地址转换映射同步到已同步的逻辑到物理地址转换映射。
请参阅图3，在步骤S1中，当在数据存储装置190中执行写入操作时，主机170可以输出数据和包括对应于该数据的至少一个逻辑地址的地址单元。这里，从主机170连续输出到数据存储装置190的一组逻辑地址被称为地址单元。
请参阅图3，在步骤S1中，数据存储装置190的易失性存储单元1101可以为能够高速写入或读取数据的存储器的易失性存储器，例如静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)，锁存器、触发器或寄存器，或非易失性存储器，诸如NAND闪存、垂直NAND(VNAND)、NOR闪存、电阻随机存取存储器(RRAM)、相变存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转移力矩随机存取存储器(STT-RAM)。在本实施例中，易失性存储单元1101包括一待同步的物理到逻辑地址转换映射，即物理-逻辑映射表(P2L)。易失性存储单元1101在电力供应中断时，关于逻辑地址和物理地址的映射信息可能丢失，另外由于易失性存储单元1101的存储空间有限，因此可以将易失性存储单元1101上储存的数据同步到非易失性存储单元120进行永久保存，并释放易失性存储单元1101的空间。
请参阅图3，在步骤S2中，非易失性存储单元120即使当电力供应中断时，也可以保留数据。非易失性存储单元120可以包括连接到字线、串选择线、地选择线和位线的存储单元阵列。存储单元阵列可以包括多个NAND单元串。NAND单元串中的每一个可以通过串选择晶体管被连接到对应的位线。非易失性存储单元120可以包括包含多个存储块的超级块。多个存储块可以包括多个页面。非易失性存储单元120可以包括二维(2D)存储器阵列或三维(3D)存储器阵列。也可以使用其他类型的非易失性存储单元120。
请参阅图3，非易失性存储单元120可以包括存储实质(substantial)数据的用户区域和存储地址映射信息的元区域。用户区域可以存储从主机170接收到的数据。主机170可以发送数据和包括对应于该数据的多个逻辑地址的地址单元。非易失性存储单元120的元区域可以存储关于其中实质上存储从主机170接收的数据的用户区域的物理地址的映射信息，以及与该数据相对应的逻辑地址。这里，存储在元区域中的包括逻辑地址和物理地址的映射信息的表格被称为映射表，本实施例中，非易失性存储单元120包括一已同步的逻辑到物理地址转换映射，即逻辑-物理映射表(L2P)。
请参阅图3，在步骤S3中，缓存控制器1102可以包括地址排序器和闪存转换层，闪存转换层可以从外部源，例如主机170中接收地址单元，并将接收到的地址单元存储在易失性存储单元1101中，闪存转换层可以创建包括关于所有逻辑地址和物理地址的映射信息的物理-逻辑映射表(P2L)，并且将物理-逻辑映射表(P2L)存储在易失性存储单元1101中，在一些实施例中，由于不断有新的数据由主机170写入，所以存储在易失性存储单元1101中的物理-逻辑映射表(P2L)也在不断的更新当中。闪存转换层还可以创建逻辑-物理映射表(L2P)，并将逻辑-物理映射表(L2P)存储在非易失性存储单元120中。易失性存储单元1101在电力供应中断时，关于逻辑地址和物理地址的映射信息可能丢失，而闪存转换层可以将包括关于逻辑地址和物理地址的映射信息的映射表存储在即使当电力供应中断时也可以保留信息的非易失性存储单元120中。在本实施例中，缓存控制器1102分别与易失性存储单元1101和多个非易失性存储单元120连接，用于将待同步的物理-逻辑映射表(P2L)中的数据同步到已同步的逻辑-物理映射表(L2P)中，其中定义部分逻辑-物理映射表(L2P)为由逻辑-物理映射表(L2P)中分离出的需要更新的部分，具体的，部分逻辑-物理映射表(L2P)为同属一逻辑块的物理-逻辑映射表(P2L)条目的同步目的地。将部分逻辑-物理映射表(L2P)加载到易失性存储单元1101中，当部分逻辑-物理映射表(L2P)从非易失性存储单元120加载到易失性存储单元1101中时，所有同属此部分逻辑-物理映射表(L2P)的物理-逻辑映射表(P2L)中的条目将被同步。
请参阅图3，在步骤S3中，在本发明构思的一些实施例中，缓存控制器1102中还可以包括第一位图(P2L bitmap)，第一位图(P2L bitmap)用于标记待同步的物理-逻辑映射表(P2L)中已被同步的映射条目，当待同步的物理-逻辑映射表(P2L)中的映射条目已被同步时，则跳过处理此条目。在本发明构思的一些实施例中，缓存控制器1102中还可以包括第二位图(L2P bitmap)，第二位图(L2P bitmap)用于标记已加载的部分逻辑-物理映射表(L2P)中当前已同步的映射条目。每次将部分逻辑-物理映射表(L2P)从非易失性存储单元120加载到易失性存储单元1101中时，第二位图(L2P bitmap)同时发生初始化，以指示部分逻辑-物理映射表(L2P)中的每个映射条目是否已与物理-逻辑映射表(P2L)同步，由于缓存控制器1102进行数据同步时，同步顺序为从待同步的物理-逻辑映射表(P2L)的后端依次至待同步的物理-逻辑映射表(P2L)的前端，即数据的保存过程由最新写入的数据依次向前直至最早写入的数据，当不同的来源物理-逻辑映射表(P2L)条目其同步目的地为一部分逻辑-物理映射表(L2P)条目时，通过第二位图(L2P bitmap)的指示可以防止最新写入的数据被之前写入的数据覆盖。
请参阅图3，具体同步过程为，按照从后至前的顺序依次检查第一位图确定在物理-逻辑映射表(P2L)中是否有需要同步到逻辑-物理映射表(L2P)中的映射条目，若第一位图中全标记为1，则确定在物理-逻辑映射表(P2L)中没有需要同步到逻辑-物理映射表(L2P)中的映射条目，同步过程全部完成，若第一位图中存在标记为0的位，则确定此第一位图对应的物理-逻辑映射表(P2L)中的映射条目需要同步到逻辑-物理映射表(L2P)中。其中逻辑-物理映射表(L2P)中包括多个部分逻辑-物理映射表(L2P)，每个部分逻辑-物理映射表(L2P)为同属一逻辑块的物理-逻辑映射表(P2L)条目的同步目的地。加载部分逻辑-物理映射表(L2P)，将第一位图中标记为0的位对应的物理-逻辑映射表(P2L)中的映射条目同步至部分逻辑-物理映射表(L2P)中，对部分逻辑-物理映射表(L2P)中已同步获得的映射条目在第二位图中相应的位进行标记，例如标记位1，对物理-逻辑映射表(P2L)中已同步的映射条目在第一位图中进行标记，例如标记位1。通过搜索引擎在物理-逻辑映射表(P2L)中搜索是否还存在需要同步至当前已加载的部分逻辑-物理映射表(L2P)中的映射条目，若不存在，则保存此部分逻辑-物理映射表(L2P)至非易失性存储单元120，并继续在第一位图寻找标记为0的位。若物理-逻辑映射表(P2L)中还存在需要同步至当前已加载的部分逻辑-物理映射表(L2P)中的映射条目，则通过检查在第二位图中是否已标记从而确定此映射条目是否已经被同步，若检查第二位图中此映射条目对应的位标记为0，则确定此映射条目未被同步，继而对此映射条目重复上述同步步骤，若检查第二位图中此映射条目对应的位标记为1，则确定此映射条目已经被同步，跳过此映射条目的同步步骤，以防止覆盖最新值，同时在第一位图上对应于此映射条目的位进行标记，例如标记为1，之后通过搜索引擎继续在物理-逻辑映射表(P2L)中搜索是否还存在需要同步至当前已加载的部分逻辑-物理映射表(L2P)中的映射条目，并重复上述步骤，直至所有需要同步的映射条目同步完成。
具体的，请参阅图3至图15，对本发明的数据存储方法进行进一步详细的阐述。
请参阅图3至图8，在步骤S1至步骤S3中，闪存转换层可以从外部源，例如主机170中接收地址单元，并将接收到的地址单元存储在易失性存储单元1101中，在本发明构思的一些实施例中，将物理-逻辑映射表(P2L)存储在易失性存储单元1101中，在一些实施例中，由于不断有新的数据由主机170写入，所以存储在易失性存储单元1101中的物理-逻辑映射表(P2L)也在不断的更新当中。具体的，在本实施例中，闪存转换层将从主机170接收到的地址单元划分为若干逻辑块，本实施例中，例如将地址单元划分为从L1至L200的逻辑块(图中仅示出部分逻辑块)，每个逻辑块中包含多个逻辑地址，其中从主机接收的逻辑地址为待映射条目，按照写入的物理地址的顺序进行排列，从而获得本实施例中物理到逻辑地址转换映射，即物理-逻辑映射表(P2L)，其中最左侧一列对应为写入的物理地址，右侧为每一个写入对应物理地址的逻辑地址，在本实施例中，例如L30：3为写入物理地址4K60的逻辑地址，L30：4为写入物理地址4K 61的逻辑地址，L30：0为写入物理地址4K 62的逻辑地址，L30：11为写入物理地址4K 63的逻辑地址。对应物理-逻辑映射表(P2L)设置一第一位图(P2Lbitmap)，第一位图(P2L bitmap)中的每个位对应于物理-逻辑映射表(P2L)中的一个逻辑地址即待映射条目，在进行待映射条目同步之前首先将第一位图(P2L bitmap)初始化，即将第一位图(P2L bitmap)中的每个位都设为0，当待映射条目同步开始时，数据的同步顺序为由物理-逻辑映射表(P2L)中最后一个物理地址对应的逻辑地址开始，向前依次将此逻辑块内的逻辑地址即待映射条目同步至逻辑-物理映射表(L2P)中，在此过程中，物理-逻辑映射表(P2L)中的一个映射条目进行了同步，则在第一位图(P2L bitmap)中的相应位置标记为1。
请参阅图3至图8，在步骤S1至步骤S3中，本实施例中，例如由物理地址4K 63对应的逻辑地址L30：11开始，对L30逻辑块中所有的逻辑地址即待映射条目进行同步，直至L30逻辑块中所有的待映射条目同步完成，再从物理-逻辑映射表(P2L)中由后至前选择下一个逻辑块进行同步，在一些实施例中，当物理-逻辑映射表(P2L)中的逻辑地址出现与之前相同的逻辑地址时，则代表该逻辑地址已被覆盖，此逻辑地址对应的数据不是最新写入的数据。
请参阅图3至图8，在步骤S1至步骤S3中，在非易失性存储单元120中提供一逻辑到物理地址转换映射，即逻辑-物理映射表(L2P)，定义其中部分逻辑-物理映射表(L2P)为由逻辑-物理映射表(L2P)中分离出的需要同步进行更新的部分，也即需要加载到易失性存储单元1101中用于存储同步映射条目的部分。如图6所示，本实施例中，部分逻辑-物理映射表(L2P)例如存放L30逻辑块中同步获得的内容，其中OxFFFFFFFF代表此逻辑地址尚未被主机写入过，所以无对应的物理地址。对应部分逻辑-物理映射表(L2P)为其设置第二位图(L2Pbitmap)，第二位图(L2P bitmap)中的每个位对应于部分逻辑-物理映射表(L2P)中的一个映射条目，用于指示同步获得的映射条目，在映射条目同步之前，将第二位图(L2P bitmap)初始化，即将第二位图(L2P bitmap)中的每个位都设为0，若部分逻辑-物理映射表(L2P)中获得了一个映射条目，则在第二位图(L2P bitmap)中的相应位置标记为1。
请参阅图3至图8，在步骤S1至步骤S3中，本发明的数据同步方法是检查物理-逻辑映射表(P2L)中是否有未同步的映射条目，如果发现有未同步的映射条目，则开始将物理-逻辑映射表(P2L)中的该映射条目同步至部分逻辑-物理映射表(L2P)中。
请参阅图4，具体的，在步骤S3中，还包括以下步骤：
S311.通过检查第一位图确定在物理-逻辑映射表(P2L)中是否有需要同步到逻辑-物理映射表(L2P)中的映射条目，第一位图(P2L bitmap)中若不存在标记为0的位，则继续S312，若存在标记为0的位，则继续S313；
S312.数据同步已完成。
S313.加载第一位图中标记为0的位在物理-逻辑映射表(P2L)中对应的条目所需同步到的目标即部分逻辑-物理映射表(L2P)；
S314.将物理-逻辑映射表(P2L)中对应于第一位图(P2L bitmap)中此位的映射条目同步至部分逻辑-物理映射表(L2P)中的相应位置；
S315.将第一位图(P2L bitmap)中此位标记为1；
S316.在第二位图(L2P bitmap)中将与部分逻辑-物理映射表(L2P)中的相应位置对应的位标记为1；
S317.通过搜索引擎在物理-逻辑映射表(P2L)中搜索是否还存在需要同步至当前已加载的部分逻辑-物理映射表(L2P)中的映射条目，若不存在，则继续S318，若存在，则继续S319；
S318.保存已存放同步映射条目的部分逻辑-物理映射表(L2P)，继续步骤S311；
S319.通过检查在第二位图中此映射条目是否已标记从而确定此映射条目是否为当前部分逻辑-物理映射表(L2P)中已经同步的映射条目，若在第二位图(L2P bitmap)中已标记为1，则继续S320，若在第二位图(L2P bitmap)中标记为0，则继续S314；
S320.将第一位图(P2L bitmap)中此位标记为1，继续S317。
请参阅图4，更具体的，在步骤S311至步骤S312中，通过按从后至前的顺序依次检查第一位图确定在物理-逻辑映射表(P2L)中是否有需要同步到逻辑-物理映射表(L2P)中的映射条目，即检查第一位图(P2L bitmap)中是否有标记为0的位，此位对应为物理-逻辑映射表(P2L)中未同步的映射条目，若第一位图(P2L bitmap)中没有标记为0的位，则数据同步过程已完成。
请参阅图4，在步骤S311、步骤313至步骤316中，若第一位图(P2L bitmap)中存在标记为0的位，则从非易失性存储单元120中加载用于存放此位对应映射条目所属的逻辑块中同步映射条目的部分逻辑-物理映射表(L2P)，将物理-逻辑映射表(P2L)中对应于第一位图(P2L bitmap)中标记为0的位所对应的映射条目同步至部分逻辑-物理映射表(L2P)中的相应位置，同步后将第一位图(P2L bitmap)中的此位标记为1，在第二位图(L2P bitmap)中将与部分逻辑-物理映射表(L2P)中的相应逻辑地址对应的位也标记为1，表示在部分逻辑-物理映射表(L2P)中对应的逻辑地址上已存有从物理-逻辑映射表(P2L)中同步获得的映射条目。这样就完成了一次数据的同步过程，在步骤S317至步骤S318中，然后再通过搜索引擎180搜索在物理-逻辑映射表(P2L)中是否存在需要同步至当前已加载的部分逻辑-物理映射表(L2P)中的映射条目，即同属于同一逻辑块中需要同步的映射条目，若不存在，则表明以当前加载的部分逻辑-物理映射表(L2P)为同步目标的映射条目皆已同步完毕，则将此逻辑块对应得部分逻辑-物理映射表(L2P)进行保存后开始重复步骤S311，进行下一逻辑块数据的同步。若此逻辑块中还有需要同步的映射条目，则重复步骤S314至步骤S316的数据同步过程。若所有逻辑块对应的第一位图(P2L bitmap)中的位都已标记为1，则数据同步过程结束。数据同步的顺序按照第一位图(P2L bitmap)中对应的位由后至前依次进行，可以保证数据的写入顺序为由最新至最早。
请参阅图4，在其他一些实施例中，在步骤S317、步骤S319至步骤S320中，当一逻辑块中上一次的数据同步过程完成后，通过搜索引擎180搜索在物理-逻辑映射表(P2L)中是否存在需要同步至当前已加载的部分逻辑-物理映射表(L2P)中的映射条目，即同属于同一逻辑块中需要同步的映射条目，若此逻辑块中还有需要同步的映射条目，检查此映射条目对应于第二位图(L2P bitmap)中的位是否已经标记为1，若相应的第二位图(L2P bitmap)中的位已经被标记为1，则表示此映射条目之前已经同步过，且根据数据同步顺序可以获得已经同步的映射条目代表更新的数据，此时跳过同步此映射条目，并在第一位图(P2Lbitmap)中的相应位置标记为1，然后再重复步骤S317。若此映射条目相应的第二位图(L2Pbitmap)中的位标记为0，则表示此映射条目之前没有同步过，对此映射条目进行步骤S314至步骤S316的数据同步过程，通过此方法可以保证最新的数据不会被之前的数据所覆盖。
请参阅图4、图9至图15，更具体的，数据同步过程例如如下：
请参阅图4、图9至图15，在步骤S311至步骤S312中，通过按从后至前的顺序依次检查第一位图确定在物理-逻辑映射表(P2L)中是否有需要同步到逻辑-物理映射表(L2P)中的映射条目，即检查第一位图(P2L bitmap)中是否有标记为0的位，此位对应为物理-逻辑映射表(P2L)中未同步的映射条目，若第一位图(P2L bitmap)中没有标记为0的位，则数据同步过程已完成。
以下为假设第一位图(P2L bitmap)中存在有标记为0的位的数据同步过程，本实施例中，假设通过固件搜索物理-逻辑映射表(P2L)中有需要同步到逻辑-物理映射表(L2P)中的映射条目，例如按照从后至前的顺序搜索物理-逻辑映射表(P2L)中待映射条目，并确认首先搜索到的待映射条目对应为逻辑块L30中的映射条目，则本实施例首先对逻辑块L30中的待映射条目进行同步。
请参阅图4至图9，在步骤313至步骤316中，在逻辑块L30中，按照从后至前的顺序，搜索到物理-逻辑映射表(P2L)中L30：11逻辑地址所对应的待映射条目为需要同步到逻辑-物理映射表(L2P)中的映射条目，且其在第一位图(P2L bitmap)中的标记为0，加载此映射条目所需同步到的目标即部分逻辑-物理映射表(L2P)，将此映射条目同步至已加载的部分逻辑-物理映射表(L2P)中的相应位置，并将第一位图(P2L bitmap)中的相应位标记为1，在第二位图(L2P bitmap)的相应位处也标记为1，就此完成对L30：11逻辑地址对应的数据的同步。
请参阅图4至图8及图10，结合步骤S317和步骤S319，通过搜索引擎180搜索在物理-逻辑映射表(P2L)中是否存在需要同步至当前已加载的部分逻辑-物理映射表(L2P)中的映射条目，即同属于同一逻辑块中需要同步的映射条目，在物理-逻辑映射表(P2L)中，按照从后至前的顺序搜索到在逻辑块L30中，L30：0逻辑地址所对应的待映射条目为待同步映射条目，检查此逻辑地址在第二位图(L2P bitmap)的相应位处标记为0，表明L30：0逻辑地址所对应的待映射条目之前没有被同步，将此映射条目同步至已加载的部分逻辑-物理映射表(L2P)中的相应位置，并将第一位图(P2L bitmap)中的相应位标记为1，在第二位图(L2P bitmap)的相应位处也标记为1，就此完成对L30：0逻辑地址对应的数据的同步。
请参阅图4至图8及图11，结合步骤S317和步骤S319，通过搜索引擎180搜索在物理-逻辑映射表(P2L)中是否存在需要同步至当前已加载的部分逻辑-物理映射表(L2P)中的映射条目，即同属于同一逻辑块中需要同步的映射条目，在物理-逻辑映射表(P2L)中，按照从后至前的顺序搜索到在逻辑块L30中，L30：4逻辑地址所对应的待映射条目为待同步映射条目，检查此逻辑地址在第二位图(L2P bitmap)的相应位处标记为0，表明L30：4逻辑地址所对应的待映射条目之前没有被同步，将此映射条目同步至已加载的部分逻辑-物理映射表(L2P)中的相应位置，并将第一位图(P2L bitmap)中的相应位标记为1，在第二位图(L2P bitmap)的相应位处也标记为1，就此完成对L30：4逻辑地址对应的数据的同步。
请参阅图4至图8及图12，结合步骤S317和步骤S319，通过搜索引擎180搜索在物理-逻辑映射表(P2L)中是否存在需要同步至当前已加载的部分逻辑-物理映射表(L2P)中的映射条目，即同属于同一逻辑块中需要同步的映射条目，在物理-逻辑映射表(P2L)中，按照从后至前的顺序搜索到在逻辑块L30中，L30：16逻辑地址所对应的待映射条目为待同步映射条目，检查此逻辑地址在第二位图(L2P bitmap)的相应位处标记为0，表明L30：16逻辑地址所对应的待映射条目之前没有被同步，将此映射条目同步至已加载的部分逻辑-物理映射表(L2P)中的相应位置，并将第一位图(P2L bitmap)中的相应位标记为1，在第二位图(L2P bitmap)的相应位处也标记为1，就此完成对L30：16逻辑地址对应的数据的同步。
请参阅图4至图8及图13，结合步骤S317、步骤S319和步骤S320，通过搜索引擎180搜索在物理-逻辑映射表(P2L)中是否存在需要同步至当前已加载的部分逻辑-物理映射表(L2P)中的映射条目，即同属于同一逻辑块中需要同步的映射条目，在物理-逻辑映射表(P2L)中，按照从后至前的顺序搜索到在逻辑块L30中，L30：11逻辑地址所对应的待映射条目为待同步映射条目，检查此逻辑地址在第二位图(L2P bitmap)的相应位处已经标记为1，表明L30：11逻辑地址所对应的待映射条目之前已经被同步，则跳过同步此逻辑地址所对应的映射条目，并将第一位图(P2L bitmap)中的相应位标记为1，之后继续返回步骤S317依次进行数据同步。当搜索引擎在物理-逻辑映射表(P2L)中搜索不存在需要同步至当前已加载的部分逻辑-物理映射表(L2P)中的映射条目时，则表明以当前加载的部分逻辑-物理映射表(L2P)为同步目标的映射条目皆已同步完毕，则将此逻辑块对应得部分逻辑-物理映射表(L2P)进行保存后开始重复步骤S311，进行下一逻辑块数据的同步。如图14所示，在进行另一逻辑块数据同步时，需要重新加载一部分逻辑-物理映射表(L2P)，并重新初始化相应的第二位图。重复上述步骤直至物理-逻辑映射表(P2L)中没有需要同步到逻辑-物理映射表(L2P)中的映射条目，则表明数据同步已完成，如图15所示。
在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上公开的本发明选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (6)

1.一种数据存储装置，其特征在于，其包括：
易失性存储单元，其包括一待同步的物理到逻辑地址转换映射；
多个非易失性存储单元，其包括一已同步的逻辑到物理地址转换映射；
缓存控制器，其分别与所述易失性存储单元和所述多个非易失性存储单元连接，用于将待同步的物理到逻辑地址转换映射同步到已同步的逻辑到物理地址转换映射中，所述缓存控制器中包括第一位图和第二位图，所述第一位图用于标记待同步的物理到逻辑地址转换映射中已被同步至逻辑到物理地址转换映射中的映射条目，所述第二位图用于标记逻辑到物理地址转换映射中已同步获得的映射条目。
2.根据权利要求1所述一种数据存储装置，其特征在于，所述待同步的物理到逻辑地址转换映射处于更新状态。
3.一种数据存储方法，其特征在于，其至少包括以下步骤：
在易失性存储单元中提供一待同步的物理到逻辑地址转换映射；
在多个非易失性存储单元中提供一已同步的逻辑到物理地址转换映射；
采用缓存控制器将所述待同步的物理到逻辑地址转换映射同步到已同步的逻辑到物理地址转换映射中，所述缓存控制器中包括第一位图和第二位图，所述第一位图用于标记待同步的物理到逻辑地址转换映射中已被同步至逻辑到物理地址转换映射中的映射条目，所述第二位图用于标记逻辑到物理地址转换映射中已同步获得的映射条目，同步时，依次检查第一位图确定在待同步的物理到逻辑地址转换映射中是否有需要同步到逻辑到物理地址转换映射中的映射条目，若第一位图中全标记为1，则确定在待同步的物理到逻辑地址转换映射中没有需要同步到逻辑到物理地址转换映射中的映射条目，同步过程全部完成，若第一位图中存在标记为0的位，则确定此第一位图对应的待同步的物理到逻辑地址转换映射中的映射条目需要同步到逻辑到物理地址转换映射中。
4.根据权利要求3所述一种数据存储方法，其特征在于，当待同步的物理到逻辑地址转换映射中的条目已被同步时，则跳过处理此条目。
5.根据权利要求3所述一种数据存储方法，其特征在于，采用所述缓存控制器进行物理到逻辑地址转换映射与逻辑到物理地址转换映射的同步时，同步顺序为从待同步的物理到逻辑地址转换映射的后端至待同步的物理到逻辑地址转换映射的前端。
6.一种存储系统，其特征在于，其包括：
主机；
数据存储设备，与所述主机连接，所述数据存储设备包括：
搜索引擎；
数据存储装置，其设置在所述数据存储设备内，所述数据存储装置包括：
易失性存储单元，其与所述搜索引擎连接，所述易失性存储单元包括一待同步的物理到逻辑地址转换映射；
多个非易失性存储单元，其包括一已同步的逻辑到物理地址转换映射；
缓存控制器，其分别与所述易失性存储单元和所述多个非易失性存储单元连接，用于将待同步的物理到逻辑地址转换映射同步到已同步的逻辑到物理地址转换映射中，所述缓存控制器中包括第一位图和第二位图，所述第一位图用于标记待同步的物理到逻辑地址转换映射中已被同步至逻辑到物理地址转换映射中的映射条目，所述第二位图用于标记逻辑到物理地址转换映射中已同步获得的映射条目。
CN202010088860.0A 2020-02-12 2020-02-12 一种数据存储装置及数据存储方法与存储系统 Active CN111338990B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010088860.0A CN111338990B (zh) 2020-02-12 2020-02-12 一种数据存储装置及数据存储方法与存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010088860.0A CN111338990B (zh) 2020-02-12 2020-02-12 一种数据存储装置及数据存储方法与存储系统

Publications (2)

Publication Number Publication Date
CN111338990A CN111338990A (zh) 2020-06-26
CN111338990B true CN111338990B (zh) 2021-01-12

Family

ID=71183356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010088860.0A Active CN111338990B (zh) 2020-02-12 2020-02-12 一种数据存储装置及数据存储方法与存储系统

Country Status (1)

Country Link
CN (1) CN111338990B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111143231B (zh) * 2018-11-02 2023-06-13 伊姆西Ip控股有限责任公司 用于数据处理的方法、设备和计算机程序产品
CN112416810A (zh) * 2020-11-10 2021-02-26 深圳宏芯宇电子股份有限公司 存储级存储装置及其数据操作方法、电子设备
CN113590503B (zh) * 2021-07-23 2024-03-22 合肥康芯威存储技术有限公司 一种非挥发性记忆体存储器的垃圾回收方法与垃圾回收系统
CN113590502B (zh) * 2021-07-23 2024-03-22 合肥康芯威存储技术有限公司 一种非挥发性记忆体存储设备的垃圾回收方法与垃圾回收系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105027090A (zh) * 2012-10-05 2015-11-04 西部数据技术公司 用于固态驱动器中的物理到逻辑映射的方法、设备和系统
CN108280033A (zh) * 2017-01-04 2018-07-13 爱思开海力士有限公司 数据存储设备及其操作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105027090A (zh) * 2012-10-05 2015-11-04 西部数据技术公司 用于固态驱动器中的物理到逻辑映射的方法、设备和系统
CN108280033A (zh) * 2017-01-04 2018-07-13 爱思开海力士有限公司 数据存储设备及其操作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于软硬件协同设计的闪存存储系统关键技术研究与实现;丘文未;《中国优秀硕士学位论文全文数据库 信息科技辑》;20160315;第二章 *

Also Published As

Publication number Publication date
CN111338990A (zh) 2020-06-26

Similar Documents

Publication Publication Date Title
CN111338990B (zh) 一种数据存储装置及数据存储方法与存储系统
US11144389B2 (en) Non-volatile memory program failure recovery via redundant arrays
US11113149B2 (en) Storage device for processing corrupted metadata and method of operating the same
CN110858129B (zh) 数据存储装置及其操作方法
US11232041B2 (en) Memory addressing
US9323612B2 (en) Mixed granularity higher-level redundancy for non-volatile memory
US8478796B2 (en) Uncorrectable error handling schemes for non-volatile memories
US9195583B2 (en) Methods of managing meta data in a memory system and memory systems using the same
US10475518B2 (en) Memory system, memory system control method, and program
TWI645404B (zh) 資料儲存裝置以及非揮發式記憶體操作方法
TW202018505A (zh) 資料儲存裝置、資料儲存方法及計算機可讀媒體
US10229052B2 (en) Reverse map logging in physical media
EP2646922A2 (en) Dynamic higher-level redundancy mode management with independent silicon elements
WO2012099937A2 (en) Higher-level redundancy information computation
TWI661303B (zh) 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
CN110442529B (zh) 可配置的存储器系统及配置和使用该存储器系统的方法
US20190065392A1 (en) Nonvolatile memory devices and methods of controlling the same
CN108027764B (zh) 可转换的叶的存储器映射
US20150046772A1 (en) Method and device for error correcting code (ecc) error handling
CN112463647A (zh) 使用散列来减小前向映射表的大小
US20200050400A1 (en) Method of accessing data in storage device, method of managing data in storage device and storage device performing the same
US11314653B2 (en) Memory controller
CN113590503A (zh) 一种非挥发性记忆体存储器的垃圾回收方法与垃圾回收系统
WO2014028183A1 (en) Fractional redundant array of silicon independent elements
US11281381B2 (en) Storage node of distributed storage system and method of operating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant