CN110858129B - 数据存储装置及其操作方法 - Google Patents

数据存储装置及其操作方法 Download PDF

Info

Publication number
CN110858129B
CN110858129B CN201910748761.8A CN201910748761A CN110858129B CN 110858129 B CN110858129 B CN 110858129B CN 201910748761 A CN201910748761 A CN 201910748761A CN 110858129 B CN110858129 B CN 110858129B
Authority
CN
China
Prior art keywords
address
logical block
mapping
addresses
updated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910748761.8A
Other languages
English (en)
Other versions
CN110858129A (zh
Inventor
赵荣翼
朴炳奎
洪性宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimi Ip Co ltd
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110858129A publication Critical patent/CN110858129A/zh
Application granted granted Critical
Publication of CN110858129B publication Critical patent/CN110858129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

本发明涉及一种数据存储装置。该数据存储装置包括：非易失性存储器装置，包括地址映射表；存储器，包括顺序映射表，该顺序映射表存储逻辑块地址之中的连续逻辑块地址的顺序映射条目，从主机装置接收逻辑块地址与写入请求；以及处理器，被配置成当触发映射更新操作时，从地址映射表中读取包括其映射信息将被更新的逻辑块地址的一个或多个映射段；将所读取的一个或多个映射段存储在存储器中；使用包括存储在顺序映射表中的将被更新的逻辑块地址的第一顺序映射条目，顺序地改变映射到将被更新的各个逻辑块地址的物理块地址；并且将所改变的物理块地址存储在存储器中。

Description

数据存储装置及其操作方法
相关申请的交叉引用
本申请要求于2018年8月22日向韩国知识产权局提交的申请号为10-2018-0097844的韩国申请的优先权，其通过引用整体并入本文。
技术领域
各个实施例总体涉及一种电子装置，且更特别地，涉及一种数据存储装置及其操作方法。
背景技术
最近，计算环境的范例已经变为可以随时随地使用计算机系统的普适计算环境。因此，诸如移动电话、数码相机和笔记本电脑的便携式电子装置的使用已经迅速增长。这些便携式电子装置通常采用使用存储器装置的数据存储装置。数据存储装置用于存储便携式电子装置中使用的数据。
由于使用存储器装置的数据存储装置不具有机械驱动器，因此数据存储装置具有优异的稳定性和耐用性、高信息访问速度和低功耗。具有这些优点的数据存储装置包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、通用闪存(UFS)装置和固态驱动器(SSD)。
发明内容
各个实施例涉及一种能够减少映射更新时间的数据存储装置及其操作方法。
在实施例中，一种数据存储装置可以包括：非易失性存储器装置，包括地址映射表；存储器，包括顺序映射表，其中顺序映射表存储逻辑块地址之中的连续逻辑块地址的顺序映射条目，从主机装置接收逻辑块地址与写入请求；以及处理器，被配置成当触发映射更新操作时，从地址映射表中读取包括其映射信息将被更新的逻辑块地址的一个或多个映射段；将所读取的一个或多个映射段存储在存储器中；使用包括存储在顺序映射表中的将被更新的逻辑块地址的第一顺序映射条目，顺序地改变映射到将被更新的各个逻辑块地址的物理块地址；并且将所改变的物理块地址存储在存储器中。
在实施例中，一种数据存储装置的操作方法可以包括：当触发映射更新操作时，从地址映射表中读取包括其映射信息将被更新的逻辑块地址的映射段；将所读取的映射段存储在存储器中；使用包括将被更新的逻辑块地址的顺序映射条目，顺序地改变映射到将被更新的各个逻辑块地址的物理块地址；以及将所改变的物理块地址存储在存储器中。
在实施例中，一种数据存储装置可以包括：地址映射表，包含分别相互映射的逻辑地址和物理地址之间的第一信息；顺序映射表，包含一个或多个顺序映射条目，每个顺序映射条目包括起始逻辑地址和连续逻辑地址的长度以及起始物理地址；以及控制组件，被配置为：基于第一信息之中的将被更新的第二信息中的连续逻辑地址，识别在顺序映射表内的将被更新的顺序映射条目；基于所识别的顺序映射条目，更新对应于第二信息中的连续逻辑地址的连续物理地址；并且基于第二信息更新第一信息。
附图说明
图1是示出根据实施例的数据存储装置的框图。
图2是示出诸如图1的存储器的示图。
图3A是示出诸如图2的闪存转换层(FTL)的示图。
图3B是示出诸如图2的元数据区域的示图。
图3C是示出诸如图3B的更新映射段列表的结构的示图。
图3D和图3E分别是示出诸如图3B的映射段列表指针和顺序映射表指针的示图。
图4A是示出诸如图2的地址缓冲器的示图。
图4B是示出示例性存储块的示图。
图4C是示出诸如图2的顺序映射表的示图。
图5是示出诸如图1的地址映射表的示图。
图6A是示出根据实施例的存储在地址缓冲器的逻辑块地址和在写入操作期间生成的映射段列表和顺序映射表的示图。
图6B是示出改变连续逻辑块地址的映射信息的示例的示图。
图6C是示出改变随机逻辑块地址的映射信息的示例的示图。
图7是示出根据实施例的数据存储装置的操作方法的流程图。
图8是示出根据实施例的包括固态驱动器(SSD)的数据处理系统的示图。
图9是示出诸如图8中所示的控制器的示图。
图10是示出根据实施例的包括数据存储装置的数据处理系统的示图。
图11是示出根据实施例的包括数据存储装置的数据处理系统的示图。
图12是示出根据实施例的包括数据存储装置的网络系统的示图。
图13是示出根据实施例的包括在数据存储装置中的非易失性存储器装置的示图。
具体实施方式
下面参照附图并通过各个实施例描述数据存储装置及其操作方法。在整个说明书中，对“实施例”等的参考不一定仅针对一个实施例，并且对任何这种短语的不同参考不一定针对相同的实施例。
图1示出根据实施例的数据存储装置10的配置。
参照图1，数据存储装置10可以存储由诸如移动电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV或车载信息娱乐系统的主机装置(未示出)访问的数据。数据存储装置10可以被称为存储器系统。
根据联接到主机装置的接口协议，数据存储装置10可以被配置为各种存储装置中的任意一种。例如，数据存储装置10可以被配置为固态驱动器(SSD)、诸如eMMC、RS-MMC或微型MMC的多媒体卡(MMC)、诸如迷你-SD或微型-SD的安全数字(SD)卡、通用串行总线(USB)存储装置、通用闪存(UFS)装置、个人计算机存储卡国际协会(PCMCIA)卡型存储装置、外围组件互连(PCI)卡型存储装置、高速PCI(PCI-E)卡型存储装置、紧凑型闪存(CF)卡、智能媒体卡和记忆棒中的任意一种。
数据存储装置10可以被制造为诸如以下的各种类型的封装中的任意一种：堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)。
数据存储装置10可以包括非易失性存储器装置100和控制器200。
非易失性存储器装置100可以作为数据存储装置10的存储介质而操作。非易失性存储器装置100可根据存储器单元而被配置为诸如以下的各种类型的非易失性存储器装置中的任意一种：NAND闪速存储器装置、NOR闪速存储器装置、使用铁电电容器的铁电随机存取存储器(FRAM)、使用隧穿磁阻(TMR)层的磁性随机存取存储器(MRAM)、使用硫族化物合金的相变随机存取存储器(PRAM)和使用过渡金属氧化物的电阻式随机存取存储器(ReRAM)。
为了清楚说明，图1示出数据存储装置10的一个示例，但这仅是示例。数据存储装置10可以包括多个非易失性存储器装置100，并且本发明也可以以相同的方式应用于包括多个非易失性存储器装置100的数据存储装置10。
非易失性存储器装置100可以包括存储器单元阵列(未示出)，该存储器单元阵列具有布置在多个位线(未示出)和多个字线(未示出)之间的各个交叉点处的多个存储器单元。存储器单元阵列可以包括多个存储块，并且每个存储块可以包括多个页面。
例如，存储器单元阵列的每个存储器单元可以被配置为存储1位数据的单层单元(SLC)、存储2位数据的多层单元(MLC)、存储3位数据的三层单元(TLC)或存储4位数据的四层单元(QLC)。存储器单元阵列110可以包括SLC、MLC、TLC和QLC中的一个或多个。此外，存储器单元阵列110可以包括具有二维水平结构的存储器单元或具有三维垂直结构的存储器单元。
控制器200可以通过驱动加载到存储器230的固件或软件来控制数据存储装置10的全部操作。控制器200可以解码并驱动基于代码的指令或算法，例如固件或软件。控制器200可以以硬件或硬件和软件的组合来实现。
控制器200可以包括主机接口210、处理器220、存储器230和存储器接口240。尽管未在图1中示出，但是控制器200可以进一步包括错误校正码(ECC)引擎，其通过对从主机装置提供的写入数据执行ECC编码来生成奇偶校验数据，并且使用奇偶校验数据对从非易失性存储器装置100读取的读取数据执行ECC解码。
主机接口210可以响应于主机装置的协议来接合连接主机装置和数据存储装置10。例如，主机接口210可以通过包括以下的各种协议中任一种与主机装置通信：USB(通用串行总线)、UFS(通用闪存)、MMC(多媒体卡)、PATA(并行高级技术附件)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、SAS(串行连接SCSI)、PCI(外围组件互连)和PCI-E(高速PCI)。
处理器220可以包括微控制单元(MCU)和/或中央处理单元(CPU)。处理器220可以处理从主机装置传送的请求。为了处理从主机装置传送的请求，处理器220可以驱动被加载到存储器230的基于代码的指令或算法，即固件，并且控制非易失性存储器装置100和诸如主机接口210、存储器230和存储器接口240的内部功能块。
处理器220可以基于从主机装置传送的请求生成用于控制非易失性存储器装置100的操作的控制信号，并且通过存储器接口240将所生成的控制信号提供给非易失性存储器装置100。
存储器230可以配置为诸如动态RAM(DRAM)或静态RAM(SRAM)的RAM。存储器230可以存储由处理器220驱动的固件。此外，存储器230可以存储驱动固件所需的数据，例如元数据。也就是说，存储器230可以作为处理器220的工作存储器而操作。
存储器230可以包括缓冲器，用于临时存储将被从主机装置传送到非易失性存储器装置100的写入数据或者临时存储将被从非易失性存储器装置100传送到主机装置的读取数据。也就是说，存储器230可以作为缓冲存储器而操作。
存储器接口240可以在处理器220的控制下控制非易失性存储器装置100。存储器接口240还可以称为存储器控制器。存储器接口240可以将由处理器220生成的控制信号提供给非易失性存储器装置100。控制信号可以包括被提供以控制非易失性存储器装置100的命令、地址和操作控制信号等。存储器接口240可以向非易失性存储器装置100提供写入数据或者从非易失性存储器装置100接收读取数据。
图2示出图1的存储器230。
参照图2，根据实施例的存储器230可以包括第一区域231、第二区域233、第三区域234和第四区域235。为了清楚说明，图2示出存储器230包括四个区域。然而，存储器230可以进一步包括用于存储各种数据的一个或多个其它区域。例如，存储器230可以进一步包括命令队列区域，用于对基于从主机装置接收的请求生成的命令进行排队。
存储器230的第一区域231可以存储闪存转换层(FTL)。FTL可以是由处理器220驱动的软件，并且处理器220可以驱动FTL以控制非易失性存储器装置100的独有操作，并向主机装置提供装置兼容性。当驱动FTL时，数据存储装置10可以被主机装置识别并用作诸如硬盘的通用数据存储装置。FTL可以包括用于执行各种功能的模块。FTL可以存储在非易失性存储器装置100的系统区域(未示出)中。当数据存储装置10通电时，可以从非易失性存储器装置100的系统区域读取FTL并将该FTL加载到存储器230的第一区域231中。
存储器230的第一区域231可以包括元数据区域232，用于存储驱动包括在FTL中的各种模块所需的元数据。下面将参照图3B描述存储在元数据区域232中的元数据。
存储器230的第二区域233可以用作地址缓冲器AB，该地址缓冲器AB存储表示从主机装置接收的写入地址即逻辑块地址LBA与非易失性存储器装置100的相应实际地址即物理块地址PBA之间的关系的映射信息。下面将参照图4A描述地址缓冲器AB。
存储器230的第三区域234可以用于存储顺序映射表SMT，其包括与从主机装置接收的顺序写入请求对应的顺序映射条目。顺序映射条目可以包括连续逻辑块地址LBA的起始逻辑块地址，连续逻辑块地址LBA的数量(长度)大于或等于阈值，并且起始物理块地址对应于连续逻辑块地址LBA的起始逻辑块地址。
存储器230的第四区域235可以用作映射更新缓冲器MUB，用于存储包括多个映射段MS0至MS99(参见图5)之中的将被更新的逻辑块地址LBA的一个或多个映射段，多个映射段MS0至MS99包括在地址映射表(AMT)150中(见图1和5)。
图3A示出FTL。
参照图3A，FTL可以包括映射模块MM。然而，本发明不限于该特定配置；FTL可以包括其它各种模块。例如，FTL可以进一步包括本领域所公知的读取模块、写入模块、垃圾收集模块、损耗均衡模块、坏块管理模块等。
映射模块MM可以管理非易失性存储器装置100和存储器230以执行与映射数据相关的操作。与映射数据相关的操作通常可以包括地址映射(或转换)操作、映射更新操作、映射高速缓存操作等，但是本发明不限于此。
当从主机装置提供写入请求、逻辑块地址和写入数据时，处理器220可以驱动映射模块MM以将逻辑块地址存储在地址缓冲器AB的区域中，该区域对应于将存储写入数据的物理块地址。以该方式，逻辑块地址和物理块地址可以彼此映射。
处理器220可以基于存储在地址缓冲器区AB中的、物理块地址与逻辑块地址之间的映射信息来驱动映射模块MM以生成连续逻辑块地址LBA(大于或等于阈值)的顺序映射条目，并将所生成的顺序映射条目存储在顺序映射表SMT中。
图3B示出包括在存储器230的第一区域231中的元数据区域232。
参照图3B，更新映射段列表UMSL、映射段列表指针MSLP、顺序映射表指针SMTP等可以存储在元数据区域232中，但是本发明不限于该配置。尽管未在图3B中示出，但是如本领域中已知的，驱动包括在FTL中的各种模块所需的各种元数据可以存储在元数据区域232中。
图3C示出更新映射段列表UMSL，图3D和3E分别示出映射段列表指针MSLP和顺序映射表指针SMTP。
参照图3C，更新映射段列表UMSL可以被配置为存储在非易失性存储器装置100的地址映射表150中的多个映射段MS0到MS99之中的将被更新的每个映射段的索引(例如，“MSa”、“MSb”和“MSc”)。索引可以是许多字母数字指示符的数量。将被更新的映射段可以指示包括其映射信息将被更新的一个或多个逻辑块地址的映射段。
当从主机装置接收到写入请求和逻辑块地址时，处理器220可以驱动映射模块MM以将映射段的索引存储在更新映射段列表UMSL中，该映射段包括从主机装置接收的逻辑块地址。
参照图3D，映射段列表指针MSLP可以被配置为包括x位B0至Bx-1的位图。此处，x可以是大于等于0的自然数。映射段列表指针MSLP的位B0至Bx-1可以被配置为指示对应映射段在更新映射段列表UMSL中的位置。也就是说，映射段列表指针MSLP的位B0至Bx-1可以指示将被通过映射更新操作更新的对应映射段的位置。
参照图3E，顺序映射表指针SMTP可以被配置为包括x位B0至Bx-1的位图。此处，x可以是等于或大于0的自然数。顺序映射表指针SMTP的位B0至Bx-1可以被配置为指示顺序映射表SMT中的对应顺序映射条目的位置。在映射更新操作期间，可以从由顺序映射表指针SMTP的位B0至Bx-1指示的顺序映射条目开始检测操作。
图4A示出地址缓冲器AB，图4B示出开放存储块OBLK，并且图4C示出顺序映射表SMT。
参照图4A，地址缓冲器AB可以包括多个区域1至ij。与写入请求一起从主机装置接收的逻辑块地址可以存储在相应的区域1至ij中。
参照图4B，开放存储块OBLK可以包括多个扇区。开放存储块OBLK可以指示被分配以存储从主机装置接收的写入数据的存储块。开放存储块OBLK可以是通过对非易失性存储器装置100内的多个存储块进行分组而获得的单个存储块或存储区域的一部分或全部。作为示例，在开放存储块OBLK是整个单个存储块的背景下描述本实施例。
如图4B所示，开放存储块OBLK的每个扇区可以具有唯一的物理块地址。例如，每个扇区的物理块地址可以表示为基本地址和偏移的总和。当如图4B所示，开放存储块OBLK包括z个扇区时，第一扇区的物理块地址可以表示为“基本地址+偏移0”，第二至第z扇区的物理块地址可以表示为“基本地址+偏移1”至“基本地址+偏移z-1”。
虽然未示出，但是开放存储块OBLK可以具有其自己的块编号，并且在分配开放存储块OBLK时，处理器220可以获取块编号。
参照图4A和图4B，地址缓冲器AB的区域1至ij可以对应于指示开放存储块OBLK的各个扇区的物理块地址。例如，地址缓冲器AB的区域“1”可以对应于指示开放存储块OBLK的第一扇区的物理块地址“基本地址+偏移0”，并且地址缓冲器AB的区域“ij”可以对应于指示开放存储块OBLK的第z扇区的物理块地址“基本地址+偏移z-1”。也就是说，包括在地址缓冲器AB中的区域可以分别对应于包括在开放存储块OBLK中的扇区。此外，包括在地址缓冲器AB中的区域的顺序可以与包括在开放存储块OBLK中的扇区的顺序相同。基于该配置，可以识别映射到存储在地址缓冲器AB的各个区域1至ij中的逻辑块地址的物理块地址。
参照图4C，顺序映射表SMT可以包括多个顺序映射条目和指示对应的顺序映射条目是否有效的信息(例如，有效信息)。
当从主机装置接收到顺序写入请求和连续逻辑块地址时，写入数据可以顺序地存储在开放存储块OBLK内的连续扇区中。因此，分别映射到连续逻辑块地址的物理块地址也可以是连续的。
处理器220可以驱动映射模块MM以生成对应于所提供的连续逻辑块地址的顺序映射条目。顺序映射条目可以包括连续逻辑块地址的起始逻辑块地址(Start LBA)和长度(Length)以及映射到连续逻辑块地址的连续物理块地址的起始物理块地址(Start PBA)，并将所生成的顺序映射条目存储在顺序映射表SMT中。也就是说，顺序映射表SMT是用于仅存储连续逻辑块地址和连续物理块地址之间的映射信息的单独表。在顺序映射条目中，长度可以对应于连续逻辑块地址的数量。
顺序映射表SMT的有效信息可以指示对应的顺序映射条目是否有效。例如，当第一时间从主机装置接收第一连续逻辑块地址和顺序写入请求，并且作为在第一时间之后的设定时间间隔的第二时间又从主机装置接收第一连续逻辑块地址和顺序写入请求时，对应于第一时间接收的第一连续逻辑块地址的顺序映射条目可能变为无效条目，并且对应于第二时间接收的第一连续逻辑块地址的顺序映射条目可能变为有效条目。也就是说，当对同一逻辑块地址执行多个写入操作时，仅逻辑块地址的最新映射信息是有效的。
图5示出图1的AMT 150。
参照图5，AMT 150可以包括多个映射段。每个映射段可以包括多个逻辑到物理(L2P)条目。每个L2P条目可以包括彼此映射的一个物理块地址和一个逻辑块地址。包括在每个映射段中的逻辑块地址可以按升序排列和固定，并且可以仅更新映射到各个逻辑块地址的物理块地址。
图5示出AMT 150包括100个映射段(0至99)，并且每个映射段0至99包括100个L2P条目。然而，映射段的数量和每个映射段的L2P条目的数量不限于此。
图6A示出在写入操作期间逻辑块地址存储在地址缓冲器AB中，将被更新的映射段存储在更新映射段列表UMSL中，并且顺序映射条目存储在顺序映射表SMT中。在图6A中，“写入工作负荷”可以表示从主机装置接收并处理的写入请求。作为示例，图6A示出“写入工作负荷”包括命令编号、起始逻辑块地址和长度。此外，假设从主机装置顺序地接收命令1至9。
参照图6A，对应于命令1、4和6至9的写入请求可以是顺序写入请求，对应于命令2、3和5的写入请求可以是随机写入请求。
当从主机装置接收写入请求和逻辑块地址时，处理器220可以驱动映射模块MM以将逻辑块地址存储在地址缓冲器AB的任意区域中。其中待存储逻辑块地址的地址缓冲器AB的区域可以由地址缓冲器指针(未示出)指示。当逻辑块地址存储在由地址缓冲器指针指示的区域中时，地址缓冲器指针可以改变为指示下一个逻辑块地址将存储在地址缓冲器AB内的区域的值。作为示例，本实施例基于地址缓冲器AB为空的假设。
处理器220可以将对应于命令1的从起始逻辑块地址LBA100起的30个逻辑块地址(LBA100至LBA129)顺序地存储在地址缓冲器AB内的从第一区域起的30个区域中。如上所述，由于地址缓冲器AB的区域分别对应于开放存储块OBLK的扇区(参照图4B)，因此可以根据逻辑块地址LBA100至LBA129在地址缓冲器AB内存储的区域来确定其扇区存储写入数据的物理块地址。
以相同的方式，对应于命令2至9的逻辑块地址可以顺序地存储在地址缓冲器AB的区域中。由于对应于命令7的起始逻辑块地址LBA250等于对应于命令4的起始逻辑块地址LBA250，因此映射到对应于在命令7之前接收的命令4的逻辑块地址的物理块地址可能变为无效映射信息，并且映射到对应于在命令4之后接收的命令7的逻辑块地址的物理块地址可能变为有效映射信息。
处理器220可以将映射段的数量顺序地存储在更新映射段列表UMSL中，映射段包括与写入请求一起从主机装置接收的逻辑块地址。
例如，参照图6A，对应于命令1的逻辑块地址LBA100至LBA129可以包括在映射段1中。因此，处理器220可以将映射段1的索引存储在更新映射段列表UMSL中。类似地，包括分别对应于命令2至9的逻辑块地址的映射段的索引(即，如图6A的更新映射段列表UMSL中所示的映射段20、映射段30、映射段2、映射段40、映射段3、映射段5和映射段10的索引)可以顺序地存储在更新映射段列表UMSL中。然后，当执行映射更新操作时，处理器220可以通过参考更新映射段列表UMSL从AMT 150读取将被更新的映射段，并将所读取的映射段存储在存储器230的映射更新缓冲器MUB中。
处理器220可以生成存储在地址缓冲器AB中的逻辑块地址之中的连续逻辑块地址的顺序映射条目，并且将所生成的顺序映射条目存储在顺序映射表SMT中。参照图6A，顺序映射表SMT可以包括分别对应于命令1、命令4和命令6至9的顺序映射条目。命令4的无效顺序映射条目的有效信息可以显示为“X”，并且命令7的有效顺序映射条目的有效信息可以显示为“O”。
作为示例，假设开放存储块OBLK的块编号是“A”，并且写入数据存储在第一扇区的开放存储块OBLK中。
图6B示出更新连续逻辑块地址的映射信息的示例。
当触发映射更新操作时，处理器220可以通过参考更新映射段列表UMSL来驱动映射模块MM以识别将被更新的映射段的索引。当识别出将被更新的映射段的索引时，映射模块MM可以从非易失性存储器装置100的AMT 150读取该映射段，即映射段1，并将所读取的映射段存储在存储器230的映射更新缓冲器MUB中。在映射更新缓冲器MUB中存储映射段1的每个区域可以指示一个逻辑块地址，并且存储在该区域中的空值，即“XXX”可以指示先前映射的物理块地址或映射信息不存在。
参照图6A，对应于响应于命令1的完成的写入操作的逻辑块地址的范围可以是从LBA100到LBA129。因此，如图6B所示，仅由虚线框指示的逻辑块地址可以是将被更新的地址，并且在响应于命令1完成写入操作时，其它逻辑块地址可以不是将被更新的地址。
映射模块MM可以首先检查包括逻辑块地址“LBA100至LBA129”的顺序映射条目是否存在于顺序映射表SMT中。如图6A所示，包括逻辑块地址“LBA100至LBA129”的顺序映射条目可以存在于顺序映射表SMT中。因此，映射模块MM可以将起始物理块地址“A，0”存储在对应于逻辑块地址“LBA100至LBA129”的起始逻辑块地址LBA100相对应的区域中，并将物理块地址顺序地存储在对应于其它逻辑块地址“LBA101至LBA129”的区域中，该物理块地址具有从起始物理块地址“A，0”开始顺序地增加1的偏移。以这种方式，可以完成关于逻辑块地址“LBA100至LBA129”的映射信息的改变。已完全改变映射信息的映射段1可以再存储在非易失性存储器装置100的AMT 150中。
图6C示出改变随机逻辑块地址的映射信息的示例。
映射模块MM可以从非易失性存储器装置100的AMT 150读取将对其执行映射更新操作的映射段(即，映射段20)，并将所读取的映射段20存储在存储器230的映射更新缓冲器MUB中。
映射模块MM可以首先检查在顺序映射表SMT中是否存在包括逻辑块地址“LBA2000”的顺序映射条目。如图6A所示，包括逻辑块地址“LBA2000”的顺序映射条目不存在于顺序映射表SMT中。因此，映射模块MM可以检测在地址缓冲器AB中存储逻辑块地址“LBA2000”的区域。
当检测到在地址缓冲器AB中存储逻辑块地址“LBA2000”的区域时，映射模块MM可以将对应于地址缓冲器AB的检测到的区域的物理块地址“A，30”存储在对应于映射更新缓冲器MUB内的逻辑块地址LBA2000的区域中。以这种方式，可以完成关于逻辑块地址“LBA2000”的映射信息的改变。已完全改变映射信息的映射段20可以再存储在非易失性存储器装置100的AMT 150中。
这样，数据存储装置可以单独地生成并管理还将被映射到连续的物理块地址的连续逻辑块地址的顺序映射条目，并在映射更新操作期间基于该顺序映射条目改变被映射到连续物理块地址的连续逻辑块地址的信息，从而减少映射更新操作所需的时间。
图7是示出根据实施例的数据存储装置的操作方法的流程图。在描述这种方法时，除了图7之外，还可以参照图1至图6C中的一个或多个。
在步骤S710中，控制器200的处理器220可以确定是否执行映射更新操作。当地址缓冲器AB充满逻辑块地址时，可以执行映射更新操作，但是本发明不限于该具体条件。例如，当存储在地址缓冲器AB中的逻辑地址达到地址缓冲器AB的容量的特定百分比时，可以执行映射更新操作。当确定需要执行映射更新操作时，过程可以进行到步骤S720。
在步骤S720中，处理器220可以驱动映射模块MM以从非易失性存储器装置100的AMT 150读取映射段，该映射段包括其映射信息将被更新的逻辑块地址。然后，处理器220可以将所读取的映射段存储在存储器230的映射更新缓冲器MUB中。处理器220可以通过参考存储在存储器230的元数据区域232中的映射段列表指针MSLP和更新映射段列表UMSL来识别将被更新的映射段。
在步骤S730中，处理器220可以检查存储在元数据区域232中的顺序映射表指针SMTP和存储在存储器230中的顺序映射表SMT，并确定是否存在包括将被更新的逻辑块地址的顺序映射条目。当存在包括将被更新的逻辑块地址的顺序映射条目时，过程可以进行到步骤S740。另一方面，当不存在顺序映射条目时，过程可以进行到步骤S750。
在步骤S740中，处理器220可以将连续物理地址存储在映射更新缓冲器MUB内，该连续物理地址由在步骤S730中标识的顺序映射条目中的起始逻辑地址(Start LBA)、长度(Length)和起始物理地址(Start PBA)标识，在指示连续逻辑地址LBA的连续区域中，该物理位置由所标识的顺序映射条目中的起始逻辑地址(Start LBA)和长度(Length)标识。也就是说，处理器220可以将映射更新缓冲器MUB内的物理块地址改变为顺序映射条目的起始物理块地址，该物理块地址被映射到在步骤S730中标识的顺序映射条目中的起始逻辑块地址。此外，处理器220可以将其它逻辑块地址的物理块地址改变为通过将起始物理块地址顺序地增加1而获得的物理块地址，并存储所改变的物理块地址。起始物理块地址可以包括块编号和偏移，并且分别映射到其它逻辑块地址的所改变的物理块地址可以具有顺序地增加1的偏移。
在步骤S750中，处理器220可以检测将被更新的逻辑块地址存储在存储器230的地址缓冲器AB中的区域，并获取对应于所检测到的区域的物理块地址。
在步骤S760中，处理器220可以将映射到将被更新的各个逻辑块地址的物理块地址改变为在步骤S750中获取的物理块地址，并将所改变的物理块地址存储在映射更新缓冲器MUB内。
可以重复执行步骤S750和S760，直到已经完成将被更新的所有逻辑块地址的映射信息。
在步骤S770中，处理器220可以确定是否已经完成将被更新的逻辑块地址的映射信息的改变。当未完成映射信息的改变时，过程可以进行到步骤S750。当完成映射信息的改变时，过程可以进行到步骤S780。
在步骤S780中，处理器220可以确定映射更新操作是否已完成。确定映射更新操作是否已完成的操作可以指示确定关于包括将被更新的逻辑块地址的多个映射段的映射信息是否已经完全改变的操作。当映射更新操作已完成时，可以结束该过程。当映射更新操作未完成时，过程可以进行到步骤S790。
在步骤S790中，处理器220可以通过参考映射段列表指针MSLP和更新映射段列表UMSL从非易失性存储器装置100的AMT 150读取映射段，该映射段包括其映射信息将被按照以下顺序更新的逻辑块地址。然后，处理器220可以将所读取的映射段存储在存储器230的映射更新缓冲器MUB中。随后，过程可以进行到步骤S730。
根据本发明的实施例，数据存储装置可以单独地生成和管理对应于顺序写入请求的连续逻辑块地址的顺序映射条目，并且通过使用顺序映射条目顺序地增加映射信息来改变连续逻辑块地址的映射信息，从而减少映射更新时间。
图8示出根据实施例的包括固态驱动器(SSD)的数据处理系统。参照图8，数据处理系统2000可包括主机装置2100和SSD 2200。
SSD 2200可包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231至223n、电源2240、信号连接器2250和电源连接器2260。
控制器2210可控制SSD 2220的全部操作。
缓冲存储器装置2220可临时存储将被存储在非易失性存储器装置2231至223n中的数据。缓冲存储器装置2220可临时存储从非易失性存储器装置2231至223n读取的数据。根据控制器2210的控制，被临时存储在缓冲存储器装置2220中的数据可被传输到主机装置2100或非易失性存储器装置2231至223n。
非易失性存储器装置2231至223n可用作SSD 2200的存储介质。非易失性存储器装置2231至223n可通过多个通道CH1至CHn联接到控制器2210。一个或多个非易失性存储器装置可联接到一个通道。联接到一个通道的非易失性存储器装置可联接到相同的信号总线和相同的数据总线。
电源2240可将通过电源连接器2260输入的电力PWR提供到SSD 2200的内部。电源2240可包括辅助电源2241。辅助电源2241可供应电力，使得即使发生突然断电，SSD 2200也恰当地终止。辅助电源2241可包括能够充电电力PWR的大容量电容器。
控制器2210可通过信号连接器2250与主机装置2100交换信号SGL。信号SGL可包括命令、地址、数据等。根据主机装置2100和SSD 2200之间的接口连接方法，信号连接器2250可被配置成各种类型的连接器中的任意一种。
图9示出图8的控制器2210。参照图9，控制器2210可包括主机接口2211、控制组件2212、随机存取存储器(RAM)2213、错误校正码(ECC)组件2214和存储器接口2215。
主机接口2211可以根据主机装置2100的协议执行主机装置2100和SSD 2200之间的接口连接。例如，主机接口2211可通过下列中的任意一个与主机装置2100通信：安全数字协议、通用串行总线(USB)协议、多媒体卡(MMC)协议、嵌入式MMC(eMMC)协议、个人计算机存储卡国际协会(PCMCIA)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议、串列SCSI(SAS)协议、外围组件互连(PCI)协议、高速PCI(PCI-E)协议和通用闪存(UFS)协议。主机接口2211可以执行磁盘仿真功能，即主机装置2100将SSD 2200识别为通用数据存储装置，例如硬盘驱动器HDD。
控制组件2212可以分析并处理从主机装置2100输入的信号SGL。控制组件2212可以根据用于驱动SSD 2200的固件和/或软件来控制内部功能块的操作。RAM 2213可以作为用于驱动固件或软件的工作存储器而操作。
ECC组件2214可以生成用于待传送至非易失性存储器装置2231至223n的数据的奇偶校验数据。生成的奇偶校验数据可以与数据一起存储在非易失性存储器装置2231至223n中。ECC组件2214可以基于奇偶校验数据来检测从非易失性存储器装置2231至223n读取的数据的错误。当检测到的错误处于可校正范围内时，ECC组件2214可以校正检测到的错误。
存储器接口2215可以根据控制组件2212的控制，将诸如命令和地址的控制信号提供至非易失性存储器装置2231至223n。存储器接口2215可以根据控制组件2212的控制来与非易失性存储器装置2231至223n交换数据。例如，存储器接口2215可以将存储在缓冲存储器装置2220中的数据提供至非易失性存储器装置2231至223n，或将从非易失性存储器装置2231至223n读取的数据提供至缓冲存储器装置2220。
图10示出根据实施例的包括数据存储装置的数据处理系统。参照图10，数据处理系统3000可以包括主机装置3100和数据存储装置3200。
主机装置3100可以以诸如印刷电路板(PCB)的板形式来配置。虽然图10中未示出，但是主机装置3100可以包括被配置成执行主机装置3100的功能的内部功能块。
主机装置3100可以包括连接端子3110，诸如插座、插槽或连接器。数据存储装置3200可以安装在连接端子3110上。
数据存储装置3200可以以诸如PCB的板形式来配置。数据存储装置3200也可称为存储器模块或存储卡。数据存储装置3200可以包括控制器3210、缓冲存储器装置3220、非易失性存储器装置3231和3232、电源管理集成电路(PMIC)3240和连接端子3250。
控制器3210可以控制数据存储装置3200的全部操作。控制器3210可被配置成具有与图9中所示的控制器2210相同的配置。
缓冲存储器装置3220可临时存储将被存储在非易失性存储器装置3231和3232中的数据。缓冲存储器装置3220可以临时存储从非易失性存储器装置3231和3232读取的数据。根据控制器3210的控制，临时存储在缓冲存储器装置3220中的数据可被传输至主机装置3100或非易失性存储器装置3231和3232。
非易失性存储器装置3231和3232可以用作数据存储装置3200的存储介质。
PMIC 3240可以将通过连接端子3250输入的电力提供至数据存储装置3200的内部。PMIC 3240可以根据控制器3210的控制来管理数据存储装置3200的电力。
连接端子3250可以联接至主机装置3100的连接端子3110。诸如命令、地址、数据和电力的信号可以通过连接端子3250而在主机装置3100和数据存储装置3200之间传输。根据主机装置3100和数据存储装置3200之间的接口连接方法，可以各种形式配置连接端子3250。连接端子3250可被布置在数据存储装置3200的任意一侧上。
图11示出根据实施例的包括数据存储装置的数据处理系统。参照图11，数据处理系统4000可以包括主机装置4100和数据存储装置4200。
主机装置4100可以以诸如PCB的板形式来配置。虽然图11中未示出，但是主机装置4100可以包括被配置成执行主机装置4100的功能的内部功能块。
数据存储装置4200可以以表面安装封装的形式来配置。数据存储装置4200可以通过焊球4250而安装在主机装置4100上。数据存储装置4200可以包括控制器4210、缓冲存储器装置4220和非易失性存储器装置4230。
控制器4210可以控制数据存储装置4200的全部操作。控制器4210可以被配置成具有与图9中所示的控制器2210相同的配置。
缓冲存储器装置4220可以临时存储将被存储在非易失性存储器装置4230中的数据。缓冲存储器装置4220可以临时存储从非易失性存储器装置4230读取的数据。通过控制器4210的控制，临时存储在缓冲存储器装置4220中的数据可以被传输至主机装置4100或非易失性存储器装置4230。
非易失性存储器装置4230可以用作数据存储装置4200的存储介质。
图12示出根据实施例的包括数据存储装置的网络系统5000。参照图12，网络系统5000可包括通过网络5500联接的服务器系统5300和多个客户端系统5410至5430。
服务器系统5300可以响应于多个客户端系统5410至5430的请求来服务数据。例如，服务器系统5300可以存储从多个客户端系统5410至5430提供的数据。在另一示例中，服务器系统5300可以将数据提供至多个客户端系统5410至5430。
服务器系统5300可以包括主机装置5100和数据存储装置5200。数据存储装置5200可以被配置为图1的数据存储装置10、图8的SSD 2200、图10的数据存储装置3200或图11的数据存储装置4200。
图13是示出根据实施例的包括在数据存储装置中的非易失性存储器装置。参照图13，非易失性存储器装置100可以包括存储器单元阵列110、行解码器120、列解码器140、数据读取/写入块130、电压生成器150和控制逻辑160。
存储器单元阵列110可以包括布置在字线WL1至WLm和位线BL1至BLn彼此相交的区域处的存储器单元MC。
行解码器120可以通过字线WL1至WLm联接至存储器单元阵列110。行解码器120可以通过控制逻辑160的控制而操作。行解码器120可以解码从外部设备(未示出)提供的地址。行解码器120可以基于解码结果来选择并驱动字线WL1至WLm。例如，行解码器120可以将从电压生成器150提供的字线电压提供至字线WL1至WLm。
数据读取/写入块130可以通过位线BL1至BLn联接至存储器单元阵列110。数据读取/写入块130可以包括与位线BL1至BLn对应的读取/写入电路RW1至RWn。数据读取/写入块130可以根据控制逻辑160的控制而操作。数据读取/写入块130可以根据操作模式而操作为写入驱动器或读出放大器。例如，在写入操作中，数据读取/写入块130可以操作为被配置成将从外部设备提供的数据存储在存储器单元阵列110中的写入驱动器。在另一示例中，在读取操作中，数据读取/写入块130可以操作为被配置成从存储器单元阵列110读取数据的读出放大器。
列解码器140可以通过控制逻辑160的控制而操作。行解码器140可以解码从外部设备(未示出)提供的地址。列解码器140可以基于解码结果，将数据读取/写入块130的、与位线BL1至BLn对应的读取/写入电路RW1至RWn与数据输入/输出(I/O)线(或数据I/O缓冲器)联接。
电压生成器150可以生成用于非易失性存储器装置100的内部操作的电压。通过电压生成器150生成的电压可以被施加到存储器单元阵列110的存储器单元。例如，在编程操作中生成的编程电压可被施加到待执行编程操作的存储器单元的字线。在另一示例中，在擦除操作中生成的擦除电压可以被施加到待执行擦除操作的存储器单元的阱区域。在另一示例中，在读取操作中生成的读取电压可以被施加到待执行读取操作的存储器单元的字线。
控制逻辑160可以基于从外部设备提供的控制信号来控制非易失性存储器装置100的全部操作。例如，控制逻辑160可以控制非易失性存储器装置100的操作，诸如非易失性存储器装置100的读取操作、写入操作和擦除操作。
虽然已经示出和描述了各个实施例，但是本领域技术人员将理解的是，所描述的实施例仅为示例。因此，本发明不限于基于所描述的实施例。相反，本发明涵盖落入权利要求及其等同方案范围内的所有变型和修改。

Claims (14)

1.一种数据存储装置，包括：
非易失性存储器装置，包括地址映射表；
存储器，包括顺序映射表，其中所述顺序映射表存储逻辑块地址之中的连续逻辑块地址的顺序映射条目，从主机装置接收所述逻辑块地址与写入请求；以及
处理器：
当触发映射更新操作时，从所述地址映射表中读取包括逻辑块地址的一个或多个映射段，所述逻辑块地址的映射信息将被更新；
将所读取的一个或多个映射段存储在所述存储器中；
使用包括存储在所述顺序映射表中的将被更新的所述逻辑块地址的第一顺序映射条目，顺序地改变映射到将被更新的各个所述逻辑块地址的物理块地址；并且
将所改变的物理块地址存储在所述存储器中，
其中所述第一顺序映射条目包括起始逻辑块地址、逻辑块地址长度和起始物理块地址。
2.根据权利要求1所述的数据存储装置，其中所述起始物理块地址包括块编号和偏移。
3.根据权利要求2所述的数据存储装置，其中所述处理器通过将映射到将被更新的所述逻辑块地址的起始逻辑块地址的物理块地址改变为所述起始物理块地址，并且通过将映射到其它逻辑块地址的物理块地址改变为通过从所述起始物理块地址顺序地递增所述偏移而获得的所述物理块地址，顺序地改变映射到将被更新的各个所述逻辑块地址的所述物理块地址。
4.根据权利要求1所述的数据存储装置，其中所述存储器进一步包括地址缓冲器，所述地址缓冲器具有存储与所述写入请求一起从所述主机装置接收的所述逻辑块地址的区域。
5.根据权利要求4所述的数据存储装置，其中所述处理器确定所述第一顺序映射条目是否存在于所述顺序映射表中，
其中，当不存在所述第一顺序映射条目时，所述处理器检测将被更新的所述逻辑块地址被分别存储在所述地址缓冲器中的区域，并使用分别对应于所检测到的区域的物理块地址改变映射到将被更新的所述逻辑块地址的所述物理块地址。
6.根据权利要求4所述的数据存储装置，其中当所述地址缓冲器被填充到具有逻辑块地址的容量时，触发所述映射更新操作。
7.一种数据存储装置的操作方法，所述数据存储装置包括：非易失性存储器装置，包括地址映射表；以及控制器，控制所述非易失性存储器装置，所述操作方法包括：
当触发映射更新操作时，从所述地址映射表中读取包括逻辑块地址的映射段，并且将所读取的映射段存储在所述存储器中，所述逻辑块地址的映射信息将被更新；以及
使用包括将被更新的所述逻辑块地址的顺序映射条目，顺序地改变映射到将被更新的各个所述逻辑块地址的物理块地址，并将所改变的物理块地址存储在所述存储器中，
其中所述顺序映射条目包括起始逻辑块地址、逻辑块地址长度和起始物理块地址。
8.根据权利要求7所述的操作方法，其中通过参考存储在所述存储器中的更新映射段列表，执行从所述地址映射表读取所述映射段和将所读取的映射段存储在所述存储器中。
9.根据权利要求7所述的操作方法，其中所述起始物理块地址包括块编号和偏移。
10.根据权利要求9所述的操作方法，其中顺序地改变映射到将被更新的各个所述逻辑块地址的所述物理块地址包括：
将映射到将被更新的所述逻辑块地址的起始逻辑块地址的物理块地址改变为所述起始物理块地址；以及
将映射到将被更新的所述逻辑块地址的其它逻辑块地址的所述物理块地址改变为通过从所述起始物理块地址顺序地增加偏移1而获得的所述物理块地址。
11.根据权利要求7所述的操作方法，进一步包括：确定是否存在包括将被更新的所述逻辑块地址的所述顺序映射条目。
12.根据权利要求11所述的操作方法，进一步包括：
当不存在所述顺序映射条目时，检测将被更新的所述逻辑块地址存储在地址缓冲器中的区域，所述地址缓冲器包括分别存储与写入请求一起从主机装置接收的所述逻辑块地址的区域；以及
将映射到将被更新的所述逻辑块地址的物理块地址改变为对应于所检测到的区域的物理块地址。
13.根据权利要求12所述的操作方法，其中当所述地址缓冲器被填充到具有逻辑块地址的容量时，触发所述映射更新操作。
14.一种数据存储装置，包括：
地址映射表，包含分别相互映射的逻辑地址和物理地址之间的第一信息；
顺序映射表，包含一个或多个顺序映射条目，每个所述顺序映射条目包括起始逻辑地址和连续逻辑地址的长度以及起始物理地址；以及
控制组件：
基于所述第一信息之中的将被更新的第二信息中的连续逻辑地址，识别在所述顺序映射表内的将被更新的顺序映射条目；
基于所识别的顺序映射条目，更新对应于所述第二信息中的所述连续逻辑地址的连续物理地址；并且
基于所述第二信息更新所述第一信息。
CN201910748761.8A 2018-08-22 2019-08-14 数据存储装置及其操作方法 Active CN110858129B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0097844 2018-08-22
KR1020180097844A KR20200022118A (ko) 2018-08-22 2018-08-22 데이터 저장 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
CN110858129A CN110858129A (zh) 2020-03-03
CN110858129B true CN110858129B (zh) 2023-07-07

Family

ID=69583924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910748761.8A Active CN110858129B (zh) 2018-08-22 2019-08-14 数据存储装置及其操作方法

Country Status (3)

Country Link
US (1) US11216362B2 (zh)
KR (1) KR20200022118A (zh)
CN (1) CN110858129B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10474458B2 (en) 2017-04-28 2019-11-12 Intel Corporation Instructions and logic to perform floating-point and integer operations for machine learning
KR20200085967A (ko) 2019-01-07 2020-07-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그 동작 방법
US11934342B2 (en) 2019-03-15 2024-03-19 Intel Corporation Assistance for hardware prefetch in cache access
EP3938888A1 (en) 2019-03-15 2022-01-19 INTEL Corporation Systolic disaggregation within a matrix accelerator architecture
WO2020190802A1 (en) 2019-03-15 2020-09-24 Intel Corporation Compression techniques
TWI707234B (zh) * 2019-05-20 2020-10-11 慧榮科技股份有限公司 資料儲存裝置與資料處理方法
EP3792800A1 (en) * 2019-09-12 2021-03-17 Nxp B.V. Managing equally sized virtual memory regions and physical memory regions in an electronic device
US11422945B2 (en) * 2020-03-20 2022-08-23 Micron Technology, Inc. Generating, maintaining, or utilizing a compressed logical-to-physical table based on sequential writes
US11036625B1 (en) * 2020-04-24 2021-06-15 Micron Technology, Inc. Host-resident translation layer write command associated with logical block to physical address of a memory device
US11360888B1 (en) * 2021-02-16 2022-06-14 Micron Technology, Inc. Host system notification based on entry miss
WO2022193143A1 (en) * 2021-03-16 2022-09-22 Micron Technology, Inc. Validity mapping techniques
CN113419675B (zh) * 2021-06-11 2023-03-03 联芸科技(杭州)股份有限公司 用于存储器的写操作方法及读操作方法
WO2023028848A1 (zh) * 2021-08-31 2023-03-09 长江存储科技有限责任公司 加载逻辑到物理映射表到存储器控制器的缓存
US20230141409A1 (en) * 2021-11-11 2023-05-11 Samsung Electronics Co., Ltd. Storage device and operating method thereof
US11940926B2 (en) * 2022-05-13 2024-03-26 Micron Technology, Inc. Creating high density logical to physical mapping
CN116340198B (zh) * 2023-05-26 2023-08-04 苏州浪潮智能科技有限公司 固态硬盘的数据写入方法、其装置及固态硬盘

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105849706A (zh) * 2013-12-04 2016-08-10 桑迪士克科技有限责任公司 用于管理逻辑到物理地址映射的储存模块和方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3594082B2 (ja) * 2001-08-07 2004-11-24 日本電気株式会社 仮想アドレス間データ転送方式
KR101469771B1 (ko) * 2008-12-03 2014-12-08 삼성전자주식회사 플래시 메모리를 포함하는 반도체 장치 및 이의 어드레스 사상 방법
JP5664347B2 (ja) * 2011-03-04 2015-02-04 ソニー株式会社 仮想メモリシステム、仮想メモリの制御方法、およびプログラム
KR101810932B1 (ko) 2011-04-27 2017-12-20 시게이트 테크놀로지 엘엘씨 주소 사상 정보 관리 방법, 디스크 드라이브에서의 액세스 방법, 저장 장치, 컴퓨터 시스템, 네트워크를 통한 주소 사상 정보 관리 방법 및 컴퓨터로 읽을 수 있는 저장 매체
TWI486767B (zh) * 2012-06-22 2015-06-01 Phison Electronics Corp 資料儲存方法、記憶體控制器與記憶體儲存裝置
US20140229657A1 (en) * 2013-02-08 2014-08-14 Microsoft Corporation Readdressing memory for non-volatile storage devices
TWI506430B (zh) * 2013-03-20 2015-11-01 Phison Electronics Corp 映射資訊記錄方法、記憶體控制器與記憶體儲存裝置
KR20170053278A (ko) * 2015-11-06 2017-05-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR101805828B1 (ko) * 2016-03-21 2017-12-07 주식회사 디에이아이오 스토리지 시스템의 주소 변환 방법 및 스토리지 시스템의 메모리 장치 컨트롤러
KR20180080589A (ko) * 2017-01-04 2018-07-12 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20190087217A (ko) 2018-01-16 2019-07-24 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20200025184A (ko) * 2018-08-29 2020-03-10 에스케이하이닉스 주식회사 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그 동작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105849706A (zh) * 2013-12-04 2016-08-10 桑迪士克科技有限责任公司 用于管理逻辑到物理地址映射的储存模块和方法

Also Published As

Publication number Publication date
US20200065241A1 (en) 2020-02-27
KR20200022118A (ko) 2020-03-03
CN110858129A (zh) 2020-03-03
US11216362B2 (en) 2022-01-04

Similar Documents

Publication Publication Date Title
CN110858129B (zh) 数据存储装置及其操作方法
US10789161B2 (en) Data storage device to identify and process a sequential read request and operating method thereof
CN110083545B (zh) 数据存储装置及其操作方法
CN111506516B (zh) 数据存储装置及数据存储装置的操作方法
CN111414312B (zh) 数据存储装置及其操作方法
CN110874330B (zh) 非易失性存储器装置、数据存储装置及其操作方法
US11249897B2 (en) Data storage device and operating method thereof
CN109783008B (zh) 数据存储装置及其操作方法
US20200057725A1 (en) Data storage device and operating method thereof
CN111414313B (zh) 数据存储装置及数据存储装置的操作方法
US11520694B2 (en) Data storage device and operating method thereof
CN111752853A (zh) 控制器、存储器系统及其操作方法
CN113704138A (zh) 存储装置及其操作方法
CN110119326B (zh) 数据存储装置及其操作方法
CN110781093B (zh) 能够改变映射高速缓存缓冲器大小的数据存储设备
CN111752858A (zh) 控制器、存储器系统及其操作方法
CN113885782A (zh) 存储装置及其操作方法
KR20210156010A (ko) 저장 장치 및 그 동작 방법
US11281590B2 (en) Controller, operating method thereof and storage device including the same
CN113805793A (zh) 存储装置及其操作方法
CN112231240A (zh) 控制器、存储器系统及其操作方法
CN111752473A (zh) 控制器、存储器系统以及控制器的操作方法
KR20200125216A (ko) 데이터 저장 장치, 이를 포함하는 전자 장치 및 데이터 저장 장치의 동작 방법
CN112201294A (zh) 控制器、存储器系统及其操作方法
CN111752472A (zh) 存储器系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240613

Address after: American Texas

Patentee after: Mimi IP Co.,Ltd.

Country or region after: U.S.A.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Country or region before: Republic of Korea