KR20210121660A - 메모리 시스템 및 그것의 동작 방법 - Google Patents

메모리 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20210121660A
KR20210121660A KR1020200038770A KR20200038770A KR20210121660A KR 20210121660 A KR20210121660 A KR 20210121660A KR 1020200038770 A KR1020200038770 A KR 1020200038770A KR 20200038770 A KR20200038770 A KR 20200038770A KR 20210121660 A KR20210121660 A KR 20210121660A
Authority
KR
South Korea
Prior art keywords
lightsame
operation information
manager
logical addresses
merged
Prior art date
Application number
KR1020200038770A
Other languages
English (en)
Inventor
신숭선
김용태
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200038770A priority Critical patent/KR20210121660A/ko
Priority to US16/984,910 priority patent/US11347634B2/en
Priority to CN202010936694.5A priority patent/CN113467709B/zh
Publication of KR20210121660A publication Critical patent/KR20210121660A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G06F12/0833—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means in combination with broadcast means (e.g. for invalidation or updating)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Health & Medical Sciences (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

메모리 시스템은 비휘발성 메모리 장치; 및 상기 비휘발성 메모리 장치에 대해 라이트세임 동작을 수행하도록 구성된 라이트세임 매니저를 포함하되, 상기 라이트세임 매니저는 제1 라이트세임 동작의 제1 동작 정보 및 제2 라이트세임 동작의 제2 동작 정보를 비교함으로써 상기 제1 라이트세임 동작과 상기 제2 라이트세임 동작을 병합한다.

Description

메모리 시스템 및 그것의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 시스템에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 메모리 시스템에 관한 것이다.
메모리 시스템은 호스트 장치의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템은 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다. 호스트 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 메모리 시스템은 호스트 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 호스트 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 라이트세임 동작을 효율적으로 수행하는 메모리 시스템 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 메모리 시스템은 비휘발성 메모리 장치; 및 상기 비휘발성 메모리 장치에 대해 라이트세임 동작을 수행하도록 구성된 라이트세임 매니저를 포함하되, 상기 라이트세임 매니저는 제1 라이트세임 동작의 제1 동작 정보 및 제2 라이트세임 동작의 제2 동작 정보를 비교함으로써 상기 제1 라이트세임 동작과 상기 제2 라이트세임 동작을 병합할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템의 동작 방법은 제1 라이트세임 동작의 제1 동작 정보 및 제2 라이트세임 동작의 제2 동작 정보를 비교하는 단계; 및 비교 결과에 따라 상기 제1 라이트세임 동작과 상기 제2 라이트세임 동작이 병합가능한지 결정하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 비휘발성 메모리 장치; 상기 비휘발성 메모리 장치에 대해 라이트세임 동작을 수행하도록 구성된 라이트세임 매니저; 및 상기 라이트세임 동작이 수행될 때, 연속적인 논리 어드레스들에 대응하는 중복된 패턴들을 암호화된 패턴들로 한번에 암호화하도록 구성된 암호화부를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템 및 그것의 동작 방법은 라이트세임 동작을 효율적으로 수행할 수 있다.
도1은 본 발명의 실시 예에 따른 메모리 시스템을 도시한 블록도,
도2는 본 발명의 실시 예에 따라 라이트세임 동작이 수행되는 방법을 도시하는 도면,
도3은 본 발명의 실시 예에 따라 암호화부의 암호화 동작을 도시하는 도면,
도4a 내지 도4c는 본 발명의 실시 예에 따라 라이트세임 매니저가 라이트세임 동작들을 병합하는 방법을 도시하는 도면들,
도5a 내지 도5c는 본 발명의 실시 예에 따라 라이트세임 매니저가 라이트세임 동작을 병합하지 못하는 경우를 도시하는 도면들,
도6은 본 발명의 실시 예에 따라 라이트세임 매니저가 라이트세임 동작을 수행하는 방법을 도시하는 순서도,
도7은 본 발명의 실시 예에 따라 라이트세임 매니저가 라이트세임 동작들을 병합하는 방법을 도시하는 순서도,
도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면,
도 12는 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 메모리 시스템(100)을 도시한 블록도이다.
메모리 시스템(100)은 외부의 호스트 장치의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템(100)은 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다.
메모리 시스템(100)은 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
메모리 시스템(100)은 컨트롤러(110) 및 비휘발성 메모리 장치(120)를 포함할 수 있다.
컨트롤러(110)는 메모리 시스템(100)의 제반 동작을 제어할 수 있다. 컨트롤러(110)는 호스트 장치의 지시에 따라 포그라운드 동작을 수행하기 위해 비휘발성 메모리 장치(120)를 제어할 수 있다. 포그라운드 동작은 호스트 장치의 지시, 즉, 라이트 요청 및 리드 요청에 따라 비휘발성 메모리 장치(120)에 데이터를 라이트하고 비휘발성 메모리 장치(120)로부터 데이터를 리드하는 동작을 포함할 수 있다.
또한, 컨트롤러(110)는 호스트 장치와 독립적으로 내부적으로 필요한 백그라운드 동작을 수행하기 위해서 비휘발성 메모리 장치(120)를 제어할 수 있다. 백그라운드 동작은 비휘발성 메모리 장치(120)에 대한 웨어 레벨링 동작, 가비지 컬렉션 동작, 소거 동작, 리드 리클레임 동작, 및 리프레시 동작을 포함할 수 있다. 백그라운드 동작은 포그라운드 동작처럼 비휘발성 메모리 장치(120)에 데이터를 라이트하고 비휘발성 메모리 장치(120)로부터 데이터를 리드하는 동작을 포함할 수 있다.
컨트롤러(110)는 라이트세임 동작을 수행할 수 있다. 예를 들어, 컨트롤러(110)는 호스트 장치로부터 전송된 라이트세임 커맨드에 응답하여 라이트세임 동작을 수행할 수 있다. 라이트세임 커맨드는 호스트 장치가 컨트롤러(110)에게 연속적인 논리 어드레스들에 대해 특정 패턴을 중복적으로 저장할 것을 지시하는 커맨드일 수 있다. 패턴은 단일의 논리 어드레스에 대응하는 데이터 단위일 수 있다.
컨트롤러(110)는 라이트세임 매니저(111), 암호화부(112), 및 라이트부(113)를 포함할 수 있다.
라이트세임 매니저(111)는 라이트세임 커맨드에 응답하여 동작 정보를 생성할 수 있다. 동작 정보는 라이트세임 동작이 수행될 패턴 데이터 및 연속적인 논리 어드레스들에 대한 정보를 포함할 수 있다. 예를 들어, 동작 정보는 패턴 데이터, 연속적인 논리 어드레스들의 시작 논리 어드레스, 및 연속적인 논리 어드레스들의 개수를 포함할 수 있다.
라이트세임 매니저(111)는 동작 정보가 저장되는 동작 정보 메모리(INFM)를 포함할 수 있다. 동작 정보 메모리(INFM)는 아직 수행되지 않은 하나 이상의 라이트세임 동작들의 동작 정보를 저장할 수 있다. 동작 정보 메모리(INFM)는 큐 구조로 관리될 수 있다.
라이트세임 매니저(111)는 동작 정보 메모리(INFM)를 참조하여 제1 라이트세임 동작의 제1 동작 정보 및 제2 라이트세임 동작의 제2 동작 정보를 비교함으로써 제1 라이트세임 동작과 제2 라이트세임 동작을 병합할 수 있다.
실시 예에 따라, 라이트세임 매니저(111)는 제1 동작 정보의 패턴 데이터와 제2 동작 정보의 패턴 데이터가 동일하고, 제1 동작 정보의 논리 어드레스들과 제2 동작 정보의 논리 어드레스들이 병합된 논리 어드레스들이 연속적일 때, 제1 라이트세임 동작과 제2 라이트세임 동작을 병합할 수 있다. 반면에, 라이트세임 매니저(111)는 제1 동작 정보의 패턴 데이터와 제2 동작 정보의 패턴 데이터가 동일하지 않거나, 제1 동작 정보의 논리 어드레스들과 제2 동작 정보의 논리 어드레스들이 병합된 논리 어드레스들이 연속적이지 않을 때, 제1 라이트세임 동작과 제2 라이트세임 동작이 병합불가능하다고 결정할 수 있다.
라이트세임 매니저(111)는 제1 라이트세임 동작과 제2 라이트세임 동작을 병합할 때 업데이트된 동작 정보를 생성할 수 있다. 라이트세임 매니저(111)는 동작 정보 메모리(INFM)에서, 제1 라이트세임 동작의 제1 동작 정보 및 제2 라이트세임 동작의 제2 동작 정보 중 더 빠른 어느 하나를 업데이트된 동작 정보로 업데이트하고, 더 늦은 다른 하나를 제거할 수 있다.
실시 예에 따라, 라이트세임 매니저(111)는 라이트세임 커맨드에 응답하여 동작 정보를 동작 정보 메모리(INFM)에 저장한 뒤, 대응하는 라이트세임 동작이 완료되기 전이더라도 호스트 장치로 라이트세임 커맨드에 대한 응답을 전송할 수 있다.
라이트세임 매니저(111)는 라이트세임 동작을 수행하기 위해 암호화부(112) 및 라이트부(113)를 제어할 수 있다.
암호화부(112)는 논리 어드레스에 대응하는 패턴을 해당 논리 어드레스에 근거하여 암호화하고, 암호화된 패턴을 생성할 수 있다. 암호화된 패턴은 패리티 데이터 및 CRC와 같은 에러 체크 데이터를 포함할 수 있다.
특히, 암호화부(112)는 연속적인 논리 어드레스들에 대응하는 중복된 패턴들을 해당 논리 어드레스들에 근거하여 암호화된 패턴들로 한번에 암호화할 수 있다.
암호화부(112)는, 예를 들어, AES(Advanced Encryption Standard) 엔진을 포함할 수 있다.
라이트부(113)는 암호화부(112)에 의해 암호화된 패턴들을 비휘발성 메모리 장치(120)에 저장할 수 있다.
실시 예에 따라, 라이트세임 매니저(111)는 암호화부(112)의 암호화 동작과 라이트부(113)의 라이트 동작이 병렬적으로 수행되도록 제어할 수 있다. 구체적으로, 라이트세임 매니저(111)는 라이트부(113)가 암호화된 패턴을 비휘발성 메모리 장치(120)에 저장하는 동안, 암호화부(112)가 후속 암호화된 패턴들을 생성하도록 제어할 수 있다.
비휘발성 메모리 장치(120)는 컨트롤러(110)의 제어에 따라, 컨트롤러(110)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(110)로 전송할 수 있다.
비휘발성 메모리 장치(120)는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
비휘발성 메모리 장치(120)는 하나 이상의 플래인(Plane)들, 하나 이상의 메모리 칩들, 하나 이상의 메모리 다이들, 또는 하나 이상의 메모리 패키지들을 포함할 수 있다.
도2는 본 발명의 실시 예에 따라 라이트세임 동작이 수행되는 방법을 도시하는 도면이다.
도2를 참조하면, 컨트롤러(110)는 호스트 장치(10)로부터 라이트세임 커맨드(WSCMD)를 수신할 수 있다. 라이트세임 커맨드(WSCMD)는 패턴 데이터(PTD), 시작 논리 어드레스, 및 개수를 포함할 수 있다.
라이트세임 매니저(111)는 라이트세임 커맨드(WSCMD)에 응답하여 동작 정보(INF)를 동작 정보 메모리(INFM)에 저장할 수 있다. 동작 정보(INF)는 패턴 데이터(PTD), 시작 논리 어드레스(SLA), 및 개수(CNT)를 포함할 수 있다. 라이트세임 매니저(111)는 동작 정보(INF)를 동작 정보 메모리(INFM)에 저장한 뒤 라이트세임 동작을 완료하기 전이더라도 즉시 호스트 장치(10)로 응답(RSP)을 전송할 수 있다. 호스트 장치(10)는 라이트세임 매니저(111)로부터 전송된 응답(RSP)에 근거하여 라이트세임 동작이 완료된 것으로 결정할 수 있다. 즉, 라이트세임 동작에 대한 신뢰성이 보장될 때 호스트 장치(10)로 빠른 응답(RSP)을 전송함으로써, 호스트 장치(10)에 대한 라이트세임 동작의 응답 속도가 개선될 수 있다.
동작 정보 메모리(INFM)에 저장된 동작 정보(INF)는 서든 파워 오프가 발생하더라도 보호될 수 있다. 예를 들어, 라이트세임 매니저(111)는 서든 파워 오프가 발생할 때, 동작 정보 메모리(INFM)에 저장된 동작 정보(INF)를 예비 전력을 사용하여 비휘발성 메모리 장치(120)로 옮길 수 있다. 다른 예로서, 동작 정보 메모리(INFM)는 비휘발성 메모리로 구성될 수 있다.
라이트세임 매니저(111)는 동작 정보(INF)를 저장한 즉시 동작 정보(INF)에 대응하는 라이트세임 동작을 수행할 수 있다. 또는 라이트세임 매니저(111)는 유휴시간에 백그라운드 동작으로서 라이트세임 동작을 수행할 수 있다. 또는 라이트세임 매니저(111)는 대기 시간, 동작 정보 메모리(INFM)에 저장된 동작 정보(INF)의 개수 등의 다양한 조건에 따라 라이트세임 동작을 수행할 수 있다.
라이트세임 매니저(111)는 동작 정보(INF)에 근거하여 라이트세임 동작을 수행하기 위해 암호화부(112) 및 라이트부(113)를 제어할 수 있다. 구체적으로, 라이트세임 매니저(111)는 패턴 데이터(PTD)에 근거하여 소정 크기를 가지는 패턴(PT)을 생성할 수 있다. 패턴(PT)의 소정 크기는, 예를 들어, 512바이트일 수 있다. 소정 크기는, 예를 들어, 호스트 장치(10)가 인식하는 단일의 논리 어드레스에 대응하는 데이터의 크기일 수 있다. 패턴 데이터(PTD)가 소정 크기로 전송될 때, 라이트세임 매니저(111)는 패턴 데이터(PTD)를 곧바로 패턴(PT)으로 사용할 수 있다. 패턴 데이터(PTD)가 소정 크기보다 작을 때, 라이트세임 매니저(111)는 패턴 데이터(PTD)를 중복시킴으로써 소정 크기의 패턴(PT)을 생성할 수 있다.
라이트세임 매니저(111)는 패턴(PT) 및 시작 논리 어드레스(SLA)부터 개수(CNT)만큼의 연속적인 논리 어드레스들에 근거하여, 암호화된 데이터(ENDT)를 생성하도록 암호화부(112)를 제어할 수 있다.
그리고, 라이트세임 매니저(111)는 암호화된 데이터(ENDT)를 비휘발성 메모리 장치(120)의 메모리 영역(MR1)에 저장하도록 라이트부(113)를 제어할 수 있다. 메모리 영역(MR1)의 물리 어드레스는 시작 논리 어드레스(SLA)부터 개수(CNT)만큼의 연속적인 논리 어드레스들에 맵핑될 수 있다. 암호화된 데이터(ENDT)가 메모리 영역(MR1)에 저장 완료될 때, 라이트세임 동작은 종료될 수 있다.
한편, 라이트세임 매니저(111)는 암호화부(112)와 라이트부(113)가 병렬적으로 동작하도록 제어할 수 있다. 구체적으로, 라이트세임 매니저(111)는 라이트부(113)가 암호화된 데이터(ENDT)를 비휘발성 메모리 장치(120)에 저장하는 동안에, 암호화부(112)는 후속 암호화된 데이터(ENDT)를 생성하도록 제어할 수 있다. 즉, 라이트세임 매니저(111)는 비동기식(asynchronous)으로 암호화부(112) 및 라이트부(113)를 제어함으로써 라이트세임 동작의 성능을 더욱 향상시킬 수 있다.
실시 예에 따라, 라이트세임 매니저(111)는 동작 정보(INF)로서 패턴 데이터(PTD) 대신 패턴(PT)을 저장할 수 있다.
도3은 본 발명의 실시 예에 따라 암호화부(112)의 암호화 동작을 도시하는 도면이다.
도3을 참조하면, 암호화부(112)는 중복된 패턴(PT)들에 대한 암호화 동작을 수행하여 암호화된 데이터(ENDT)를 생성할 수 있다.
암호화부(112)는 암호화된 데이터(ENDT)를 생성하기 위해, 라이트세임 매니저(111)로부터 패턴(PT), 시작 논리 어드레스(SLA) 및 개수(CNT)를 전송받을 수 있다. 개수(CNT)는 패턴(PT)이 중복되어야 할 개수일 수 있다. 다른 말로 하면, 개수(CNT)는 시작 논리 어드레스(SLA)부터 시작하는 연속적인 논리 어드레스들(LA)의 개수일 수 있다.
따라서, 라이트세임 매니저(111)는 시작 논리 어드레스(SLA) "1" 및 개수(CNT) "10"을 수신하면, "1"부터 "10"까지의 연속적인 논리 어드레스들(LA)을 결정할 수 있다. 논리 어드레스들(LA)은 중복된 패턴들(PT)에 각각 대응할 수 있다.
실시 예에 따라, 암호화부(112)는 라이트세임 매니저(111)로부터 패턴(PT) 및 연속적인 논리 어드레스들(LA)을 전송받을 수 있다.
암호화부(112)는 중복된 패턴들(PT)을 논리 어드레스들(LA)을 사용하여 각각 암호화한 결과, 암호화된 패턴들(EPT1~EPT10)을 생성할 수 있다. 암호화부(112)는 각 패턴(PT)을 대응하는 논리 어드레스(LA)를 사용하여 암호화할 수 있다. 예를 들어, 암호화부(112)는 시작 논리 어드레스(SLA) "1"를 사용하여 패턴(PT)을 암호화함으로써 암호화된 패턴(EPT1)을 생성할 수 있다. 이때, 암호화부(112)는 동일한 패턴(PT)이더라도 논리 어드레스(LA)가 다르면 다른 암호화된 패턴을 생성할 수 있다. 즉, 암호화된 패턴들(EPT1~EPT10)은 서로 다른 값들을 가질 수 있다.
암호화된 패턴들(EPT1~EPT10) 각각은 패리티 데이터 및 CRC와 같은 에러 체크 데이터를 포함할 수 있다.
한편, 암호화부(112)는 큰 사이즈의 데이터를 분할하여 여러 번 암호화할 때보다 데이터를 한번에 암호화할 때 더 좋은 성능을 보일 수 있다. 구체적으로, 하나의 논리 어드레스에 대해 암호화 동작을 수행하고 암호화된 패턴을 출력한 뒤, 다음 논리 어드레스에 대해 암호화 동작을 수행하고 암호화된 패턴을 출력하는 방식보다, 연속적인 논리 어드레스들에 대해 연속적으로 암호화 동작을 수행하고 암호화된 패턴들을 함께 출력하는 방식이 더 좋은 성능을 보일 수 있다.
한편, 암호화부(112)는 하드웨어의 특성 상, 연속적인 논리 어드레스들에 대해서만 한번에 암호화 동작을 수행할 수 있다.
실시 예에 따라, 암호화부(112)는 소정의 최대 개수까지의 논리 어드레스들에 대해 한번에 암호화 동작을 수행할 수 있다. 따라서, 라이트세임 동작이 소정의 최대 개수보다 많은 논리 어드레스들에 대한 것일 때, 암호화부(112)는 소정의 최대 개수만큼 연속적인 논리 어드레스들을 분할함으로써 암호화 동작을 반복적으로 수행할 수 있다.
따라서, 암호화부(112)의 특성을 이용하여 라이트세임 매니저(111)는 후술할 바와 같이 서로 다른 라이트세임 동작들을 병합함으로써 라이트세임 동작을 보다 효율적으로 수행할 수 있다.
도4a 내지 도4c는 본 발명의 실시 예에 따라 라이트세임 매니저(111)가 라이트세임 동작들을 병합하는 방법을 도시하는 도면들이다. 도4a 내지 도4c는 동일한 대기 동작 정보(WINF)에 대해 서로 다른 신규 동작 정보들(NINF1~ NINF3)이 각각 병합되는 예시들을 도시한다.
도4a를 참조하면, 대기 동작 정보(WINF)는 동작 정보 메모리(INFM)에 앞서 저장된 것이고, 아직 수행되지 않은 라이트세임 동작(이하, 대기 라이트세임 동작)에 대한 것일 수 있다.
라이트세임 매니저(111)는 라이트세임 커맨드에 응답하여 신규 라이트세임 동작에 대한 신규 동작 정보(NINF1)를 동작 정보 메모리(INFM)에 저장할 수 있다. 라이트세임 매니저(111)는 신규 동작 정보(NINF1)와 대기 동작 정보(WINF)를 비교하여 신규 라이트세임 동작이 대기 라이트세임 동작에 병합가능한 것으로 결정할 수 있다.
구체적으로, 대기 동작 정보(WINF)는 패턴(PT1), 시작 논리 어드레스(SLA) "1" 및 개수(CNT) "2"를 포함할 수 있다. 따라서, 대기 동작 정보(WINF)는 "1" 및 "2"의 논리 어드레스들(LA)에 대한 것일 수 있다.
신규 동작 정보(NINF1)는 패턴(PT1), 시작 논리 어드레스(SLA) "3" 및 개수(CNT) "3"을 포함할 수 있다. 따라서, 신규 동작 정보(NINF1)는 "3"부터 "5"까지의 논리 어드레스들(LA)에 대한 것일 수 있다.
라이트세임 매니저(111)는 대기 동작 정보(WINF)와 신규 동작 정보(NINF1)의 패턴(PT1)이 동일하다고 결정할 수 있다. 그리고, 라이트세임 매니저(111)는 대기 동작 정보(WINF)의 논리 어드레스들(LA)과 신규 동작 정보(NINF1)의 논리 어드레스들(LA)이 병합된 "1"부터 "5"까지의 논리 어드레스들(LA) (즉, 대기 동작 정보(WINF)의 논리 어드레스들과 신규 동작 정보(NINF1)의 논리 어드레스들(LA)의 합집합의 원소들)이 연속적이라고 판단할 수 있다.
따라서, 라이트세임 매니저(111)는 대기 라이트세임 동작과 신규 라이트세임 동작이 병합가능하다고 결정하고, 대기 동작 정보(WINF)를 업데이트할 수 있다. 업데이트된 대기 동작 정보(UINF1)는 동일한 패턴(PT1)을 포함하고, 병합된 논리 어드레스들 중 가장 앞선 논리 어드레스(LA) "1"를 시작 논리 어드레스(SLA)로서 포함하고, 병합된 논리 어드레스들의 개수 "5"를 개수(CNT)로서 포함할 수 있다.
도4b를 참조하면, 대기 동작 정보(WINF)가 동작 정보 메모리(INFM)에 저장된 상태에서, 라이트세임 매니저(111)는 라이트세임 커맨드에 응답하여 신규 라이트세임 동작에 대한 신규 동작 정보(NINF2)를 동작 정보 메모리(INFM)에 저장할 수 있다. 라이트세임 매니저(111)는 신규 동작 정보(NINF2)와 대기 동작 정보(WINF)를 비교하여 신규 라이트세임 동작이 대기 라이트세임 동작에 병합가능한 것으로 결정할 수 있다.
구체적으로, 신규 동작 정보(NINF2)는 패턴(PT1), 시작 논리 어드레스(SLA) "2" 및 개수(CNT) "3"을 포함할 수 있다. 따라서, 신규 동작 정보(NINF2)는 "2"부터 "4"까지의 논리 어드레스들(LA)에 대한 것일 수 있다.
라이트세임 매니저(111)는 대기 동작 정보(WINF)와 신규 동작 정보(NINF2)의 패턴(PT1)이 동일하다고 결정할 수 있다. 그리고, 라이트세임 매니저(111)는 대기 동작 정보(WINF)의 논리 어드레스들(LA)과 신규 동작 정보(NINF2)의 논리 어드레스들(LA)이 병합된 "1"부터 "4"까지의 논리 어드레스들(LA)이 연속적이라고 판단할 수 있다. 즉, 라이트세임 매니저(111)는 대기 동작 정보(WINF)의 논리 어드레스들(LA)과 신규 동작 정보(NINF2)의 논리 어드레스들(LA)의 적어도 일부가 오버랩될 때도 병합된 논리 어드레스들이 연속적이라고 판단할 수 있다.
따라서, 라이트세임 매니저(111)는 대기 라이트세임 동작과 신규 라이트세임 동작이 병합가능하다고 결정하고, 대기 동작 정보(WINF)를 업데이트할 수 있다. 업데이트된 대기 동작 정보(UINF2)는 동일한 패턴(PT1)을 포함하고, 병합된 논리 어드레스들 중 가장 앞선 논리 어드레스(LA) "1"을 시작 논리 어드레스(SLA)로서 포함하고, 병합된 논리 어드레스들의 개수 "4"를 개수(CNT)로서 포함할 수 있다.
도4c를 참조하면, 대기 동작 정보(WINF)가 동작 정보 메모리(INFM)에 저장된 상태에서, 라이트세임 매니저(111)는 라이트세임 커맨드에 응답하여 신규 라이트세임 동작에 대한 신규 동작 정보(NINF3)를 동작 정보 메모리(INFM)에 저장할 수 있다. 라이트세임 매니저(111)는 신규 동작 정보(NINF3)와 대기 동작 정보(WINF)를 비교하여 신규 라이트세임 동작이 대기 라이트세임 동작에 병합가능한 것으로 결정할 수 있다.
구체적으로, 신규 동작 정보(NINF3)는 패턴(PT1), 시작 논리 어드레스(SLA) "0" 및 개수(CNT) "3"을 포함할 수 있다. 따라서, 신규 동작 정보(NINF3)는 "0"부터 "2"까지의 논리 어드레스들(LA)에 대한 것일 수 있다.
라이트세임 매니저(111)는 대기 동작 정보(WINF)와 신규 동작 정보(NINF3)의 패턴(PT1)이 동일하다고 결정할 수 있다. 그리고, 라이트세임 매니저(111)는 대기 동작 정보(WINF)의 논리 어드레스들(LA)과 신규 동작 정보(NINF3)의 논리 어드레스들(LA)이 병합된 "0"부터 "2"까지의 논리 어드레스들(LA)이 연속적이라고 판단할 수 있다.
따라서, 라이트세임 매니저(111)는 대기 라이트세임 동작과 신규 라이트세임 동작이 병합가능하다고 결정하고, 대기 동작 정보(WINF)를 업데이트할 수 있다. 업데이트된 대기 동작 정보(UINF3)는 동일한 패턴(PT1)을 포함하고, 병합된 논리 어드레스들 중 가장 앞선 논리 어드레스(LA) "0"을 시작 논리 어드레스(SLA)로서 포함하고, 병합된 논리 어드레스들의 개수 "3"을 개수(CNT)로서 포함할 수 있다.
도5a 내지 도5c는 본 발명의 실시 예에 따라 라이트세임 매니저(111)가 라이트세임 동작을 병합하지 못하는 경우를 도시하는 도면들이다.
도5a를 참조하면, 대기 동작 정보(WINF)가 동작 정보 메모리(INFM)에 저장된 상태에서, 라이트세임 매니저(111)는 신규 라이트세임 동작에 대한 신규 동작 정보(NINF4)를 동작 정보 메모리(INFM)에 저장할 수 있다. 라이트세임 매니저(111)는 신규 동작 정보(NINF4)와 대기 동작 정보(WINF)를 비교하여 신규 라이트세임 동작이 대기 라이트세임 동작에 병합불가능한 것으로 결정할 수 있다.
구체적으로, 신규 동작 정보(NINF4)는 패턴(PT2), 시작 논리 어드레스(SLA) "3" 및 개수(CNT) "3"을 포함할 수 있다. 따라서, 신규 동작 정보(NINF4)는 "3"부터 "5"까지의 논리 어드레스들(LA)에 대한 것일 수 있다.
라이트세임 매니저(111)는 대기 동작 정보(WINF)와 신규 동작 정보(NINF4)의 패턴들(PT1, PT2)이 다르다고 결정할 수 있다. 따라서, 대기 동작 정보(WINF)의 논리 어드레스들(LA)과 신규 동작 정보(NINF4)의 논리 어드레스들(LA)이 연속적이더라도, 라이트세임 매니저(111)는 대기 라이트세임 동작과 신규 라이트세임 동작이 병합불가능하다고 결정할 수 있다. 이 경우, 대기 동작 정보(WINF)와 신규 동작 정보(NINF4)는 그대로 동작 정보 메모리(INFM)에 유지될 수 있다.
도5b를 참조하면, 대기 동작 정보(WINF)가 동작 정보 메모리(INFM)에 저장된 상태에서, 라이트세임 매니저(111)는 신규 라이트세임 동작에 대한 신규 동작 정보(NINF5)를 동작 정보 메모리(INFM)에 저장할 수 있다. 라이트세임 매니저(111)는 신규 동작 정보(NINF5)와 대기 동작 정보(WINF)를 비교하여 신규 라이트세임 동작이 대기 라이트세임 동작에 병합불가능한 것으로 결정할 수 있다.
구체적으로, 신규 동작 정보(NINF5)는 패턴(PT1), 시작 논리 어드레스(SLA) "4" 및 개수(CNT) "2"를 포함할 수 있다. 따라서, 신규 동작 정보(NINF5)는 "4" 및 "5"의 논리 어드레스들(LA)에 대한 것일 수 있다.
라이트세임 매니저(111)는 대기 동작 정보(WINF)와 신규 동작 정보(NINF5)의 패턴(PT1)이 동일하다고 결정할 수 있다. 그리고, 라이트세임 매니저(111)는 대기 동작 정보(WINF)의 논리 어드레스들(LA)과 신규 동작 정보(NINF5)의 논리 어드레스들(LA)이 병합된 논리 어드레스들(LA)이 불연속적이라고 판단할 수 있다.
따라서, 라이트세임 매니저(111)는 대기 라이트세임 동작과 신규 라이트세임 동작이 병합불가능하다고 결정할 수 있다. 이 경우, 대기 동작 정보(WINF)와 신규 동작 정보(NINF5)는 그대로 동작 정보 메모리(INFM)에 유지될 수 있다.
실시 예에 따라, 도4a 내지 도5b의 대기 동작 정보(WINF)는 동작 정보 메모리(INFM)에서 마지막으로 저장된 것으로 한정되지 않을 수 있다. 즉, 복수의 대기 라이트세임 동작들이 존재할 때, 라이트세임 매니저(111)는 대기 라이트세임 동작들 각각에 대해 신규 라이트세임 동작과 병합 여부를 판단할 수 있다.
도6은 본 발명의 실시 예에 따라 라이트세임 매니저(111)가 라이트세임 동작을 수행하는 방법을 도시하는 순서도이다.
도6을 참조하면, 단계(S110)에서, 라이트세임 매니저(111)는 라이트세임 커맨드를 호스트 장치로부터 수신할 수 있다.
단계(S120)에서, 라이트세임 매니저(111)는 라이트세임 커맨드에 응답하여 신규 동작 정보를 동작 정보 메모리(INFM)에 저장할 수 있다.
단계(S130)에서, 라이트세임 매니저(111)는 신규 라이트세임 동작을 완료하기 전이더라도 라이트세임 커맨드에 대한 응답을 호스트 장치로 전송할 수 있다.
단계(S130)에서, 라이트세임 매니저(111)는 동작 정보 메모리(INFM)에 저장된 동작 정보에 근거하여 비휘발성 메모리 장치(120)에 대해 라이트세임 동작을 수행할 수 있다. 구체적으로, 라이트세임 매니저(111)는 패턴 및 연속적인 논리 어드레스들에 근거하여, 암호화된 데이터를 생성하도록 암호화부(112)를 제어할 수 있다. 그리고, 라이트세임 매니저(111)는 암호화된 데이터를 비휘발성 메모리 장치(120)에 저장하도록 라이트부(113)를 제어할 수 있다.
도7은 본 발명의 실시 예에 따라 라이트세임 매니저(111)가 라이트세임 동작들을 병합하는 방법을 도시하는 순서도이다.
도7을 참조하면, 단계(S210)에서, 라이트세임 매니저(111)는 대기 동작 정보의 패턴 데이터와 신규 동작 정보의 패턴 데이터가 동일한지 여부를 결정할 수 있다. 패턴 데이터로부터 패턴이 생성된 뒤 동작 정보로서 저장되는 경우, 라이트세임 매니저(111)는 대기 동작 정보의 패턴과 신규 동작 정보의 패턴이 동일한지 여부를 결정할 수 있다. 대기 동작 정보의 패턴 데이터와 신규 동작 정보의 패턴 데이터가 다를 때, 절차는 단계(S250)로 진행될 수 있다. 대기 동작 정보의 패턴 데이터와 신규 동작 정보의 패턴 데이터가 동일할 때, 절차는 단계(S220)로 진행될 수 있다.
단계(S220)에서, 라이트세임 매니저(111)는 대기 동작 정보의 논리 어드레스들과 신규 동작 정보의 논리 어드레스들이 병합된 논리 어드레스들이 연속적인지 결정할 수 있다. 병합된 논리 어드레스들이 연속적이지 않을 때, 절차는 단계(S250)로 진행될 수 있다. 병합된 논리 어드레스들이 연속적일 때, 절차는 단계(S230)로 진행될 수 있다.
단계(S230)에서, 라이트세임 매니저(111)는 대기 라이트세임 동작에 신규 라이트세임 동작을 병합가능하다고 결정할 수 있다.
단계(S240)에서, 라이트세임 매니저(111)는 대기 동작 정보를 업데이트하고, 신규 동작 정보를 제거할 수 있다.
단계(S250)에서, 라이트세임 매니저(111)는 대기 라이트세임 동작에 신규 라이트세임 동작을 병합불가능하다고 결정할 수 있다.
도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 8을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 비휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
컨트롤 유닛(1212)은 도1의 라이트세임 매니저(111), 암호화부(112), 및 라이트부(113)를 포함할 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 비휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 비휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 비휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 비휘발성 메모리 장치들(1231~123n)로 제공하거나, 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
비휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 백그라운드에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 9를 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 메모리 시스템(2200)을 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 메모리 시스템(2200)은 접속 터미널(2110)에 마운트(mount)될 수 있다.
메모리 시스템(2200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(2200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(2200)은 컨트롤러(2210), 버퍼 메모리 장치(2220), 비휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 메모리 시스템(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 8에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 비휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
비휘발성 메모리 장치들(2231~2232)은 메모리 시스템(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 메모리 시스템(2200) 백그라운드에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 메모리 시스템(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 메모리 시스템(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 메모리 시스템(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 메모리 시스템(2200)의 어느 한 변에 배치될 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 10을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(3200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(3200)은 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 비휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 8에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치(3230)로 전송될 수 있다.
비휘발성 메모리 장치(3230)는 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면이다. 도 11을 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 메모리 시스템(4200)을 포함할 수 있다. 메모리 시스템(4200)은 도 1의 메모리 시스템(100), 도 8의 SSD(1200), 도 9의 메모리 시스템(2200), 도 10의 메모리 시스템(3200)으로 구성될 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다. 도 12를 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 메모리 시스템
110: 컨트롤러
111: 라이트세임 매니저
INFM: 동작 정보 메모리
112: 암호화부
113: 라이트부
120: 비휘발성 메모리 장치

Claims (20)

  1. 비휘발성 메모리 장치; 및
    상기 비휘발성 메모리 장치에 대해 라이트세임 동작을 수행하도록 구성된 라이트세임 매니저를 포함하되,
    상기 라이트세임 매니저는 제1 라이트세임 동작의 제1 동작 정보 및 제2 라이트세임 동작의 제2 동작 정보를 비교함으로써 상기 제1 라이트세임 동작과 상기 제2 라이트세임 동작을 병합하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 라이트세임 매니저는 상기 제1 동작 정보의 패턴 데이터와 상기 제2 동작 정보의 패턴 데이터가 동일하고, 상기 제1 동작 정보의 논리 어드레스들과 상기 제2 동작 정보의 논리 어드레스들이 병합된 논리 어드레스들이 연속적일 때, 제1 라이트세임 동작과 제2 라이트세임 동작을 병합하는 메모리 시스템.
  3. 제2항에 있어서,
    상기 라이트세임 매니저는 상기 제1 라이트세임 동작과 상기 제2 라이트세임 동작을 병합하기 위해 업데이트된 동작 정보를 생성하고,
    상기 업데이트된 동작 정보는 상기 패턴 데이터, 상기 병합된 논리 어드레스들 중 가장 앞선 논리 어드레스, 및 상기 병합된 논리 어드레스들의 개수를 포함하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 라이트세임 매니저는 상기 제1 동작 정보와 상기 제2 동작 정보가 저장된 동작 정보 메모리를 포함하고, 상기 제1 동작 정보 및 상기 제2 동작 정보 중 더 빠른 어느 하나를 상기 업데이트된 동작 정보로 업데이트하고, 더 늦은 다른 하나를 제거하는 메모리 시스템.
  5. 제1항에 있어서,
    상기 라이트세임 매니저는 상기 제1 동작 정보의 패턴 데이터와 상기 제2 동작 정보의 패턴 데이터가 동일하지 않거나, 상기 제1 동작 정보의 논리 어드레스들과 상기 제2 동작 정보의 논리 어드레스들이 병합된 논리 어드레스들이 연속적이지 않을 때, 제1 라이트세임 동작과 제2 라이트세임 동작이 병합불가능하다고 결정하는 메모리 시스템.
  6. 제1항에 있어서,
    상기 라이트세임 동작이 수행될 때, 연속적인 논리 어드레스들에 대응하는 중복된 패턴들을 암호화된 패턴들로 한번에 암호화하도록 구성된 암호화부를 더 포함하는 메모리 시스템.
  7. 제6항에 있어서,
    상기 라이트세임 동작이 수행될 때, 상기 암호화된 패턴들을 상기 비휘발성 메모리 장치에 저장하도록 구성된 라이트부를 더 포함하되,
    상기 라이트세임 매니저는 상기 라이트부가 상기 암호화된 패턴을 상기 비휘발성 메모리 장치에 저장하는 동안, 상기 암호화부가 후속 암호화된 패턴들을 생성하도록 제어하는 메모리 시스템.
  8. 제1항에 있어서,
    상기 라이트세임 매니저는 호스트 장치로부터 전송된 라이트세임 커맨드에 응답하여 동작 정보를 동작 정보 메모리에 저장하고, 상기 동작 정보에 대응하는 라이트세임 동작이 완료되기 전이라도 상기 호스트 장치로 상기 라이트세임 커맨드에 대한 응답을 전송하는 메모리 시스템.
  9. 제1 라이트세임 동작의 제1 동작 정보 및 제2 라이트세임 동작의 제2 동작 정보를 비교하는 단계; 및
    비교 결과에 따라 상기 제1 라이트세임 동작과 상기 제2 라이트세임 동작이 병합가능한지 결정하는 단계를 포함하는 메모리 시스템의 동작 방법.
  10. 제9항에 있어서,
    상기 제1 동작 정보와 상기 제2 동작 정보를 비교하는 단계는,
    상기 제1 동작 정보의 패턴 데이터와 상기 제2 동작 정보의 패턴 데이터가 동일하고, 상기 제1 동작 정보의 논리 어드레스들과 상기 제2 동작 정보의 논리 어드레스들이 병합된 논리 어드레스들이 연속적인지 판단하는 단계를 포함하는 메모리 시스템의 동작 방법.
  11. 제10항에 있어서,
    상기 제1 라이트세임 동작과 상기 제2 라이트세임 동작을 병합하기 위해 업데이트된 동작 정보를 생성하는 단계를 더 포함하되,
    상기 업데이트된 동작 정보는 상기 패턴 데이터, 상기 병합된 논리 어드레스들 중 가장 앞선 논리 어드레스, 및 상기 병합된 논리 어드레스들의 개수를 포함하는 메모리 시스템의 동작 방법.
  12. 제11항에 있어서,
    상기 업데이트된 동작 정보를 생성하는 단계는,
    상기 제1 동작 정보 및 상기 제2 동작 정보 중 더 빠른 어느 하나를 상기 업데이트된 동작 정보로 업데이트하고, 더 늦은 다른 하나를 제거하는 단계를 포함하는 메모리 시스템의 동작 방법.
  13. 제10항에 있어서,
    상기 제1 라이트세임 동작과 상기 제2 라이트세임 동작이 병합가능할 때, 병합된 라이트세임 동작을 수행하는 단계를 더 포함하되,
    상기 병합된 라이트세임 동작을 수행하는 단계는,
    상기 병합된 논리 어드레스들에 대응하는 중복된 패턴들을 암호화된 패턴들로 한번에 암호화하는 단계; 및
    상기 암호화된 패턴들을 상기 비휘발성 메모리 장치에 저장하는 단계를 포함하고,
    상기 암호화된 패턴들이 상기 비휘발성 메모리 장치에 저장되는 동안, 후속 암호화된 패턴들이 생성되는 메모리 시스템의 동작 방법.
  14. 제9항에 있어서,
    호스트 장치로부터 전송된 라이트세임 커맨드에 응답하여 동작 정보를 동작 정보 메모리에 저장하는 단계; 및
    상기 동작 정보에 대응하는 라이트세임 동작이 완료되기 전이라도 상기 호스트 장치로 상기 라이트세임 커맨드에 대한 응답을 전송하는 단계를 더 포함하는 메모리 시스템의 동작 방법.
  15. 비휘발성 메모리 장치;
    상기 비휘발성 메모리 장치에 대해 라이트세임 동작을 수행하도록 구성된 라이트세임 매니저; 및
    상기 라이트세임 동작이 수행될 때, 연속적인 논리 어드레스들에 대응하는 중복된 패턴들을 암호화된 패턴들로 한번에 암호화하도록 구성된 암호화부를 포함하는 메모리 시스템.
  16. 제15항에 있어서,
    상기 라이트세임 매니저는 동일한 패턴에 대한 둘 이상의 라이트세임 동작들을 병합하는 메모리 시스템.
  17. 제16항에 있어서,
    상기 라이트세임 매니저는 상기 라이트세임 동작들의 병합된 논리 어드레스들이 연속적일 때, 상기 라이트세임 동작들을 병합하는 메모리 시스템.
  18. 제17항에 있어서,
    상기 라이트세임 매니저는 병합된 라이트세임 동작의 동작 정보를 생성하고,
    상기 동작 정보는 상기 패턴, 상기 병합된 논리 어드레스들 중 가장 앞선 논리 어드레스, 및 상기 병합된 논리 어드레스들의 개수를 포함하는 메모리 시스템.
  19. 제15항에 있어서,
    상기 라이트세임 동작이 수행될 때, 상기 암호화된 패턴들을 상기 비휘발성 메모리 장치에 저장하도록 구성된 라이트부를 더 포함하되,
    상기 라이트세임 매니저는 상기 라이트부가 상기 암호화된 패턴을 상기 비휘발성 메모리 장치에 저장하는 동안, 상기 암호화부가 후속 암호화된 패턴들을 생성하도록 제어하는 메모리 시스템.
  20. 제15항에 있어서,
    상기 라이트세임 매니저는 호스트 장치로부터 전송된 라이트세임 커맨드에 응답하여 동작 정보를 동작 정보 메모리에 저장하고, 상기 동작 정보에 대응하는 라이트세임 동작이 완료되기 전이라도 상기 호스트 장치로 상기 라이트세임 커맨드에 대한 응답을 전송하는 메모리 시스템.
KR1020200038770A 2020-03-31 2020-03-31 메모리 시스템 및 그것의 동작 방법 KR20210121660A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200038770A KR20210121660A (ko) 2020-03-31 2020-03-31 메모리 시스템 및 그것의 동작 방법
US16/984,910 US11347634B2 (en) 2020-03-31 2020-08-04 Memory system performing write-same operation and operating method thereof
CN202010936694.5A CN113467709B (zh) 2020-03-31 2020-09-08 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200038770A KR20210121660A (ko) 2020-03-31 2020-03-31 메모리 시스템 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20210121660A true KR20210121660A (ko) 2021-10-08

Family

ID=77855998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200038770A KR20210121660A (ko) 2020-03-31 2020-03-31 메모리 시스템 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US11347634B2 (ko)
KR (1) KR20210121660A (ko)
CN (1) CN113467709B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11941287B2 (en) * 2020-06-17 2024-03-26 EMC IP Holding Company, LLC System and method for near-instant unmapping and write-same in a log-structured storage cluster
US11956311B2 (en) * 2020-06-29 2024-04-09 Marvell Asia Pte Ltd Method and apparatus for direct memory access of network device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4164371B2 (ja) * 2003-01-16 2008-10-15 キヤノン株式会社 データ処理装置、データ処理方法、プログラム及び記憶媒体
CN100456387C (zh) * 2002-04-15 2009-01-28 富士通微电子株式会社 半导体存储器
US9058792B1 (en) * 2006-11-01 2015-06-16 Nvidia Corporation Coalescing to avoid read-modify-write during compressed data operations
US8694563B1 (en) * 2009-04-18 2014-04-08 Hewlett-Packard Development Company, L.P. Space recovery for thin-provisioned storage volumes
KR101824067B1 (ko) 2010-08-20 2018-01-31 삼성전자주식회사 반도체 저장 장치의 성능 조절을 위한 반도체 저장장치와 호스트간 인터페이스 방법 및 그 장치
US8738993B2 (en) 2010-12-06 2014-05-27 Intel Corporation Memory device on the fly CRC mode
US8996804B2 (en) * 2011-09-12 2015-03-31 International Business Machines Corporation Optimizing and enhancing performance for parity based storage
KR101478168B1 (ko) 2013-04-17 2014-12-31 주식회사 디에이아이오 스토리지 시스템 및 스토리지 시스템의 쓰기 데이터 처리 방법
US9304709B2 (en) * 2013-09-06 2016-04-05 Western Digital Technologies, Inc. High performance system providing selective merging of dataframe segments in hardware
US9898205B1 (en) * 2013-10-31 2018-02-20 Veritas Technologies Llc Scheduling of commands in a storage area network to minimize latency
US9430329B2 (en) * 2014-04-03 2016-08-30 Seagate Technology Llc Data integrity management in a data storage device
US10380026B2 (en) * 2014-09-04 2019-08-13 Sandisk Technologies Llc Generalized storage virtualization interface
US10353626B2 (en) * 2016-02-03 2019-07-16 Samsung Electronics Co., Ltd. Buffer memory management method and write method using the same
KR20180080589A (ko) * 2017-01-04 2018-07-12 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102529710B1 (ko) * 2018-02-19 2023-05-09 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20190120573A (ko) * 2018-04-16 2019-10-24 에스케이하이닉스 주식회사 메모리 시스템, 데이터 처리 시스템 및 메모리 시스템의 동작 방법

Also Published As

Publication number Publication date
CN113467709A (zh) 2021-10-01
CN113467709B (zh) 2024-05-31
US20210303456A1 (en) 2021-09-30
US11347634B2 (en) 2022-05-31

Similar Documents

Publication Publication Date Title
KR20200055267A (ko) 메모리 시스템 및 테스트 시스템
KR102381233B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200129863A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20220104486A (ko) 메모리 시스템, 그것의 동작 방법 및 컴퓨팅 시스템
KR20190087072A (ko) 데이터 저장 장치, 그것의 동작 방법 및 비휘발성 메모리 장치
KR102444606B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200054534A (ko) 메모리 시스템 및 그것의 동작 방법
KR20190128498A (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
KR20210091980A (ko) 메모리 시스템
US11347634B2 (en) Memory system performing write-same operation and operating method thereof
KR20190032104A (ko) 비휘발성 메모리 장치, 비휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR20200089939A (ko) 메모리 시스템 및 그 동작 방법
US20210191626A1 (en) Data processing system
KR20190085642A (ko) 메모리 시스템
KR20190106005A (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
KR20180077872A (ko) 불휘발성 메모리 장치의 동작 방법 및 그것을 포함하는 데이터 저장 장치의 동작 방법
US20230289059A1 (en) Memory system and operating method thereof
KR20210056628A (ko) 메모리 시스템
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210063724A (ko) 메모리 시스템
KR20190102779A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR102545229B1 (ko) 메모리 시스템 및 그것의 동작 방법
KR20220080254A (ko) 메모리 시스템 및 메모리 시스템의 컨트롤러
CN109933282B (zh) 存储器系统及其操作方法
KR20220068385A (ko) 메모리 시스템