KR20220080254A - 메모리 시스템 및 메모리 시스템의 컨트롤러 - Google Patents

메모리 시스템 및 메모리 시스템의 컨트롤러 Download PDF

Info

Publication number
KR20220080254A
KR20220080254A KR1020200169157A KR20200169157A KR20220080254A KR 20220080254 A KR20220080254 A KR 20220080254A KR 1020200169157 A KR1020200169157 A KR 1020200169157A KR 20200169157 A KR20200169157 A KR 20200169157A KR 20220080254 A KR20220080254 A KR 20220080254A
Authority
KR
South Korea
Prior art keywords
write
state
physical
region
controller
Prior art date
Application number
KR1020200169157A
Other languages
English (en)
Inventor
변유준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200169157A priority Critical patent/KR20220080254A/ko
Priority to US17/336,554 priority patent/US11720276B2/en
Priority to CN202110782125.4A priority patent/CN114595095A/zh
Publication of KR20220080254A publication Critical patent/KR20220080254A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1417—Boot up procedures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1448—Management of the data involved in backup or backup restore
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G06F9/5077—Logical partitioning of resources; Management or configuration of virtualized resources

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

메모리 시스템은 복수의 물리 영역들을 포함하는 저장 매체; 및 호스트 장치에 의해 구성된 논리 영역들을 상기 물리 영역들에 맵핑하고, 타겟 논리 영역에 대한 라이트 요청에 응답하여 상기 타겟 논리 영역에 맵핑된 물리 영역에 대해 라이트 동작을 수행하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는 상기 라이트 요청에 응답하여, 라이트 상태 테이블에서 상기 타겟 논리 영역에 대응하는 라이트 상태를 업데이트하도록 구성된 컨트롤러를 포함한다.

Description

메모리 시스템 및 메모리 시스템의 컨트롤러{MEMORY SYSTEM AND CONTROLLER OF MEMORY SYSTEM}
본 발명은 메모리 시스템에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 메모리 시스템에 관한 것이다.
메모리 시스템은 호스트 장치의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템은 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다. 호스트 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 메모리 시스템은 호스트 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 호스트 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 비정상적인 종료에 대한 복구 동작을 효율적으로 수행하는 메모리 시스템 및 메모리 시스템의 컨트롤러를 제공하는 데 있다.
본 발명의 실시 예에 따른 메모리 시스템은 복수의 물리 영역들을 포함하는 저장 매체; 및 호스트 장치에 의해 구성된 논리 영역들을 상기 물리 영역들에 맵핑하고, 타겟 논리 영역에 대한 라이트 요청에 응답하여 상기 타겟 논리 영역에 맵핑된 물리 영역에 대해 라이트 동작을 수행하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는 상기 라이트 요청에 응답하여, 라이트 상태 테이블에서 상기 타겟 논리 영역에 대응하는 라이트 상태를 업데이트하도록 구성된 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 복수의 물리 영역들을 포함하는 저장 매체; 및 상기 물리 영역들 중 타겟 물리 영역에 대한 라이트 요청에 응답하여, 라이트 상태 테이블에서 상기 타겟 물리 영역에 대응하는 라이트 상태가 제1 상태일 때 상기 제1 상태를 제2 상태로 변경하고, 상기 라이트 상태가 상기 제2 상태일 때 상기 제2 상태를 유지하도록 구성된 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템의 컨트롤러는 호스트 장치에 의해 구성된 논리 영역들을 상기 물리 영역들에 맵핑하고, 타겟 논리 영역에 대한 라이트 요청에 응답하여 상기 타겟 논리 영역에 맵핑된 물리 영역에 대해 라이트 동작을 수행하도록 구성된 라이트부; 및 부팅 동작에서 직전에 비정상적인 종료가 있었던 것으로 결정될 때, 라이트 상태가 제1 상태인 논리 영역에 맵핑된 물리 영역에 대해 복구 동작을 생략하고, 라이트 상태가 제2 상태인 논리 영역에 맵핑된 물리 영역에 대해 복구 동작을 수행하도록 구성된 복구부를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템 및 메모리 시스템의 컨트롤러는 복구 동작을 효율적으로 수행할 수 있다.
도1은 본 발명의 실시 예에 따른 데이터 처리 시스템을 도시한 블록도,
도2는 본 발명의 실시 예에 따른 논리 영역들 및 물리 영역들을 설명하기 위한 도면,
도3은 본 발명의 실시 예에 따라 호스트 메모리 버퍼에 저장된 라이트 상태 테이블에서 라이트 상태를 업데이트하는 방법을 도시하는 도면,
도4는 발명의 실시 예에 따라 호스트 메모리 버퍼에 저장된 라이트 상태 테이블의 라이트 상태를 참조하여 복구 동작을 수행하는 방법을 도시하는 도면,
도5는 본 발명의 실시 예에 따른 도1의 라이트부의 동작 방법을 도시하는 순서도,
도6은 본 발명의 실시 예에 따른 도1의 복구부의 동작 방법을 도시하는 순서도,
도7은 본 발명의 실시 예에 따른 도1의 복구부의 동작 방법을 도시하는 순서도,
도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면,
도 12는 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 데이터 처리 시스템(10)을 도시한 블록도이다.
도1을 참조하면, 데이터 처리 시스템(10)은 데이터를 처리할 수 있는 전자 시스템으로서, 데이터 센터, 인터넷 데이터 센터, 클라우드 데이터 센터, 퍼스널 컴퓨터, 랩탑 컴퓨터, 스마트폰, 태블릿 컴퓨터, 디지털 카메라, 게임 콘솔, 네비게이션, 가상현실 장치 및 웨어러블 장치 등을 포함할 수 있다.
데이터 처리 시스템(10)은 호스트 장치(100) 및 메모리 시스템(200)을 포함할 수 있다.
호스트 장치(100)는 데이터를 처리하는 동안 논리 어드레스들을 사용하여 메모리 시스템(200)을 액세스할 수 있다. 호스트 장치(100)는 데이터에 논리 어드레스를 할당하여 메모리 시스템(200)에 저장할 수 있다.
호스트 장치(100)는 논리 영역 관리부(110), 프로세서(120), 및 호스트 메모리 버퍼(130)를 포함할 수 있다.
논리 영역 관리부(110)는 논리 어드레스들에 근거하여 복수의 논리 영역들을 구성할 수 있다. 각 논리 영역은 연속적인 논리 어드레스들로 구성될 수 있다. 논리 영역 관리부(110)는 프로세서(120)의 요청에 응답하여 사용중이지 않은 논리 영역(즉, 논리 영역을 구성하는 논리 어드레스들이 데이터에 할당되지 않은 논리 영역)을 프로세서(120)에게 할당할 수 있다.
프로세서(120)는 메모리 시스템(200)에 데이터를 저장하기 위해 논리 영역 관리부(110)에게 논리 영역의 할당을 요청할 수 있다. 논리 영역이 프로세서(120)에게 할당된 뒤 프로세서(120)는 논리 영역의 논리 어드레스들을 사용하여 데이터를 메모리 시스템(200)에 저장할 수 있다. 구체적으로, 프로세서(120)는 논리 영역의 논리 어드레스들을 데이터에 할당한 뒤 논리 어드레스와 데이터를 포함하는 라이트 요청을 메모리 시스템(200)으로 전송함으로써 데이터를 메모리 시스템(200)에 저장할 수 있다. 이하에서, 프로세서(120)가 논리 어드레스와 데이터에 대한 라이트 요청을 메모리 시스템(200)으로 전송할 때, 해당 논리 어드레스가 포함된 논리 영역은 해당 라이트 요청의 타겟 논리 영역으로 언급될 것이다.
한편, 프로세서(120)는 논리 영역을 구성하는 연속적인 논리 어드레스들을 가장 앞선 논리 어드레스부터 가장 뒤의 논리 어드레스까지의 순서로 사용할 수 있다. 따라서, 프로세서(120)에 의해 발생된 라이트 요청은 연속적인 논리 어드레스들에 대한 시퀀셜 라이트 요청일 수 있다.
프로세서(120)는 한번에 하나의 논리 영역을 할당받을 수 있다. 실시 예에 따라, 프로세서(120)는 동시에 둘 이상의 논리 영역들을 할당받을 수 있다. 또한, 미도시되었지만 호스트 장치(100)는 복수의 프로세서들을 포함할 수 있고, 프로세서들 각각이 논리 영역을 할당받을 수 있다. 이 경우, 하나 이상의 프로세서들에 의해 발생된 라이트 요청들은 서로 다른 타겟 논리 영역들에 대한 것일 수 있고, 라이트 요청들 각각은 시퀀셜 라이트 요청일 수 있다.
프로세서(120)는 중앙 처리 장치, 그래픽 처리 장치, 마이크로 프로세서(120), 애플리케이션 프로세서(120), 가속 처리 장치 또는 운영 체제 등을 포함할 수 있다.
호스트 메모리 버퍼(130)는 라이트 상태 테이블(135)을 저장할 수 있다. 라이트 상태 테이블(135)은 후술될 바와 같이 메모리 시스템(200)의 라이트부(211) 및 복구부(212)에 의해 관리 및 참조될 수 있다. 라이트 상태 테이블(135)은 하나 이상의 논리 영역들에 대응하는 라이트 상태를 포함할 수 있다.
호스트 메모리 버퍼(130)는, 예를 들어, NVMe(NVM Express) 규격에 따라 지원될 수 있다.
메모리 시스템(200)은 호스트 장치(100)의 라이트 요청에 응답하여, 호스트 장치(100)로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템(200)은 호스트 장치(100)의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치(100)로 제공하도록 구성될 수 있다.
메모리 시스템(200)은 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive)를 포함할 수 있다.
메모리 시스템(200)은 컨트롤러(210) 및 저장 매체(220)를 포함할 수 있다.
컨트롤러(210)는 메모리 시스템(200)의 제반 동작을 제어할 수 있다. 컨트롤러(210)는 호스트 장치(100)의 지시에 따라 포그라운드 동작을 수행하기 위해 저장 매체(220)를 제어할 수 있다. 포그라운드 동작은 호스트 장치(100)의 지시, 즉, 라이트 요청 및 리드 요청에 따라 저장 매체(220)에 데이터를 라이트하고 저장 매체(220)로부터 데이터를 리드하는 동작을 포함할 수 있다.
또한, 컨트롤러(210)는 호스트 장치(100)와 독립적으로 내부적으로 필요한 백그라운드 동작을 수행하기 위해서 저장 매체(220)를 제어할 수 있다. 백그라운드 동작은 저장 매체(220)에 대한 웨어 레벨링 동작, 가비지 컬렉션 동작, 소거 동작, 리드 리클레임 동작, 및 리프레시 동작 중 적어도 하나를 포함할 수 있다. 백그라운드 동작은 포그라운드 동작처럼 저장 매체(220)에 데이터를 라이트하고 저장 매체(220)로부터 데이터를 리드하는 동작을 포함할 수 있다.
컨트롤러(210)는 라이트부(211) 및 복구부(212)를 포함할 수 있다.
라이트부(211)는 프로세서(120)에 할당된 논리 영역을 저장 매체(220)의 하나 이상의 물리 영역들에 맵핑시킬 수 있다. 라이트부(211)는 논리 영역과 물리 영역의 맵핑 정보를 관리할 수 있다. 그리고 라이트부(211)는 프로세서(120)로부터 전송된 라이트 요청에 응답하여, 라이트 요청의 타겟 논리 영역이 맵핑된 물리 영역에 데이터를 저장할 수 있다. 실시 예에 따라, 라이트부는 논리 영역마다 해당 논리 영역에 대한 라이트 요청을 최초로 수신할 때, 해당 논리 영역을 하나 이상의 물리 영역들에 맵핑시킬 수 있다.
라이트부(211)는 호스트 메모리 버퍼(130)에서 라이트 상태 테이블(135)을 관리할 수 있다. 라이트부(211)는 타겟 논리 영역에 대한 라이트 요청에 응답하여, 호스트 메모리 버퍼(130)에 저장된 라이트 상태 테이블(135)에서 타겟 논리 영역의 라이트 상태(즉, 타겟 논리 영역의 논리 영역 식별자에 대응하는 라이트 상태)를 업데이트할 수 있다. 구체적으로, 라이트부(211)는 타겟 논리 영역의 라이트 상태가 제1 상태(예를 들어, 디스에이블 상태)일 때, 디스에이블 상태를 제2 상태(예를 들어, 인에이블 상태)로 변경할 수 있다. 라이트부(211)는 해당 논리 영역의 라이트 상태가 인에이블 상태일 때, 인에이블 상태를 유지할 수 있다.
실시 예에 따라, 라이트부(211)는 타겟 논리 영역에 대한 라이트 요청을 수신한 뒤, 라이트 동작을 수행하기 전, 수행하는 도중, 또는 수행한 뒤, 타겟 논리 영역의 라이트 상태를 업데이트할 수 있다.
실시 예에 따라, 라이트부(211)는 저장 매체(220)에 포함된 물리 영역들 중에서 오픈 물리 영역에 맵핑된 논리 영역에 대해서만 라이트 상태를 관리할 수 있다. 오픈 물리 영역이란, 라이트 요청에 응답하여 라이트 동작이 수행되는 물리 영역일 수 있다. 실시 예에 따라, 라이트부(211)는 오픈 물리 영역이 데이터로 가득차게 되면, 해당 물리 영역에 맵핑된 논리 영역의 라이트 상태를 라이트 상태 테이블(135)에서 제거하거나 디스테이블 상태로 변경할 수 있다.
실시 예에 따라, 라이트부(211)는 라이트 요청의 타겟 논리 영역이었던 적이 있는 하나 이상의 논리 영역들에 대해서만 라이트 상태를 관리할 수 있다. 실시 예에 따라, 라이트부(211)는 사용중인 논리 영역들(즉, 논리 영역을 구성하는 논리 어드레스들이 데이터에 할당되어 있는 논리 영역들)에 대해서만 라이트 상태를 관리할 수 있다. 실시 예에 따라, 라이트부(211)는 논리 영역 관리부(110)에 의해 구성된 모든 논리 영역들에 대해서 라이트 상태를 관리할 수 있다. 논리 영역 관리부(110)는 라이트부(211)에게 논리 영역들의 정보를 알려줄 수 있다.
실시 예에 따라, 라이트부(211)는 라이트 상태 테이블(135)이 어떤 논리 영역에 대한 라이트 상태를 포함하지 않을 때, 해당 논리 영역에 대한 라이트 요청을 최초로 수신할 때 해당 논리 영역에 대한 라이트 상태를 인에이블 상태로 라이트 상태 테이블(135)에 추가할 수 있다.
실시 예에 따라, 호스트 장치(100)는 라이트 요청을 전송할 때, 논리 어드레스 및 데이터뿐만 아니라, 타겟 논리 영역의 논리 영역 식별자(ID)를 더 전송할 수 있다. 따라서, 라이트부(211)는 라이트 요청에 포함된 논리 영역 식별자(ID)를 확인함으로써 라이트 요청의 타겟 논리 영역을 결정할 수 있다. 실시 예에 따라, 라이트 요청이 논리 영역 식별자(ID)를 포함하지 않더라도, 라이트부(211)는 라이트 요청에 포함된 논리 어드레스에 근거하여 타겟 논리 영역을 결정할 수 있고, 논리 영역 식별자(ID)도 계산할 수 있다.
복구부(212)는 컨트롤러(210)의 부팅 동작에서 직전에 비정상적인 종료가 있었던 것으로 결정될 때 복구 동작을 수행할 수 있다. 이때, 복구부(212)는 호스트 메모리 버퍼(130)에 저장된 라이트 상태 테이블(135)을 참조하여 저장 매체(220)에서 선택된 물리 영역들에 대해서만 복구 동작을 수행할 수 있다.
구체적으로 복구부(212)는 라이트 상태 테이블(135)을 참조하여, 라이트 상태가 인에이블 상태인 논리 영역에 맵핑된 물리 영역에 대해 복구 동작을 수행할 수 있다. 복구부(212)는 라이트 상태 테이블(135)을 참조하여 라이트 상태가 디스에이블 상태인 논리 영역에 맵핑된 물리 영역에 대해서는 복구 동작을 수행하지 않을 수 있다(또는 복구 동작을 스킵/생략할 수 있다).
복구부(212)는 물리 영역에 대해 복구 동작을 수행한 뒤, 해당 물리 영역에 맵핑된 논리 영역의 라이트 상태를 디스에이블 상태로 변경할 수 있다. 따라서, 만일 비정상적인 종료가 반복되더라도 복구부(212)는 이전에 복구 동작이 수행된 물리 영역에 대해서는 라이트 상태 테이블(135)에서 대응하는 라이트 상태가 디스에이블 상태인 것을 확인할 수 있다. 따라서, 이전에 복구 동작이 수행된 물리 영역에 대한 불필요한 복구 동작을 수행하지 않을 수 있다.
정리하면, 본 발명에 따르면, 라이트 상태 테이블(135)을 관리함으로써 복구 동작이 수행될 필요가 없는 오픈 물리 영역들에 대한 불필요한 복구 동작은 생략될 수 있다. 즉, 라이트 상태 테이블(135)을 참조하여 전체 오픈 물리 영역들 중에서 선택된 오픈 물리 영역들에 대해서만 복구 동작이 수행되므로, 복구 시간이 단축될 수 있다. 뿐만 아니라, 컨트롤러(210)는 라이트 상태 테이블(135)을 참조하여 전체 오픈 물리 영역들 중에서 복구 동작이 수행되어야 하는 오픈 물리 영역들을 간단하게 확인할 수 있으므로, 복구 동작의 분석 시간이 효과적으로 단축될 수 있다.
또한, 메모리 시스템(200)에서 비정상적인 종료가 발생하더라도 호스트 장치(100)의 파워가 유지된다면 호스트 메모리 버퍼(130)에 저장된 라이트 상태 테이블(135)은 안전하게 유지될 수 있다. 따라서, 라이트 상태 테이블(135)에 근거한 복구 동작이 적절하게 수행될 수 있다.
그리고, 라이트 상태 테이블(135)은 동작 속도가 빠른 호스트 메모리 버퍼(130)에서 관리되므로, 라이트 상태 테이블(135)의 업데이트가 빈번하게 이뤄지더라도 메모리 시스템(200)의 동작 성능에 영향을 미치지 않을 수 있다.
이에 더하여, 컨트롤러(210)는 라이트 상태 테이블(135)을 논리 영역의 단위로 관리하므로, 논리 영역에 물리 영역이 어떤 단위로 또는 어떤 방식으로 맵핑되더라도 라이트 상태를 쉽게 관리할 수 있다.
실시 예에 따라, 메모리 시스템(200)뿐만 아니라 호스트 장치(100)도 비정상적으로 종료되는 경우를 고려하여, 라이트부(211)는 라이트 상태 테이블(135)을 관리하는 동안, 라이트 상태 테이블(135)에 관한 유효성 검증 정보(예를 들어, 패리티 데이터)를 호스트 메모리 버퍼(130)에 주기적으로 저장할 수 있다. 실시 예에 따라, 라이트부(211)는 라이트 상태 테이블(135)을 업데이트할 때마다 라이트 상태 테이블(135)의 새로운 유효성 검증 정보를 생성하고 호스트 메모리 버퍼(130)에 저장할 수 있다. 복구부(212)는 부팅 동작에서 메모리 시스템(200)의 비정상적인 종료가 있었다고 결정될 때 유효성 검증 정보에 근거하여 라이트 상태 테이블(135)의 유효성을 우선적으로 결정할 수 있다. 복구부(212)는 라이트 상태 테이블(135)이 유효한 것으로 결정될 때, 라이트 상태 테이블(135)을 확인하여 선택된 오픈 물리 영역들에 대해서만 상술한 복구 동작을 수행할 수 있다. 복구부(212)는 라이트 상태 테이블(135)이 유효하지 않은 것으로 결정될 때, 라이트 상태 테이블(135)을 무시하고 복구 동작을 수행할 수 있다. 실시 예에 따라, 복구부(212)는 라이트 상태 테이블(135)이 유효하지 않은 것으로 결정될 때, 모든 하나 이상의 오픈 물리 영역들에 대해 복구 동작을 수행할 수 있다.
실시 예에 따라, 라이트부(211)는 라이트 상태 테이블(135)에서 논리 영역에 대한 라이트 상태뿐만 아니라, 저장 매체(220)의 시스템 영역에 대한 라이트 상태를 더 관리할 수 있다. 시스템 영역은 호스트 장치(100)로부터 전송된 데이터가 아닌 메모리 시스템(200)의 동작에 필요한 데이터 및 동작 중에 생성된 데이터를 저장하는 물리 영역일 수 있다. 따라서, 시스템 영역은 별개의 논리 영역에 맵핑되지 않을 수 있다. 따라서, 라이트부(211)는 시스템 영역에 대한 복구 동작의 필요성도 효율적으로 관리하기 위해서, 라이트 상태 테이블(135)에서 시스템 영역에 대한 라이트 상태를 관리할 수 있다. 시스템 영역에 대한 라이트 상태를 인에이블 상태 또는 디스에이블 상태로 관리하는 방식은 논리 영역에 대한 라이트 상태를 관리하는 방식과 동일할 수 있다. 그리고 복구부(212)는 상술한 바와 동일하게 시스템 영역에 대한 라이트 상태를 참조하여 시스템 영역에 대해 복구 동작을 선택적으로 수행할 수 있다.
저장 매체(220)는 컨트롤러(210)의 제어에 따라, 컨트롤러(210)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(210)로 전송할 수 있다.
컨트롤러(210)는 저장 매체(220)에 복수의 물리 영역들을 구성할 수 있다. 각 물리 영역은 저장 매체(220)에서 소거 동작이 수행되는 단위일 수 있다. 다른 말로 하면, 각 물리 영역에 저장된 데이터는 모두 함께 소거될 수 있다. 예를 들어, 각 물리 영역은 단일의 비휘발성 메모리 장치에 포함된 메모리 블록일 수 있다. 다른 예로서, 각 물리 영역은 복수의 비휘발성 메모리 장치들에 각각 포함되고 병렬 액세스될 수 있는 메모리 블록들의 집합일 수 있다. 각 물리 영역은, 예를 들어, 슈퍼 블록일 수 있다.
각 물리 영역은 연속적인 물리 어드레스들에 각각 대응하는 복수의 메모리 유닛들을 포함할 수 있다. 각 메모리 유닛은 저장 매체(220)에서 라이트 동작 또는 리드 동작이 수행되는 단위일 수 있다. 라이트부(211)는 물리 어드레스의 순서대로 메모리 유닛들에 데이터를 저장할 수 있다.
물리 영역의 메모리 유닛에 데이터가 저장되면, 라이트부(211)는 해당 데이터의 논리 어드레스와 해당 메모리 유닛의 물리 어드레스 간의 맵핑 정보를 추가적으로 관리할 수 있다.
저장 매체(220)는 하나 이상의 비휘발성 메모리 장치들을 포함할 수 있다. 비휘발성 메모리 장치는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
도2는 본 발명의 실시 예에 따른 논리 영역들(LR) 및 물리 영역들(PR)을 설명하기 위한 도면이다.
도2를 참조하면, 호스트 장치(100)는 "0"부터 "i"까지의 논리 어드레스들(LA)을 분할하여 하나 이상의 논리 영역들(LR)을 구성할 수 있다. 논리 영역들(LR) 각각은 연속하는 논리 어드레스들로 구성될 수 있다.
논리 영역들(LR) 각각은 저장 매체(220)의 하나 이상의 물리 영역들(PR)에 맵핑될 수 있다. 예를 들어, 도시된 바와 같이, 논리 영역들(LR0, LR1, LR2, LR3)은 물리 영역들(PR0, PR1, PR2, PR3)에 각각 맵핑될 수 있다. 한편, 도2는 하나의 논리 영역(LR)이 하나의 물리 영역(PR)에 맵핑되는 실시 예를 도시하지만, 하나의 논리 영역(LR)이 둘 이상의 물리 영역들(PR)에 맵핑될 수도 있다. 또한 도2는 논리 영역들(LR)과 물리 영역들(PR)이 어드레스 순서대로 순차적으로 맵핑되는 실시 예를 도시하지만, 논리 영역들(LR)과 물리 영역들(PR)은 어드레스 순서와 무관하게 맵핑될 수도 있다.
실시 예에 따라, 라이트부(211)는 논리 영역들(LR)과 물리 영역들(PR) 간의 맵핑 정보를 관리할 수 있다. 예를 들어, 맵핑 정보는 논리 영역(LR)의 논리 영역 식별자와 해당 논리 영역(LR)에 맵핑된 물리 영역(PR)의 물리 영역 어드레스를 포함할 수 있다. 따라서 라이트부(211)는 맵핑 정보를 통해 논리 영역(LR)과 물리 영역(PR) 사이의 맵핑 관계를 확인함으로써 호스트 장치(100)로부터 전송된 라이트 요청 및 리드 요청을 처리할 수 있다. 실시 예에 따라, 라이트부(211)는 별도의 맵핑 정보를 관리 및 사용하지 않고, 소정 규칙에 따라 논리 영역들(LR)과 물리 영역들(PR) 사이의 맵핑 관계를 확인할 수 있다.
논리 영역들(LR)과 물리 영역들(PR)은 동일한 사이즈로 맵핑될 수 있다. 즉, 각 논리 영역(LR)의 크기는 각 논리 영역에 맵핑된 하나 이상의 물리 영역들(PR)의 크기와 동일할 수 있다. 다른 말로 하면, 각 논리 영역(LR)을 구성하는 논리 어드레스들에 대응하는 데이터 크기는 각 논리 영역(LR)에 맵핑된 하나 이상의 물리 영역들(PR)에 저장가능한 데이터 크기와 동일할 수 있다.
상술한 바와 같이, 라이트부(211)는 타겟 논리 영역(LR)에 대한 라이트 요청을 타겟 논리 영역(LR)에 맵핑된 물리 영역(PR)에 대해 처리할 수 있다. 예를 들어, 라이트 요청이 "0"부터 "k" 사이의 하나 이상의 논리 어드레스들에 대한 것일 때, 타겟 논리 영역은 논리 영역(LR0)일 수 있다. 그리고, 라이트부(211)는 해당 라이트 요청에 응답하여 타겟 논리 영역(LR0)에 맵핑된 물리 영역(PR0)에 데이터를 저장할 수 있다.
한편, 도2에서 물리 영역(PR3)은 데이터로 가득 차있고, 물리 영역들(PR0, PR1, PR2) 각각은 데이터로 채워지고 있는 중인 "오픈" 물리 영역일 수 있다. 유사하게, 물리 영역(PR3)에 맵핑된 논리 영역(LR3)은 논리 어드레스들이 데이터에 모두 할당되었고, 물리 영역들(PR0, PR1, PR2)에 맵핑된 논리 영역들(LR0, LR1, LR2) 각각은 논리 어드레스들이 데이터에 할당되고 있는 중일 수 있다. 이하 도3 및 도4는 도2의 맵핑 상태를 가정하여 설명될 것이다.
도3은 본 발명의 실시 예에 따라 호스트 메모리 버퍼(130)에 저장된 라이트 상태 테이블(135)에서 라이트 상태(WS)를 업데이트하는 방법을 도시하는 도면이다. 도3은 메모리 시스템(200)이 정상적인 종료 후 파워 온 된 경우를 가정한다.
도3을 참조하면, 시점(T0)에서, 메모리 시스템(200)은 파워 온 될 수 있다. 복구부(212)는 부팅 동작에서 직전에 서든 파워 오프와 같은 메모리 시스템(200)의 비정상적인 종료가 없었다고 결정할 수 있다.
시점(T1)에서, 호스트 장치(100)도 직전에 파워 오프된 상황이 아니라면, 호스트 메모리 버퍼(130)는 라이트부(211)에 의해 저장된 라이트 상태 테이블(135)을 유지할 수 있다. 라이트 상태 테이블(135)은 논리 영역 식별자(ID) 및 각 논리 영역 식별자(ID)에 대응하는 라이트 상태(WS)를 포함할 수 있다. 각 논리 영역 식별자(ID)에 대응하는 라이트 상태(WS)는 각 논리 영역 식별자(ID)가 가리키는 논리 영역(LR)에 대한 라이트 상태(WS)일 수 있다. 도3에서, 라이트 상태(WS)로서 "0"은 디스에이블 상태를 의미하고 "1"은 인에이블 상태를 의미하지만, 실시 예에 따라 다른 어떤 값들도 디스에이블 상태 및 인에이블 상태로 사용될 수 있다.
계속 시점(T1)에서, 복구부(212)는 라이트 상태 테이블(135)의 모든 라이트 상태(WS)를 디스에이블 상태로 변경할 수 있다. 디스에이블 상태는 초기 상태일 수 있다. 디스에이블 상태는 파워 온 이후에 해당 논리 영역에 대한 라이트 요청이 처리된 적이 없음을 의미할 수 있다. 다른 말로 하면, 디스에이블 상태는 파워 온 이후에 해당 논리 영역에 맵핑된 물리 영역에 대해 라이트 동작이 수행된 적이 없음을 의미할 수 있다.
시점(T2)에서, 라이트부(211)는 타겟 논리 영역(LR1)에 대한 라이트 요청을 수신할 수 있다. 따라서, 라이트부(211)는 라이트 요청에 응답하여 타겟 논리 영역(LR1)에 맵핑된 물리 영역(PR1)에 데이터를 저장할 수 있다.
시점(T3)에서, 라이트부(211)는 라이트 상태 테이블(135)에서 타겟 논리 영역(LR1)의 라이트 상태(WS)를 디스에이블 상태에서 인에이블 상태로 변경할 수 있다. 논리 영역(LR1)의 라이트 상태(WS)가 인에이블 상태인 상황에서, 이후 논리 영역(LR1)에 대한 라이트 요청을 추가적으로 수신하는 경우, 라이트부(211)는 논리 영역(LR1)의 라이트 상태(WS)를 인에이블 상태로 그대로 유지할 수 있다. 즉, 인에이블 상태는 파워 온 이후에 논리 영역(LR1)에 대한 라이트 요청이 처리된 적이 있음을 의미할 수 있다. 다른 말로 하면, 인에이블 상태는 파워 온 이후에 논리 영역(LR1)에 맵핑된 물리 영역(PR1)에 대해 라이트 동작이 수행된 적이 있음을 의미할 수 있다.
실시 예에 따라, 라이트 상태 테이블(135)은 논리 영역 식별자(ID) 대신에 물리 영역 어드레스를 포함할 수 있다. 물리 영역 어드레스에 대응하는 라이트 상태(WS)는 해당 물리 영역에 대한 라이트 상태(WS)일 수 있다. 해당 물리 영역에 대한 라이트 상태(WS)로서 디스에이블 상태 또는 인에이블 상태가 의미하는 바는 상술한 바와 동일할 수 있다. 즉, 디스에이블 상태는 파워 온 이후에 해당 물리 영역에 대해 라이트 동작이 수행된 적이 없음을 의미할 수 있다. 인에이블 상태는 파워 온 이후에 해당 물리 영역에 대해 라이트 동작이 수행된 적이 있음을 의미할 수 있다.
도4는 발명의 실시 예에 따라 호스트 메모리 버퍼(130)에 저장된 라이트 상태 테이블(135)의 라이트 상태(WS)를 참조하여 복구 동작을 수행하는 방법을 도시하는 도면이다. 도4는 메모리 시스템(200)이 비정상적인 종료 후에 파워 온 된 경우를 가정한다.
도4를 참조하면, 시점(T10)에서, 메모리 시스템(200)은 파워 온 될 수 있다. 복구부(212)는 부팅 동작에서 직전에 서든 파워 오프와 같은 메모리 시스템(200)의 비정상적인 종료가 있었다고 결정할 수 있다.
시점(T11)에서, 호스트 장치(100)도 직전에 파워 오프된 상황이 아니라면, 호스트 메모리 버퍼(130)는 라이트부(211)에 의해 저장된 라이트 상태 테이블(135)을 유지할 수 있다. 복구부(212)는 호스트 메모리 버퍼(130)에 저장된 라이트 상태 테이블(135)을 확인할 수 있다. 복구부(212)는 라이트 상태 테이블(135)에서 논리 영역들(LR1, LR2)의 라이트 상태(WS)가 인에이블 상태이고, 논리 영역(LR0)의 라이트 상태(WS)가 디스에이블 상태인 것을 확인할 수 있다. 인에이블 상태는 서든 파워 오프가 직전에 발생했었다면 논리 영역들(LR1, LR2)에 맵핑된 물리 영역들(PR1, PR2)에 대해 복구 동작이 수행되어야 함을 의미할 수 있다. 디스에이블 상태는 서든 파워 오프가 직전에 발생했었더라도 논리 영역(LR0)에 맵핑된 물리 영역(PR0)에 대해 복구 동작이 수행될 필요가 없음을 의미할 수 있다.
시점(T12)에서, 복구부(212)는 논리 영역들(LR1, LR2)에 맵핑된 물리 영역들(PR1, PR2)에 대해 복구 동작을 수행할 수 있다. 복구 동작은 물리 영역들(PR1, PR2) 각각에서 불안정한 메모리 유닛에 대한 더미 라이트 동작, 불안정한 데이터에 대한 카피 동작, 맵 데이터 복구 동작, 및 각종 메타 데이터 복구 동작 중 적어도 하나를 포함할 수 있다. 한편, 복구부(212)는 논리 영역(LR0)에 맵핑된 물리 영역(PR0)에 대한 복구 동작은 수행하지 않을 수 있다.
시점(T13)에서, 복구부(212)는 호스트 메모리 버퍼(130)에서 논리 영역들(LR1, LR2)의 라이트 상태(WS)를 인에이블 상태에서 디스에이블 상태로 변경할 수 있다. 즉, 디스에이블 상태는 서든 파워 오프가 직전에 발생했었더라도 논리 영역들(LR1, LR2)에 맵핑된 물리 영역들(PR1, PR2)에 대해 복구 동작이 완료되었음을 의미할 수 있다.
한편, 부팅 동작은 메모리 시스템(200)이 파워 온 된 뒤뿐만 아니라, 호스트 장치(100)가 메모리 시스템(200)으로 하드웨어 리셋을 지시한 때도 수행될 수 있다. 따라서, 도3 및 도4의 시점들(T0, T10)은 메모리 시스템(200)이 파워 온 된 경우이지만, 호스트 장치(100)가 메모리 시스템(200)으로 하드웨어 리셋을 지시한 경우에도 복구부(212)는 도3 및 도4를 참조하여 설명한 바와 동일하게 동작할 수 있다.
도5는 본 발명의 실시 예에 따른 도1의 라이트부(211)의 동작 방법을 도시하는 순서도이다.
도5를 참조하면, 단계(S110)에서 라이트부(211)는 타겟 논리 영역에 대한 라이트 요청을 수신할 수 있다.
단계(S120)에서 라이트부(211)는 호스트 메모리 버퍼(130)에 저장된 라이트 상태 테이블(135)에서 타겟 논리 영역의 라이트 상태를 확인할 수 있다.
단계(S130)에서 라이트부(211)는 타겟 논리 영역의 라이트 상태가 인에이블 상태인지 여부를 결정할 수 있다. 라이트 상태가 인에이블 상태인 것으로 결정될 때, 절차는 단계(S140)로 진행될 수 있다. 라이트 상태가 디스에이블 상태인 것으로 결정될 때, 절차는 단계(S150)로 진행될 수 있다.
단계(S140)에서 라이트부(211)는 타겟 논리 영역의 라이트 상태로서 인에이블 상태를 유지할 수 있다.
단계(S150)에서 라이트부(211)는 타겟 논리 영역의 라이트 상태를 디스에이블 상태에서 인에이블 상태로 변경할 수 있다.
도6은 본 발명의 실시 예에 따른 도1의 복구부(212)의 동작 방법을 도시하는 순서도이다.
도6을 참조하면, 단계(S210)에서 컨트롤러(210)는 부팅 동작을 개시할 수 있다.
단계(S220)에서 복구부(212)는 직전에 메모리 시스템(200)의 비정상적인 종료가 있었는지 여부를 결정할 수 있다. 비정상적인 종료가 없었던 것으로 결정될 때, 절차는 단계(S260)로 진행될 수 있다. 비정상적인 종료가 있었던 것으로 결정될 때, 절차는 단계(S230)로 진행될 수 있다.
단계(S230)에서 복구부(212)는 호스트 메모리 버퍼(130)에 저장된 라이트 상태 테이블(135)에서 라이트 상태가 인에이블 상태인 논리 영역을 식별할 수 있다.
단계(S240)에서 복구부(212)는 식별된 논리 영역에 맵핑된 물리 영역에 대해 복구 동작을 수행할 수 있다. 이때, 복구부(212)는 라이트 상태 테이블(135)에서 라이트 상태가 디스에이블 상태인 논리 영역에 맵핑된 물리 영역에 대해서는 복구 동작을 수행하지 않을 수 있다. 따라서, 복구 동작의 수행시간이 크게 단축될 수 있다.
단계(S250)에서 복구부(212)는 식별된 논리 영역의 라이트 상태를 인에이블 상태에서 디스에이블 상태로 변경할 수 있다.
단계(S260)에서 복구부(212)는 호스트 메모리 버퍼(130)에 저장된 라이트 상태 테이블(135)에서 모든 라이트 상태를 디스에이블 상태로 변경할 수 있다.
도7은 본 발명의 실시 예에 따른 도1의 복구부(212)의 동작 방법을 도시하는 순서도이다.
도7을 참조하면, 단계(S310)에서 컨트롤러(210)는 부팅 동작을 개시할 수 있다.
단계(S320)에서 복구부(212)는 직전에 메모리 시스템(200)의 비정상적인 종료가 있었는지 여부를 결정할 수 있다. 비정상적인 종료가 없었던 것으로 결정될 때, 절차는 단계(S370)로 진행될 수 있다. 비정상적인 종료가 있었던 것으로 결정될 때, 절차는 단계(S330)로 진행될 수 있다.
단계(S330)에서 복구부(212)는 호스트 메모리 버퍼(130)에 저장된 유효성 검증 정보에 근거하여 라이트 상태 테이블(135)이 유효한지 여부를 결정할 수 있다. 라이트 상태 테이블(135)이 유효한 것으로 결정될 때, 절차는 단계(S340)로 진행될 수 있다. 라이트 상태 테이블(135)이 유효하지 않은 것으로 결정될 때, 절차는 단계(S370)로 진행될 수 있다.
단계(S340)에서 복구부(212)는 호스트 메모리 버퍼(130)에 저장된 라이트 상태 테이블(135)에서 라이트 상태가 인에이블 상태인 논리 영역을 식별할 수 있다.
단계(S350)에서 복구부(212)는 식별된 논리 영역에 맵핑된 물리 영역에 대해 복구 동작을 수행할 수 있다. 이때, 복구부(212)는 라이트 상태 테이블(135)에서 라이트 상태가 디스에이블 상태인 논리 영역에 맵핑된 물리 영역에 대해서는 복구 동작을 수행하지 않을 수 있다. 따라서, 복구 동작의 수행시간이 크게 단축될 수 있다.
단계(S360)에서 복구부(212)는 식별된 논리 영역의 라이트 상태를 인에이블 상태에서 디스에이블 상태로 변경할 수 있다.
단계(S370)에서 복구부(212)는 호스트 메모리 버퍼(130)에 저장된 라이트 상태 테이블(135)에서 모든 라이트 상태를 디스에이블 상태로 변경할 수 있다.
단계(S380)에서 복구부(212)는 모든 오픈 물리 영역들에 대해 복구 동작을 수행할 수 있다.
도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 8을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 비휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
컨트롤 유닛(1212)은 도1의 라이트부(211) 및 복구부(212)를 포함할 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 비휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 비휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 비휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 비휘발성 메모리 장치들(1231~123n)로 제공하거나, 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
비휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 백그라운드에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 9를 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 메모리 시스템(2200)을 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 메모리 시스템(2200)은 접속 터미널(2110)에 마운트(mount)될 수 있다.
메모리 시스템(2200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(2200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(2200)은 컨트롤러(2210), 버퍼 메모리 장치(2220), 비휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 메모리 시스템(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 8에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 비휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
비휘발성 메모리 장치들(2231~2232)은 메모리 시스템(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 메모리 시스템(2200) 백그라운드에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 메모리 시스템(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 메모리 시스템(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 메모리 시스템(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 메모리 시스템(2200)의 어느 한 변에 배치될 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 10을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(3200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(3200)은 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 비휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 8에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치(3230)로 전송될 수 있다.
비휘발성 메모리 장치(3230)는 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면이다. 도 11을 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 메모리 시스템(4200)을 포함할 수 있다. 메모리 시스템(4200)은 도 1의 메모리 시스템(100), 도 8의 SSD(1200), 도 9의 메모리 시스템(2200), 도 10의 메모리 시스템(3200)으로 구성될 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다. 도 12를 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 처리 시스템
100: 호스트 장치
110: 논리 영역 관리부
120: 프로세서
130: 호스트 메모리 버퍼
135: 라이트 상태 테이블
200: 메모리 시스템
210: 컨트롤러
211: 라이트부
212: 복구부
220: 저장 매체

Claims (20)

  1. 복수의 물리 영역들을 포함하는 저장 매체; 및
    호스트 장치에 의해 구성된 논리 영역들을 상기 물리 영역들에 맵핑하고, 타겟 논리 영역에 대한 라이트 요청에 응답하여 상기 타겟 논리 영역에 맵핑된 물리 영역에 대해 라이트 동작을 수행하도록 구성된 컨트롤러를 포함하되,
    상기 컨트롤러는 상기 라이트 요청에 응답하여, 라이트 상태 테이블에서 상기 타겟 논리 영역에 대응하는 라이트 상태를 업데이트하도록 구성된 컨트롤러를 포함하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 컨트롤러는 상기 라이트 요청에 응답하여, 상기 라이트 상태가 제1 상태인 것으로 결정될 때 상기 제1 상태를 제2 상태로 변경하는 메모리 시스템.
  3. 제2항에 있어서,
    상기 컨트롤러는 상기 라이트 요청에 응답하여, 상기 라이트 상태가 상기 제2 상태인 것으로 결정될 때 상기 제2 상태를 유지하는 메모리 시스템.
  4. 제2항에 있어서,
    상기 컨트롤러는 부팅 동작에서 직전에 비정상적인 종료가 있었던 것으로 결정될 때 상기 라이트 상태 테이블에서 라이트 상태가 상기 제2 상태인 논리 영역을 식별하고, 식별된 논리 영역에 맵핑된 물리 영역에 대해 복구 동작을 수행하는 메모리 시스템.
  5. 제4항에 있어서,
    상기 컨트롤러는 상기 라이트 상태 테이블에서 상기 라이트 상태가 상기 제1 상태인 논리 영역에 맵핑된 물리 영역에 대해 복구 동작을 생략하는 메모리 시스템.
  6. 제4항에 있어서,
    상기 컨트롤러는 상기 복구 동작을 수행한 뒤 상기 식별된 논리 영역에 대응하는 라이트 상태를 상기 제2 상태에서 상기 제1 상태로 변경하는 메모리 시스템.
  7. 제4항에 있어서,
    상기 컨트롤러는 상기 비정상적인 종료가 있었던 것으로 결정될 때 상기 라이트 상태 테이블의 유효성 검증 정보에 근거하여 상기 라이트 상태 테이블의 유효성을 검증하는 메모리 시스템.
  8. 제7항에 있어서,
    상기 컨트롤러는 상기 라이트 상태 테이블이 유효하지 않다고 결정될 때, 모든 하나 이상의 오픈 물리 영역들에 대해 복구 동작을 수행하는 메모리 시스템.
  9. 제1항에 있어서,
    상기 컨트롤러는 상기 라이트 상태 테이블을 상기 호스트 장치에 포함된 호스트 메모리 버퍼에서 관리하는 메모리 시스템.
  10. 복수의 물리 영역들을 포함하는 저장 매체; 및
    상기 물리 영역들 중 타겟 물리 영역에 대한 라이트 요청에 응답하여, 라이트 상태 테이블에서 상기 타겟 물리 영역에 대응하는 라이트 상태가 제1 상태일 때 상기 제1 상태를 제2 상태로 변경하고, 상기 라이트 상태가 상기 제2 상태일 때 상기 제2 상태를 유지하도록 구성된 컨트롤러를 포함하는 메모리 시스템.
  11. 제10항에 있어서,
    상기 컨트롤러는 부팅 동작에서 직전에 비정상적인 종료가 있었던 것으로 결정될 때 상기 라이트 상태 테이블에서 라이트 상태가 상기 제1 상태인 물리 영역에 대해 복구 동작을 생략하는 메모리 시스템.
  12. 제10항에 있어서,
    상기 컨트롤러는 부팅 동작에서 직전에 비정상적인 종료가 있었던 것으로 결정될 때 상기 라이트 상태 테이블에서 라이트 상태가 상기 제2 상태인 물리 영역에 대해 복구 동작을 수행하는 메모리 시스템.
  13. 제12항에 있어서,
    상기 컨트롤러는 상기 복구 동작이 수행된 물리 영역에 대응하는 상기 라이트 상태를 상기 제2 상태에서 상기 제1 상태로 변경하는 메모리 시스템.
  14. 제10항에 있어서,
    상기 컨트롤러는 상기 라이트 상태 테이블을 업데이트할 때마다 상기 라이트 상태 테이블의 유효성 검증 정보를 생성하는 메모리 시스템.
  15. 제14항에 있어서,
    상기 컨트롤러는 부팅 동작에서 직전에 비정상적인 종료가 있었던 것으로 결정될 때 상기 라이트 상태 테이블의 유효성 검증 정보에 근거하여 상기 라이트 상태 테이블의 유효성을 검증하는 메모리 시스템.
  16. 제10항에 있어서,
    상기 컨트롤러는 상기 라이트 상태 테이블을 상기 호스트 장치에 포함된 호스트 메모리 버퍼에서 관리하는 메모리 시스템.
  17. 호스트 장치에 의해 구성된 논리 영역들을 상기 물리 영역들에 맵핑하고, 타겟 논리 영역에 대한 라이트 요청에 응답하여 상기 타겟 논리 영역에 맵핑된 물리 영역에 대해 라이트 동작을 수행하도록 구성된 라이트부; 및
    부팅 동작에서 직전에 비정상적인 종료가 있었던 것으로 결정될 때, 라이트 상태가 제1 상태인 논리 영역에 맵핑된 물리 영역에 대해 복구 동작을 생략하고, 라이트 상태가 제2 상태인 논리 영역에 맵핑된 물리 영역에 대해 복구 동작을 수행하도록 구성된 복구부를 포함하는 메모리 시스템의 컨트롤러.
  18. 제17항에 있어서,
    상기 라이트부는 상기 라이트 요청에 응답하여, 상기 타겟 논리 영역에 대응하는 라이트 상태가 제1 상태인 것으로 결정될 때 상기 타겟 논리 영역에 대응하는 상기 라이트 상태를 제2 상태로 변경하는 메모리 시스템의 컨트롤러.
  19. 제18항에 있어서,
    상기 라이트부는 상기 라이트 요청에 응답하여, 상기 타겟 논리 영역에 대응하는 상기 라이트 상태가 상기 제2 상태인 것으로 결정될 때 상기 제2 상태를 유지하는 메모리 시스템의 컨트롤러.
  20. 제17항에 있어서,
    상기 복구부는 상기 복구 동작을 수행한 뒤 상기 라이트 상태를 상기 제2 상태에서 상기 제1 상태로 변경하는 메모리 시스템의 컨트롤러.
KR1020200169157A 2020-12-07 2020-12-07 메모리 시스템 및 메모리 시스템의 컨트롤러 KR20220080254A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200169157A KR20220080254A (ko) 2020-12-07 2020-12-07 메모리 시스템 및 메모리 시스템의 컨트롤러
US17/336,554 US11720276B2 (en) 2020-12-07 2021-06-02 Memory system and controller for managing write status
CN202110782125.4A CN114595095A (zh) 2020-12-07 2021-07-12 存储器系统及存储器系统的控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200169157A KR20220080254A (ko) 2020-12-07 2020-12-07 메모리 시스템 및 메모리 시스템의 컨트롤러

Publications (1)

Publication Number Publication Date
KR20220080254A true KR20220080254A (ko) 2022-06-14

Family

ID=81803701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200169157A KR20220080254A (ko) 2020-12-07 2020-12-07 메모리 시스템 및 메모리 시스템의 컨트롤러

Country Status (3)

Country Link
US (1) US11720276B2 (ko)
KR (1) KR20220080254A (ko)
CN (1) CN114595095A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230359391A1 (en) * 2022-05-05 2023-11-09 Western Digital Technologies, Inc. Allocation of host memory buffer for sustained sequential writes

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6170066B1 (en) * 1995-09-29 2001-01-02 Intel Corporation Power-off recovery management for sector based flash media managers
US8874824B2 (en) * 2009-06-04 2014-10-28 Memory Technologies, LLC Apparatus and method to share host system RAM with mass storage memory RAM
KR101979392B1 (ko) * 2012-05-17 2019-05-16 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US9575884B2 (en) * 2013-05-13 2017-02-21 Qualcomm Incorporated System and method for high performance and low cost flash translation layer
US10725677B2 (en) 2016-02-19 2020-07-28 Sandisk Technologies Llc Systems and methods for efficient power state transitions
KR20190056862A (ko) 2017-11-17 2019-05-27 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
TWI649755B (zh) * 2017-12-22 2019-02-01 慧榮科技股份有限公司 資料儲存裝置與記憶體裝置之資料處理方法
CN109284070B (zh) * 2018-08-24 2021-12-10 中电海康集团有限公司 一种基于stt-mram固态存储器件断电恢复方法

Also Published As

Publication number Publication date
CN114595095A (zh) 2022-06-07
US20220179581A1 (en) 2022-06-09
US11720276B2 (en) 2023-08-08

Similar Documents

Publication Publication Date Title
US11487669B2 (en) Memory system for storing data of log-structured merge tree structure and data processing system including the same
KR20200055267A (ko) 메모리 시스템 및 테스트 시스템
US11681462B2 (en) Memory system, operating method thereof and computing system
US11704048B2 (en) Electronic device
US20230031745A1 (en) Memory system and controller of memory system
KR20190087072A (ko) 데이터 저장 장치, 그것의 동작 방법 및 비휘발성 메모리 장치
KR20190032104A (ko) 비휘발성 메모리 장치, 비휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US20200150898A1 (en) Memory system and operating method thereof
KR20200089939A (ko) 메모리 시스템 및 그 동작 방법
US20210216458A1 (en) Memory system performing host map management
KR20200043814A (ko) 메모리 시스템 및 그것의 동작 방법
US20210191626A1 (en) Data processing system
KR20210121660A (ko) 메모리 시스템 및 그것의 동작 방법
US11720276B2 (en) Memory system and controller for managing write status
KR20230134288A (ko) 메모리 시스템 및 그것의 동작 방법
KR102545229B1 (ko) 메모리 시스템 및 그것의 동작 방법
US11366736B2 (en) Memory system using SRAM with flag information to identify unmapped addresses
US12026398B2 (en) Memory system performing flush operation for buffer region
US11379362B2 (en) Memory system and operating method thereof
KR102668125B1 (ko) 메모리 시스템 및 그것의 동작 방법
US20210223956A1 (en) Memory system and data processing system including the same
KR20230069657A (ko) 메모리 시스템, 그것의 동작 방법 및 데이터 처리 시스템
KR20230001257A (ko) 메모리 시스템
KR20220111485A (ko) 메모리 시스템 및 그것의 동작 방법
KR20200072620A (ko) 전자 장치

Legal Events

Date Code Title Description
A201 Request for examination