KR20190087072A - 데이터 저장 장치, 그것의 동작 방법 및 비휘발성 메모리 장치 - Google Patents

데이터 저장 장치, 그것의 동작 방법 및 비휘발성 메모리 장치 Download PDF

Info

Publication number
KR20190087072A
KR20190087072A KR1020180005416A KR20180005416A KR20190087072A KR 20190087072 A KR20190087072 A KR 20190087072A KR 1020180005416 A KR1020180005416 A KR 1020180005416A KR 20180005416 A KR20180005416 A KR 20180005416A KR 20190087072 A KR20190087072 A KR 20190087072A
Authority
KR
South Korea
Prior art keywords
erase
time
erase operation
point
command
Prior art date
Application number
KR1020180005416A
Other languages
English (en)
Inventor
김기성
김근형
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180005416A priority Critical patent/KR20190087072A/ko
Priority to US16/153,208 priority patent/US20190220220A1/en
Priority to CN201811452300.8A priority patent/CN110047547A/zh
Publication of KR20190087072A publication Critical patent/KR20190087072A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 실시 예에 따른 데이터 저장 장치는, 컨트롤러 및 컨트롤러의 소거 명령에 근거하여, 데이터의 소거 동작을 수행하도록 구성된 비휘발성 메모리 장치를 포함하되, 비휘발성 메모리 장치는, 소거 동작이 수행되는 과정에서 컨트롤러로부터 소거 중단 명령을 수신한 때, 특정 시점까지 소거 동작을 수행한 후 소거 동작을 중단할 수 있다.

Description

데이터 저장 장치, 그것의 동작 방법 및 비휘발성 메모리 장치{DATA STORAGE DEVICE, OPERATING METHOD THEREOF AND NONVOLATILE MEMORY DEVICE}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 데이터 저장 장치에 관한 것이다.
데이터 저장 장치는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 데이터 저장 장치는 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브를 포함한다.
본 발명의 실시 예는, 소거 동작 중 중단(suspend) 명령이 수신된 경우, 진행된 소거 동작을 시간 단위로 저장하고, 재개(resume) 시 저장된 동작 이후의 소거 동작을 수행함으로써 소거 동작의 지연을 방지하는 데이터 저장 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 비휘발성 메모리 장치는, 메모리 블록, 컨트롤러로부터 메모리 블록에 대한 소거 명령을 수신하도록 구성된 컨트롤러 인터페이스 유닛 및 메모리 블록에 대한 소거 동작을 수행하도록 구성된 메모리 컨트롤 유닛을 포함할 수 있고, 메모리 컨트롤 유닛은, 소거 동작이 수행되는 과정에서 컨트롤러로부터 소거 중단 명령을 수신한 때, 특정 시점까지 소거 동작을 수행한 후 소거 동작을 중단할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 컨트롤러 및 컨트롤러의 소거 명령에 근거하여, 데이터의 소거 동작을 수행하도록 구성된 비휘발성 메모리 장치를 포함할 수 있고, 비휘발성 메모리 장치는, 소거 동작이 수행되는 과정에서 컨트롤러로부터 소거 중단 명령을 수신한 때, 특정 시점까지 소거 동작을 수행한 후 소거 동작을 중단할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은, 비휘발성 메모리 장치에서, 저장된 데이터에 대한 소거 동작을 수행하는 단계, 컨트롤러에서, 소거 동작에 대한 소거 중단 명령을 출력하는 단계, 소거 동작이 진행된 시간을 판단하는 단계 및 소거 중단 명령 및 판단된 진행 시간에 근거하여, 특정 시점까지 소거 동작을 수행한 후 소거 동작을 중단하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 소거 동작의 지연을 방지하여, 비휘발성 메모리 장치를 포함하는 데이터 저장 장치의 QoS(Quality of Service)를 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 비휘발성 메모리 장치를 예시적으로 보여주는 블록도이다.
도 2는 소거 동작 수행 중 소거 중단 명령을 수신한 경우, 시간에 따른 소거 전압을 나타내는 그래프이다.
도 3은 본 발명의 실시 예에 따른 데이터 저장 장치의 소거 동작 수행 중 소거 중단 명령을 수신한 경우의 소거 전압을 나타내는 그래프이다.
도 4는 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블록도이다.
도 5 및 도 6은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 예시적으로 도시한 순서도이다.
도 7는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 9은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 10는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치를 예시적으로 보여주는 블록도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 비휘발성 메모리 장치(300)를 예시적으로 보여주는 블록도이다.
비휘발성 메모리 장치(300)는 메모리 셀 영역(370), 컨트롤러 인터페이스 유닛(380) 및 메모리 컨트롤 유닛(390)을 포함할 수 있다.
메모리 셀 영역(370)은 복수의 메모리 블록들(B1~Bm)을 포함할 수 있고, 메모리 블록들(B1~Bm) 각각은 복수의 페이지들(P1~Pn)을 포함할 수 있다. 메모리 셀 영역(370)에 포함된 메모리 셀들은 동작의 관점에서 또는 물리적(또는 구조적) 관점에서 계층적인 메모리 셀 집합 또는 메모리 셀 단위로 구성될 수 있다. 예를 들면, 동일한 워드 라인에 연결되며, 동시에 읽혀지고 쓰여지는(또는 프로그램되는) 메모리 셀들은 페이지로 구성될 수 있다. 이하에서, 설명의 편의를 위해서, 페이지로 구성되는 메모리 셀들을 "페이지"라고 칭할 것이다. 또한, 동시에 소거되는 메모리 셀들은 메모리 블록으로 구성될 수 있다.
컨트롤러 인터페이스 유닛(380)은, 제어 신호들을 컨트롤러로부터 수신할 수 있다. 제어 신호들은 비휘발성 메모리 장치(300)를 제어하기 위한 커맨드, 어드레스, 제어 신호, 중단 신호 등을 포함할 수 있다. 컨트롤러 인터페이스 유닛(380)은 데이터를 컨트롤러로부터 제공받거나, 컨트롤러로 데이터를 제공할 수 있다.
메모리 컨트롤 유닛(390)은 메모리 블록(B1~Bm)에 대한 소거 동작을 수행하도록 구성될 수 있다. 메모리 컨트롤 유닛(390)은 소거 동작 수행부(391), 중단 정보 저장부(392) 및 시점 판단부(393)를 포함할 수 있다.
소거 동작 수행부(391)는 비휘발성 메모리 장치(300)의 메모리 셀 영역(370)에서 수행되는 소거 동작을 제어할 수 있다. 구체적으로, 컨트롤러로부터 소거 명령을 수신한 때, 소거 동작을 개시하는 신호를 통하여 메모리 셀 영역(370)에서 수행되는 소거 동작이 개시되도록 제어할 수 있다. 또한, 컨트롤러로부터 중단 명령(CMD_suspend)을 수신한 때, 중단 정보(INF_suspend)를 통하여 소거 동작의 중단을 제어할 수 있다.
중단 정보 저장부(392)는, 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 중단 정보 저장부(392)는 메모리 컨트롤 유닛(390)에 의해서 구동되는 펌웨어(FW)를 저장할 수 있다. 또한, 중단 정보 저장부(392)는 소거 동작의 중단 시, 특정 시점까지 수행된 소거 동작의 일부분에 대한 중단 정보(INF_suspend)를 저장할 수 있다. 즉, 중단 정보 저장부(392)는 메모리 컨트롤 유닛(390)의 동작 메모리(working memory)로서 동작할 수 있다. 중단 정보 저장부(392)는 오프셋 정보(INF_offset)를 저장할 수 있다. 오프셋 정보(INF_offset)는, 소거 동작 진행 중 컨트롤러로부터 소거 중단 명령(CMD_suspend)을 수신한 때, 소거 동작을 중단하는 특정 시점을 결정하는 정보로 사용될 수 있다.
시점 판단부(393)는, 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 시점 판단부(393)는 컨트롤러로부터 전송된 소거 중단 명령(CMD_suspend)을 수신한 시점을 판단할 수 있고, 기설정된 하나 이상의 오프셋 값들에 따라 소거 전압이 인가되기 시작하는 시작 시점부터 계산된 하나 이상의 시점들 중 하나의 시점을 선택하고, 선택된 하나의 시점을 특정 시점으로 결정할 수 있다.
실시 예에 따라, 컨트롤러가 소거 동작에 대한 중단 명령(CMD_suspend)을 출력한 때, 비휘발성 메모리 장치(300)는 컨트롤러 인터페이스 유닛(380)을 통하여 중단 명령(CMD_suspend)을 수신할 수 있다. 중단 명령(CMD_suspend)을 수신한 후, 소거 동작 수행부(391)는 메모리 셀 영역(370)에서 진행되고 있는 소거 동작의 진행 정도를 포함하는 소거 진행 정보(INF_erase)를 수신할 수 있다. 시점 판단부(393)는 소거 동작 수행부(391)로부터 소거 진행 정보(INF_erase)를 수신하고, 중단 정보 저장부(392)로부터 오프셋 정보(INF_offset)를 수신할 수 있다. 시점 판단부(393)는 소거 진행 정보(INF_erase) 및 오프셋 정보(INF_offset)에 기초하여 소거 동작이 중단되는 시점인 특정 시점을 결정할 수 있고, 결정된 특정 시점에 대한 정보인 시점 정보(INF_timing)를 소거 동작 수행부(391)로 전송할 수 있다. 소거 동작 수행부(391)는 수신한 시점 정보(INF_timing)에 근거하여, 메모리 셀 영역(370)에서 수행되는 소거 동작이 특정 시점에 중단되도록 제어할 수 있다.
실시 예에 따라, 소거 동작이 중단된 후 재개되는 때, 중단 정보 저장부(392)에 저장된 중단 정보(INF_suspend)를 소거 동작 수행부(391)에서 수신할 수 있다. 이 때, 중단 정보(INF_suspend)는 특정 시점까지 수행된 소거 동작의 일부분에 대한 정보일 수 있다. 소거 동작 수행부(391)는, 수신한 중단 정보(INF_suspend)에 기초하여 소거 동작이 재개되도록 메모리 셀 영역(370)를 제어할 수 있다.
도 2은 소거 동작 수행 중 소거 중단 명령을 수신한 경우, 시간에 따른 소거 전압을 나타내는 그래프이다.
도 2을 참조하면, 소거 동작은 소거 전압이 인가됨으로써 수행될 수 있다. 소거 전압은 복수개의 전압 레벨로 설정되어 여러 번 인가될 수 있으나, 설명의 편의를 위하여 하나의 소거 전압이 인가되는 구간으로 도시하였다.
소거 전압이 인가된 시점(t0)을 기준으로 제1 시점(t1), 제2 시점(t2), 제3 시점(t3)에 소거 중단 명령을 수신하였다고 가정하면, 소거 중단 명령을 수신한 시점부터 소거 동작이 중단되게 된다. 이를 각각 (a), (b) 및 (c)의 그래프로 도시하였다. 이 경우, 소거 동작이 중단되는 시간이 단축되어, 중단 이후 수행되는 동작의 개시 시점이 빨리질 수 있으나, 중단된 소거 동작이 재개될 때, 처음부터 다시 소거 동작을 수행해야 되고, 결과적으로 재개되는 소거 동작이 완료되기까지 더 많은 시간이 소요될 수 있다.
도 3은 본 발명의 실시 예에 따른 데이터 저장 장치의 소거 동작 수행 중 소거 중단 명령을 수신한 경우의 소거 전압을 나타내는 그래프이다.
도 3을 참조하면, 본 발명에 따른 비휘발성 메모리 장치(300)는, 소거 동작이 수행되는 과정에서 외부의 컨트롤러(200)로부터 소거 중단 명령을 수신한 때, 특정 시점까지 소거 동작을 수행한 후 소거 동작을 중단할 수 있다. 소거 전압은 복수개의 전압 레벨로 설정되어 여러 번 인가될 수 있으나, 설명의 편의를 위하여 하나의 소거 전압이 인가되는 구간으로 도시하였다.
메모리 컨트롤 유닛(390)은 소거 전압이 인가되기 시작하는 시작 시점(t0)을 기준으로 특정 시점까지 소거 동작을 수행할 수 있다. 이 때, 특정 시점은 기설정된 하나 이상의 오프셋 값들에 따라 소거 전압이 인가되기 시작하는 시작 시점(t0)부터 계산된 시점들, 즉, A 시점(tA), B 시점(tB) 및 C 시점(tC) 중, 선택되는 어느 하나의 시점일 수 있다. 실시 예에 따라, 특정 시점은 A 내지 C 시점들(tA~tC)들 중에서, 소거 중단 명령을 수신한 직후의 시점일 수 있다. 도 3의 케이스들 (a)~(c) 각각은 특정 시점이 A 시점(tA), B 시점(tB) 또는 C 시점(tC)으로 선택되는 경우를 도시한다. 한편, 설명의 편의를 위해서, 오프셋 값들의 개수 및 그에 따라 계산되는 시점들의 개수는 각각 3개로 가정하나 본 발명의 실시 예는 이에 제한되지 않는다.
소거 전압이 인가되고, (a)A 구간(t0~tA) 내 시점(t1)에서 소거 중단 명령이 수신된 경우, 소거 동작은 A 시점(tA)까지 수행된다. (b)B 구간(tA~tB) 내 시점(t2)에서 소거 중단 명령이 수신된 경우, 소거 동작은 B 시점(tB)까지 수행된다. (c)C 구간(tB~tC) 내 시점(t3)에서 소거 중단 명령이 수신된 경우, 소거 동작은 C 시점(tC)까지 수행된다.
한편, C 시점(tC) 이후에 소거 중단 명령이 수신된 경우, 인가된 소거 전압 내에서는 소거 동작이 중단되지 않는다. 구체적으로, 소거 전압이 인가된 이후에, 소거 여부를 검증하는 검증 전압이 인가될 수 있고, 인가된 검증 전압으로 판단 결과, 소거 동작이 완료되었다고 판단된다면 더 이상의 소거 전압은 인가되지 않고 소거 동작이 완료될 것이다. 실시 예에 따라, 인가된 검증 전압으로 판단 결과, 소거 동작이 완료되지 않았다고 판단된다면, 소거 중단 동작 이후에 다음 소거 전압이 인가될 수 있을 것이다.
본 발명의 실시 예에 따른 비휘발성 메모리 장치(300)의 메모리 컨트롤 유닛(390)은, 소거 동작이 재개(resume)되는 때, 특정 시점까지 수행된 소거 동작의 일부분을 제외한 나머지 부분을 수행할 수 있다. 즉, (a)A 구간에서 소거 중단 명령이 수신된 경우, A 시점(tA)부터의 소거 동작을 소거 동작이 재개되는 때 수행할 수 있다. (b)B 구간에서 소거 중단 명령이 수신된 경우, B 시점(tB)부터의 소거 동작을 소거 동작이 재개되는 때 수행할 수 있다. (c)C 구간에서 소거 중단 명령이 수신된 경우, C 시점(tC)부터의 소거 동작을 소거 동작이 재개되는 때 수행할 수 있다. C 시점(tC) 이후에 소거 중단 명령이 수신되고, 인가된 소거 전압으로 소거 동작이 완료되지 않는다면, 다음 소거 전압이 인가되는 시점부터의 소거 동작을 소거 동작이 재개되는 때 수행할 수 있다.
본 발명의 실시 예에 따르면, 소거 동작 시 인가되는 소거 전압이 복수개의 전압 레벨로 설정되어 여러 번 인가될 수 있으나, 도 3에서는 설명의 편의를 위하여 하나의 소거 전압이 인가되는 구간으로 도시하였다. 복수의 소거 전압이 인가되고, 각각의 소거 전압이 인가되는 구간에서 본 발명이 적용될 수 있음은 물론이다.
도 4는 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블록도이다.
도 4를 참조하면, 데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치와의 전송 프로토콜을 의미하는 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 컨트롤러(200) 및 비휘발성 메모리 장치(300)를 포함할 수 있다.
컨트롤러(200)는 비휘발성 메모리 장치(300)에서 소거 동작이 수행되는 중에 비휘발성 메모리 장치(300)로 소거 중단 명령을 전송할 수 있다.
컨트롤러로부터 수신되는 소거 중단 명령은, 라이트 명령을 포함할 수 있다. 라이트 명령을 포함하는 소거 중단 명령이 수신되고, 본 발명의 실시 예에 따라 소거 동작이 중단된 경우, 중단된 시점부터 데이터가 라이트될 수 있을 것이다.
컨트롤러로부터 수신되는 소거 중단 명령은, 리드 명령을 포함할 수 있다. 리드 명령을 포함하는 소거 중단 명령이 수신되고, 본 발명의 실시 예에 따라 소거 동작이 중단된 경우, 중단된 시점부터 리드 명령의 대상이 되는 어드레스에 대응되는 페이지에 저장된 데이터가 리드될 수 있을 것이다.
비휘발성 메모리 장치(300)는 컨트롤러(200)의 소거 명령에 근거하여, 데이터의 소거 동작을 수행하고, 소거 동작이 수행되는 과정에서 컨트롤러(200)로부터 소거 중단 명령을 수신한 때, 특정 시점까지 소거 동작을 수행한 후 소거 동작을 중단할 수 있다. 비휘발성 메모리 장치(300)는 도1의 비휘발성 메모리 장치(300)와 실질적으로 동일하게 구성될 수 있다.
도 5는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 예시적으로 도시한 순서도이다.
도 4 및 도 5를 참조하면, 본 발명의 실시 예에 따른 데이터 저장 장치(100)의 동작 방법은, 비휘발성 메모리 장치(300)에서, 저장된 데이터에 대한 소거 동작을 수행하는 단계(S100), 컨트롤러(200)에서, 소거 동작에 대한 소거 중단 명령을 출력하는 단계(S200), 소거 동작이 진행된 시간을 판단하는 단계(S300) 및 소거 중단 명령과 판단된 진행 시간에 근거하여, 특정 시점까지 소거 동작을 수행한 후 소거 동작을 중단하는 단계(S400)를 포함할 수 있다. 이 때 특정 시점은, 기설정된 하나 이상의 오프셋 값들에 따라 소거 전압이 인가되기 시작하는 시작 시점부터 계산된 하나 이상의 시점들 중, 선택되는 시점일 수 있고, 소거 중단 명령을 수신한 직후의 시점일 수 있다.
컨트롤러(200)로부터 수신되는 소거 중단 명령은, 라이트 명령을 포함할 수 있다. 라이트 명령을 포함하는 소거 중단 명령이 수신되고, 본 발명의 실시 예에 따라 소거 동작이 중단된 경우, 중단된 시점부터 데이터가 라이트될 수 있을 것이다.
컨트롤러(200)로부터 수신되는 소거 중단 명령은, 리드 명령을 포함할 수 있다. 리드 명령을 포함하는 소거 중단 명령이 수신되고, 본 발명의 실시 예에 따라 소거 동작이 중단된 경우, 리드 명령의 대상이 되는 어드레스에 대응되는 페이지에 저장된 데이터가 리드될 수 있을 것이다.
도 6는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 예시적으로 도시한 순서도이다.
도 4 및 도 6을 참조하면, 본 발명의 실시 예에 따른 데이터 저장 장치(100)의 동작 방법은, 소거 동작이 재개(resume)되는 때, 비휘발성 메모리 장치(300)에서 특정 시점까지 수행된 소거 동작의 일부분을 제외한 나머지 부분을 수행하는 단계(S500)를 더 포함할 수 있다.
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 7을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 비휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 메인 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
메인 컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 메인 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블록들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 비휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 비휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 비휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 메인 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 메인 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 비휘발성 메모리 장치들(1231~123n)로 제공하거나, 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
비휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 내부에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 8을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 데이터 저장 장치(2200)를 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블록들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 데이터 저장 장치(2200)는 접속 터미널(2110)에 마운트(mount)될 수 있다.
데이터 저장 장치(2200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(2200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 비휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 데이터 저장 장치(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 7에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 비휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
비휘발성 메모리 장치들(2231~2232)은 데이터 저장 장치(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 데이터 저장 장치(2200) 내부에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 데이터 저장 장치(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 데이터 저장 장치(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 데이터 저장 장치(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 데이터 저장 장치(2200)의 어느 한 변에 배치될 수 있다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 9를 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블록들을 포함할 수 있다.
데이터 저장 장치(3200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 비휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 7에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치(3230)로 전송될 수 있다.
비휘발성 메모리 장치(3230)는 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다. 도 10을 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 데이터 저장 장치(4200)를 포함할 수 있다. 데이터 저장 장치(4200)는 도 4의 데이터 저장 장치(100), 도 7의 SSD(1200), 도 8의 데이터 저장 장치(2200), 도 9의 데이터 저장 장치(3200)로 구성될 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치를 예시적으로 보여주는 블록도이다. 도 11을 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블록(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블록(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블록(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블록(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블록(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블록(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블록(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블록(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
본 발명의 일 실시 예에 따른 방법과 관련하여서는 전술한 장치에 대한 내용이 적용될 수 있다. 따라서, 방법과 관련하여, 전술한 장치에 대한 내용과 동일한 내용에 대하여는 설명을 생략하였다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 저장 장치
200 : 컨트롤러
300 : 비휘발성 메모리 장치
370 : 메모리 셀 영역
380 : 컨트롤러 인터페이스 유닛
390 : 메모리 컨트롤 유닛
391 : 소거 동작 제어부
392 : 중단 정보 저장부
393 : 시점 판단부

Claims (20)

  1. 메모리 블록;
    컨트롤러로부터 상기 메모리 블록에 대한 소거 명령을 수신하도록 구성된 컨트롤러 인터페이스 유닛; 및
    상기 메모리 블록에 대한 소거 동작을 수행하도록 구성된 메모리 컨트롤 유닛을 포함하되,
    상기 메모리 컨트롤 유닛은,
    상기 소거 동작이 수행되는 과정에서 상기 컨트롤러로부터 소거 중단 명령을 수신한 때, 특정 시점까지 상기 소거 동작을 수행한 후 상기 소거 동작을 중단하는 비휘발성 메모리 장치.
  2. 제1항에 있어서,
    상기 메모리 컨트롤 유닛은,
    상기 특정 시점까지 수행된 상기 소거 동작의 일부분에 대한 중단 정보를 저장하는 중단 정보 저장부를 포함하고, 상기 소거 동작이 재개(resume)되는 때, 상기 중단 정보에 근거하여 상기 소거 동작의 일부분을 제외한 나머지 부분을 수행하는 비휘발성 메모리 장치.
  3. 제1항에 있어서,
    상기 메모리 컨트롤 유닛은, 기설정된 하나 이상의 오프셋 값들에 따라 소거 전압이 인가되기 시작하는 시작 시점부터 계산된 하나 이상의 시점들 중 하나의 시점을 선택하고, 상기 하나의 시점을 상기 특정 시점으로 결정하는 시점 판단부를 포함하는 비휘발성 메모리 장치.
  4. 제3항에 있어서,
    상기 시점 판단부는,
    상기 시점들 중, 상기 소거 중단 명령을 수신한 직후의 시점을 상기 특정 시점으로 결정하는 비휘발성 메모리 장치.
  5. 제1항에 있어서,
    상기 소거 중단 명령은, 라이트 명령을 포함하는 비휘발성 메모리 장치.
  6. 제1항에 있어서,
    상기 소거 중단 명령은, 리드 명령을 포함하는 비휘발성 메모리 장치.
  7. 컨트롤러; 및
    상기 컨트롤러의 소거 명령에 근거하여, 데이터의 소거 동작을 수행하도록 구성된 비휘발성 메모리 장치를 포함하되,
    상기 비휘발성 메모리 장치는,
    상기 소거 동작이 수행되는 과정에서 상기 컨트롤러로부터 소거 중단 명령을 수신한 때, 특정 시점까지 상기 소거 동작을 수행한 후 상기 소거 동작을 중단하는 데이터 저장 장치.
  8. 제7항에 있어서,
    상기 비휘발성 메모리 장치는, 상기 데이터의 소거 동작을 제어하는 메모리 컨트롤 유닛을 포함하는 데이터 저장 장치.
  9. 제8항에 있어서,
    상기 메모리 컨트롤 유닛은,
    상기 특정 시점까지 수행된 상기 소거 동작의 일부분에 대한 중단 정보를 저장하는 중단 정보 저장부를 포함하고, 상기 소거 동작이 재개(resume)되는 때, 상기 중단 정보에 근거하여 상기 소거 동작의 일부분을 제외한 나머지 부분을 수행하는 데이터 저장 장치.
  10. 제8항에 있어서,
    상기 메모리 컨트롤 유닛은,
    기설정된 하나 이상의 오프셋 값들에 따라 소거 전압이 인가되지 시작하는 시작 시점부터 계산된 하나 이상의 시점들 중 하나의 시점을 선택하고, 상기 하나의 시점을 상기 특정 시점으로 결정하는 시점 판단부를 포함하는 데이터 저장 장치.
  11. 제10항에 있어서,
    상기 시점 판단부는,
    상기 시점들 중, 상기 소거 중단 명령을 수신한 직후의 시점을 상기 특정으로 결정하는 데이터 저장 장치.
  12. 제7항에 있어서,
    상기 소거 중단 명령은, 라이트 명령을 포함하는 데이터 저장 장치.
  13. 제7항에 있어서,
    상기 소거 중단 명령은, 리드 명령을 포함하는 데이터 저장 장치.
  14. 비휘발성 메모리 장치에서, 저장된 데이터에 대한 소거 동작을 수행하는 단계;
    컨트롤러에서, 상기 소거 동작에 대한 소거 중단 명령을 출력하는 단계;
    상기 소거 동작이 진행된 시간을 판단하는 단계; 및
    상기 소거 중단 명령 및 상기 판단된 진행 시간에 근거하여, 특정 시점까지 상기 소거 동작을 수행한 후 상기 소거 동작을 중단하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  15. 제14항에 있어서,
    상기 소거 동작이 재개(resume)되는 때, 상기 비휘발성 메모리 장치에서, 상기 특정 시점까지 수행된 상기 소거 동작의 일부분을 제외한 나머지 부분을 수행하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  16. 제14항에 있어서,
    상기 소거 중단 명령 및 상기 판단된 진행 시간에 근거하여, 상기 특정 시점을 결정하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  17. 제16항에 있어서,
    상기 특정 시점을 결정하는 단계는,
    기설정된 하나 이상의 오프셋 값들에 따라 소거 전압이 인가되기 시작하는 시작 시점부터 계산된 하나 이상의 시점들 중 하나의 시점을 선택하고, 상기 하나의 시점을 상기 특정 시점으로 결정하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  18. 제17항에 있어서,
    상기 특정 시점을 결정하는 단계는,
    상기 시점들 중, 상기 소거 중단 명령을 수신한 직후의 시점을 상기 특정 시점으로 결정하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  19. 제14항에 있어서,
    상기 소거 중단 명령은, 라이트 명령을 포함하는 데이터 저장 장치의 동작 방법.
  20. 제14항에 있어서,
    상기 소거 중단 명령은, 리드 명령을 포함하는 데이터 저장 장치의 동작 방법.
KR1020180005416A 2018-01-16 2018-01-16 데이터 저장 장치, 그것의 동작 방법 및 비휘발성 메모리 장치 KR20190087072A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180005416A KR20190087072A (ko) 2018-01-16 2018-01-16 데이터 저장 장치, 그것의 동작 방법 및 비휘발성 메모리 장치
US16/153,208 US20190220220A1 (en) 2018-01-16 2018-10-05 Data storage device, operating method thereof and nonvolatile memory device
CN201811452300.8A CN110047547A (zh) 2018-01-16 2018-11-30 数据储存装置、其操作方法和非易失性存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180005416A KR20190087072A (ko) 2018-01-16 2018-01-16 데이터 저장 장치, 그것의 동작 방법 및 비휘발성 메모리 장치

Publications (1)

Publication Number Publication Date
KR20190087072A true KR20190087072A (ko) 2019-07-24

Family

ID=67213944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180005416A KR20190087072A (ko) 2018-01-16 2018-01-16 데이터 저장 장치, 그것의 동작 방법 및 비휘발성 메모리 장치

Country Status (3)

Country Link
US (1) US20190220220A1 (ko)
KR (1) KR20190087072A (ko)
CN (1) CN110047547A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102520540B1 (ko) * 2018-10-23 2023-04-12 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR20200098336A (ko) * 2019-02-12 2020-08-20 삼성전자주식회사 서스펜드 모드를 제어하는 방법 및 이를 포함하는 메모리 컨트롤러
CN110473583A (zh) * 2019-08-15 2019-11-19 山东华芯半导体有限公司 一种NAND Flash的操作检测方法
US11942159B2 (en) * 2021-08-26 2024-03-26 Micron Technology, Inc. Selective management of erase operations in memory devices that enable suspend commands

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7110301B2 (en) * 2004-05-07 2006-09-19 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device and multi-block erase method thereof
KR102083490B1 (ko) * 2012-08-08 2020-03-03 삼성전자 주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 커맨드 실행 제어 방법
KR102187637B1 (ko) * 2014-02-03 2020-12-07 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 소거 방법
US10825529B2 (en) * 2014-08-08 2020-11-03 Macronix International Co., Ltd. Low latency memory erase suspend operation
US10055137B2 (en) * 2016-06-29 2018-08-21 Intel Corporation Method, system, and apparatus for nested suspend and resume in a solid state drive
KR102609177B1 (ko) * 2016-07-04 2023-12-06 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법 및 불휘발성 메모리 장치의 동작 방법

Also Published As

Publication number Publication date
US20190220220A1 (en) 2019-07-18
CN110047547A (zh) 2019-07-23

Similar Documents

Publication Publication Date Title
US11101017B2 (en) Memory system and test system
KR20190087072A (ko) 데이터 저장 장치, 그것의 동작 방법 및 비휘발성 메모리 장치
US10698819B2 (en) Memory system and operating method thereof
US20230273748A1 (en) Memory system, operating method thereof and computing system
KR102501695B1 (ko) 메모리 시스템 및 그것의 동작 방법
KR20180113230A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180097026A (ko) 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법
KR20170094674A (ko) 데이터 저장 장치
KR20190032104A (ko) 비휘발성 메모리 장치, 비휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US20200150898A1 (en) Memory system and operating method thereof
US10629275B2 (en) Data storage device and operating method thereof
KR20200089939A (ko) 메모리 시스템 및 그 동작 방법
KR20190090634A (ko) 메모리 시스템 및 그것의 동작 방법
KR102475688B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210056628A (ko) 메모리 시스템
US11366736B2 (en) Memory system using SRAM with flag information to identify unmapped addresses
US10776008B2 (en) Memory system and operating method thereof
KR102416939B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170117776A (ko) 반도체 메모리 장치의 동작 방법
US20190187901A1 (en) Memory system and operating method thereof
US20190179749A1 (en) Memory system, operating method thereof and nonvolatile memory device
KR20190059633A (ko) 데이터 저장 장치, 그것의 동작 방법 및 비휘발성 메모리 장치의 동작 방법
KR20200093363A (ko) 메모리 시스템
US20210223956A1 (en) Memory system and data processing system including the same