KR102501695B1 - 메모리 시스템 및 그것의 동작 방법 - Google Patents

메모리 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102501695B1
KR102501695B1 KR1020180005062A KR20180005062A KR102501695B1 KR 102501695 B1 KR102501695 B1 KR 102501695B1 KR 1020180005062 A KR1020180005062 A KR 1020180005062A KR 20180005062 A KR20180005062 A KR 20180005062A KR 102501695 B1 KR102501695 B1 KR 102501695B1
Authority
KR
South Korea
Prior art keywords
memory device
controller
parameter
identification information
volatile memory
Prior art date
Application number
KR1020180005062A
Other languages
English (en)
Other versions
KR20190086927A (ko
Inventor
김정애
김영동
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180005062A priority Critical patent/KR102501695B1/ko
Priority to US16/059,242 priority patent/US11157201B2/en
Priority to CN201811074940.XA priority patent/CN110047538B/zh
Publication of KR20190086927A publication Critical patent/KR20190086927A/ko
Application granted granted Critical
Publication of KR102501695B1 publication Critical patent/KR102501695B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0605—Improving or facilitating administration, e.g. storage management by facilitating the interaction with a user or administrator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시 예에 따른 메모리 시스템은, 캠(Content Addressable Memory, CAM) 영역을 포함하는 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 초기 설정 파라미터를 저장하는 랜덤 액세스 메모리와, 캠 영역에 저장된 비휘발성 메모리 장치의 설정 파라미터의 초기화 동작을 제어하는 컨트롤 유닛을 포함하는 컨트롤러를 포함할 수 있고, 컨트롤 유닛은, 비휘발성 메모리 장치로부터 수신한 검증 파라미터와 초기 설정 파라미터를 비교하여 초기화 동작의 성공 여부를 판단하는 파라미터 판단부를 포함 수 있다.

Description

메모리 시스템 및 그것의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 시스템에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 메모리 시스템에 관한 것이다.
메모리 시스템은 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템은 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 메모리 시스템은 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
메모리 장치를 이용한 메모리 시스템은 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템은 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는, 비휘발성 메모리 장치의 캠 영역에 저장된 파라미터들의 초기화 동작 시, 초기화 동작의 정확한 수행 결과를 얻을 수 있는 메모리 시스템을 제공하는 데 있다.
본 발명의 실시 예에 따른 메모리 시스템은, 캠(Content Addressable Memory, CAM) 영역을 포함하는 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 초기 설정 파라미터를 저장하는 랜덤 액세스 메모리와, 캠 영역에 저장된 비휘발성 메모리 장치의 설정 파라미터의 초기화 동작을 제어하는 컨트롤 유닛을 포함하는 컨트롤러를 포함할 수 있고, 컨트롤 유닛은, 비휘발성 메모리 장치로부터 수신한 검증 파라미터와 초기 설정 파라미터를 비교하여 초기화 동작의 성공 여부를 판단하는 파라미터 판단부를 포함 수 있다.
본 발명의 실시 예에 따른 메모리 시스템의 동작 방법은, 컨트롤러가 비휘발성 메모리 장치로 검증 파라미터 리드 명령을 전송하는 단계, 비휘발성 메모리 장치가, 검증 파라미터의 리드 동작을 수행하는 단계, 검증 파라미터를 컨트롤러로 전송하는 단계, 컨트롤러가 검증 파라미터와 초기 설정 파라미터를 비교하는 단계 및 검증 파라미터와 초기 설정 파라미터의 비교 결과에 근거하여, 비휘발성 메모리 장치의 캠(Content Addressable Memory, CAM) 영역에 저장된 설정 파라미터의 초기화 동작의 성공 여부를 판단하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은, 캠 영역에 저장된 파라미터들의 초기화 동작 시, 검증 파라미터와 초기 설정 파라미터의 비교를 통하여 정확한 수행 결과를 얻을 수 있다.
또한, 초기화 동작 이후에 비휘발성 메모리 장치에 발생하는 오류에 대한 원인을 정확히 판단하여, 시스템의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 예시적으로 보여주는 블록도이다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 보여주는 블록도이다.
도 3 내지 도 8은 본 발명의 실시 예에 따른 메모리 시스템의 동작 방법을 예시적으로 설명하기 위한 순서도이다.
도 9는 본 발명의 실시 예에 따른 SSD를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 예시적으로 보여주는 블록도이다.
메모리 시스템(100)은 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치에 의해서 액세스되는 데이터를 저장할 수 있다.
메모리 시스템(100)은 호스트 장치와의 전송 프로토콜을 의미하는 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 메모리 시스템(100)은 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
메모리 시스템(100)은 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 메모리 시스템(100)은 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 시스템(100)은 컨트롤러(200)를 포함할 수 있다. 컨트롤러(200)는 컨트롤 유닛(210) 및 랜덤 액세스 메모리(220)를 포함할 수 있다.
컨트롤 유닛(210)은 마이크로 컨트롤 유닛 (micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 컨트롤 유닛(210)은 호스트 장치로부터 전송된 리퀘스트를 처리할 수 있다. 컨트롤 유닛(210)은, 리퀘스트를 처리하기 위해서, 랜덤 액세스 메모리(220)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 펌웨어(FW)를 구동하고, 내부의 기능 블록들 및 비휘발성 메모리 장치(300)를 제어할 수 있다.
실시 예에 따라, 컨트롤 유닛(210)은 식별 정보 판단부(211) 및 파라미터 판단부(212)를 포함할 수 있다. 식별 정보 판단부(211)는, 비휘발성 메모리 장치(300)로부터 수신한 비휘발성 메모리 장치(300)의 식별 정보가 유효한지 여부를 판단할 수 있고, 컨트롤러(200)는 식별 정보의 유효 여부에 근거하여 설정 파라미터 초기화 동작의 성공 여부를 판단할 수 있다. 파라미터 판단부(212)는, 비휘발성 메모리 장치(300)로부터 수신한 검증 파라미터와 초기 설정 파라미터를 비교하여, 설정 파라미터 초기화 동작의 성공 여부를 판단할 수 있다. 이에 대한 구체적인 설명은 후술하도록 한다.
랜덤 액세스 메모리(220)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리(220)로 구성될 수 있다. 랜덤 액세스 메모리(220)는 컨트롤 유닛(210)에 의해서 구동되는 펌웨어(FW)를 저장할 수 있다. 또한, 랜덤 액세스 메모리(220)는 펌웨어(FW)의 구동에 필요한 데이터, 예를 들면, 메타 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(220)는 컨트롤 유닛(210)의 동작 메모리(working memory)로서 동작할 수 있다.
실시 예에 따라, 랜덤 액세스 메모리(220)는 비휘발성 메모리 장치(300)의 초기 설정 파라미터를 저장할 수 있다. 초기 설정 파라미터는 리드 전압, 프로그램 전압, ISPP(Incremental Step Pulse Program)의 초기 전압 및 ISPP의 증가 전압 중 적어도 하나를 포함할 수 있고, 컨트롤 유닛(210)은 랜덤 액세스 메모리(220)에 저장된 초기 설정 파라미터와 비휘발성 메모리 장치(300)로부터 수신한 검증 파라미터의 비교를 통하여 설정 파라미터 초기화 동작의 실패 여부를 판단할 수 있다. 이에 대한 구체적인 설명은 후술하도록 한다.
도 1에 도시되지는 않았으나, 컨트롤러(200)는 호스트 인터페이스 유닛 및 메모리 컨트롤 유닛을 더 포함할 수 있다.
호스트 인터페이스 유닛은 호스트 장치와 메모리 시스템(100)을 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스 유닛은 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express), UFS(universal flash storage)와 같은 표준 전송 프로토콜들 중 어느 하나, 즉, 호스트 인터페이스를 이용해서 호스트 장치와 통신할 수 있다.
메모리 컨트롤 유닛은 컨트롤 유닛(210)의 제어에 따라서 비휘발성 메모리 장치(300)를 제어할 수 있다. 메모리 컨트롤 유닛은 메모리 인터페이스 유닛으로도 불릴 수 있다. 메모리 컨트롤 유닛은 제어 신호들을 비휘발성 메모리 장치(300)로 제공할 수 있다. 제어 신호들은 비휘발성 메모리 장치(300)를 제어하기 위한 커맨드, 어드레스, 제어 신호 등을 포함할 수 있다. 메모리 컨트롤 유닛은 데이터를 비휘발성 메모리 장치(300)로 제공하거나, 비휘발성 메모리 장치(300)로부터 데이터를 제공 받을 수 있다.
본 발명의 실시 예에 따른 메모리 시스템(100)은 적어도 하나의 비휘발성 메모리 장치(300)를 포함할 수 있다.
비휘발성 메모리 장치(300)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 비휘발성 메모리 장치 중 어느 하나로 구성될 수 있다.
비휘발성 메모리 장치(300)는 메모리 셀 어레이(310)를 포함할 수 있다. 메모리 셀 어레이(310)에 포함된 메모리 셀들은 동작의 관점에서 또는 물리적(또는 구조적) 관점에서 계층적인 메모리 셀 집합 또는 메모리 셀 단위로 구성될 수 있다. 예를 들면, 동일한 워드 라인에 연결되며, 동시에 읽혀지고 쓰여지는(또는 프로그램되는) 메모리 셀들은 페이지로 구성될 수 있다. 이하에서, 설명의 편의를 위해서, 페이지로 구성되는 메모리 셀들을 "페이지"라고 칭할 것이다. 또한, 동시에 삭제되는 메모리 셀들은 메모리 블록으로 구성될 수 있다. 메모리 셀 어레이(310)는 복수의 메모리 블록들을 포함하고, 메모리 블록들 각각은 복수의 페이지들을 포함할 수 있다.
도 2은 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 보여주는 블록도이다. 도 1 및 도 2를 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블록(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
실시 예에 따라, 메모리 셀 어레이(310)는 캠(Content Addressable Memory, CAM) 영역(311)을 포함할 수 있다. 캠 영역(311)은 적어도 하나의 메모리 블록에 포함되는 복수의 메모리 셀들을 포함할 수 있다. 캠 영역(311)에 해당하는 메모리 블록은 캠 블록일 수 있다. 캠 블록과 메모리 블록은 동일한 구조를 가질 수 있다. 캠 영역(311)에는 비휘발성 메모리 장치(300)의 적어도 하나의 설정 파라미터가 저장될 수 있다. 구체적으로 캠 영역(311)에는 데이터 입출력 동작과 관련하여 설정된 조건들이나 기타 정보들이 저장될 수 있다. 실시 예에 따라, 캠 영역(311)에는 읽기/쓰기 실시 횟수(P/E Cycle), 불량 컬럼 어드레스, 불량 블록 어드레스 정보가 저장될 수 있다. 실시 예에 따라, 캠 영역(311)에는 비휘발성 메모리 장치(300)가 동작하기 위해 필요한 옵션 정보, 예를 들면 리드 전압, 프로그램 전압, ISPP(Incremental Step Pulse Program)의 초기 전압, ISPP의 증가 전압, 소거 전압 정보, 셀의 게이트 산화막 두께 정보 또는 각종 오프셋 정보 등이 저장될 수 있다. 실시 예에서, 캠 영역(311)에는 리페어 정보가 저장될 수 있다. 비휘발성 메모리 장치(300)에 전원이 공급되면, 캠 영역(311)에 저장된 정보들은 제어 로직(360)에 의해 독출되고, 제어 로직(360)는 독출된 정보에 따라 설정된 조건으로 메모리 셀들의 데이터 입출력 동작을 수행하도록 메모리 셀 어레이(310)를 제어할 수 있다.
메모리 시스템(100)에 전원이 공급되면(Power On), 메모리 시스템(100)은 초기화를 위해 캠 리셋 동작을 수행하는데, 실시 예에 따라, 캠 리셋 동작이 수행되는 경우 오토 캠 리드(Auto CAM READ) 동작을 수행할 수 있다. 이 경우 캠 영역(311)에 저장된 설정 정보들이 컨트롤러(200)에 포함된 내부 랜덤 액세스 메모리(220)에 로딩 되어, 비휘발성 메모리 장치(300)의 동작에 사용될 수도 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(미도시)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블록(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블록(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블록(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블록(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블록(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블록(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블록(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
본 명세서에서, '설정 파라미터'는 캠 영역(311)에 저장된 데이터 입출력 동작과 관련된 조건들이나 기타 정보, 비휘발성 메모리 장치(300)가 동작하기 위해 필요한 옵션 정보, 리페어 정보 등을 의미할 수 있다. '초기 설정 파라미터'는, 비휘발성 메모리 장치(300)의 초기 동작에서 읽어온 설정 파라미터를 의미할 수 있다. 실시 예에 따라, 초기 설정 파라미터는 부팅 시 오토 캠 리드 동작에 의하여 컨트롤러(200)의 랜덤 액세스 메모리(220)에 저장될 수 있다. 다른 실시 예에 따라, 초기 설정 파라미터는 컨트롤러(200)의 초기 설정 파라미터 리드 명령에 근거하여 비휘발성 메모리 장치(300)에서 독출되고, 독출된 초기 설정 파라미터는 컨트롤러(200)의 랜덤 액세스 메모리(220)에 저장될 수 있다. '검증 파라미터'는 메모리 시스템(100)의 검증 동작 시에 비휘발성 메모리 장치(300)에서 읽혀진 설정 파라미터를 의미할 수 있다. 컨트롤러(200)는 검증 파라미터와 초기 설정 파라미터의 비교를 통하여 설정 파라미터의 검증 동작을 수행할 수 있다.
실시 예에 따라, 컨트롤 유닛(210)은 대기 모드 또는 정상 모드를 실행시키거나 변경하도록 제어할 수 있다. 대기 모드는 저전력 모드(low-power mode) 또는 파워-세이브 모드(power-save mode)를 의미할 수 있다. 컨트롤러(200)는 비휘발성 메모리 장치(300)의 대기 모드로의 진입을 제어하고, 복수의 제어 신호들을 생성할 수 있다. 대기 모드는 비휘발성 메모리 장치(300)의 전력 소모를 감소시키기 위해 비휘발성 메모리 장치(300)에 포함된 구성 요소들(310, 320, 330, 340, 350 및 360)중에서 적어도 하나로 공급되는 클럭 신호와 동작 전압 중 적어도 하나를 제어하는 동작, 비휘발성 메모리 장치(300)의 동작을 제어하는 동작 및 데이터 읽기/쓰기 블록(330)을 제어하는 동작 중 적어도 하나를 의미할 수 있다. 즉, 컨트롤 유닛(210)은 DFS(dynamic frequency scaling) 알고리즘, DVFS(dynamic voltage and frequency scaling) 알고리즘, DPM(dynamic power management) 정책, 또는 이들의 결합을 사용할 수 있다. DPM 정책은 메모리 시스템(100) 내에서 전력 손실(power dissipation)을 줄이기 위해 아이들(idle) 또는 이용되지 않는(underused) 시스템 컴포넌트들을 선택적으로 폐쇄하는(shutdown) 것을 의미할 수 있다. 실시 예에 따라, 대기 모드는 호스트 장치의 리퀘스트에 근거하여 설정될 수 있다. 예를 들면, 기설정된 시간 동안 호스트 장치로부터 리퀘스트를 수신하지 않는 경우 대기 모드로 설정될 수 있고, 대기 모드로 설정된 상태에서 호스트 장치로부터 리퀘스트를 수신한 경우 정상 모드로 변경될 수 있다.
상술한 바와 같이, 컨트롤러(200)는 메모리 시스템(100)의 부팅 시에 오토 캠 리드 동작 또는 초기 설정 파라미터 리드 명령에 의하여 초기 설정 파라미터를 비휘발성 메모리 장치(300)로부터 수신하여 랜덤 액세스 메모리(220)에 저장한다. 메모리 시스템(100)이 대기 모드에서 동작 모드로 변환될 때, 컨트롤러(200)는 캠 영역(311)에 저장된 설정 파라미터에 대한 캠 리셋(CAM Reset) 동작을 수행한다. 컨트롤러(200)는 캠 영역(311)에 저장된 설정 파라미터의 초기화 동작, 즉 캠 리셋 동작의 성공 여부를 판단하고, 초기화 동작이 성공했다고 판단된 경우, 해당 비휘발성 메모리 장치(300)에서 다른 동작(예를 들면, 데이터의 프로그램 동작, 리드 동작 등 호스트 장치의 리퀘스트에 근거한 동작, 가비지 컬렉션 등 백그라운드 동작)을 수행한다. 반대로 초기화 동작이 실패했다고 판단된 경우, 오류를 정정하기 위하여 비휘발성 메모리 장치(300)를 분석하는 추가적인 검증 동작이 수행된다.
설정 파라미터의 초기화 동작은 컨트롤러(200)의 제어에 의하여 비휘발성 메모리 장치(300)에서 수행되고, 수행된 상태 정보를 컨트롤러(200)가 수신한다. 이 때, 상태 정보는 성공 정보 또는 실패 정보를 포함할 수 있고, 상태 정보가 성공 정보를 포함하는 경우, 해당 비휘발성 메모리 장치(300)의 ID 값(이하, "식별 정보")를 컨트롤러(200)에서 수신하게 된다. 수신한 식별 정보와 컨트롤러(200)에 저장된 식별 정보를 비교하여, 유효한 식별 정보인지 판단하고, 유효한 식별 정보라고 판단되는 경우 설정 파라미터의 초기화 동작이 성공되었다고 판단한다. 반대로, 비휘발성 메모리 장치(300)로부터 수신한 상태 정보가 실패 정보를 포함하고 있거나, 비휘발성 메모리 장치(300)로부터 수신한 식별 정보가 유효하지 않은 식별 정보라고 판단되는 경우, 설정 파라미터의 초기화 동작은 실패하였다고 판단하게 된다. 그러나, 초기화 동작이 성공하지 못했음에도 상태 정보가 성공 정보를 포함하고 있거나, 식별 정보가 유효하다고 판단되어 초기화 동작이 성공했다고 판단되는 경우가 발생할 수 있고, 이러한 경우 해당 비휘발성 메모리 장치(300)의 다른 동작 중에 오류가 발생할 가능성이 높아진다. 해당 비휘발성 메모리 장치(300)의 동작 중에 오류가 발생한 경우, 실패한 설정 파라미터 초기화 동작에 근본적인 원인이 있음에도, 이를 찾아내는데 많은 시간이 소요된다는 문제점이 존재한다.
도 3 내지 도 8은 본 발명의 실시 예에 따른 메모리 시스템의 동작 방법을 예시적으로 설명하기 위한 순서도이다.
도 1 및 도 3을 참조하면, 본 발명의 실시 예에 따른 메모리 시스템(100)은, 캠(CAM) 영역을 포함하는 비휘발성 메모리 장치(300) 및 비휘발성 메모리 장치(300)의 초기 설정 파라미터를 저장하는 랜덤 액세스 메모리(220)와, 캠 영역(311)에 저장된 비휘발성 메모리 장치(300)의 설정 파라미터의 초기화 동작을 제어하는 컨트롤 유닛(210)을 포함하는 컨트롤러(200)를 포함할 수 있다. 실시 예에 따라, 컨트롤 유닛(210)은 비휘발성 메모리 장치(300)로부터 수신한 검증 파라미터와 초기 설정 파라미터를 비교하여 초기화 동작의 성공 여부를 판단하는 파라미터 판단부(212)를 더 포함할 수 있다. 실시 예에 따라, 파라미터 판단부(212)는 검증 파라미터와 초기 설정 파라미터가 동일한 경우 초기화 동작을 성공으로 판단하고, 동일하지 않은 경우 초기화 동작을 실패로 판단할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템(100)의 동작 방법은, 컨트롤러(200)에서 비휘발성 메모리 장치(300)로 설정 파라미터의 초기화 명령을 전송하고(S3100), 초기화 명령에 대응하여 비휘발성 메모리 장치(300)에서 설정 파라미터의 초기화 동작이 수행될 수 있다(S3200). 예시적으로, 설정 파라미터는 리드 전압, 프로그램 전압, ISPP(Incremental Step Pulse Program)의 초기 전압 및 ISPP의 증가 전압 중 적어도 하나를 포함할 수 있다. 설정 파라미터의 초기화 동작이 수행된 후, 컨트롤러(200)는 검증 파라미터 리드 명령을 비휘발성 메모리 장치(300)로 전송할 수 있고(S5100), 비휘발성 메모리 장치(300)에서 검증 파라미터 리드 동작이 수행될 수 있다(S5200). 검증 파라미터의 리드 동작을 수행한 후, 컨트롤러(200)는 비휘발성 메모리 장치(300)로부터 리드된 검증 파라미터를 수신하고(S5300), 랜덤 액세스 메모리(220)에 저장된 초기 설정 파라미터와 비휘발성 메모리 장치(300)로부터 수신한 검증 파라미터를 비교할 수 있다(S5400). 구체적으로, 초기 설정 파라미터와 검증 파라미터가 동일한 경우 설정 파라미터의 초기화 동작이 성공했다고 판단할 수 있고(S5510), 초기 설정 파라미터와 검증 파라미터가 동일하지 않은 경우 설정 파라미터의 초기화 동작이 실패했다고 판단할 수 있다(S5520).
도 1, 도 3 및 도 4를 참조하면, 컨트롤러(200)는, 메모리 시스템(100)이 부팅된 후(S1000), 초기 설정 파라미터 리드 명령을 비휘발성 메모리 장치(300)로 전송할 수 있다(S1100). 초기 설정 파라미터는 비휘발성 메모리 장치(300)의 초기 동작 시에 리드된 설정 파라미터를 의미할 수 있다. 다른 실시 예로서, 초기 설정 파라미터는 부팅 시 오토 캠 리드 동작에 의하여 컨트롤러(200)의 랜덤 액세스 메모리(220)에 저장될 수 있다(미도시). 비휘발성 메모리 장치(300)는 초기 설정 파라미터 리드 명령에 대응하여 초기 설정 파라미터 리드 동작을 수행하고(S1200), 리드된 초기 설정 파라미터를 컨트롤러(200)로 전송할 수 있다(S1300). 컨트롤러(200)는 비휘발성 메모리 장치(300)로부터 수신한 초기 설정 파라미터를 랜덤 액세스 메모리(220)에 저장할 수 있다. 초기 설정 파라미터가 컨트롤러(200)의 랜덤 액세스 메모리(220)에 저장된 후, 컨트롤러(200)는 비휘발성 메모리 장치(300)로 초기화 명령을 전송할 수 있고(S3100), 초기화 명령 전송 이후에 진행되는 S3200 단계 내지 S5520 단계는 상술한 도 3의 설명과 동일하게 적용될 수 있다. 즉, 비휘발성 메모리 장치(300)에서 초기화 동작이 수행되고(S3100), 컨트롤러(200)의 검증 파라미터 리드 명령에 근거하여 비휘발성 메모리 장치(300)에서 검증 파라미터 리드 동작이 수행될 수 있다(S5100, S5200). 컨트롤러(200)는 비휘발성 메모리 장치(300)로부터 검증 파라미터를 수신하고(S5300), 수신된 검증 파라미터와 랜덤 액세스 메모리(220)에 저장된 초기 설정 파라미터의 비교를 통하여 초기화 동작의 성공 여부를 결정할 수 있다(S5400, S5510, S5520).
도 1, 도 3 및 도 5를 참조하면, 메모리 시스템(100)의 설정 모드가 대기 모드에서 정상 모드에 변경된 후(S2000), 컨트롤러(200)는 비휘발성 메모리 장치(300)로 설정 파라미터에 대한 초기화 명령을 전송할 수 있다(S3100). 상술한 바와 같이, 컨트롤 유닛(210)은 대기 모드 또는 정상 모드를 설정하거나 제어할 수 있다. 대기 모드는 저전력 모드(low-power mode) 또는 파워-세이브 모드(power-save mode)를 의미할 수 있다. 정상 모드로 설정되고 초기화 명령이 전송된 후의 동작은, 도 3에서 설명한 S3200 단계 내지 S5520 단계가 동일하게 적용될 수 있다.
실시 예에 따라, 본 발명의 실시 예에 따른 컨트롤 유닛(210)은, 기설정된 시간 동안 호스트 장치로부터 리퀘스트를 수신하지 않은 때 메모리 시스템(100)을 대기 모드로 설정하고, 대기 모드로 설정된 후 호스트 장치로부터 리퀘스트를 수신한 때 정상 모드로 전환되도록 제어할 수 있다. 이 때, 호스트 장치로부터 수신하는 리퀘스트는 데이터의 라이트 리퀘스트, 비휘발성 메모리 장치(300)에 저장된 데이터에 대한 리드 리퀘스트 등 일 수 있으나, 이에 한정되지 않고 호스트 장치에서 메모리 시스템(100)으로 전송되는 어떠한 종류의 요청도 적용될 수 있다.
실시 예에 따라, 메모리 시스템(100)의 동작 방법은, 컨트롤러(200)가, 호스트 장치로부터 마지막 리퀘스트를 수신한 시점을 기준으로 경과된 시간을 판단하는 단계(미도시), 경과된 시간이 기설정된 시간에 도달한 때, 메모리 시스템(100)을 대기 모드로 설정하는 단계(미도시) 및 호스트 장치로부터 리퀘스트를 수신한 때, 메모리 시스템(100)을 정상 모드로 설정하는 단계(미도시)를 더 포함할 수 있다.
도 1, 도 3 및 도 6을 참조하면, 본 발명의 실시 예에 따른 컨트롤 유닛(210)은, 초기화 명령에 대응하여 비휘발성 메모리 장치(300)로부터 초기화 동작에 대한 상태 정보를 수신할 수 있다. 실시 예에 따라, 수신한 상태 정보가 실패 정보를 포함한 경우 컨트롤 유닛(210)은 초기화 동작을 실패로 판단하고, 수신한 상태 정보가 성공 정보를 포함한 경우 파라미터 판단부(212)가 검증 파라미터와 초기 설정 파라미터를 비교하여 초기화 동작의 성공 여부를 판단할 수 있다.
구체적으로, 컨트롤러(200)가 비휘발성 메모리 장치(300)로부터 초기화 동작의 상태 정보를 수신하는 단계(S3300) 및 수신한 상태 정보가 성공 정보를 포함하는지 여부를 판단하는 단계(S3400)를 더 포함할 수 있다. 상태 정보가 성공 정보를 포함하는 경우, 컨트롤러(200)는 비휘발성 메모리 장치(300)로 검증 파라미터 리드 명령을 전송할 수 있고(S5100), 컨트롤러(200)가 검증 파라미터 리드 명령을 전송한 후 수행되는 S5200 단계 내지 S5520 단계는 상술한 도 3과 동일하게 적용될 수 있다. 다른 실시 예에 따라, 상태 정보가 성공 정보를 포함하지 않은 경우, 컨트롤러(200)는 설정 파라미터의 초기화 동작을 실패로 판단할 수 있다(S5520).
도 1, 도 3 및 도 7을 참조하면, 본 발명의 실시 예에 따른 메모리 시스템(100)은, 비휘발성 메모리 장치(300)의 식별 정보가 유효한지 여부를 판단하는 식별 정보 판단부(211)를 더 포함할 수 있다. 실시 예에 따라, 컨트롤러(200)는 비휘발성 메모리 장치(300)로부터 비휘발성 메모리 장치(300)의 식별 정보를 수신할 수 있고, 식별 정보 판단부(211)는 식별 정보가 유효한 식별 정보인지 여부를 판단할 수 있다. 식별 정보는 비휘발성 메모리 장치(300) 고유의 ID 값일 수 있고, 유효한 식별 정보에 대한 정보는 컨트롤러(200)의 랜덤 액세스 메모리(220)에 저장되어 있을 수 있다.
구체적으로, 컨트롤러(200)의 초기화 명령에 의하여 비휘발성 메모리 장치(300)에서 초기화 동작이 수행된 후(S3100, S3200), 컨트롤러(200)는 비휘발성 메모리 장치(300)로 식별 정보 리드 명령을 전송할 수 있다(S4100). 비휘발성 메모리 장치(300)는 식별 정보 리드 명령에 대응하여 식별 정보 리드 동작을 수행하고(S4200), 식별 정보 리드 동작에 의하여 리드된 식별 정보를 컨트롤러(200)로 전송할 수 있다(S4300). 컨트롤러(200)의 식별 정보 판단부(211)는 비휘발성 메모리 장치(300)로부터 수신한 식별 정보가 유효한 식별 정보인지 판단할 수 있고(S4400), 유효한 식별 정보라고 판단되는 경우, 컨트롤러(200)는 비휘발성 메모리 장치(300)로 검증 파라미터 리드 명령을 전송할 수 있다(S5100). 이후 수행되는 S5200 단계 내지 S5520 단계는 상술한 도 3과 동일하게 적용될 수 있다. 다른 실시 예에 따라, 비휘발성 메모리 장치(300)로부터 수신한 식별 정보가 유효한 식별 정보가 아니라고 판단되는 경우, 컨트롤러(200)는 설정 파라미터의 초기화 동작을 실패로 판단할 수 있다(S5520).
도 1, 도 3 및 도 8을 참조하면, 본 발명의 실시 예에 따른 메모리 시스템(100)은, 캠(CAM) 영역을 포함하는 비휘발성 메모리 장치(300) 및 비휘발성 메모리 장치(300)의 초기 설정 파라미터를 저장하는 랜덤 액세스 메모리(220)와 캠 영역(311)에 저장된 비휘발성 메모리 장치(300)의 설정 파라미터의 초기화 동작을 제어하는 컨트롤 유닛(210)을 포함하는 컨트롤러(200)를 포함할 수 있다. 또한, 컨트롤 유닛(210)은, 비휘발성 메모리 장치(300)로부터 수신한 검증 파라미터와 초기 설정 파라미터를 비교하여 초기화 동작의 성공 여부를 판단하는 파라미터 판단부(212) 및 식별 정보가 유효한 식별 정보인지 여부를 판단하는 식별 정보 판단부(211)를 포함할 수 있다. 이하에서, 도 4에서 설명한 S1000 단계 내지 S1300 단계는 수행되었다고 가정한다. 즉, 메모리 시스템(100)이 부팅된 이후 컨트롤러(200)는 비휘발성 메모리 장치(300)로부터 초기 설정 파라미터를 수신하고, 랜덤 액세스 메모리(220)에 초기 설정 파라미터가 저장되었다고 가정한다.
실시 예에 따라, 컨트롤러(200)에서 비휘발성 메모리 장치(300)로 설정 파라미터의 초기화 명령을 전송하고(S3100), 초기화 명령에 대응하여 비휘발성 메모리 장치(300)에서 설정 파라미터의 초기화 동작이 수행될 수 있다(S3200). 예시적으로, 설정 파라미터는 리드 전압, 프로그램 전압, ISPP(Incremental Step Pulse Program)의 초기 전압 및 ISPP의 증가 전압 중 적어도 하나를 포함할 수 있다. S3300 단계에서, 설정 파라미터의 초기화 동작에 대한 상태 정보를 컨트롤러(200)가 비휘발성 메모리 장치(300)로부터 수신할 수 있다. 이 때, 상태 정보에는 초기화 동작에 대한 성공 정보 또는 실패 정보가 포함되어 있을 수 있다. 비휘발성 메모리 장치(300)로부터 수신한 상태 정보가 성공 정보를 포함하는 경우, 컨트롤러(200)는 비휘발성 메모리 장치(300)로 식별 정보 리드 명령을 전송할 수 있고(S3400, S4100), 반대로 상태 정보가 성공 정보를 포함하지 않는 경우, 초기화 동작이 실패했다고 판단할 수 있다(S3400, S5520). S4200 단계에서, 식별 정보 리드 명령에 근거하여 비휘발성 메모리 장치(300)에서 초기화 동작이 수행된 비휘발성 메모리 장치(300)의 식별 정보 리드 동작이 수행될 수 있고, 리드된 식별 정보는 컨트롤러(200)로 전송될 수 있다(S4300). S4400 단계에서, 컨트롤러(200)는 수신한 식별 정보가 유효한 식별 정보인지 여부를 판단할 수 있다. 이 때, 판단의 기준이 되는 유효한 식별 정보는 컨트롤러(200)의 랜덤 액세스 메모리(220)에 저장되어 있을 수 있다. 비휘발성 메모리 장치(300)의 식별 정보가 유효한 식별 정보가 아니라고 판단된 경우, 컨트롤러(200)는 설정 파라미터의 초기화 동작이 실패했다고 판단할 수 있다(S5520). 반대로, 비휘발성 메모리 장치(300)의 식별 정보가 유효한 식별 정보라고 판단된 경우, 컨트롤러(200)는 비휘발성 메모리 장치(300)로 검증 파라미터 리드 명령을 전송할 수 있고(S5100), 이에 대응하여 비휘발성 메모리 장치(300)에서 검증 파라미터 리드 동작이 수행될 수 있다(S5200). 컨트롤러(200)는 비휘발성 메모리 장치(300)로부터 리드 동작의 결과인 검증 파라미터를 수신할 수 있고(S5300), 파라미터 판단부(212)는 수신한 검증 파라미터와 초기 설정 파라미터의 비교를 통하여 초기화 동작의 결과를 판단할 수 있다(S5400). 이 때, 초기 설정 파라미터는 랜덤 액세스 메모리(220)에 저장되어 있을 수 있다. 구체적으로, 검증 파라미터가 초기 설정 파라미터와 동일한 경우 설정 파라미터의 초기화 동작이 성공했다고 판단할 수 있고(S5510), 검증 파라미터가 초기 설정 파라미터와 동일하지 않은 경우 초기화 동작이 실패했다고 판단할 수 있다(S5520).
본 발명의 실시 예에 따라, 비휘발성 메모리 장치(300)에서 검증 파라미터 리드 동작을 수행하고, 리드된 검증 파라미터와 초기 설정 파라미터의 비교를 통하여 초기화 동작의 성공 여부를 판단함으로써, 초기화 동작이 성공하지 못했음에도 상태 정보가 성공 정보를 포함하고 있거나, 식별 정보가 유효하다고 판단되어 초기화 동작이 성공했다고 판단되는 경우가 발생하는 빈도를 줄일 수 있다. 이에 따라, 비휘발성 메모리 장치(300)의 다른 동작 중에 오류가 발생할 가능성이 낮아지고, 오류가 발생한 경우에도 설정 파라미터 초기화 동작의 오류에 기인하지 않은 다른 동작의 수행 과정에서 오류일 가능성이 높은 바, 오류 검출의 확률도 높아지게 되고, 결과적으로 시스템의 신뢰성이 향상될 수 있다.
도 9는 본 발명의 실시 예에 따른 SSD를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 9를 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 SSD(1200) 를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 비휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블록들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 비휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 비휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 비휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 비휘발성 메모리 장치들(1231~123n)로 제공하거나, 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
비휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 내부에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 10을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 메모리 시스템(2200)을 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블록들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 메모리 시스템(2200)은 접속 터미널(2110)에 마운트(mount)될 수 있다.
메모리 시스템(2200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(2200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(2200)은 컨트롤러(2210), 버퍼 메모리 장치(2220), 비휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 메모리 시스템(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 9에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 비휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
비휘발성 메모리 장치들(2231~2232)은 메모리 시스템(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 메모리 시스템(2200) 내부에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 메모리 시스템(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 메모리 시스템(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 메모리 시스템(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 메모리 시스템(2200)의 어느 한 변에 배치될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 11을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블록들을 포함할 수 있다.
메모리 시스템(3200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(3200)은 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 비휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 9에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치(3230)로 전송될 수 있다.
비휘발성 메모리 장치(3230)는 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다. 도 12를 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 메모리 시스템(4200)을 포함할 수 있다. 메모리 시스템(4200)은 도 1의 메모리 시스템(100), 도 9의 SSD(1200), 도 10의 메모리 시스템(2200), 도 11의 메모리 시스템(3200)로 구성될 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 메모리 시스템
200 : 컨트롤러
210 : 컨트롤 유닛
211 : 식별 정보 판단부
212 : 파라미터 판단부
220 : 랜덤 액세스 메모리
300 : 비휘발성 메모리 장치
310 : 메모리 셀 어레이
311 : 캠 영역

Claims (20)

  1. 캠(Content Addressable Memory, CAM) 영역을 포함하는 비휘발성 메모리 장치; 및
    상기 비휘발성 메모리 장치의 초기 설정 파라미터를 저장하는 랜덤 액세스 메모리와, 상기 캠 영역에 저장된 상기 비휘발성 메모리 장치의 설정 파라미터의 초기화 동작을 제어하는 컨트롤 유닛을 포함하는 컨트롤러를 포함하고,
    상기 컨트롤 유닛은, 기 설정된 시간 호스트 장치로부터 리퀘스트를 수신하지 않은 때 대기 모드로 설정하고, 상기 대기 모드로 설정된 후 상기 호스트 장치로부터 리퀘스트를 수신한 때 정상 모드로 전환하며, 상기 대기 모드에서 상기 정상 모드로 전환된 때, 상기 비휘발성 메모리 장치로 초기화 명령을 전송하고, 상기 비휘발성 메모리 장치로부터 수신한 검증 파라미터와 상기 초기 설정 파라미터를 비교하여 상기 초기화 동작의 성공 여부를 판단하는 파라미터 판단부를 포함하는 메모리 시스템.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 파라미터 판단부는,
    상기 검증 파라미터와 상기 초기 설정 파라미터가 동일한 경우, 상기 초기화 동작을 성공으로 판단하고, 동일하지 않은 경우, 상기 초기화 동작을 실패로 판단하는 메모리 시스템.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤 유닛은, 상기 초기화 명령에 대응하여 상기 비휘발성 메모리 장치로부터 수신한 상태 정보가 실패 정보를 포함한 경우, 상기 초기화 동작을 실패로 판단하는 메모리 시스템.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 파라미터 판단부는,
    상기 상태 정보가 성공 정보를 포함한 경우, 상기 검증 파라미터와 상기 초기 설정 파라미터를 비교하여 상기 초기화 동작의 성공 여부를 판단하는 메모리 시스템.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 컨트롤러는, 상기 비휘발성 메모리 장치로부터 상기 비휘발성 메모리 장치의 식별 정보를 수신하고,
    상기 컨트롤 유닛은, 상기 식별 정보가 유효한 식별 정보인지 여부를 판단하는 식별 정보 판단부를 더 포함하는 메모리 시스템.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 식별 정보 판단부는, 상기 상태 정보가 성공 정보를 포함한 경우, 상기 식별 정보가 유효한지 여부를 판단하고,
    상기 컨트롤 유닛은, 상기 식별 정보가 유효한 식별 정보가 아니라고 판단되는 경우, 상기 초기화 동작을 실패로 판단하는 메모리 시스템.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 파라미터 판단부는, 상기 식별 정보 판단부에 의하여 상기 식별 정보가 유효한 식별 정보라고 판단된 경우, 상기 검증 파라미터와 상기 초기 설정 파라미터를 비교하여 상기 초기화 동작의 성공 여부를 판단하는 메모리 시스템.
  8. 삭제
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤러는, 상기 메모리 시스템이 부팅된 후 상기 비휘발성 메모리 장치로부터 상기 초기 설정 파라미터를 수신하여 상기 랜덤 액세스 메모리에 저장하고,
    상기 컨트롤 유닛은, 상기 초기 설정 파라미터에 근거하여 상기 초기화 동작을 제어하는 메모리 시스템.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 검증 파라미터 및 상기 초기 설정 파라미터는 각각 리드 전압, 프로그램 전압, ISPP(Incremental Step Pulse Program)의 초기 전압 및 ISPP의 증가 전압 중 적어도 하나를 포함하는 메모리 시스템.
  11. 컨트롤러가, 호스트 장치로부터 마지막 리퀘스트를 수신한 시점을 기준으로 경과된 시간을 판단하는 단계;
    상기 경과된 시간이 기 설정된 시간에 도달한 때, 메모리 시스템을 대기 모드로 설정하는 단계;
    상기 호스트 장치로부터 리퀘스트를 수신한 때, 상기 메모리 시스템을 정상 모드로 설정하는 단계를 더 포함하고,
    상기 메모리 시스템이 상기 정상 모드로 설정된 때 상기 컨트롤러가, 비휘발성 메모리 장치로 검증 파라미터 리드 명령을 전송하는 단계;
    상기 비휘발성 메모리 장치가, 검증 파라미터의 리드 동작을 수행하는 단계;
    상기 검증 파라미터를 상기 컨트롤러로 전송하는 단계;
    상기 컨트롤러가, 상기 검증 파라미터와 초기 설정 파라미터를 비교하는 단계; 및
    상기 검증 파라미터와 상기 초기 설정 파라미터의 비교 결과에 근거하여, 상기 비휘발성 메모리 장치의 캠(Content Addressable Memory, CAM) 영역에 저장된 설정 파라미터의 초기화 동작의 성공 여부를 판단하는 단계를 포함하는 메모리 시스템의 동작 방법.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 초기화 동작의 성공 여부를 판단하는 단계는,
    상기 검증 파라미터와 상기 초기 설정 파라미터가 동일한 경우, 상기 초기화 동작을 성공으로 판단하고, 동일하지 않은 경우, 상기 초기화 동작을 실패로 판단하는 단계를 포함하는 메모리 시스템의 동작 방법.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 컨트롤러가, 상기 비휘발성 메모리 장치로 초기 설정 파라미터 리드 명령을 전송하는 단계;
    상기 비휘발성 메모리 장치가, 상기 초기 설정 파라미터의 리드 동작을 수행하는 단계;
    상기 초기 설정 파라미터를 상기 컨트롤러로 전송하는 단계; 및
    상기 컨트롤러가, 상기 초기 설정 파라미터를 랜덤 액세스 메모리에 저장하는 단계를 더 포함하는 메모리 시스템의 동작 방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 메모리 시스템의 부팅 동작을 수행하는 단계를 더 포함하는 메모리 시스템의 동작 방법.
  15. 삭제
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 컨트롤러가, 상기 비휘발성 메모리 장치로 초기화 명령을 전송하는 단계;
    상기 비휘발성 메모리 장치가, 상기 초기화 명령에 근거하여 상기 설정 파라미터의 초기화 동작을 수행하는 단계;
    상기 초기화 동작의 성공 정보 또는 실패 정보를 포함하는 상태 정보를 상기 컨트롤러로 전송하는 단계; 및
    상기 컨트롤러가, 상기 상태 정보에 근거하여 상기 검증 파라미터 리드 명령의 전송 여부를 결정하는 단계를 더 포함하는 메모리 시스템의 동작 방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 검증 파라미터 리드 명령을 전송하는 단계는,
    상기 상태 정보가 상기 성공 정보를 포함하는 경우, 상기 비휘발성 메모리 장치로 상기 검증 파라미터 리드 명령을 전송하는 단계를 포함하는 메모리 시스템의 동작 방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 컨트롤러가, 상기 비휘발성 메모리 장치로 상기 비휘발성 메모리 장치의 식별 정보 리드 명령을 전송하는 단계;
    상기 비휘발성 메모리 장치가, 상기 비휘발성 메모리 장치의 식별 정보를 상기 컨트롤러로 전송하는 단계;
    상기 컨트롤러가, 상기 식별 정보의 유효 여부를 판단하는 단계; 및
    상기 식별 정보의 유효 여부에 근거하여 상기 검증 파라미터 리드 명령의 전송 여부를 결정하는 단계를 더 포함하는 메모리 시스템의 동작 방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제18항에 있어서,
    상기 검증 파라미터 리드 명령을 전송하는 단계는,
    상기 식별 정보가 유효하다고 판단된 때, 상기 비휘발성 메모리 장치로 상기 검증 파라미터 리드 명령을 전송하는 단계를 포함하는 메모리 시스템의 동작 방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 검증 파라미터 및 상기 초기 설정 파라미터는 각각 리드 전압, 프로그램 전압, ISPP(Incremental Step Pulse Program)의 초기 전압 및 ISPP의 증가 전압 중 적어도 하나를 포함하는 메모리 시스템의 동작 방법.
KR1020180005062A 2018-01-15 2018-01-15 메모리 시스템 및 그것의 동작 방법 KR102501695B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180005062A KR102501695B1 (ko) 2018-01-15 2018-01-15 메모리 시스템 및 그것의 동작 방법
US16/059,242 US11157201B2 (en) 2018-01-15 2018-08-09 Memory system and operating method thereof
CN201811074940.XA CN110047538B (zh) 2018-01-15 2018-09-14 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180005062A KR102501695B1 (ko) 2018-01-15 2018-01-15 메모리 시스템 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190086927A KR20190086927A (ko) 2019-07-24
KR102501695B1 true KR102501695B1 (ko) 2023-02-21

Family

ID=67212498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180005062A KR102501695B1 (ko) 2018-01-15 2018-01-15 메모리 시스템 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US11157201B2 (ko)
KR (1) KR102501695B1 (ko)
CN (1) CN110047538B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11221606B2 (en) * 2017-09-26 2022-01-11 Honeywell International Inc. System and method for depicting and using one logical connection with collection of input/output (I/O) modules as multiple individual logical connections
CN110797066B (zh) * 2019-10-31 2020-08-04 新华三半导体技术有限公司 一种cam匹配线的电压摆幅控制电路
CN114730264A (zh) * 2019-11-20 2022-07-08 美光科技公司 用于存储器装置的快速模式
CN111324193B (zh) * 2020-02-18 2022-06-07 浙江众邦机电科技有限公司 避免雷击导致缝纫机电控无法掉电保存数据的方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040255205A1 (en) 2001-09-13 2004-12-16 Hidefumi Oodate Memory card and its initial setting method
US20160246672A1 (en) * 2015-02-23 2016-08-25 Sandisk Technologies Inc. Method and apparatus for configuring a memory device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7260673B1 (en) * 2001-07-20 2007-08-21 Cisco Technology, Inc. Method and apparatus for verifying the integrity of a content-addressable memory result
US7219187B1 (en) * 2002-08-30 2007-05-15 Netlogic Microsystems, Inc. Search parameter table in a content addressable memory
JP4762986B2 (ja) * 2005-06-30 2011-08-31 スパンション エルエルシー 不揮発性記憶装置、および不揮発性記憶装置の制御方法
US8004617B2 (en) * 2006-08-30 2011-08-23 Ati Technologies Ulc Stand-by mode transitioning
US8254568B2 (en) * 2007-01-07 2012-08-28 Apple Inc. Secure booting a computing device
KR100866961B1 (ko) * 2007-02-27 2008-11-05 삼성전자주식회사 불휘발성 메모리 장치 및 그 구동방법
KR101095799B1 (ko) * 2009-05-29 2011-12-21 주식회사 하이닉스반도체 불휘발성 메모리 소자의 캠셀 회로 및 이의 구동 방법
US8184483B2 (en) * 2009-05-29 2012-05-22 Hynix Semiconductor Inc. Nonvolatile memory device and method of programming the same
KR20120085968A (ko) * 2011-01-25 2012-08-02 삼성전자주식회사 컴퓨팅 시스템의 부팅 방법 및 이를 수행하는 컴퓨팅 시스템
KR101949987B1 (ko) * 2012-12-18 2019-02-20 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US20150127930A1 (en) * 2013-11-06 2015-05-07 Seagate Technology Llc Authenticated device initialization
US10191666B1 (en) * 2015-08-25 2019-01-29 Adesto Technologies Corporation Write parameter switching in a memory device
KR102385552B1 (ko) * 2015-12-29 2022-04-12 삼성전자주식회사 시스템-온-칩 및 이를 포함하는 전자 장치
KR102456118B1 (ko) * 2016-02-24 2022-10-19 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20200050673A (ko) * 2018-11-02 2020-05-12 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040255205A1 (en) 2001-09-13 2004-12-16 Hidefumi Oodate Memory card and its initial setting method
US20160246672A1 (en) * 2015-02-23 2016-08-25 Sandisk Technologies Inc. Method and apparatus for configuring a memory device

Also Published As

Publication number Publication date
KR20190086927A (ko) 2019-07-24
US20190220228A1 (en) 2019-07-18
CN110047538A (zh) 2019-07-23
US11157201B2 (en) 2021-10-26
CN110047538B (zh) 2024-02-27

Similar Documents

Publication Publication Date Title
US20180130537A1 (en) Data storage device and operating method thereof
KR20180025357A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102233400B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102501695B1 (ko) 메모리 시스템 및 그것의 동작 방법
KR20190073017A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200129863A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20180097026A (ko) 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법
KR20210147696A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190087072A (ko) 데이터 저장 장치, 그것의 동작 방법 및 비휘발성 메모리 장치
US11036493B2 (en) Memory system and operating method thereof
US11748025B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
KR20180089742A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200089939A (ko) 메모리 시스템 및 그 동작 방법
KR20200061217A (ko) 전자 장치 및 그것의 동작 방법
US9837166B2 (en) Data storage device and operating method thereof
KR102469098B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180092430A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10657046B2 (en) Data storage device and operating method thereof
KR20200093363A (ko) 메모리 시스템
KR20200142698A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20180122490A1 (en) Data storage device and operating method thereof
KR20190069966A (ko) 비휘발성 메모리 장치, 이를 이용하는 메모리 시스템 및 그것의 동작 방법
KR20190037659A (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 데이터 저장 장치
US11314461B2 (en) Data storage device and operating method of checking success of garbage collection operation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant