CN110047538B - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN110047538B
CN110047538B CN201811074940.XA CN201811074940A CN110047538B CN 110047538 B CN110047538 B CN 110047538B CN 201811074940 A CN201811074940 A CN 201811074940A CN 110047538 B CN110047538 B CN 110047538B
Authority
CN
China
Prior art keywords
memory device
parameter
controller
nonvolatile memory
identification information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811074940.XA
Other languages
English (en)
Other versions
CN110047538A (zh
Inventor
金正爱
金永东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110047538A publication Critical patent/CN110047538A/zh
Application granted granted Critical
Publication of CN110047538B publication Critical patent/CN110047538B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0605—Improving or facilitating administration, e.g. storage management by facilitating the interaction with a user or administrator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种存储器系统，包括：非易失性存储器装置，包括CAM(内容可寻址存储器)区域；以及控制器，包括随机存取存储器和控制单元，随机存取存储器存储非易失性存储器装置的初始设置参数，控制单元控制对存储在CAM区域中的非易失性存储器装置的设置参数的初始化操作，其中控制单元包括参数确定电路，该参数确定电路通过将从非易失性存储器装置接收的验证参数与初始设置参数进行比较来确定初始化操作是否成功。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2018年1月15日向韩国知识产权局提交的申请号为10-2018-0005062的韩国申请的优先权，其全部内容通过引用并入本文。
技术领域
本公开的各个示例性实施例总体涉及一种存储器系统。特别地，实施例涉及一种包括非易失性存储器装置的存储器系统。
背景技术
存储器系统可响应于来自外部装置的写入请求存储由外部装置提供的数据。而且，存储器系统可响应于来自外部装置的读取请求，将存储的数据提供给外部装置。外部装置可以是能够处理数据的电子装置，诸如计算机、数码相机或移动电话。存储器系统可被内置在外部装置中并在外部装置中进行操作，或者可被制造成可操作地联接到外部装置的独立部件。
因为不存在机械驱动部件，所以使用存储器装置的存储器系统具有诸如优良的稳定性和耐用性、高信息访问速度和低功耗等各种优点。具有这种优点的存储器系统包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、通用闪存(UFS)装置和固态驱动器(SSD)。
发明内容
各个实施例涉及一种存储器系统，该存储器系统能够获得对存储在非易失性存储器装置的内容可寻址存储器(CAM)区域中的参数的初始化操作的准确结果。
在实施例中，一种存储器系统可包括：内容可寻址存储器(CAM)区域；以及控制器，包括随机存取存储器和控制单元，随机存取存储器存储非易失性存储器装置的初始设置参数，控制单元控制对存储在CAM区域中的非易失性存储器装置的设置参数的初始化操作，其中控制单元包括参数确定电路，该参数确定电路通过将从非易失性存储器装置接收的验证参数与初始设置参数进行比较来确定初始化操作是否成功。
在实施例中，一种操作存储器系统的方法包括：由控制器向非易失性存储器装置传输验证参数读取命令；由非易失性存储器装置执行对验证参数的读取操作；由非易失性存储器装置向控制器传输验证参数；由控制器将验证参数和初始设置参数进行比较；并且由控制器基于验证参数与初始设置参数的比较结果来确定对存储在非易失性存储器装置的内容可寻址存储器(CAM)区域中的设置参数的初始化操作是否成功。
在实施例中，一种存储器系统包括：存储器装置，适于存储该存储器装置的设置参数和对应于该设置参数的验证参数；以及控制器，适于：控制存储器装置初始化设置参数，并且通过将初始化的设置参数与验证参数进行比较来确定初始化的成功。
在根据实施例的存储器系统中，当对存储在CAM区域中的参数执行初始化操作时，可通过验证参数和初始设置参数的比较来获得初始化操作的准确结果。
而且，通过在初始化操作之后准确地确定非易失性存储器装置中出现错误的原因，可提高存储器系统的可靠性。
附图说明
图1是示出根据实施例的存储器系统的框图。
图2是示出根据实施例的包括在图1的存储器系统中的非易失性存储器装置的框图。
图3至图8是说明根据实施例的操作存储器系统的方法的流程图。
图9是示出根据实施例的包括固态驱动器(SSD)的数据处理系统的示图。
图10是示出根据实施例的包括存储器系统的数据处理系统的示图。
图11是示出根据实施例的包括存储器系统的数据处理系统的示图。
图12是示出根据实施例的包括存储器系统的网络系统的示图。
具体实施方式
在结合附图阅读以下对各个实施例的描述后，本发明的优点和特征以及实现它们的方法将变得更加显而易见。然而，本发明的各个方面和特征可被配置或布置成与所公开的实施例不同。因此，本发明不应被解释为限于在此阐述的实施例。相反，提供这些实施例以详细地描述本发明至本发明所属领域的技术人员能够容易地实践本发明的特征的程度。此外，对“实施例”的参考不一定仅针对一个实施例，并且对“实施例”的不同参考不一定针对相同的实施例。
将理解的是，本发明的实施例不限于附图所示的细节，并且附图不一定按比例绘制。在一些情况下，为了更清楚地描述本发明的某些特征，可能会放大比例。虽然本文使用了特定术语，但是应当理解，这些术语仅用于描述特定实施例的目的，而不旨在限制本发明的范围。
如本文使用的，术语“和/或”包括一个或多个相关所列项目的任意和所有组合。将理解的是，当元件被称为“在另一元件上”、“连接至”或“联接至”另一元件时，该元件可以直接在另一元件上、直接连接至或联接至另一元件，或可以存在中间元件。如本文使用的，单数形式也旨在包括复数形式并且反之亦然，除非上下文另有清楚地说明。将进一步理解的是，当在本说明书中使用术语“包括”和/或“包含”时，表示存在至少一个陈述的特征、步骤、操作和/或元件，但不排除存在或添加一个或多个其它特征、步骤、操作和/或元件。
下面将通过各个实施例参照附图描述存储器系统及其操作方法。
图1是示出根据实施例的存储器系统100的框图。
参照图1，存储器系统100可存储待由诸如移动电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、车载信息娱乐系统等的主机装置访问的数据。
存储器系统100可根据诸如针对主机装置的传输协议的主机接口而被制造成各种存储装置中的任何一种。例如，存储器系统100可被配置成诸如以下的各种存储装置中的任意一种：固态驱动器(SSD)，MMC、eMMC、RS-MMC和微型-MMC形式的多媒体卡，SD、迷你-SD和微型-SD形式的安全数字卡，通用串行总线(USB)存储装置，通用闪存(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡型存储装置，外围组件互连(PCI)卡型存储装置，PCI高速(PCI-E)卡型存储装置，紧凑型闪存(CF)卡，智能媒体卡，记忆棒等。
存储器系统100可被制造成各种封装类型中的任意一种。例如，存储器系统100可被制造成堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)。
存储器系统100可包括控制器200。控制器200可包括控制单元210和随机存取存储器220。
控制单元210可由处理器、微控制单元(MCU)、中央处理单元(CPU)或集成电路配置。控制单元210可处理从主机系统传输的请求。为了处理请求，控制单元210可驱动以加载在随机存取存储器220中的代码或固件(FW)实现的指令或算法，并且可控制内部功能块和非易失性存储器装置300。
根据实施例，控制单元210可包括识别信息确定电路211和参数确定电路212。
识别信息确定电路211可确定从非易失性存储器装置300接收的非易失性存储器装置300的识别信息是否有效，并且控制器200可基于识别信息是否有效来确定设置参数初始化操作是否成功。
参数确定电路212可通过将从非易失性存储器装置300接收的验证参数与初始设置参数进行比较来确定设置参数初始化操作是否成功。在下面提供对这些操作的详细描述。
随机存取存储器220可被配置成动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)。随机存取存储器220可存储待由控制单元210驱动的固件(FW)。随机存取存储器220也可存储驱动固件(FW)所需的数据，例如元数据。也就是说，随机存取存储器220可操作为控制单元210的工作存储器。
根据实施例，随机存取存储器220可存储非易失性存储器装置300的初始设置参数。初始设置参数可包括读取电压、编程电压、增量阶跃脉冲编程(incremental steppulse programming，ISPP)电压的初始电压和ISPP电压的增量中的一个或多个。控制单元210可通过将存储在随机存取存储器220中的初始设置参数与从非易失性存储器装置300接收的验证参数进行比较来确定设置参数初始化操作是否失败。在下面提供对这些操作的详细描述。
虽然未在图1中示出，但控制器200可进一步包括主机接口单元和存储器控制单元。
主机接口单元可将主机装置和存储器系统100接口连接。例如，主机接口单元可通过诸如以下的标准传输协议中的任意一种，即通过使用主机接口，与主机装置通信：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)、PCI高速(PCI-E)和通用闪存(UFS)。
存储器控制单元可根据控制单元210的控制来控制非易失性存储器装置300。存储器控制单元也可被称为存储器接口单元。存储器控制单元可将控制信号提供给非易失性存储器装置300。控制信号可包括用于控制非易失性存储器装置300的命令、地址、控制信号等。存储器控制单元可将数据提供给非易失性存储器装置300或者可被提供来自非易失性存储器装置300的数据。
根据实施例的存储器系统100可包括至少一个非易失性存储器装置300。
非易失性存储器装置300可被配置成NAND闪速存储器装置、NOR闪速存储器装置、使用铁电电容器的铁电随机存取存储器(FRAM)、使用隧穿磁阻(TMR)层的磁性随机存取存储器(MRAM)、使用硫族化物合金的相变随机存取存储器(PCRAM)以及使用过渡金属氧化物的电阻式随机存取存储器(RERAM)中的任意一种。
非易失性存储器装置300可包括存储器单元阵列310。从操作角度或者物理(或结构)角度来看，包括在存储器单元阵列310中的存储器单元可被配置成分层存储器单元集或存储器单元组。例如，联接到相同字线并且待被同时读取和写入(或编程)的存储器单元可被配置成页面。在下面的描述中，为便于说明，被配置成页面的存储器单元将被称为“页面”。而且，将被同时擦除的存储器单元可被配置成存储块。存储器单元阵列310可包括多个存储块，并且存储块中的每一个可包括多个页面。
图2是示出根据实施例的包括在图1的存储器系统100中的至少一个非易失性存储器装置300的框图。参照图1和图2，非易失性存储器装置300可包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压发生器350和控制逻辑360。
存储器单元阵列310可包括布置在字线WL1至WLm和位线BL1至BLn彼此交叉的区域的存储器单元MC。
根据实施例，存储器单元阵列310可包括未在图2中示出的内容可寻址存储器(CAM)区域311。CAM区域311可包括至少一个存储块中包括的多个存储器单元。对应于CAM区域311的存储块可以是CAM块。CAM块和存储块可具有相同的结构。非易失性存储器装置300的一个或多个设置参数可被存储在CAM区域311中。详细地，关于数据输入/输出操作设置的条件或其它信息可被存储在CAM区域311中。根据实施例，关于读取/写入计数或P/E循环计数、失败列地址和失败块地址的信息可被存储在CAM区域311中。根据实施例，用于非易失性存储器装置300的操作的选择信息，例如，与读取电压、编程电压、ISPP电压的初始电压、ISPP电压的增量、擦除电压、每一个单元的栅极氧化物层的厚度和各种偏移相关的信息可被存储在CAM区域311中。在实施例中，恢复(repair)信息可被存储在CAM区域311中。如果向非易失性存储器装置300供电，则存储在CAM区域311中的信息可由控制逻辑360读出，并且控制逻辑360可在根据读出信息设置的条件下控制存储器单元阵列310对存储器单元执行数据输入/输出操作。
如果向存储器系统100供电，则存储器系统100执行用于初始化的CAM重置操作。根据实施例，在执行CAM重置操作的情况下，可执行自动CAM读取操作。在这种情况下，存储在CAM区域311中的设置信息可被加载到包括在控制器200中的随机存取存储器220中，并且可用于非易失性存储器装置300的操作。
重新参照图2，行解码器320可通过字线WL1至WLm与存储器单元阵列310联接。行解码器320可根据控制逻辑360的控制来操作。行解码器320可对从外部装置(未示出)提供的地址进行解码。行解码器320可基于解码结果来选择并驱动字线WL1至WLm。例如，行解码器320可将从电压发生器350提供的字线电压提供给字线WL1至WLm。
数据读取/写入块330可通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块330可包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块330可根据控制逻辑360的控制来操作。数据读取/写入块330可根据操作模式作为写入驱动器或读出放大器操作。例如，数据读取/写入块330可操作为写入驱动器，该写入驱动器在写入操作中将从外部装置提供的数据存储在存储器单元阵列310中。又例如，数据读取/写入块330可操作为读出放大器，该读出放大器在读取操作中从存储器单元阵列310读出数据。
列解码器340可根据控制逻辑360的控制来操作。列解码器340可对从外部装置提供的地址进行解码。列解码器340可基于解码结果，将分别对应于位线BL1至BLn的数据读取/写入块330的读取/写入电路RW1至RWn与数据输入/输出线(或数据输入/输出缓冲器)联接。
电压发生器350可生成待在非易失性存储器装置300的内部操作中使用的电压。电压发生器350生成的电压可被施加到存储器单元阵列310的存储器单元。例如，可将在编程操作中生成的编程电压施加到待执行编程操作的存储器单元的字线。又例如，在擦除操作中生成的擦除电压可被施加到待执行擦除操作的存储器单元的阱区。再例如，在读取操作中生成的读取电压可被施加到待执行读取操作的存储器单元的字线。
控制逻辑360可基于从外部装置提供的控制信号来控制非易失性存储器装置300的一般操作。例如，控制逻辑360可控制非易失性存储器装置300的读取操作、写入操作和擦除操作。
在本说明书中，“设置参数”可表示存储在CAM区域311中的、表示与数据输入/输出操作相关的条件或其它信息、非易失性存储器装置300的操作的选择信息、恢复信息等的参数。“初始设置参数”可表示在非易失性存储器装置300的初始操作中读出的设置参数。
根据实施例，初始设置参数可通过存储器系统100启动时的自动CAM读取操作而被存储在控制器200的随机存取存储器220中。根据另一实施例，初始设置参数可响应于控制器200的初始设置参数读取命令从非易失性存储器装置300读出，并且读出的初始设置参数可被存储在控制器200的随机存取存储器220中。“验证参数”可以是在存储器系统100的验证操作中从非易失性存储器装置300读取的设置参数。控制器200可通过将验证参数和初始设置参数进行比较来执行对设置参数的验证操作。
根据实施例，控制单元210可控制非易失性存储器装置300的待机模式和正常模式。
待机模式可表示低功率模式或省电模式。控制器200可控制非易失性存储器装置300进入待机模式，并且可生成多个控制信号。在待机模式中，可执行以下操作中的至少一个来降低非易失性存储器装置300的功耗：控制待施加到包括在非易失性存储器装置300中的部件310、320、330、340、350和360中的至少一个的时钟信号和操作电压中的至少一个的操作，控制非易失性存储器装置300的操作的操作，以及控制数据读取/写入块330的操作。
在待机模式中，控制单元210可使用动态频率调整(DFS)算法、动态电压和频率调整(DVFS)算法、动态功率管理(DPM)策略或其组合。根据DPM策略，可选择性地关闭空闲或未充分利用的系统部件，以减少存储器系统100中的功耗。
根据实施例，可响应于主机装置的请求来设置待机模式。例如，可在预定时间内未从主机装置接收到请求的情况下设置待机模式，并且可在从主机装置接收到请求的情况下从待机模式改变到正常模式。
如上所述，控制器200在存储器系统100启动时，通过自动CAM读取操作或者响应于初始设置参数读取命令从非易失性存储器装置300接收初始设置参数，并且将初始设置参数存储在随机存取存储器220中。
当存储器系统100从待机模式改变到正常模式时，控制器200对存储在CAM区域311中的设置参数执行CAM重置操作。控制器200确定初始化操作，即对存储在CAM区域311中的设置参数的CAM重置操作是否成功。在确定初始化操作成功的情况下，控制器200在对应的非易失性存储器装置300中执行另一操作(例如，诸如基于主机装置的请求对数据的编程操作和读取操作的前台操作，以及诸如垃圾收集操作的后台操作)。相反地，在确定初始化操作失败的情况下，执行用于分析非易失性存储器装置300的另外的验证操作以校正错误。
通过控制器200的控制，在非易失性存储器装置300中执行对设置参数的初始化操作，并且由控制器200接收作为初始化操作结果的状态信息。状态信息可包括成功信息或失败信息。
在状态信息包括成功信息的情况下，由控制器200接收对应的非易失性存储器装置300的ID值(在下文中，称为“识别信息”)。通过将接收到的识别信息和存储在控制器200中的识别信息进行比较，确定接收到的识别信息是否是有效的识别信息。在确定接收到的识别信息是有效识别信息的情况下，确定对设置参数的初始化操作已经成功。
相反地，在从非易失性存储器装置300接收的状态信息包括失败信息的情况下，或者在确定从非易失性存储器装置300接收的识别信息是无效的识别信息的情况下，确定对设置参数的初始化操作已经失败。
然而，即使初始化操作没有成功，当错误地确定状态信息包括成功信息和识别信息有效时，也可能出现错误地确定初始化操作已经成功的情况。在这种情况下，增加了在执行非易失性存储器装置300的另一操作时出现错误的机率。在出现这种错误的情况下，会发生一个问题，即需要耗费大量时间才能发现根本原因在于设置参数初始化操作失败。
图3至图8是说明根据实施例的操作存储器系统的方法的流程图。具体地，将参照图1描述图3，并且将参照图1和图3描述图4至图8。
参照图3，根据实施例的存储器系统100可包括非易失性存储器装置300和控制器200，非易失性存储器装置300包括CAM区域311，控制器200包括随机存取存储器220和控制单元210，随机存取存储器220存储非易失性存储器装置300的初始设置参数，控制单元210控制对存储在CAM区域311中的非易失性存储器装置300的设置参数的初始化操作，即CAM重置操作。
根据实施例，控制单元210可包括参数确定电路212，该参数确定电路212通过将从非易失性存储器装置300接收的验证参数和初始设置参数进行比较来确定初始化操作是否成功。根据该实施例，参数确定电路212可在验证参数和初始设置参数彼此相同的情况下确定初始化操作成功，并且可在验证参数和初始设置参数彼此不同的情况下确定初始化操作失败。
在根据实施例的操作存储器系统100的方法中，在步骤S3100中，可从控制器200向非易失性存储器装置300传输设置参数初始化命令，并且在步骤S3200中，可响应于设置参数初始化命令在非易失性存储器装置300中执行设置参数初始化操作，即CAM重置操作。
如上所述，当向存储器系统100供电时，存储器系统100执行用于初始化的CAM重置操作。根据实施例，在执行CAM重置操作的情况下，可执行自动CAM读取操作。在这种情况下，存储在CAM区域311中的设置信息可被加载到随机存取存储器220中。
例如，设置参数可包括读取电压、编程电压、ISPP电压的初始电压以及ISPP电压的增量中的至少一个。
在执行设置参数初始化操作之后，在步骤S5100中，控制器200可向非易失性存储器装置300传输验证参数读取命令，并且在步骤S5200中，可在非易失性存储器装置300中执行验证参数读取操作。验证参数可以是存储在非易失性存储器装置300中的设置参数。
在执行验证参数读取操作之后，在步骤S5300中，控制器200可接收从非易失性存储器装置300读取的验证参数，并且在步骤S5400中，控制器200可将存储在随机存取存储器220中的初始设置参数和从非易失性存储器装置300接收的验证参数进行比较。
详细地，在初始设置参数和验证参数彼此相同的情况下，可在步骤S5510中确定设置参数初始化操作成功，并且在初始设置参数和验证参数彼此不同的情况下，可在步骤S5520中确定设置参数初始化操作失败。
参照图4，在步骤S1000中存储器系统100启动之后，在步骤S1100中，控制器200可向非易失性存储器装置300传输初始设置参数读取命令。初始设置参数可表示在非易失性存储器装置300的初始操作中读取的设置参数。根据另一实施例，初始设置参数可通过启动时的自动CAM读取操作而被存储在控制器200的随机存取存储器220中(未示出)。
在步骤S1200中，非易失性存储器装置300可响应于初始设置参数读取命令执行初始设置参数读取操作，并且在步骤S1300中，非易失性存储器装置300可向控制器200传输读取的初始设置参数。
控制器200可将从非易失性存储器装置300接收的初始设置参数存储在随机存取存储器220中。
在初始设置参数被存储在控制器200的随机存取存储器220中之后，在步骤S3100中，控制器200可向非易失性存储器装置300传输设置参数初始化命令，并且可如以上参照图3所述执行步骤S3200至S5520。
换言之，在步骤S3200中，可在非易失性存储器装置300中执行设置参数初始化操作，即CAM重置操作。在执行设置参数初始化操作之后，在步骤S5100中，控制器200可向非易失性存储器装置300传输验证参数读取命令，并且在步骤S5200中，可在非易失性存储器装置300中执行验证参数读取操作。在执行验证参数读取操作之后，在步骤S5300中，控制器200可接收从非易失性存储器装置300读取的验证参数，并且在步骤S5400中，控制器200可将存储在随机存取存储器220中的初始设置参数和从非易失性存储器装置300接收的验证参数进行比较。在初始设置参数和验证参数彼此相同的情况下，可在步骤S5510中确定设置参数初始化操作成功，并且在初始设置参数和验证参数彼此不同的情况下，可在步骤S5520确定设置参数初始化操作失败。
参照图5，在步骤S2000中存储器系统100的模式从待机模式改变到正常模式之后，在步骤S3100中，控制器200可向非易失性存储器装置300传输设置参数初始化命令。如上所述，控制单元210可设置或控制待机模式或正常模式。待机模式可以是低功率模式或省电模式。然后，可如以上参照图3所述执行步骤S3200至S5520。
根据实施例，当在预定时间内没有从主机装置接收到请求时，控制单元210可控制存储器系统100被设置为待机模式，并且当在设置待机模式之后从主机装置接收到请求时，控制单元210可控制存储器系统100从待机模式被设置为正常模式。从主机装置接收到的请求可以是写入请求或读取请求。然而，应注意的是，实施例不限于这种请求；可应用从主机装置传输到存储器系统100的任何种类的请求。
根据实施例，操作存储器系统100的方法可进一步包括：由控制器200确定从接收到来自主机装置的最后请求的时间开始经过的时间量(未示出)；当经过的时间达到预定时间时，由控制器200将存储器系统100设置为待机模式(未示出)；并且当从主机装置接收到请求时，由控制器200将存储器系统100设置为正常模式(未示出)。
参照图6，根据实施例的操作存储器系统100的方法可进一步包括：在步骤S3300中，控制单元210接收与由非易失性存储器装置300响应于设置参数初始化命令而执行的设置参数初始化操作，即CAM重置操作相关的状态信息。
根据实施例，在步骤S3400中，在状态信息包括失败信息的情况下，控制单元210可确定设置参数初始化操作失败，并且在状态信息包括成功信息的情况下，控制单元210可通过将从非易失性存储器装置300读取的验证参数和存储在随机存取存储器220中的初始设置参数进行比较来确定设置参数初始化操作是否成功。
在状态信息包括成功信息的情况下，在步骤S5100中，控制器200可向非易失性存储器装置300传输验证参数读取命令，并且可如以上参照图3所述执行步骤S5200至S5520。
在状态信息不包括成功信息的情况下，在步骤S5520中，控制器200可确定设置参数初始化操作失败。
参照图7，根据实施例的存储器系统100可进一步包括识别信息确定电路211，该识别信息确定电路211确定非易失性存储器装置300的识别信息是否有效。
根据实施例，控制器200可从非易失性存储器装置300接收非易失性存储器装置300的识别信息，并且识别信息确定电路211可确定识别信息是否是有效的识别信息。识别信息可以是非易失性存储器装置300固有的ID值，并且有效的识别信息可被存储在控制器200的随机存取存储器220中。
详细地，在步骤S3100和S3200中响应于控制器200的设置参数初始化命令在非易失性存储器装置300中执行设置参数初始化操作之后，在步骤S4100中，控制器200可向非易失性存储器装置300传输识别信息读取命令。
在步骤S4200中，非易失性存储器装置300可响应于识别信息读取命令执行识别信息读取操作，并且在步骤S4300中，非易失性存储器装置300可向控制器200传输响应于识别信息读取操作而读取的识别信息。
在步骤S4400中，控制器200的识别信息确定电路211可确定从非易失性存储器装置300接收的识别信息是否是有效的识别信息。在确定从非易失性存储器装置300接收的识别信息是有效的识别信息的情况下，在步骤S5100中，控制器200可向非易失性存储器装置300传输验证参数读取命令。然后，可如以上参照图3所述执行步骤S5200至S5520。
在确定从非易失性存储器装置300接收的识别信息不是有效的识别信息的情况下，在步骤S5520中，控制器200可确定设置参数初始化操作失败。
参照图8，存储器系统100可包括非易失性存储器装置300和控制器200，非易失性存储器装置300包括CAM区域311，控制器200包括随机存取存储器220和控制单元210，随机存取存储器220存储非易失性存储器装置300的初始设置参数，控制单元210控制对存储在CAM区域311中的设置参数进行初始化的设置参数初始化操作。
而且，控制单元210可包括参数确定电路212和识别信息确定电路211，参数确定电路212通过将从非易失性存储器装置300接收的验证参数和初始设置参数进行比较来确定设置参数初始化操作是否成功，识别信息确定电路211确定识别信息是否是有效的识别信息。
在下面的描述中，假设已经执行以上参照图4描述的步骤S1000至S1300。即，假设在存储器系统100启动之后，控制器200从非易失性存储器装置300接收初始设置参数，并且初始设置参数被存储在随机存取存储器220中。
根据实施例，在步骤S3100中，可从控制器200向非易失性存储器装置300传输设置参数初始化命令，并且在步骤S3200中，可响应于设置参数初始化命令在非易失性存储器装置300中执行设置参数初始化操作。
例如，设置参数可包括读取电压、编程电压、ISPP电压的初始电压以及ISPP电压的增量中的至少一个。
在步骤S3300中，控制器200可从非易失性存储器装置300接收与由非易失性存储器装置300响应于设置参数初始化命令而执行的设置参数初始化操作，即CAM重置操作相关的状态信息。状态信息可包括关于初始化操作的成功信息或失败信息。
在从非易失性存储器装置300接收的状态信息包括成功信息的情况下，在步骤S4100中，控制器200可向非易失性存储器装置300传输识别信息读取命令。
相反地，在状态信息不包括成功信息的情况下，在步骤S5520中，控制器200可确定设置参数初始化操作失败。
在设置参数初始化操作之后，在步骤S4200中，可在非易失性存储器装置300中执行识别信息读取操作。在步骤S4300中，读取的识别信息可被传输到控制器200。
在步骤S4400中，控制器200可确定接收的识别信息是否是有效的识别信息。作为确定的参考的有效的识别信息可被存储在控制器200的随机存取存储器220中。
在确定非易失性存储器装置300的识别信息不是有效的识别信息的情况下，在步骤S5520中，控制器200可确定设置参数初始化操作失败。
相反地，在非易失性存储器装置300的识别信息是有效的识别信息的情况下，在步骤S5100中，控制器200可向非易失性存储器装置300传输验证参数读取命令，并且响应于验证参数读取命令，在步骤S5200中，可在非易失性存储器装置300中执行验证参数读取操作。
在步骤S5300中，控制器200可从非易失性存储器装置300接收作为验证参数读取操作的结果的验证参数，并且在步骤S5400中，参数确定电路212可通过将接收的验证参数与初始设置参数进行比较来确定设置参数初始化操作的结果。初始设置参数可已被存储在随机存取存储器220中。
详细地，在验证参数与初始设置参数相同的情况下，可在步骤S5510中确定设置参数初始化操作成功，并且在验证参数与初始设置参数不同的情况下，可在步骤S5520中确定设置参数的设置参数初始化操作失败。
根据实施例，通过在非易失性存储器装置300中执行验证参数读取操作，并且通过将读取的验证参数与初始设置参数进行比较来确定初始化操作是否成功，可以降低以下情况的发生频率：即使设置参数初始化操作没有成功但状态信息包括成功信息的情况，或者因确定识别信息有效而确定设置参数初始化操作成功的情况。
因此，降低了在非易失性存储器装置300的另一操作期间出现错误的机率，并且即使在已出现错误时，但这种错误出现在执行另一操作的过程中并且不归因于设置参数初始化操作的错误的机率也较高。因此，可增加错误检测机率，并且可提高系统的可靠性。
图9是例示出根据实施例的包括固态驱动器(SSD)的数据处理系统的示图。参照图9，数据处理系统1000可包括主机装置1100和SSD 1200。
SSD 1200可包括控制器1210、缓冲存储器装置1220、非易失性存储器装置1231至123n、电源1240、信号连接器1250和电源连接器1260。
控制器1210可控制SSD 1200的一般操作。控制器1210可包括主机接口1211、控制部件1212、随机存取存储器1213、错误校正码(ECC)部件1214和存储器接口1215。
主机接口1211可通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可包括命令、地址、数据等。主机接口1211可根据主机装置1100的协议来接口连接主机装置1100和SSD 1200。例如，主机接口1211可通过诸如以下的标准接口协议中的任意一种与主机装置1100通信：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)、PCI高速(PCI-E)和通用闪存(UFS)。
控制部件1212可分析和处理从主机装置1100输入的信号SGL。控制部件1212可根据用于驱动SSD 1200的固件或软件来控制内部功能块的操作。随机存取存储器1213可用作驱动这种固件或软件的工作存储器。
错误校正码(ECC)部件1214可生成待传输到非易失性存储器装置1231至123n的数据的奇偶校验数据。生成的奇偶校验数据可与数据一起存储在非易失性存储器装置1231至123n中。错误校正码(ECC)部件1214可基于奇偶校验数据来检测从非易失性存储器装置1231至123n读出的数据的错误。如果检测到的错误在可校正范围内，则错误校正码(ECC)部件1214可校正检测到的错误。
存储器接口1215可根据控制部件1212的控制将诸如命令和地址的控制信号提供给非易失性存储器装置1231至123n。此外，存储器接口1215可根据控制部件1212的控制与非易失性存储器装置1231至123n交换数据。例如，存储器接口1215可将存储在缓冲存储器装置1220中的数据提供给非易失性存储器装置1231至123n，或者将从非易失性存储器装置1231至123n读出的数据提供给缓冲存储器装置1220。
缓冲存储器装置1220可临时存储待存储在非易失性存储器装置1231至123n中的数据。进一步地，缓冲存储器装置1220可临时存储从非易失性存储器装置1231至123n读出的数据。被临时存储在缓冲存储器装置1220中的数据可根据控制器1210的控制被传输到主机装置1100或非易失性存储器装置1231至123n。
非易失性存储器装置1231至123n可用作SSD 1200的存储介质。非易失性存储器装置1231至123n可分别通过多个信道CH1至CHn与控制器1210联接。一个或多个非易失性存储器装置可联接到一个信道。联接到每一个信道的非易失性存储器装置可联接到相同的信号总线和数据总线。
电源1240可将通过电源连接器1260输入的电力PWR提供至SSD 1200的内部。电源1240可包括辅助电源1241。当发生突然断电时，辅助电源1241可进行供电以使SSD 1200正常地结束。辅助电源1241可包括大容量电容器。
信号连接器1250可根据主机装置1100和SSD 1200之间的接口方案而被配置成各种类型的连接器中的任意一种。
电源连接器1260可根据主机装置1100的供电方案而被配置成各种类型的连接器中的任意一种。
图10是例示出根据实施例的包括存储器系统的数据处理系统的示图。参照图10，数据处理系统2000可包括主机装置2100和存储器系统2200。
主机装置2100可以诸如印制电路板的板的形式来配置。虽然未示出，但主机装置2100可包括用于执行主机装置的功能的内部功能块。
主机装置2100可包括诸如插座、插槽或连接器的连接端子2110。存储器系统2200可被安装到连接端子2110。
存储器系统2200可以诸如印制电路板的板的形式来配置。存储器系统2200可被称为存储器模块或存储卡。存储器系统2200可包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240和连接端子2250。
控制器2210可控制存储器系统2200的一般操作。控制器2210可以与图9所示的控制器1210相同的方式来配置。
缓冲存储器装置2220可临时存储待被存储在非易失性存储器装置2231和2232中的数据。进一步地，缓冲存储器装置2220可临时存储从非易失性存储器装置2231和2232读取的数据。被临时存储在缓冲存储器装置2220中的数据可根据控制器2210的控制被传输到主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可用作存储器系统2200的存储介质。
PMIC 2240可将通过连接端子2250输入的电力提供到存储器系统2200的内部。PMIC 2240可根据控制器2210的控制来管理存储器系统2200的电力。
连接端子2250可联接到主机装置2100的连接端子2110。通过连接端子2250，诸如命令、地址、数据等的信号和电力可在主机装置2100与存储器系统2200之间传输。根据主机装置2100和存储器系统2200之间的接口方案，连接端子2250可被构造成各种类型。连接端子2250可被设置在存储器系统2200的任意一侧上。
图11是例示出根据实施例的包括存储器系统的数据处理系统的示图。参照图11，数据处理系统3000可包括主机装置3100和存储器系统3200。
主机装置3100可以诸如印制电路板的板的形式来配置。虽然未示出，但主机装置3100可包括用于执行主机装置的功能的内部功能块。
存储器系统3200可以表面安装型封装的形式来配置。存储器系统3200可通过焊球3250安装到主机装置3100。存储器系统3200可包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可控制存储器系统3200的一般操作。控制器3210可以与图9所示的控制器1210相同的方式来配置。
缓冲存储器装置3220可临时存储待被存储在非易失性存储器装置3230中的数据。进一步地，缓冲存储器装置3220可临时存储从非易失性存储器装置3230读出的数据。被临时存储在缓冲存储器装置3220中的数据可根据控制器3210的控制被传输到主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可用作存储器系统3200的存储介质。
图12是例示出根据实施例的包括存储器系统的网络系统的示图。参照图12，网络系统4000可包括通过网络4500联接的服务器系统4300和多个客户端系统4410至4430。
服务器系统4300可响应于来自多个客户端系统4410至4430的请求来服务数据。例如，服务器系统4300可存储从多个客户端系统4410至4430提供的数据。再例如，服务器系统4300可将数据提供给多个客户端系统4410至4430。
服务器系统4300可包括主机装置4100和存储器系统4200。存储器系统4200可以与图1的存储器系统100、图9的SSD 1200、图10的存储器系统2200或图11的存储器系统3200相同的方式进行配置。
尽管上面已经描述了各个实施例，但是本领域技术人员将理解，所描述的实施例仅为示例。因此，本文所描述的存储器系统及其操作方法不限于所描述的实施例。相反，这种存储器系统及其操作方法涵盖由所附权利要求限定的本公开的精神和范围内的改变和修改。

Claims (20)

1.一种存储器系统，包括：
非易失性存储器装置，包括内容可寻址存储器区域，即CAM区域；以及
控制器，包括随机存取存储器和控制单元，所述随机存取存储器存储所述非易失性存储器装置的初始设置参数，所述控制单元控制对存储在所述CAM区域中的所述非易失性存储器装置的设置参数的初始化操作，
其中所述控制单元包括参数确定电路，所述参数确定电路通过将从所述非易失性存储器装置接收的验证参数与所述初始设置参数进行比较来确定所述初始化操作是否成功，
当在预定时间内没有从主机装置接收到请求时，所述控制单元设置待机模式，并且当在设置所述待机模式之后从所述主机装置接收到请求时，所述控制单元切换到正常模式，并且
当所述待机模式切换到所述正常模式时，所述控制单元向所述非易失性存储器装置传输初始化命令，并且当所述存储器系统被设置为所述正常模式时，所述控制单元向所述非易失性存储器装置传输验证参数读取命令，所述非易失性存储器装置执行对所述验证参数的读取操作。
2.根据权利要求1所述的存储器系统，其中在所述验证参数和所述初始设置参数彼此相同的情况下，所述参数确定电路确定所述初始化操作已成功，并且在所述验证参数和所述初始设置参数彼此不同的情况下，所述参数确定电路确定所述初始化操作已失败。
3. 根据权利要求1所述的存储器系统，
其中所述控制器向所述非易失性存储器装置传输初始化命令，并且
其中在响应于所述初始化命令从所述非易失性存储器装置接收的状态信息包括失败信息的情况下，所述控制单元确定所述初始化操作已失败。
4.根据权利要求3所述的存储器系统，其中在所述状态信息包括成功信息的情况下，所述参数确定电路通过将所述验证参数与所述初始设置参数进行比较来确定所述初始化操作是否已成功。
5. 根据权利要求3所述的存储器系统，
其中所述控制器从所述非易失性存储器装置接收所述非易失性存储器装置的识别信息，并且
其中所述控制单元进一步包括识别信息确定电路，所述识别信息确定电路确定所述识别信息是否是有效的识别信息。
6. 根据权利要求5所述的存储器系统，
其中在所述状态信息包括成功信息的情况下，所述识别信息确定电路确定所述识别信息是否有效，并且
其中在确定所述识别信息不是有效的识别信息的情况下，所述控制单元确定所述初始化操作已失败。
7.根据权利要求5所述的存储器系统，其中在由所述识别信息确定电路确定所述识别信息是有效的识别信息的情况下，所述参数确定电路通过将所述验证参数与所述初始设置参数进行比较来确定所述初始化操作是否已成功。
8. 根据权利要求1所述的存储器系统，
其中所述控制器在所述存储器系统启动之后从所述非易失性存储器装置接收所述初始设置参数，并且将所述初始设置参数存储在所述随机存取存储器中，并且
其中所述控制单元基于所述初始设置参数控制所述初始化操作。
9.根据权利要求1所述的存储器系统，其中所述验证参数和所述初始设置参数中的每一个包括读取电压、编程电压、增量阶跃脉冲编程电压即ISPP电压的初始电压和ISPP电压的增量中的至少一个。
10.一种操作存储器系统的方法，包括：
由控制器向非易失性存储器装置传输验证参数读取命令；
由所述非易失性存储器装置执行对验证参数的读取操作；
由所述非易失性存储器装置向所述控制器传输所述验证参数；
由所述控制器将所述验证参数和初始设置参数进行比较；以及
由所述控制器基于所述验证参数和所述初始设置参数的比较结果，确定对存储在所述非易失性存储器装置的内容可寻址存储器区域即CAM区域中的设置参数的初始化操作是否已成功，
其中当在预定时间内没有从主机装置接收到请求时，所述控制器设置待机模式，并且当在设置所述待机模式之后从所述主机装置接收到请求时，所述控制器切换到正常模式，并且
当所述待机模式切换到所述正常模式时，所述控制器向所述非易失性存储器装置传输初始化命令，并且
当所述存储器系统被设置为所述正常模式时，传输所述验证参数读取命令。
11.根据权利要求10所述的方法，其中确定所述初始化操作是否已成功包括：
在所述验证参数和所述初始设置参数彼此相同的情况下，确定所述初始化操作已成功，并且在所述验证参数和所述初始设置参数彼此不同的情况下，确定所述初始化操作已失败。
12.根据权利要求10所述的方法，进一步包括：
由所述控制器向所述非易失性存储器装置传输初始设置参数读取命令；
由所述非易失性存储器装置执行对所述初始设置参数的读取操作；
由所述非易失性存储器装置向所述控制器传输所述初始设置参数；以及
由所述控制器将所述初始设置参数存储在随机存取存储器中。
13.根据权利要求12所述的方法，进一步包括：
对所述存储器系统执行启动操作。
14.根据权利要求10所述的方法，进一步包括：
由所述控制器确定从接收到来自主机装置的最后请求的时间开始经过的时间；
当所经过的时间达到预定时间时，由所述控制器将所述存储器系统设置为待机模式；以及
当从所述主机装置接收到请求时，由所述控制器将所述存储器系统设置为正常模式。
15.根据权利要求10所述的方法，进一步包括：
由所述控制器向所述非易失性存储器装置传输初始化命令；
由所述非易失性存储器装置响应于所述初始化命令执行对所述设置参数的所述初始化操作；
由所述非易失性存储器装置向所述控制器传输包括所述初始化操作的成功信息或失败信息的状态信息；以及
由所述控制器基于所述状态信息确定是否传输所述验证参数读取命令。
16.根据权利要求15所述的方法，其中传输所述验证参数读取命令包括：
在所述状态信息包括所述成功信息的情况下，向所述非易失性存储器装置传输所述验证参数读取命令。
17.根据权利要求10所述的方法，进一步包括：
由所述控制器向所述非易失性存储器装置传输针对所述非易失性存储器装置的识别信息的读取命令；
由所述非易失性存储器装置向所述控制器传输所述非易失性存储器装置的识别信息；
由所述控制器确定所述识别信息是否有效；以及
由所述控制器基于所述识别信息是否有效来确定是否传输所述验证参数读取命令。
18.根据权利要求17所述的方法，其中传输所述验证参数读取命令包括：
在确定所述识别信息有效的情况下，向所述非易失性存储器装置传输所述验证参数读取命令。
19.根据权利要求10所述的方法，其中所述验证参数和所述初始设置参数中的每一个包括读取电压、编程电压、增量阶跃脉冲编程电压即ISPP电压的初始电压和ISPP电压的增量中的至少一个。
20. 一种存储器系统，包括：
存储器装置，存储所述存储器装置的设置参数和对应于所述设置参数的验证参数；以及
控制器：
控制所述存储器装置初始化所述设置参数，并且
通过将所初始化的设置参数和所述验证参数进行比较来确定所述初始化的成功，
其中当在预定时间内没有从主机装置接收到请求时，所述控制器设置待机模式，并且当在设置所述待机模式之后从所述主机装置接收到请求时，所述控制器切换到正常模式，并且
当所述待机模式切换到所述正常模式时，所述控制器向所述存储器装置传输初始化命令，并且当所述存储器系统被设置为所述正常模式时，所述控制器向所述存储器装置传输验证参数读取命令，所述存储器装置执行对所述验证参数的读取操作。
CN201811074940.XA 2018-01-15 2018-09-14 存储器系统及其操作方法 Active CN110047538B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180005062A KR102501695B1 (ko) 2018-01-15 2018-01-15 메모리 시스템 및 그것의 동작 방법
KR10-2018-0005062 2018-01-15

Publications (2)

Publication Number Publication Date
CN110047538A CN110047538A (zh) 2019-07-23
CN110047538B true CN110047538B (zh) 2024-02-27

Family

ID=67212498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811074940.XA Active CN110047538B (zh) 2018-01-15 2018-09-14 存储器系统及其操作方法

Country Status (3)

Country Link
US (1) US11157201B2 (zh)
KR (1) KR102501695B1 (zh)
CN (1) CN110047538B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11221606B2 (en) * 2017-09-26 2022-01-11 Honeywell International Inc. System and method for depicting and using one logical connection with collection of input/output (I/O) modules as multiple individual logical connections
CN110797066B (zh) * 2019-10-31 2020-08-04 新华三半导体技术有限公司 一种cam匹配线的电压摆幅控制电路
DE112019007898T5 (de) * 2019-11-20 2022-10-06 Micron Technology, Inc. Schneller modus für eine speichervorrichtung
CN111324193B (zh) * 2020-02-18 2022-06-07 浙江众邦机电科技有限公司 避免雷击导致缝纫机电控无法掉电保存数据的方法及系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107123441A (zh) * 2016-02-24 2017-09-01 爱思开海力士有限公司 数据存储装置及其操作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7260673B1 (en) * 2001-07-20 2007-08-21 Cisco Technology, Inc. Method and apparatus for verifying the integrity of a content-addressable memory result
JP4173297B2 (ja) * 2001-09-13 2008-10-29 株式会社ルネサステクノロジ メモリカード
US7219187B1 (en) * 2002-08-30 2007-05-15 Netlogic Microsystems, Inc. Search parameter table in a content addressable memory
JP4762986B2 (ja) * 2005-06-30 2011-08-31 スパンション エルエルシー 不揮発性記憶装置、および不揮発性記憶装置の制御方法
US8004617B2 (en) * 2006-08-30 2011-08-23 Ati Technologies Ulc Stand-by mode transitioning
US8254568B2 (en) * 2007-01-07 2012-08-28 Apple Inc. Secure booting a computing device
KR100866961B1 (ko) * 2007-02-27 2008-11-05 삼성전자주식회사 불휘발성 메모리 장치 및 그 구동방법
KR101095799B1 (ko) * 2009-05-29 2011-12-21 주식회사 하이닉스반도체 불휘발성 메모리 소자의 캠셀 회로 및 이의 구동 방법
US8184483B2 (en) * 2009-05-29 2012-05-22 Hynix Semiconductor Inc. Nonvolatile memory device and method of programming the same
KR20120085968A (ko) * 2011-01-25 2012-08-02 삼성전자주식회사 컴퓨팅 시스템의 부팅 방법 및 이를 수행하는 컴퓨팅 시스템
KR101949987B1 (ko) * 2012-12-18 2019-02-20 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US20150127930A1 (en) * 2013-11-06 2015-05-07 Seagate Technology Llc Authenticated device initialization
US9606865B2 (en) * 2015-02-23 2017-03-28 Sandisk Technologies Llc Method and apparatus for configuring a memory device
US10191666B1 (en) * 2015-08-25 2019-01-29 Adesto Technologies Corporation Write parameter switching in a memory device
KR102385552B1 (ko) 2015-12-29 2022-04-12 삼성전자주식회사 시스템-온-칩 및 이를 포함하는 전자 장치
KR20200050673A (ko) * 2018-11-02 2020-05-12 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107123441A (zh) * 2016-02-24 2017-09-01 爱思开海力士有限公司 数据存储装置及其操作方法

Also Published As

Publication number Publication date
US20190220228A1 (en) 2019-07-18
CN110047538A (zh) 2019-07-23
KR20190086927A (ko) 2019-07-24
KR102501695B1 (ko) 2023-02-21
US11157201B2 (en) 2021-10-26

Similar Documents

Publication Publication Date Title
KR20190022987A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN110047538B (zh) 存储器系统及其操作方法
KR20180025357A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10902928B2 (en) Memory system, operation method thereof, and nonvolatile memory device
US11481153B2 (en) Data storage device and operating method thereof
US11061614B2 (en) Electronic apparatus having data retention protection and operating method thereof
CN111459527B (zh) 存储器系统及其操作方法
US11036493B2 (en) Memory system and operating method thereof
US11748025B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
US10629275B2 (en) Data storage device and operating method thereof
US11079952B2 (en) Data storage device performing scan operations on memory regions to move data and operation method thereof
KR102469098B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치
US10776008B2 (en) Memory system and operating method thereof
CN109871339B (zh) 存储器系统以及该存储器系统的操作方法
US10657046B2 (en) Data storage device and operating method thereof
US9966148B1 (en) Data storage device and operating method thereof
US20190179749A1 (en) Memory system, operating method thereof and nonvolatile memory device
KR20200093363A (ko) 메모리 시스템
KR20190037659A (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 데이터 저장 장치
US20230214151A1 (en) Memory system and operating method thereof
US10726938B2 (en) Data storage device and operating method thereof
US10553292B1 (en) Memory system with memory region read counts and a memory group read count and operating method thereof
US20220188026A1 (en) Data storage apparatus and operation method thereof
US10719270B2 (en) Raising usage rates of memory blocks with a free MSB page list
CN114840444A (zh) 存储器系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant