JP4173297B2 - メモリカード - Google Patents

メモリカード Download PDF

Info

Publication number
JP4173297B2
JP4173297B2 JP2001278138A JP2001278138A JP4173297B2 JP 4173297 B2 JP4173297 B2 JP 4173297B2 JP 2001278138 A JP2001278138 A JP 2001278138A JP 2001278138 A JP2001278138 A JP 2001278138A JP 4173297 B2 JP4173297 B2 JP 4173297B2
Authority
JP
Japan
Prior art keywords
data
operation
storage unit
nonvolatile semiconductor
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001278138A
Other languages
English (en)
Other versions
JP2003085508A (ja
Inventor
繁男 倉形
英史 大舘
国弘 片山
敦 白石
賢樹 金森
Original Assignee
株式会社ルネサステクノロジ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ルネサステクノロジ filed Critical 株式会社ルネサステクノロジ
Priority to JP2001278138A priority Critical patent/JP4173297B2/ja
Publication of JP2003085508A publication Critical patent/JP2003085508A/ja
Application granted granted Critical
Publication of JP4173297B2 publication Critical patent/JP4173297B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/20Initialising; Data preset; Chip identification

Description

【0001】
【発明の属する技術分野】
本発明は、メモリカードに関し、特に、マルチメディアカードにおける安定動作に適用して有効な技術に関するものである。
【0002】
【従来の技術】
パーソナルコンピュータや多機能端末機などの外部記憶メディアの1つとして、標準化団体であるMMCA(MultiMedia Card Association)が標準化したマルチメディアカードが広く知られており、デジタルビデオカメラの静止画像記録、携帯電話のデータ記録、携帯音楽プレーヤの音楽記録などに用いられている。
【0003】
マルチメディアカードは、フラッシュメモリ、およびそのフラッシュメモリを制御するコントローラから構成されており、該コントローラには、電源電圧検出回路が設けられている。この電源電圧検出回路は、ホスト機から供給される電源電圧の立ち上がりを検出してリセットする。
【0004】
本発明者が検討したところによれば、マルチメディアカードは、電源電圧が供給された際に動作を安定化させるため、該マルチメディアカードを初期設定する、いわゆるパワーオンリセット処理が行われる。
【0005】
このパワーオンリセット処理は、電源電圧検出回路が、ホスト機から供給される電源電圧の立ち上がりを検出してコントローラをリセットした後、該コントローラがフラッシュメモリにアクセスし、CID(Card IDentification number register)/CSD(Card Specific Data register)などのシステム領域のデータ読み出しを行い、該フラッシュメモリが動作可能の状態であるか否かを確認する。
【0006】
なお、この種のICカードについて詳しく述べてある例としては、1990年12月1日、株式会社工業調査会発行、大島雅志(編)、「電子材料」P22〜P26があり、この文献には、各種のICカードにおける技術動向が記載されている。
【0007】
【発明が解決しようとする課題】
ところが、上記のようなメモリカードにおけるパワーオンリセット処理技術では、次のような問題点があることが本発明者により見い出された。
【0008】
一般に、フラッシュメモリの動作電圧は、コントローラの動作電圧よりも高くなっており、該コントローラがフラッシュメモリにアクセスした際に、フラッシュメモリは動作電圧に達していない恐れがある。
【0009】
よって、コントローラがフラッシュメモリにアクセスした際には、該フラッシュメモリが正常に動作しておらず、前述したCID/CSDなどのシステム領域のデータを読み出すことができなくなり、コントローラがホスト機からのコマンドを全く受け付けない状態に陥ってしまい、ホスト機がマルチメディアカードを認識しなくなってしまうという問題がある。
【0010】
本発明の目的は、供給される電源電圧が不安定な場合であっても、パワーオンリセット処理を確実に行うことにより、信頼性を大幅に向上させることのできるメモリカードおよびその初期設定方法を提供することにある。
【0011】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0012】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0013】
すなわち、本発明のメモリカードは、ある記憶領域に動作確認データが格納された不揮発性半導体メモリと、該不揮発性半導体メモリの動作確認データを比較する比較用動作確認データが格納された記憶部と、初期設定動作において、不揮発性半導体メモリの動作確認データと記憶部の比較用動作確認データとを比較し、不揮発性半導体メモリの動作確認を行う処理装置とを設けた制御手段とを備えたものである。
【0014】
また、本願のその他の発明の概要を簡単に示す。
1.不揮発性半導体メモリのある記憶領域には動作確認データが格納され、制御手段は、制御プログラムに基づいて所定の処理を行う処理装置と、制御プログラムを格納した不揮発性記憶部と、入出力データ、および演算データなどを一時的に格納する揮発性記憶部と、外部から入出力される各種コマンド、およびデータの入出力を行うインタフェース論理部とを備え、該不揮発性記憶部のある領域には、不揮発性半導体メモリから読み出した動作確認データと比較する比較用動作確認データが格納され、処理装置は、初期設定動作において、不揮発性半導体メモリから読み出した動作確認データと不揮発性記憶部の比較用動作確認データとを比較し、不揮発性半導体メモリの動作確認を行うものである。
2.前記第1項において、不揮発性記憶部に、不揮発性半導体メモリに書き込む、書き込み確認データを格納し、処理装置は、初期設定動作において、不揮発性半導体メモリの動作確認データと不揮発性記憶部の比較用動作確認データとを比較するとともに、不揮発性半導体メモリに書き込んだ書き込み確認データを読み出し、その確認データと不揮発性記憶部の書き込み確認データと比較することにより、不揮発性半導体メモリの動作確認を行うものである。
3.前記第1または第2項において、インタフェース論理部に、異常データを記憶するデータ記憶部を設け、処理装置は、不揮発性半導体メモリの動作確認データと不揮発性記憶部の比較用動作確認データとの比較、または不揮発性半導体メモリに書き込んだ書き込み確認データと不揮発性記憶部の書き込み確認データとの比較のいずれかに異常がある際に、データ記憶部に異常データを設定し、初期設定動作を中断して制御手段をスリープモードに設定するとともに、データ記憶部に異常データが設定されている期間中に外部から初期設定終了を確認する設定コマンドを受け取った場合には、初期設定動作を実行するものである。
【0015】
さらに、本願のその他の発明の概要を項に分けて簡単に示す。
1.以下のステップを含むメモリカードの初期設定方法:
(a)外部から初期設定を要求する設定コマンドを受け取った際に、不揮発性半導体メモリに予め格納された動作確認データを読み出し、不揮発性記憶部の比較用動作確認データと比較するステップ、
(b)比較したデータに異常がある場合には、不揮発性半導体メモリに異常があると判断して異常データをデータ記憶部に設定するとともに、初期設定動作を中断して制御手段をスリープモードに設定するステップ、
(c)データ記憶部に異常データが設定されている期間中は、外部から初期設定終了を確認する設定コマンドを受け取る毎に、不揮発性半導体メモリの動作確認データと前記不揮発性記憶部の比較用動作確認データとが一致するまで比較し、それらデータが一致した際にはデータ記憶部に設定された異常データをクリアするステップ。
2.以下のステップを含むメモリカードの初期設定方法:
(a)外部から初期設定を要求する設定コマンドを受け取った際に、不揮発性半導体メモリのある記憶領域に予め格納された動作確認データを読み出し、不揮発性半導体メモリから読み出した動作確認データと不揮発性記憶部の比較用動作確認データとを比較するステップ、
(b)不揮発性記憶部に格納された書き込み確認データを不揮発性半導体メモリに書き込むステップ、
(c)不揮発性半導体メモリに格納した書き込み確認データを読み出し、その読み出した書き込み確認データと不揮発性記憶部の書き込み確認データとを比較するステップ、
(d)比較した不揮発性半導体メモリの動作確認データと不揮発性記憶部の比較用動作確認データ、または不揮発性半導体メモリの書き込み確認データと不揮発性記憶部の書き込み確認データのいずれかに異常がある場合には、不揮発性半導体メモリに異常があると判断して異常データをデータ記憶部に設定するとともに、初期設定動作を中断して制御手段をスリープモードに設定するステップ、
(e)データ記憶部に異常データが設定されている期間中は、外部から初期設定終了を確認する設定コマンドを受け取る毎に、
不揮発性半導体メモリの動作確認データ、書き込み確認データと不揮発性記憶部の比較用動作確認データ、書き込み確認データとがそれぞれ一致するまで比較し、それらデータが一致した際には、データ記憶部に設定された異常データをクリアするステップ。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【0017】
図1は、本発明の一実施の形態によるメモリカードのブロック図、図2は、図1のメモリカードにおけるパワーオンリセット処理のフローチャート、図3は、図1のメモリカードに供給される電源電圧レベルの遷移図、図4は、図1のメモリカードのパワーオンリセット処理における各部の状態遷移を示した説明図、図5は、図1のメモリカードに設けられたフラッシュメモリにフラッシュ確認データを書き込み際のフローチャートである。
【0018】
本実施の形態において、メモリカード1は、マルチメディアカードからなり、デジタルビデオカメラ、携帯電話、携帯音楽プレーヤやパーソナルコンピュータなどにおけるホスト機の外部記憶メディアとして用いられる。
【0019】
メモリカード1は、図1に示すように、フラッシュメモリ(不揮発性半導体メモリ)2、ならびにコントローラ3から構成される。フラッシュメモリ2は、電気的にデータの書き換え、消去が可能な不揮発性半導体メモリである。
【0020】
このフラッシュメモリ2には、パワーオン時において、該フラッシュメモリ2が正常動作状態か否かを確認するフラッシュ確認データ(動作確認データ)FDが予め格納されている。
【0021】
コントローラ3は、フラッシュメモリ2の制御を司り、フラッシュメモリ2に格納されたプログラムやデータなどを読み出し、所定の処理を行うとともに、データの書き込み動作指示を行う。
【0022】
このコントローラ3は、制御部(制御手段)4、インタフェース論理部5、電源検出回路6、RAM7、クロック生成部8、バッファ9などから構成されている。
【0023】
制御部4は、コントローラ3のすべての制御を司る。この制御部4には、ROM(記憶部、不揮発性記憶部)4a、RAM(揮発性記憶部)4b、ならびにCPU(処理装置)4cが設けられている。
【0024】
ROM4aは、読み出し専用メモリなどからなり、CPU4cを動作させる制御プログラム、ならびに確認用データFD1などが格納されている。このROM4aに格納されている確認用データFD1は、フラッシュメモリ2に格納されたフラッシュ確認データFDと同じデータからなる動作確認用データ(比較用動作確認データ)FD11 と、パワーオンリセット処理(初期設定)時にフラッシュメモリ2に書き込むデータである書き込み確認データFD12 とから構成されている。
【0025】
RAM4bは、随時読み出し/書き込みが可能なメモリであり、入出力データや演算データなどを一時的に格納する。CPU4cは、ROM4aの制御プログラムに基づいて所定の処理を行う。
【0026】
インタフェース論理部5は、ホスト機から入出力される書き込み/読み出し/消去といった動作を指示するコマンドを受け、これらの動作に必要なデータの入出力を行う。
【0027】
このインタフェース論理部5には、レジスタ(データ記憶部)5aが設けられており、パワーオン時におけるメモリカード1の初期設定が正常終了しない場合に、リセット処理異常データ(異常データ)が設定される。
【0028】
電源検出回路6は、パワーオン時における電源電圧VCCの電圧の立ち上がりを検出し、ある電圧値以上になるとインタフェース論理部5にリセット信号を出力する。
【0029】
RAM7は、随時読み出し/書き込みが可能なメモリであり、制御部4のワークエリアとして用いられている。クロック生成部8は、ある周波数のクロック信号を生成し、インタフェース論理部5に供給する。バッファ9は、ホスト機、およびフラッシュメモリ2から入出力されるデータを一時的に格納する。
【0030】
次に、本実施の形態のメモリカード1におけるパワーオンリセット処理について図2のフローチャートを用いて説明する。
【0031】
まず、メモリカード1がホスト機に設けられたメモリスロットなどに挿入されると、該メモリスロットのコネクタ端子を介してメモリカード1に電源電圧VCCが供給される。
【0032】
メモリカード1の電源検出回路6は、パワーオン時における電源電圧VCCの電圧が、ある電圧値になるとインタフェース論理部5にリセット信号を出力し、該インタフェース論理部5のリセットが解除され(ステップS101)、イニシャライズが実行される(ステップS102)。
【0033】
その後、ホスト機からは、メモリカード1の動作可能な電圧範囲のチェック、および該メモリカード1の内部処理を終了したかをチェックするために使用されるコマンド(設定コマンド)CMD(コマンドクラス0に分類されるコマンドインデックスCMD1’SEND_OP_COND’)が出力される(ステップS103)。
【0034】
電源検出回路6は、電源電圧VCCが予め設定された電圧値(制御部4の動作電圧)に到達すると、初期化が終了したインタフェース論理部5に検出信号を出力する。そして、インタフェース論理部5は、検出信号を受けて制御部4にリセット信号を出力する。
【0035】
制御部4は、インタフェース論理部5から出力されたリセット信号と、ホスト機から出力されたコマンドCMDとがいずれも入力されることによって、CPU4cのイニシャライズが行われる。
【0036】
そして、制御部4に設けられたすべてのレジスタを初期化する(ステップS104)、その後、制御部4は、リード/ライト動作において該制御部4が用いるインタフェース論理部5のレジスタを初期化する(ステップS105)。
【0037】
続いて、ファームウェアにおける内部変数を初期化し(ステップS106)、フラッシュメモリ2のチップ数、および容量をそれぞれ確認する(ステップS107)。
【0038】
また、コントローラ3は、フラッシュメモリ2にアクセスして該フラッシュメモリ2が書き込み/読み出し可能か否かを判断する(ステップS108)。
【0039】
このステップS108の処理は、コントローラ3が、フラッシュメモリ2にアクセスして該フラッシュメモリ2に格納されているフラッシュ確認データFDを読み出す。
【0040】
CPU4cは、フラッシュメモリ2から読み出したフラッシュ確認データFDと予めROM3aに格納されている動作確認データFD11 とを比較し、これらフラッシュ確認データFDと動作確認データFD11 とが同じであれば、CPU4cは、フラッシュメモリ2が読み出し可能と判断する。
【0041】
フラッシュメモリ2が読み出し可能の場合、ROM4aに格納されている書き込み確認データFD12 をフラッシュメモリ2に書き込んだ後、該フラッシュメモリ2に書き込まれた書き込み確認データFD12 を再び読み出し、この読み出した書き込み確認データFD12 とROM4aの書き込み確認データFD12 とを比較する。
【0042】
そして、フラッシュメモリ2に書き込まれた書き込み確認データFD12 とROM4aの書き込み確認データFD12 とが一致すると、CPU4cは、フラッシュメモリ2が正常動作していると判断する。
【0043】
これらのデータ比較によって、より信頼性の高いフラッシュメモリ2の動作チェックを行うことが可能となる。
【0044】
その後、追加変更のファームウェアがフラッシュメモリ2に格納されているか否かを確認し、追加変更のファームウェアが該フラッシュメモリ2に格納されている場合には、そのファームウェアを読み出す、いわゆるファームオンフラッシュリード動作を行う(ステップS109)。
【0045】
さらに、コントローラ3は、フラッシュメモリ2のシステム領域に格納されているCID/CSDをそれぞれ読み出す(ステップS110)。CIDは、メモリカード1にそれぞれ割り付けられたシリアルナンバであり、該メモリカード1を選択するための相対アドレスを割り振るために用いられる。
【0046】
CSDは、対応しているMMCAスペックバージョン、カード容量、アクセス時間、転送単位ブロック長などのメモリカード1に関係する諸情報を示すデータである。
【0047】
そして、制御部4は、バッファ9のデータ書き込み/読み出しを行い、該バッファ9のテストを行った後(ステップS111)、不良セクタの代替登録ブロックのテーブルを作成し、RAM7などの登録する(ステップS112)。また、ステップS111の処理は、時間短縮のためにスキップしてもよい。
【0048】
その後、パスワード、ライトプロテクトのデータを読み出し、メモリカード1にパスワード、あるいはライトプロテクトされている領域があるか否かを確認し、RAM7に登録する(ステップS113)。
【0049】
これにより、メモリカード1を初期設定するパワーオンリセット動作が終了となる。また、これらステップS108〜S112の処理においてエラーが発生した際には、CPU4cは、インタフェース論理部5のレジスタ5aにリセット処理異常データ(Loレベル)を設定し(ステップS114)、その後、該コントローラ3はスリープモードになる(ステップS115)。
【0050】
このスリープモードの際、すなわち、レジスタ5aにリセット処理異常データ(ここでは、Loレベル)が設定されている間にコマンドCMDがホスト機から出力された場合(ステップS116)、インタフェース論理部5がコントローラ3にリセット信号を出力し、ステップS104〜S112の処理が再実行される。
【0051】
これらステップS104〜S112の処理において、エラーがない場合には、ステップS113の処理の後、メモリカード1のパワーオンリセット動作が終了となる。
【0052】
また、ステップS104〜S112の処理において、再びエラーが発生した際には、再度S114〜S116の処理が実行される。これらステップS104〜S112,S114〜S116の処理は、エラーが発生しなくなるまで繰り返し行われることになる。
【0053】
次に、メモリカード1におけるパワーオンリセット処理について、図3のホスト機から供給される電源電圧VCCの電圧レベルの遷移図、および図4のパワーオンリセット処理における各部の状態遷移を示す説明図を用いて説明する。ここでは、2回目のパワーオンリセット処理によってメモリカード1の初期設定動作が完了した場合について記載する。
【0054】
また、図4においては、上方から下方にかけて、コントローラ3に入力されるリセット信号、コントローラ3の動作、フラッシュメモリ2の動作、インタフェース論理部5のレジスタ5aの設定状況、ホスト機から出力されるコマンド、ならびにメモリカード1からホスト機に対して返されるコマンド毎に規定されたフォーマットのレスポンスにおける遷移をそれぞれ示している。
【0055】
まず、メモリカード1がホスト機のメモリスロットに挿入され、インタフェース論理部5が動作可能な電圧となり、該インタフェース論理部5のイニシャライズが終了すると、ホスト機から、メモリカード1の動作可能な電圧範囲のチェック、および該メモリカード1の内部処理を終了したかをチェックするコマンドCMDが出力される。
【0056】
このコマンドCMDを受けて、インタフェース論理部5は、ホスト機に対して’Busy’のレスポンスを返すとともに、コントローラ3にリセット信号を出力する。また、インタフェース論理部5は、レジスタ5aにHiレベルの信号を設定する。
【0057】
さらに、コマンドCMDは、’Ready’のレスポンスが返されるまで、’Busy’のレスポンスからある期間毎に繰り返しホスト機から出力されている。
【0058】
そして、コントローラ3は、インタフェース論理部5のリセット信号を受けてリセット処理を行う。このリセット処理とは、図2のステップS104〜S107の処理である。
【0059】
その後、コントローラ3は、フラッシュメモリ2にアクセスしてシステム読み出し処理を実行する。ここで、システム読み出し処理とは、図2のステップS108〜S113の処理である。
【0060】
このシステム読み出し処理の期間では、図3に示すように、電源電圧VCCの電圧レベルがフラッシュメモリ2の動作電圧範囲に到達しておらず、不安定な動作電圧レベルとなっており、システム読み出し処理においてエラーが発生し、リセットが失敗となる。
【0061】
このリセット失敗により、CPU4cは、インタフェース論理部5のレジスタ5aにリセット処理異常データを設定するとともに、コントローラ3はスリープモードとなる。
【0062】
このスリープモード中にホスト機から出力されたコマンドCMDをコントローラ3が受けると、再びインタフェース論理部5は、ホスト機に対して’Busy’のレスポンスを返すとともに、コントローラ3にリセット信号を出力し、かつレジスタ5aをHiレベルに設定する。
【0063】
そして、インタフェース論理部5のリセット信号を受けたコントローラ3は、ステップS104〜S107(図2)のリセット処理を行う。このリセット処理の終了後、コントローラ3は、フラッシュメモリ2にアクセスし、ステップS108〜S113(図2)のシステム読み出し処理を実行する。
【0064】
2回目のシステム読み出し処理の期間においては、電源電圧VCCの電圧レベルが、図3に示すようにフラッシュメモリ2の動作電圧に到達しているので、システム読み出し処理がエラーなく実行され、パワーオンリセット処理が成功となる。
【0065】
これにより、メモリカード1は初期状態に設定されたことになり、ホスト機から3回目のコマンドCMDが入力された際には、コントローラ3から、’Ready’のレスポンスが該ホスト機に返されることになる。
【0066】
よって、メモリカード1は、パワーオンリセット処理が成功するまでリトライを繰り返すので、ユーザによる電源電圧VCCの遮断、再投入などを行う行為を不要にすることができ、使い勝手を向上することができる。
【0067】
ここで、フラッシュメモリ2におけるフラッシュ確認データFDの書き込みについて、図5のフローチャートを用いて説明する。このフラッシュ確認データFDは、メモリカード1の出荷前の選別工程にいて書き込みが行われる。
【0068】
まず、メモリカード1が、エミュレータなどのホスト機に搭載されて電源電圧VCCが供給されると、該ホスト機からコマンドCMDが入力され(ステップS201)、メモリカード1はパワーオンリセット処理を実行する(ステップS202)。
【0069】
この場合、フラッシュメモリ2には、フラッシュ確認データFD、CID/CSD、ならびにパスワード、ライトプロテクトなどのデータが書き込まれていないためにパワーオンリセット処理が失敗となり(ステップS203)、ホスト機からのコマンドCMD待ち状態となる(ステップS204)。
【0070】
そして、ホスト機からパワーオンリセット処理をスキップするデバッグコマンドの1つであるパワーオンリセット処理スキップコマンドを発行し(ステップS205)、メモリカード1がパワーオンリセット処理を正常終了した状態に移行させる。
【0071】
デバッグコマンドは、カードベンダがメモリカード1のシステム情報の書き換え、および不良解析などに使用するコマンドであり、デバッグモードの移行時において、パワーオンリセット処理をスキップすることができる。
【0072】
その後、ホスト機から同じくデバックコマンドの1つであるフラッシュ確認データ書き込みコマンドを発行し(ステップS206)、フラッシュ確認データFDをメモリカード1に送信する。
【0073】
メモリカード1がホスト機からフラッシュ確認データFDを受信すると(ステップS207)、フラッシュメモリ2のある領域にフラッシュ確認データFDが書き込まれる(ステップS208)。
【0074】
また、CID/CSD、およびパスワード、ライトプロテクトなどのデータも、ステップS207〜209の処理と同様に、フラッシュメモリ2のある領域に書き込まれる。
【0075】
それにより、本実施の形態によれば、ホスト機から供給される電源電圧VCCが不安定な場合であっても、メモリカード1を初期状態に設定することができるので、該メモリカード1の信頼性を大幅に向上することができる。
【0076】
また、本実施の形態では、メモリカード1の初期状態の設定が成功するまで、繰り返しパワーオンリセット処理を実行する構成としたが、初期状態の設定が失敗した際のパワーオンリセット処理に回数制限を設けるようにしてもよい。
【0077】
この場合、インタフェース論理部5のレジスタ5aは、リセット処理異常データが設定されるビットの他に、パワーオンリセット処理の実行回数を設定する複数の実行回数設定ビットを備えたものとする。
【0078】
そして、初期状態の設定が失敗する毎に実行回数設定ビットにデータを設定し、すべてのビットが設定された際には、すなわち任意の回数の初期状態の設定が失敗した場合、ホスト機からコマンドCMDの要求があってもパワーオンリセット処理を実行しないものとする。
【0079】
さらに、最初のパワーオンリセット処理に失敗した際に、2回目のパワーオンリセット処理からは、ステップS104〜S107(図2)のリセット処理をスキップし、ステップS108〜S113(図2)のシステム読み出し処理から開始するようにしてもよい。
【0080】
この場合も、レジスタ5aは、リセット処理異常データが設定されるビットの他に、スキップデータが設定できるスキップデータ用ビットを有し、最初のパワーオンリセット処理に失敗した際に、スキップデータ用ビットを設定する。
【0081】
スキップデータ用ビットが設定されると、インタフェース論理部5は、2回目以降のパワーオンリセット処理時にステップS104〜S107のリセット処理をスキップし、ステップS108〜S113(図2)のシステム読み出し処理から開始する。
【0082】
それにより、リトライした際のパワーオンリセット処理に必要な時間を短縮することができる。
【0083】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0084】
たとえば、前記実施の形態においては、フラッシュメモリの読み出し/書き込み動作を確認する確認用データを予めROMに格納した場合について記載したが、この確認用データは、ホスト機から出力されるコマンドに付随いて、該ホスト機から出力する構成としてもよい。
【0085】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0086】
(1)不揮発性半導体メモリと不揮発性記憶部とに予め格納された動作確認データを比較するので、高精度に不揮発性半導体メモリの動作を確認することができる。
【0087】
(2)また、メモリカードが初期設定されるまで、設定コマンドに応じて初期設定動作を繰り返すので、外部から供給される電源電圧が不安定な場合であっても、メモリカードを確実に初期設定することができる。
【0088】
(3)上記(1)、(2)により、互換性を高めることができるとともに、メモリカードの信頼性を大幅に向上することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態によるメモリカードのブロック図である。
【図2】図1のメモリカードにおけるパワーオンリセット処理のフローチャートである。
【図3】図1のメモリカードに供給される電源電圧レベルの遷移図である。
【図4】図1のメモリカードのパワーオンリセット処理における各部の状態遷移を示した説明図である。
【図5】図1のメモリカードに設けられたフラッシュメモリにフラッシュ確認データを書き込み際のフローチャートである。
【符号の説明】
1 メモリカード
2 フラッシュメモリ(不揮発性半導体メモリ)
3 コントローラ
4 制御部(制御手段)
4a ROM(記憶部、不揮発性記憶部)
4b RAM(揮発性記憶部)
CPU(処理装置)4c
5 インタフェース論理部
5a レジスタ(データ記憶部)
6 電源検出回路
7 RAM(揮発性記憶部)
8 クロック生成部
9 バッファ
FD フラッシュ確認データ(動作確認データ)
FD1 確認用データ
FD11 動作確認用データ(比較用動作確認データ)
FD12 書き込み確認データ
CMD コマンド(設定コマンド)

Claims (2)

  1. 外部より動作電圧が供給され、前記動作電圧の供給開始から一定期間後に一定以上の電圧に上昇するものであり、ある記憶領域に動作確認データが格納された不揮発性半導体メモリと、
    前記不揮発性半導体メモリから読み出した動作確認データを比較する比較用動作確認データが格納された記憶部と、前記動作電圧の供給開始後の初期設定動作において、前記不揮発性半導体メモリから読み出した動作確認データと前記記憶部の比較用動作確認データとを比較し、前記不揮発性半導体メモリの動作確認を行う処理装置とを設け、外部より動作指示信号と前記動作電圧とが供給され、前記動作指示信号に応じて、前記不揮発性半導体メモリにデータの書き込み、もしくは読み出しの動作指示を行う制御手段とを備え
    前記制御手段に、異常データを記憶するデータ記憶部を設け、
    前記処理装置は、前記不揮発性半導体メモリから読み出した動作確認データと前記記憶部の比較用動作確認データとの比較に異常がある際に、前記データ記憶部に異常データを設定し、初期設定動作を中断して前記制御手段をスリープモードに設定するとともに、前記データ記憶部に異常データが設定されている期間中、外部から初期設定終了を確認する設定コマンドを受け取った場合には、初期設定動作を実行することを特徴とするメモリカード。
  2. 外部より動作電圧が供給され、前記動作電圧の供給開始から一定期間後に一定以上の電圧に上昇する不揮発性半導体メモリと、外部より動作指示信号と前記動作電圧とが供給され、前記動作指示信号に応じて、前記不揮発性半導体メモリにデータの書き込み、もしくは読み出しの動作指示を行う制御手段とを有したメモリカードであって、
    前記不揮発性半導体メモリのある記憶領域には、動作確認データが格納され、
    前記制御手段は、
    制御プログラムに基づいて所定の処理を行う処理装置と、
    前記処理装置を動作させる制御プログラムを格納した不揮発性記憶部と、
    入出力データ、および演算データなどを一時的に格納する揮発性記憶部と、
    外部から入出力される各種動作を指示するコマンドを受けるとともに、これらの動作に必要なデータの入出力を行うインタフェース論理部とを備え、
    前記不揮発性記憶部のある領域には、前記不揮発性半導体メモリから読み出した動作確認データと比較する比較用動作確認データが格納され、前記処理装置は、初期設定動作において、前記不揮発性半導体メモリから読み出した動作確認データと前記不揮発性記憶部の比較用動作確認データとを比較し、
    前記インタフェース論理部に、異常データを記憶するデータ記憶部を設け、前記処理装置は、前記不揮発性半導体メモリから読み出した動作確認データと前記不揮発性記憶部の比較用動作確認データとの比較に異常がある際に、前記データ記憶部に異常データを設定し、初期設定動作を中断して前記制御手段をスリープモードに設定するとともに、前記データ記憶部に異常データが設定されている期間中に外部から初期設定終了を確認する設定コマンドを受け取った場合には、初期設定動作を実行することを特徴とするメモリカード。
JP2001278138A 2001-09-13 2001-09-13 メモリカード Expired - Fee Related JP4173297B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001278138A JP4173297B2 (ja) 2001-09-13 2001-09-13 メモリカード

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2001278138A JP4173297B2 (ja) 2001-09-13 2001-09-13 メモリカード
CNB02817898XA CN100412894C (zh) 2001-09-13 2002-05-08 存储卡及其初始化设置方法
KR10-2004-7003714A KR20040044913A (ko) 2001-09-13 2002-05-08 메모리 카드 및 그 초기 설정 방법
CN2007101487895A CN101197191B (zh) 2001-09-13 2002-05-08 存储卡及其初始化设置方法
PCT/JP2002/004460 WO2003025848A1 (en) 2001-09-13 2002-05-08 Memory card and its initial setting method
US10/484,043 US7305589B2 (en) 2001-09-13 2002-05-08 Memory card and its initial setting method
US11/877,500 US7549086B2 (en) 2001-09-13 2007-10-23 Memory card and its initial setting method
US12/412,117 US8051331B2 (en) 2001-09-13 2009-03-26 Memory card and its initial setting method

Publications (2)

Publication Number Publication Date
JP2003085508A JP2003085508A (ja) 2003-03-20
JP4173297B2 true JP4173297B2 (ja) 2008-10-29

Family

ID=19102549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001278138A Expired - Fee Related JP4173297B2 (ja) 2001-09-13 2001-09-13 メモリカード

Country Status (5)

Country Link
US (3) US7305589B2 (ja)
JP (1) JP4173297B2 (ja)
KR (1) KR20040044913A (ja)
CN (2) CN100412894C (ja)
WO (1) WO2003025848A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7607177B2 (en) 2004-02-23 2009-10-20 Micron Technology, Inc. Secure compact flash
DE102005022610A1 (de) * 2004-05-12 2005-12-08 Samsung Electronics Co., Ltd. Speichersystem, Schaltkreis sowie Verfahren zum Laden von Daten
US7258100B2 (en) * 2004-08-03 2007-08-21 Bruce Pinkston Internal combustion engine control
US20060036803A1 (en) * 2004-08-16 2006-02-16 Mori Edan Non-volatile memory device controlled by a micro-controller
JP2006276967A (ja) * 2005-03-28 2006-10-12 Renesas Technology Corp 半導体装置
CN100373404C (zh) * 2005-09-13 2008-03-05 北京中星微电子有限公司 一种初始化存储卡的方法
CN100465909C (zh) * 2006-06-02 2009-03-04 上海思必得通讯技术有限公司 产品中闪存初始化过程遍历数据进行查错的方法
CN100465910C (zh) * 2006-06-02 2009-03-04 上海思必得通讯技术有限公司 对产品中闪存数据的防错、纠错方法
JP2007334813A (ja) * 2006-06-19 2007-12-27 Nec Electronics Corp メモリ制御回路及びデータ書き換え方法
KR100884239B1 (ko) 2007-01-02 2009-02-17 삼성전자주식회사 메모리 카드 시스템 및 그것의 백그라운드 정보 전송 방법
KR100855994B1 (ko) * 2007-04-04 2008-09-02 삼성전자주식회사 플래시 메모리 장치 및 그 구동방법
CN101425336B (zh) * 2007-11-01 2011-05-25 英华达(上海)科技有限公司 烧录与比对方法
US7711869B1 (en) * 2007-12-20 2010-05-04 Emc Corporation Method for communicating plural signals generated at a source to a remote destination through a single wire
US7969803B2 (en) * 2008-12-16 2011-06-28 Macronix International Co., Ltd. Method and apparatus for protection of non-volatile memory in presence of out-of-specification operating voltage
US8495423B2 (en) 2009-08-11 2013-07-23 International Business Machines Corporation Flash-based memory system with robust backup and restart features and removable modules
US8578086B2 (en) * 2009-09-25 2013-11-05 Intel Corporation Memory link initialization
US20120092044A1 (en) * 2010-10-13 2012-04-19 Ability Enterprise Co., Ltd. Circuit for swapping a memory card in an electronic device
CN102520222A (zh) * 2011-10-28 2012-06-27 宁波三星电气股份有限公司 电能表系统抗干扰控制方法
KR102031661B1 (ko) * 2012-10-23 2019-10-14 삼성전자주식회사 데이터 저장 장치 및 컨트롤러, 그리고 데이터 저장 장치의 동작 방법
CN103927131B (zh) * 2014-03-25 2017-02-15 四川和芯微电子股份有限公司 同步闪存u盘的启动方法及其控制系统
KR101445105B1 (ko) * 2014-05-16 2014-10-06 주식회사 피앤티세미 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치
CN106683703A (zh) * 2017-03-15 2017-05-17 珠海格力电器股份有限公司 一种数据读取方法、集成电路及芯片
US10305470B1 (en) * 2018-07-09 2019-05-28 Winbond Electronics Corp. Circuit for recovering from power loss and electronic device using the same circuit and method thereof
CN109036494A (zh) * 2018-07-20 2018-12-18 江苏华存电子科技有限公司 一种快速检测闪存瑕疵的方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4414665A (en) * 1979-11-21 1983-11-08 Nippon Telegraph & Telephone Public Corp. Semiconductor memory device test apparatus
JPH0574789B2 (ja) * 1984-05-23 1993-10-19 Advantest Corp
JPH0473195B2 (ja) 1985-06-04 1992-11-20 Toppan Moore Kk
JPH06214897A (ja) * 1992-12-14 1994-08-05 E Syst Inc 誤り状態検出時に周辺装置に記憶したデータの損失を最少にする方法
US5301161A (en) * 1993-01-12 1994-04-05 Intel Corporation Circuitry for power supply voltage detection and system lockout for a nonvolatile memory
US5710741A (en) * 1994-03-11 1998-01-20 Micron Technology, Inc. Power up intialization circuit responding to an input signal
JPH08129631A (ja) 1994-11-01 1996-05-21 Dainippon Printing Co Ltd Icカード及びicカード発行装置
JP3625879B2 (ja) 1994-11-02 2005-03-02 大日本印刷株式会社 メモリチェック機能をもった情報記録媒体
FR2745924B1 (fr) * 1996-03-07 1998-12-11 Bull Cp8 Circuit integre perfectionne et procede d'utilisation d'un tel circuit integre
US5831460A (en) * 1997-02-26 1998-11-03 Xilinx, Inc. Power-on reset circuit with separate power-up and brown-out trigger levels
US5883532A (en) * 1997-03-25 1999-03-16 Analog Devices, Inc. Power-on reset circuit based upon FET threshold level
US5898634A (en) * 1997-06-17 1999-04-27 Micron Technology, Inc. Integrated circuit with supply voltage detector
JP2000021193A (ja) * 1998-07-01 2000-01-21 Fujitsu Ltd メモリ試験方法及び装置並びに記憶媒体
US6157579A (en) * 1998-07-31 2000-12-05 Stmicroelectronics S.R.L. Circuit for providing a reading phase after power-on-reset
KR100308479B1 (ko) * 1998-08-11 2001-11-01 윤종용 컴퓨터 시스템 내에서 부트-업 메모리로 사용되는 플래시 메모리 장치 및 그것의 데이터 읽기 방법
FR2784763B1 (fr) * 1998-10-16 2001-10-19 Gemplus Card Int Composant electronique et procede pour masquer l'execution d'instructions ou la manipulation de donnees
WO2000028547A1 (fr) * 1998-11-05 2000-05-18 Hitachi, Ltd. Dispositif de stockage a semi-conducteur et systeme de test
JP2000215112A (ja) * 1998-11-20 2000-08-04 Sony Computer Entertainment Inc 電子機器及び低電圧検出方法
JP2001222690A (ja) 2000-02-08 2001-08-17 Nec Infrontia Corp Pos装置におけるicカードの情報処理方法
US6629047B1 (en) * 2000-03-30 2003-09-30 Intel Corporation Method and apparatus for flash voltage detection and lockout
JP4601119B2 (ja) * 2000-05-02 2010-12-22 株式会社アドバンテスト メモリ試験方法・メモリ試験装置
US7310760B1 (en) * 2002-12-11 2007-12-18 Chung Sun Apparatus and method for initializing an integrated circuit device and activating a function of the device once an input power supply has reached a threshold voltage

Also Published As

Publication number Publication date
US20090187703A1 (en) 2009-07-23
CN100412894C (zh) 2008-08-20
KR20040044913A (ko) 2004-05-31
CN1554069A (zh) 2004-12-08
CN101197191B (zh) 2010-09-15
JP2003085508A (ja) 2003-03-20
US8051331B2 (en) 2011-11-01
US20040255205A1 (en) 2004-12-16
US7549086B2 (en) 2009-06-16
WO2003025848A1 (en) 2003-03-27
US7305589B2 (en) 2007-12-04
US20080059852A1 (en) 2008-03-06
CN101197191A (zh) 2008-06-11

Similar Documents

Publication Publication Date Title
US9052843B2 (en) Card and host device
US9009387B2 (en) Method for controlling non-volatile semiconductor memory system
US8219882B2 (en) Memory card and memory controller
US8296752B2 (en) Implementation of in-system programming to update firmware on memory cards
US5963463A (en) Method for on-board programming of PRD serial EEPROMS
US6651149B1 (en) Data storage medium with certification data
US5845332A (en) Non-volatile memory, memory card and information processing apparatus using the same and method for software write protect control of non-volatile memory
US5648929A (en) Flash memory card
JP4115494B2 (ja) 複数電圧印加における自動電圧検出
KR100906519B1 (ko) 비-휘발성 메모리 시스템에서 사용불가능한 블록을관리하기 위한 방법 및 장치
JP5442789B2 (ja) フラッシュメモリをテストするための方法、システム、および、コンピュータで読み取り可能なコード
TWI408597B (zh) 透過嵌入式控制器之快閃儲存器初始化
KR100545457B1 (ko) 외부기억장치
US10198191B2 (en) Memory card and host device thereof
US8086919B2 (en) Controller having flash memory testing functions, and storage system and testing method thereof
US7185145B2 (en) Memory card
EP1115063B1 (en) Non-volatile semiconductor memory device with error management
JP2013109823A (ja) 不揮発性メモリ装置及び不揮発性メモリ装置を制御するコントローラの動作方法
JP3979486B2 (ja) 不揮発性記憶装置およびデータ格納方法
US6725291B2 (en) Detection method used in adaptor capable of inserting various kinds of memory cards
US6798696B2 (en) Method of controlling the operation of non-volatile semiconductor memory chips
US7376012B2 (en) Memory system and data writing method
US8429334B2 (en) Method for preventing data loss during solder reflow process and memory device using the same
US6813668B2 (en) Multi-functional electronic card capable of detecting removable cards
US8145831B2 (en) Memory system and controller with mode for direct access memory

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041006

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080813

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130822

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees