KR20190037659A - 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 데이터 저장 장치 - Google Patents

불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 데이터 저장 장치 Download PDF

Info

Publication number
KR20190037659A
KR20190037659A KR1020170127218A KR20170127218A KR20190037659A KR 20190037659 A KR20190037659 A KR 20190037659A KR 1020170127218 A KR1020170127218 A KR 1020170127218A KR 20170127218 A KR20170127218 A KR 20170127218A KR 20190037659 A KR20190037659 A KR 20190037659A
Authority
KR
South Korea
Prior art keywords
data cells
program
programmed
data
flag cell
Prior art date
Application number
KR1020170127218A
Other languages
English (en)
Inventor
엄기표
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170127218A priority Critical patent/KR20190037659A/ko
Priority to US15/980,313 priority patent/US10490293B2/en
Priority to TW107121366A priority patent/TWI787285B/zh
Priority to CN201810804657.1A priority patent/CN109584937B/zh
Publication of KR20190037659A publication Critical patent/KR20190037659A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3463—Circuits or methods to detect overprogrammed nonvolatile memory cells, usually during program verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3413—Circuits or methods to recover overprogrammed nonvolatile memory cells detected during program verification, usually by means of a "soft" erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5646—Multilevel memory with flag bits, e.g. for showing that a "first page" of a word line is programmed but not a "second page"

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 발명의 실시 예에 따른 불휘발성 메모리 장치는 데이터 셀들 및 상기 데이터 셀들이 오버 프로그램 셀인지 여부를 나타내는 오버 프로그램 플래그 셀을 포함하는 페이지들로 구성된 메모리 셀 어레이; 상기 메모리 셀 어레이에 데이터를 저장하거나 또는 상기 메모리 셀 어레이로부터 데이터를 독출하도록 구성된 주변 회로; 및 외부 장치로부터 프로그램 커맨드가 수신되면, 프로그램할 데이터 셀들이 프로그램 가능한 상태인지 여부를 판단하고, 상기 프로그램할 데이터 셀들이 프로그램 가능한 상태가 아니면 상기 프로그램할 데이터 셀과 대응하는 상기 오버 프로그램 플래그 셀을 프로그램하도록 상기 주변 회로를 제어하는 제어 로직을 포함한다.

Description

불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 데이터 저장 장치{Nonvolatile memory device, operating method thereof and data storage device having the same}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 데이터 저장 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive)를 포함한다.
본 발명의 실시 예는 무효 페이지 검출이 용이한 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 데이터 저장 장치를 제공하는 것이다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치는 데이터 셀들 및 상기 데이터 셀들이 오버 프로그램 셀인지 여부를 나타내는 오버 프로그램 플래그 셀을 포함하는 페이지들로 구성된 메모리 셀 어레이; 상기 메모리 셀 어레이에 데이터를 저장하거나 또는 상기 메모리 셀 어레이로부터 데이터를 독출하도록 구성된 주변 회로; 및 외부 장치로부터 프로그램 커맨드가 수신되면, 프로그램할 데이터 셀들이 프로그램 가능한 상태인지 여부를 판단하고, 상기 프로그램할 데이터 셀들이 프로그램 가능한 상태가 아니면 상기 프로그램할 데이터 셀과 대응하는 상기 오버 프로그램 플래그 셀을 프로그램하도록 상기 주변 회로를 제어하는 제어 로직을 포함한다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치의 동작 방법은 외부 장치로부터 프로그램 커맨드가 수신되는지 여부를 판단하는 단계; 상기 외부 장치로부터 상기 프로그램 커맨드가 수신되면, 프로그램할 데이터 셀들이 프로그램 가능한 상태인지 여부를 판단하는 단계; 및 상기 프로그램할 데이터 셀들이 프로그램 가능한 상태가 아니면, 상기 프로그램할 데이터 셀들에 대응하는 오버 프로그램 플래그 셀을 프로그램하는 단계를 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치는 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치의 동작을 제어하도록 구성된 컨트롤러를 포함한다. 상기 불휘발성 메모리 장치는 데이터 셀들 및 상기 데이터 셀들이 오버 프로그램 셀인지 여부를 나타내는 오버 프로그램 플래그 셀을 포함하는 워드 라인들로 구성된 메모리 셀 어레이; 상기 메모리 셀 어레이에 데이터를 저장하거나 또는 상기 메모리 셀 어레이로부터 데이터를 독출하도록 구성된 주변 회로; 및 상기 컨트롤러로부터 프로그램 커맨드가 수신되면, 프로그램할 데이터 셀들이 프로그램 가능한 상태인지 여부를 판단하고, 상기 프로그램할 데이터 셀들이 프로그램 가능한 상태가 아니면 상기 프로그램할 데이터 셀과 대응하는 상기 오버 프로그램 플래그 셀을 프로그램하도록 상기 주변 회로를 제어하는 제어 로직을 포함한다.
본 실시 예들에 따르면, 각 워드 라인마다 오버 프로그램 여부를 나타내는 오버 프로그램 플래그 셀을 구비하고 불휘발성 메모리 장치로부터 오버 프로그램 플래그 셀의 상태 정보를 수신함에 따라, 오버 프로그램된 워드 라인을 용이하게 확인할 수 있다.
또한, 불휘발성 메모리 장치로부터 제공된 상태 정보에 근거하여 오버 프로그램된 워드 라인을 확인함에 따라, 불필요한 ECC 디코딩을 수행하지 않아도 되므로 데이터 저장 장치의 성능이 개선될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도이다.
도 2는 도 1의 불휘발성 메모리 장치의 구성을 예시적으로 도시한 블록도이다.
도 3은 도 1의 메모리 셀 어레이의 메모리 블록을 예시적으로 도시한 회로도이다.
도 4는 데이터 셀 영역 및 플래그 셀 영역을 갖는 하나의 워드 라인을 개념적으로 도시한 도면이다.
도 5는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 동작 방법에서 임의의 워드 라인에 대한 프로그램 동작을 도시한 순서도이다.
도 6은 도 5의 S510 단계를 구체적으로 도시한 순서도이다.
도 7은 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 동작 방법에서 임의의 워드 라인에 대한 상태 정보를 확인 및 전송하는 방법을 도시한 순서도이다.
도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 9는 도 8에 도시된 컨트롤러를 예시적으로 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 설명하도록 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도이고, 도 2는 도 1의 불휘발성 메모리 장치의 구성을 예시적으로 도시한 블록도이다.
도 1을 참조하면, 본 실시 예에 따른 데이터 저장 장치(10)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(10)는 메모리 시스템으로 불릴 수 있다.
데이터 저장 장치(10)는 호스트 장치(도시되지 않음)와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들어, 데이터 저장 장치(10)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI-express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(10)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들어, 데이터 저장 장치(10)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(10)는 불휘발성 메모리 장치(100) 및 컨트롤러(200)를 포함할 수 있다.
불휘발성 메모리 장치(100)는 데이터 저장 장치(10)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(100)는 메모리 셀에 따라서 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory, FRAM), 티엠알(tunneling magneto-resistive, TMR) 막을 이용한 마그네틱 램(magnetic random access memory, MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory, PRAM), 전이 금속 화합물(transition metal oxide)을 이용한 저항성 램(resistive random access memory, RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
도 1에서는 데이터 저장 장치(10)가 하나의 불휘발성 메모리 장치(100)를 포함하는 것으로 도시하였으나, 이는 설명의 편의를 위한 것으로, 데이터 저장 장치(10)는 복수의 불휘발성 메모리 장치들을 포함할 수 있으며, 본 발명은 복수의 불휘발성 메모리 장치들을 포함하는 데이터 저장 장치(10)에 대해서도 동일하게 적용될 수 있다.
도 2를 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120), 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 워드 라인들(WL)과 비트 라인들(BL)이 서로 교차된 영역에 배열된 메모리 셀(도시되지 않음)들을 포함할 수 있다. 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1 ~ BLKi)을 포함할 수 있고, 복수의 메모리 블록들(BLK1 ~ BLKi)은 각각 복수의 페이지들(P1 ~ Pk)을 포함할 수 있다. 예를 들어, 각 메모리 셀은 하나의 비트를 저장하는 싱글 레벨 셀(single level cell, SLC), 2 비트의 데이터를 저장할 수 있는 멀티 레벨 셀(multi level cell, MLC), 3 비트의 데이터를 저장할 수 있는 트리플 레벨 셀(triple level cell, TLC) 또는 4 비트의 데이터를 저장할 수 있는 쿼드 레벨 셀(quad level cell, QLC)일 수 있다. 메모리 셀 어레이(110)는 싱글 레벨 셀, 멀티 레벨 셀, 트리플 레벨 셀, 및 쿼드 레벨 셀 중 적어도 하나 이상을 포함할 수 있다. 예를 들어, 메모리 셀 어레이(110)는 2차원 수평 구조의 메모리 셀들을 포함할 수도 있고, 또는 3차원 수직 구조의 메모리 셀들을 포함할 수도 있다.
주변 회로(120)는 외부로부터 수신된 데이터를 메모리 셀 어레이(110)에 저장하거나 또는 메모리 셀 어레이(110)로부터 데이터를 독출하여 출력하도록 구성된 기능 블록들을 포함할 수 있다. 예를 들어, 주변 회로(120)는 로우 디코더(121), 페이지 버퍼(123), 컬럼 디코더(125), 입출력 회로(127) 및 전압 공급 회로(129)를 포함할 수 있다.
로우 디코더(121)는 메모리 셀 어레이(110)와 연결된 복수의 워드 라인들(WL) 중 어느 하나를 선택할 수 있다. 예를 들어, 로우 디코더(121)는 제어 로직(130)으로부터 수신된 로우 어드레스에 근거하여 복수의 워드 라인들(WL) 중 어느 하나의 워드 라인을 선택하고, 전압 공급 회로(129)로부터 제공된 워드 라인 전압을 선택된 워드 라인으로 제공할 수 있다.
페이지 버퍼(123)는 복수의 비트 라인들(BL)을 통해 메모리 셀 어레이(110)와 연결될 수 있다. 페이지 버퍼(123)는 메모리 셀 어레이(110)에 쓰여질 프로그램 데이터들 또는 메모리 셀 어레이(110)로부터 독출된 리드 데이터들을 임시 저장하도록 구성될 수 있다.
컬럼 디코더(125)는 메모리 셀 어레이(110)와 연결된 복수의 비트 라인들(BL) 중 어느 하나를 선택할 수 있다. 예를 들어, 컬럼 디코더(125)는 제어 로직(130)으로부터 수신된 컬럼 어드레스에 근거하여 복수의 비트 라인들(BL) 중 수신된 어느 하나의 비트 라인을 선택할 수 있다.
입출력 회로(127)는 입출력 라인(I/O)을 통해 컨트롤러(200, 도 1 참조)에 연결되고, 컨트롤러(200)와 커맨드, 어드레스 및 데이터 등을 주고받을 수 있다.
전압 공급 회로(129)는 불휘발성 메모리 장치(100)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 공급 회로(129)에 의해서 생성된 전압들은 메모리 셀 어레이(110)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(130)은 불휘발성 메모리 장치(100)의 프로그램(또는 라이트), 리드 및 소거 동작과 관련된 제반 동작을 제어할 수 있다. 예를 들어, 제어 로직(130)은 컨트롤러(200, 도 1 참조)로부터 수신된 프로그램 커맨드 및 리드 커맨드에 응답하여 메모리 셀 어레이(110)에서 프로그램 동작 및 리드 동작이 수행되도록 주변 회로(120)의 기능 블록들의 동작을 제어할 수 있다. 또한, 제어 로직(130)은 컨트롤러(200)로부터 수신된 소거 커맨드에 응답하여 메모리 셀 어레이(110)에서 소거 동작이 수행되도록 주변 회로(120)의 기능 블록들의 동작을 제어할 수 있다. 프로그램 동작 및 리드 동작은 페이지 단위로 수행되고, 소거 동작은 블록 단위로 수행될 수 있으나, 특별히 이에 한정되는 것은 아니다.
도 3은 도 2의 메모리 블록을 예시적으로 도시한 회로도이다. 도 2에 도시된 바와 같이, 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1 ~ BLKi)을 포함할 수 있고, 각 메모리 블록(BLK1 ~ BLKi)은 도 3과 같이 구성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
도 3을 참조하면, 메모리 블럭(BLK)은 데이터 셀 영역(DCA) 및 플래그 셀 영역(FCA)을 포함할 수 있다. 데이터 셀 영역(DCA)과 플래그 셀 영역(FCA)은 논리적으로 분리될 수 있다.
데이터 셀 영역(DCA)은 컨트롤러(200, 도 1 참조)로부터 제공되는 데이터를 저장할 수 있다. 도 3에 도시하지는 않았으나, 데이터 셀 영역(DCA)은 메인 영역과 스페어 영역을 포함할 수 있다. 메인 영역에는 호스트 장치로부터 프로그램 요청된 데이터가 저장될 수 있다. 스페어 영역에는 메인 영역에 저장된 데이터와 관련된 정보, 예를 들면, 에러 정정 코드와 같은 메타 데이터가 저장될 수 있다.
데이터 셀 영역(DCA)은 복수의 비트 라인들(BL1~BLn)에 연결된 복수의 셀 스트링들(ST1~STn)을 포함할 수 있다. 셀 스트링들(ST1~STn)은 동일한 회로 구성을 가질 수 있다. 설명의 편의를 위해 하나의 셀 스트링(ST1)에 대하여 설명한다.
셀 스트링(ST1)은 비트 라인(BL1)과 공통 소스 라인(CSL: common source line) 사이에 연결되어 있는 복수의 데이터 셀들(DC1~DCm) 그리고 선택 트랜지스터들(DST 및 SST)을 포함할 수 있다. 보다 구체적으로, 셀 스트링(ST1)은 드레인 선택 라인(DSL: drain select line)에 연결되는 드레인 선택 트랜지스터(DST: drain select transistor), 복수의 워드 라인들(WL1~WLm)에 각각 연결되는 복수의 데이터 셀들(DC1~DCm) 그리고 소스 선택 라인(SSL: source select line)에 연결되는 소스 선택 트랜지스터(SST)를 포함할 수 있다.
플래그 셀 영역(FCA)은 복수의 플래그 비트 라인들(BL1F~BLpF)에 연결된 복수의 플래그 셀 스트링들(ST1F~STpF)을 포함할 수 있다. 플래그 셀 스트링들(ST1F~STpF)은 동일한 회로 구성을 가질 수 있다. 설명의 편의를 위해 하나의 플래그 셀 스트링(ST1F)에 대하여 설명한다.
플래그 셀 스트링(ST1F)은 비트 라인(BL1F)과 공통 소스 라인(CSL) 사이에 연결되어 있는 복수의 플래그 셀들(FC1~FCm) 그리고 선택 트랜지스터들(DSTF 및 SSTF)을 포함할 수 있다. 보다 구체적으로, 플래그 셀 스트링(ST1F)은 드레인 선택 라인(DSL)에 연결되는 드레인 선택 트랜지스터(DSTF), 복수의 워드 라인들(WL1~WLm)에 각각 연결되는 복수의 플래그 셀들(FC1~FCm) 그리고 소스 선택 라인(SSL)에 연결되는 소스 선택 트랜지스터(SSTF)를 포함한다.
도 4는 데이터 셀 그룹 및 플래그 셀 그룹을 갖는 하나의 워드 라인을 개념적으로 도시한 도면이다.
데이터 셀 그룹(DCG)은 복수의 데이터 셀(DC)들을 포함할 수 있다. 복수의 데이터 셀(DC)들은 복수의 섹터들로 그룹화될 수 있다. 도 4에서는 4개의 섹터들(S1~S4)로 그룹화된 것으로 도시하였으나, 섹터들의 개수가 특별히 이에 한정되는 것은 아니다. 각 섹터(S1~S4)는 적어도 하나 이상의 데이터 셀(DC)들을 포함할 수 있다. 데이터 셀 그룹(DCG)에 대한 프로그램 동작은 복수의 섹터들(S1~S4)에 대하여 동시에 수행되거나 또는 섹터 별로 따로 수행될 수도 있다.
플래그 셀 그룹(FCG)은 노멀 프로그램 플래그 셀(NPFC) 및 오버 프로그램 플래그 셀(OPFC)을 포함할 수 있다. 도 4에서는 플래그 셀 그룹(FCG)이 노멀 프로그램 플래그 셀(NPFC) 및 오버 프로그램 플래그 셀(OPFC) 만을 포함하는 것으로 도시하였으나, 특별히 이에 한정되는 것은 아니며, 플래그 셀 그룹(FCG)에는 데이터 셀 그룹(DCG)에 저장된 데이터들에 대한 다양한 정보를 저장하기 위한 다양한 플래그 셀들이 포함될 수 있음은 자명하다.
노멀 프로그램 플래그 셀(NPFC)에는 데이터 셀 그룹(DCG)의 데이터 셀(DC)들이 노멀 프로그램된 데이터 셀들인지 여부를 나타내는 정보가 저장될 수 있다. 오버 프로그램 플래그 셀(OPFC)에는 데이터 셀 그룹(DCG)의 데이터 셀(DC)들이 오버 프로그램된 데이터 셀들인지 여부를 나타내는 정보가 저장될 수 있다.
노멀 프로그램된 데이터 셀들은 소거 상태에서 프로그램된 데이터 셀들일 수 있다. 즉, 노멀 프로그램된 데이터 셀들은 프로그램이 가능한 상태에서 정상적으로 프로그램된 데이터 셀들을 의미할 수 있다. 오버 프로그램된 데이터 셀들은 프로그램된 상태에서 중복 프로그램된 데이터 셀들일 수 있다. 즉, 오버 프로그램된 셀들은 프로그램이 가능하지 않은 상태에서 비정상적으로 프로그램된 데이터 셀들을 의미할 수 있다.
본 실시 예에서 노멀 프로그램 플래그 셀(NPFC)에 대한 프로그램 동작은 컨트롤러(200)로부터 수신되는 별도의 프로그램 커맨드에 의해 수행될 수 있다. 한편, 오버 프로그램 플래그 셀(OPFC)에 대한 프로그램 동작은 불휘발성 메모리 장치(100, 도 2 참조)의 제어 로직(130)의 제어에 의해 수행될 수 있다.
호스트 장치(도시되지 않음)로부터 프로그램 요청이 수신되면, 컨트롤러(200)는 수신된 프로그램 요청에 대응하는 프로그램 커맨드를 생성하여 불휘발성 메모리 장치(100)로 전송하고, 불휘발성 메모리 장치(100)는 컨트롤러(200)로부터 수신된 프로그램 커맨드에 근거하여 메모리 셀 어레이(110)에 대한 프로그램 동작을 수행할 수 있다.
컨트롤러(200)로부터 수신되는 프로그램 커맨드는 데이터 셀 그룹(DCG)의 데이터 셀(DC)들만을 프로그램하기 위한 프로그램 커맨드(이하, ‘단일 프로그램 커맨드’라 함)이거나 또는, 데이터 셀 그룹(DCG)의 데이터 셀(DC)들 및 데이터 셀 그룹(DCG)에 대응하는 플래그 셀 그룹(FCG)의 노멀 프로그램 플래그 셀(NPFC)을 동시에 프로그램하기 위한 프로그램 커맨드(이하, ‘복합 프로그램 커맨드’라 함)를 포함할 수 있다.
불휘발성 메모리 장치(100)의 제어 로직(130, 도 2 참조)은 컨트롤러(200)로부터 단일 프로그램 커맨드가 제공되면 해당하는 데이터 셀 그룹(DCG)의 데이터 셀(DC)들만 프로그램하도록 주변 회로(120)의 동작을 제어할 수 있다. 또한, 제어 로직(130)은 컨트롤러(200)로부터 복합 프로그램 커맨드가 제공되면 해당하는 데이터 셀 그룹(DCG)의 데이터 셀(DC)들 및 대응하는 플래그 셀 그룹(FCG)의 노멀 프로그램 플래그 셀(NPFC)을 동시에 프로그램하도록 주변 회로(120)의 동작을 제어할 수 있다.
제어 로직(130)은 컨트롤러(200)로부터 단일 프로그램 커맨드 또는 복합 프로그램 커맨드가 수신되면, 프로그램할 어드레스에 해당하는 워드 라인의 노멀 프로그램 플래그 셀(NPFC)이 프로그램 상태인지 여부를 판단하고, 해당 워드 라인의 노멀 프로그램 플래그 셀(NPFC)이 프로그램 상태이면 해당 워드 라인의 데이터 셀(DC)들에 데이터를 프로그램하면서 동시에 오버 프로그램 플래그 셀(OPFC)을 프로그램하도록 주변 회로(120)의 동작을 제어할 수 있다.
불휘발성 메모리 장치(100)의 제어 로직(130, 도 2 참조)은 컨트롤러(200)로부터 임의의 워드 라인에 대한 상태의 확인을 요청하는 워드 라인 상태 확인 커맨드가 제공되면, 해당 워드 라인의 플래그 셀 그룹(FCG)의 노멀 프로그램 플래그 셀(NPFC) 및 오버 프로그램 플래그 셀(OPFC)을 확인하고, 해당 워드 라인이 노멀 프로그램되었는지 또는 오버 프로그램되었는지 여부를 나타내는 상태 정보를 컨트롤러(200)로 전송할 수 있다.
예를 들어, 컨트롤러(200)로부터 상태 확인이 요청된 워드 라인의 노멀 프로그램 플래그 셀(NPFC)는 프로그램 상태이고, 오버 프로그램 플래그 셀(OPFC)은 소거 상태인 것으로 확인되면, 제어 로직(130)은 해당 워드 라인의 데이터 셀(DC)들은 노멀 프로그램된 데이터 셀(DC)들임을 나타내는 상태 정보를 컨트롤러(200)로 전송할 수 있다. 이는, 해당 워드 라인에 저장된 데이터는 양호한 데이터임을 의미할 수 있다.
한편, 컨트롤러(200)로부터 상태 확인이 요청된 워드 라인의 노멀 프로그램 플래그 셀(NPFC) 및 오버 프로그램 플래그 셀(OPFC)이 모두 프로그램 상태인 것으로 확인되면, 제어 로직(130)은 해당 워드 라인의 데이터 셀(DC)들은 오버 프로그램된 데이터 셀(DC)들임을 나타내는 상태 정보를 컨트롤러(200)로 전송할 수 있다. 이는, 해당 워드 라인에 저장된 데이터는 불량한 데이터임을 의미할 수 있다.
컨트롤러(200)는 제어 로직(130)으로부터 수신된 임의의 워드 라인에 대한 상태 정보에 근거하여 해당 워드 라인에 프로그램된 데이터가 유효 데이터인지 또는 무효 데이터인지 여부를 판단할 수 있다. 즉, 해당 워드 라인에 저장된 데이터에 대한 ECC 디코딩을 수행하지 않아도 불휘발성 메모리 장치(100)로부터 제공된 상태 정보에 근거하여 해당 워드 라인이 오버 프로그램된 워드 라인인지 여부를 용이하게 판단할 수 있다.
또한, 임의의 워드 라인에 프로그램된 데이터가 무효 데이터로 판단되면, 컨트롤러(200)는 해당 워드 라인에 프로그램된 데이터에 대한 ECC 디코딩 동작을 수행하지 않도록 ECC 유닛(240, 도 1 참조)을 제어할 수 있다. 이와 같이 무효 데이터에 대한 불필요한 ECC 디코딩 동작을 수행하지 않게 됨에 따라, 데이터 저장 장치(10)의 성능을 개선할 수 있다.
컨트롤러(200)는 랜덤 액세스 메모리(230)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 데이터 저장 장치(10)의 제반 동작을 제어할 수 있다. 컨트롤러(200)는 펌웨어 또는 소프트웨어와 같은 코드 형태의 명령(instruction) 또는 알고리즘을 해독하고 구동할 수 있다. 컨트롤러(200)는 하드웨어, 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다.
컨트롤러(200)는 호스트 인터페이스 유닛(210), 프로세서(220), 에러 정정 코드(error correction code, ECC) 유닛(230), 랜덤 액세스 메모리(240), 및 메모리 인터페이스 유닛(250)을 포함할 수 있다.
호스트 인터페이스 유닛(210)은 호스트 장치(도시되지 않음)의 프로토콜에 대응하여 호스트 장치와 데이터 저장 장치(10) 사이를 인터페이싱할 수 있다. 예를 들어, 호스트 인터페이스 유닛(210)은 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI express) 프로토콜 중 어느 하나를 통해 호스트 장치와 통신할 수 있다.
프로세서(220)는 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 프로세서(220)는 호스트 장치로부터 전송된 요청을 처리할 수 있다. 호스트 장치로부터 전송된 요청을 처리하기 위해서, 프로세서(220)는 랜덤 액세스 메모리(240)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 펌웨어를 구동하고, 호스트 인터페이스 유닛(210), ECC 유닛(230), 랜덤 액세스 메모리(240) 및 메모리 인터페이스 유닛(250) 등과 같은 내부 기능 블록들 및 불휘발성 메모리 장치(100)를 제어할 수 있다.
프로세서(220)는 호스트 장치로부터 전송된 요청들에 근거하여 불휘발성 메모리 장치(100)의 동작을 제어할 제어 신호들을 생성하고, 생성된 제어 신호들을 메모리 인터페이스 유닛(250)으로 제공할 수 있다. 예를 들어, 프로세서(220)는 전술한 바와 같이, 호스트 장치로부터 전송된 프로그램 요청에 근거하여 단일 프로그램 커맨드 또는 복합 프로그램 커맨드를 생성하고, 생성된 단일 프로그램 커맨드 또는 복합 프로그램 커맨드를 메모리 인터페이스 유닛(250)으로 제공할 수 있다.
또한, 프로세서(220)는 특정 워드 라인에 대한 상태 정보를 확인하기 위한 워드 라인 상태 확인 커맨드를 생성하고, 생성된 워드 라인 상태 확인 커맨드를 메모리 인터페이스 유닛(250)으로 제공할 수 있다.
에러 정정 코드(error correction code, ECC) 유닛(230)은 불휘발성 메모리 장치(100)로부터 독출된 리드 데이터에 포함된 에러를 정정하도록 구성될 수 있다. ECC 유닛(230)은 에러 정정 코드(error correction code)에 따라 리드 데이터를 디코드하여 에러를 정정할 수 있다. 예를 들어, 에러 정정 코드는 BCH 코드(Bose, Chaudhri, Hocquenghem Code), 리드 솔로몬 코드(Reed Solomon Code), RM 코드(Reed Muller Codes), 해밍 코드(Hamming Code), 컨볼루션 코드(Convolution Code), LDPC 코드(Low Density Parity Check Code) 등 다양한 방식들의 에러 정정 코드들을 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.
랜덤 액세스 메모리(240)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 랜덤 액세스 메모리(240)는 프로세서(220)에 의해서 구동되는 펌웨어를 저장할 수 있다. 또한, 랜덤 액세스 메모리(240)는 펌웨어의 구동에 필요한 데이터, 예를 들면, 메타 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(240)는 프로세서(220)의 동작 메모리(working memory)로서 동작할 수 있다.
또한, 랜덤 액세스 메모리(240)는 호스트 장치로부터 불휘발성 메모리 장치(100)로 전송될 프로그램 데이터 또는 불휘발성 메모리 장치(100)로부터 호스트 장치로 전송될 리드 데이터를 임시 저장하도록 구성될 수 있다. 즉, 랜덤 액세스 메모리(240)는 버퍼 메모리(buffer memory)로서 동작할 수 있다.
메모리 인터페이스 유닛(250)은 프로세서(220)의 제어에 따라 불휘발성 메모리 장치(100)를 제어할 수 있다. 메모리 인터페이스 유닛(250)은 메모리 컨트롤 유닛으로도 불릴 수 있다. 메모리 인터페이스 유닛(250)은 제어 신호들을 불휘발성 메모리 장치(100)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리 장치(100)를 제어하기 위한 커맨드, 어드레스 등을 포함할 수 있다. 커맨드로는 전술한 단일 프로그램 커맨드, 복합 프로그램 커맨드, 워드 라인 상태 확인 커맨드 등을 포함할 수 있다. 메모리 컨트롤 유닛(250)은 데이터를 불휘발성 메모리 장치(100)로 제공하거나, 불휘발성 메모리 장치(100)로부터 데이터, 및 워드 라인 상태 정보 등을 제공 받을 수 있다.
도 5는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 동작 방법에서 임의의 워드 라인에 대한 프로그램 동작을 도시한 순서도이다. 도 5를 참조하여 본 실시 예에 따른 불휘발성 메모리 장치(100)의 동작 방법을 설명함에 있어서, 도 1 내지 도 4가 참조될 수 있다.
S510 단계에서, 외부 장치로부터 프로그램 커맨드가 수신되면, 불휘발성 메모리 장치(100)의 제어 로직(130)은 프로그램할 어드레스에 대응하는 워드 라인(WL, 도 4 참조)의 데이터 셀(DC, 도 4 참조)들이 프로그램이 가능한 상태인지 여부를 판단할 수 있다. 여기에서, 외부 장치는 컨트롤러(200, 도 1 참조)일 수 있다. 제어 로직(130)이 프로그램할 데이터 셀(DC)들이 프로그램이 가능한 상태인지 여부를 판단하는 방법은 도 6을 참조하여 설명될 것이다.
S520 단계에서, 프로그램할 데이터 셀(DC)들이 프로그램이 가능한 상태가 아니면, 제어 로직(130)은 프로그램할 데이터 셀(DC)들 및 프로그램할 데이터 셀(DC)들에 대응하는 오버 프로그램 플래그 셀(OPFC, 도 4 참조)을 동시에 프로그램하도록 주변 회로(120, 도 2 참조)의 동작을 제어할 수 있다.
도 6은 도 5의 S510 단계를 구체적으로 도시한 순서도이다.
S610 단계에서, 제어 로직(130)은 프로그램할 데이터 셀(DC)들에 대응하는 노멀 프로그램 플래그 셀(NPFC, 도 4 참조)이 프로그램 상태인지 또는 소거 상태인지 여부를 확인할 수 있다.
S620 단계에서, 프로그램할 데이터 셀(DC)들에 대응하는 노멀 프로그램 플래그 셀(NPFC)이 프로그램 상태이면, 제어 로직(130)은 프로그램할 데이터 셀(DC)들이 프로그램이 가능한 상태가 아닌 것으로 판단할 수 있다. 한편, 프로그램할 데이터 셀(DC)들에 대응하는 노멀 프로그램 플래그 셀(NPFC)이 소거 상태이면, 제어 로직(130)은 프로그램할 데이터 셀(DC)들이 프로그램이 가능한 상태인 것으로 판단할 수 있다.
도 7은 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 동작 방법에서 임의의 워드 라인에 대한 상태 정보를 확인 및 전송하는 방법을 도시한 순서도이다.
S710 단계에서, 외부 장치로부터 임의의 워드 라인에 대한 워드 라인 상태 확인 커맨드가 수신되면, 불휘발성 메모리 장치(100)의 제어 로직(130)은 해당 워드 라인(WL)의 노멀 프로그램 플래그 셀(NPFC) 및 오버 프로그램 플래그 셀(OPFC)을 확인할 수 있다. 예를 들어, 제어 로직(130)은 주변 회로(120)의 동작을 제어하여 노멀 프로그램 플래그 셀(NPFC) 및 오버 프로그램 플래그 셀(OPFC)을 리드하고, 노멀 프로그램 플래그 셀(NPFC) 및 오버 프로그램 플래그 셀(OPFC)이 각각 프로그램 상태인지 또는 소거 상태인지 여부를 확인할 수 있다.
S720 단계에서, 제어 로직(130)은 노멀 프로그램 플래그 셀(NPFC) 및 오버 프로그램 플래그 셀(OPFC) 각각의 상태들에 근거하여 해당 워드 라인의 상태를 판단하고, 상태 정보를 컨트롤러(200)로 전송할 수 있다. 예를 들어, 노멀 프로그램 플래그 셀(NPFC)은 프로그램 상태이고, 오버 프로그램 플래그 셀(OPFC)은 소거 상태이면, 제어 로직(130)은 컨트롤러(200)로 해당 워드 라인에 저장된 데이터는 유효 데이터임을 나타내는 상태 정보를 전송할 수 있다. 한편, 노멀 프로그램 플래그 셀(NPFC) 및 오버 프로그램 플래그 셀(OPFC)이 모두 프로그램 상태이면, 제어 로직(130)은 컨트롤러(200)로 해당 워드 라인에 저장된 데이터는 무효 데이터임을 나타내는 상태 정보를 전송할 수 있다.
도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 8을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive)(2200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 및 전원 커넥터(2260)를 포함할 수 있다.
컨트롤러(2210)는 SSD(2200)의 제반 동작을 제어할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.
도 9는 도 8에 도시된 컨트롤러를 예시적으로 보여주는 도면이다. 도 9를 참조하면, 컨트롤러(2210)는 호스트 인터페이스 유닛(2211), 컨트롤 유닛(2212), 랜덤 액세스 메모리(2213), 에러 정정 코드(ECC) 유닛(2214) 및 메모리 인터페이스 유닛(2215)을 포함할 수 있다.
호스트 인터페이스 유닛(2211)은, 호스트 장치(2100)의 프로토콜에 따라서, 호스트 장치(2100)와 SSD(2200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(2211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2211)은 호스트 장치(2100)가 SSD(2200)를 범용 데이터 저장 장치, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2212)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2212)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(2214)은 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(2215)은 버퍼 메모리 장치(2220)에 저장된 데이터를 불휘발성 메모리 장치들(2231~223n)로 제공하거나, 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 제공할 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 10을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 데이터 저장 장치(3200)는 접속 터미널(3110)에 마운트(mount)될 수 있다.
데이터 저장 장치(3200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 9에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
불휘발성 메모리 장치들(3231~3232)은 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 데이터 저장 장치(3200) 내부에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 데이터 저장 장치(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 데이터 저장 장치(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 데이터 저장 장치(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 데이터 저장 장치(3200)의 어느 한 변에 배치될 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 11을 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 데이터 저장 장치(4200)를 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(4200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(4200)는 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 데이터 저장 장치(4200)는 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 불휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 데이터 저장 장치(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 9에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 불휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 불휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 불휘발성 메모리 장치(4230)로 전송될 수 있다.
불휘발성 메모리 장치(4230)는 데이터 저장 장치(4200)의 저장 매체로 사용될 수 있다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(5000)을 예시적으로 보여주는 도면이다. 도 12를 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 데이터 저장 장치(5200)를 포함할 수 있다. 데이터 저장 장치(5200)는 도 1의 데이터 저장 장치(100), 도 8의 데이터 저장 장치(2200), 도 10의 데이터 저장 장치(3200), 도 11의 데이터 저장 장치(4200)로 구성될 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치 100: 불휘발성 메모리 장치
110: 메모리 셀 어레이 200: 컨트롤러
210: 호스트 인터페이스 유닛 220: 프로세서
230: ECC 유닛 240: 랜덤 액세스 메모리
250: 메모리 인터페이스 유닛

Claims (19)

  1. 데이터 셀들 및 상기 데이터 셀들이 오버 프로그램 셀인지 여부를 나타내는 오버 프로그램 플래그 셀을 포함하는 워드 라인들로 구성된 메모리 셀 어레이;
    상기 메모리 셀 어레이에 데이터를 저장하거나 또는 상기 메모리 셀 어레이로부터 데이터를 독출하도록 구성된 주변 회로; 및
    외부 장치로부터 프로그램 커맨드가 수신되면, 프로그램할 데이터 셀들이 프로그램 가능한 상태인지 여부를 판단하고, 상기 프로그램할 데이터 셀들이 프로그램 가능한 상태가 아니면 상기 프로그램할 데이터 셀과 대응하는 상기 오버 프로그램 플래그 셀을 프로그램하도록 상기 주변 회로를 제어하는 제어 로직
    을 포함하는 불휘발성 메모리 장치.
  2. 제1항에 있어서,
    상기 메모리 셀 어레이의 각 워드 라인은 상기 데이터 셀들이 노멀 프로그램 셀인지 여부를 나타내는 노멀 프로그램 플래그 셀을 더 포함하고,
    상기 제어 로직은 상기 프로그램할 데이터 셀들에 대응하는 상기 노멀 프로그램 플래그 셀의 상태에 근거하여 상기 프로그램할 데이터 셀들이 프로그램 가능한 상태인지 여부를 판단하는 불휘발성 메모리 장치.
  3. 제2항에 있어서,
    상기 제어 로직은 상기 노멀 프로그램 플래그 셀이 프로그램 상태이면 대응하는 데이터 셀들이 프로그램 가능한 상태가 아닌 것으로 판단하고, 상기 노멀 프로그램 플래그 셀이 소거 상태이면 대응하는 데이터 셀들이 프로그램 가능한 상태인 것으로 판단하는 불휘발성 메모리 장치.
  4. 제2항에 있어서,
    상기 외부 장치로부터 수신되는 상기 프로그램 커맨드는 상기 데이터 셀들을 프로그램하기 위한 단일 프로그램 커맨드 및 상기 데이터 셀들과 상기 데이터 셀들에 대응하는 상기 노멀 프로그램 플래그 셀을 동시에 프로그램하기 위한 복합 프로그램 커맨드를 포함하는 불휘발성 메모리 장치.
  5. 제4항에 있어서,
    상기 외부 장치로부터 상기 단일 프로그램 커맨드가 수신되면 상기 제어 로직은 프로그램할 데이터 셀들을 프로그램하도록 상기 주변 회로를 제어하고, 및
    상기 외부 장치로부터 상기 복합 프로그램 커맨드가 수신되면 상기 제어 로직은 상기 프로그램할 데이터 셀들과 상기 프로그램할 데이터 셀들에 대응하는 상기 노멀 프로그램 플래그 셀을 동시에 프로그램하도록 상기 주변 회로를 제어하는 불휘발성 메모리 장치.
  6. 제2항에 있어서,
    상기 외부 장치로부터 임의의 워드 라인에 대한 상태 확인 커맨드가 수신되면,
    상기 제어 로직은 해당 워드 라인의 노멀 프로그램 플래그 셀 및 오버 프로그램 플래그 셀 각각의 상태에 근거하여 상기 워드 라인의 상기 데이터 셀들에 대한 상태 정보를 상기 외부 장치로 제공하는 불휘발성 메모리 장치.
  7. 제6항에 있어서,
    상기 노멀 프로그램 플래그 셀은 프로그램 상태이고, 상기 오버 프로그램 플래그 셀은 소거 상태이면, 상기 제어 로직은 상기 워드 라인의 데이터 셀들이 노멀 프로그램된 데이터 셀임을 나타내는 상태 정보를 상기 외부 장치로 제공하고, 및
    상기 노멀 프로그램 플래그 셀 및 상기 오버 프로그램 플래그 셀이 모두 프로그램 상태이면, 상기 제어 로직은 상기 워드 라인의 데이터 셀들이 오버 프로그램된 데이터 셀임을 나타내는 상기 외부 장치로 제공하는 불휘발성 메모리 장치.
  8. 외부 장치로부터 프로그램 커맨드가 수신되면, 프로그램할 데이터 셀들이 프로그램 가능한 상태인지 여부를 판단하는 단계; 및
    상기 프로그램할 데이터 셀들이 프로그램 가능한 상태가 아니면, 상기 프로그램할 데이터 셀들에 대응하는 오버 프로그램 플래그 셀을 프로그램하는 단계
    를 포함하는 불휘발성 메모리 장치의 동작 방법.
  9. 제8항에 있어서,
    상기 프로그램할 데이터 셀들이 프로그램 가능한 상태인지 여부를 판단하는 단계는,
    상기 프로그램할 데이터 셀들에 대응하는 노멀 프로그램 플래그 셀이 프로그램 상태인지 또는 소거 상태인지 여부를 확인하는 단계; 및
    상기 노멀 프로그램 플래그 셀이 프로그램 상태이면 상기 프로그램할 데이터 셀들은 프로그램 가능한 상태가 아닌 것으로 판단하고, 상기 노멀 프로그램 플래그 셀이 소거 상태이면 상기 프로그램할 데이터 셀들은 프로그램 가능한 상태인 것으로 판단하는 단계
    를 포함하는 불휘발성 메모리 장치의 동작 방법.
  10. 제9항에 있어서,
    상기 프로그램 커맨드는 상기 데이터 셀들을 프로그램하기 위한 단일 프로그램 커맨드 및 상기 데이터 셀들과 상기 데이터 셀들에 대응하는 상기 노멀 프로그램 플래그 셀을 동시에 프로그램하기 위한 복합 프로그램 커맨드를 포함하는 불휘발성 메모리 장치의 동작 방법.
  11. 제9항에 있어서,
    상기 노멀 프로그램 플래그 셀은 대응하는 데이터 셀들이 소거 상태에서 정상적으로 프로그램된 데이터 셀들임을 나타내는 플래그 셀이고, 및 상기 오버 프로그램 플래그 셀은 대응하는 데이터 셀들이 프로그램 상태에서 비정상적으로 중복 프로그램된 셀들임을 나타내는 플래그 셀인 불휘발성 메모리 장치의 동작 방법.
  12. 제11항에 있어서,
    상기 데이터 셀들, 상기 데이터 셀들에 대응하는 상기 노멀 프로그램 플래그 셀 및 상기 데이터 셀들에 대응하는 상기 오버 프로그램 플래그 셀은 하나의 워드 라인에 포함되고,
    상기 외부 장치로부터 상기 워드 라인에 대한 상태 확인 커맨드가 수신되면, 상기 페이지의 상기 노멀 프로그램 플래그 셀 및 상기 오버 프로그램 플래그 셀의 상태들을 확인하는 단계; 및
    상기 노멀 프로그램 플래그 셀 및 상기 오버 프로그램 플래그 셀의 상태들에 근거하여 상기 워드 라인의 상기 데이터 셀들에 대한 상태 정보를 상기 외부 장치로 제공하는 단계
    를 포함하는 불휘발성 메모리 장치의 동작 방법.
  13. 제12항에 있어서,
    상기 워드 라인의 상태 정보를 상기 외부 장치로 제공하는 단계에서,
    상기 노멀 프로그램 플래그 셀이 프로그램 상태이고 상기 오버 프로그램 플래그 셀이 소거 상태이면 상기 워드 라인의 상기 데이터 셀들이 노멀 프로그램된 데이터 셀들임을 나타내는 정보를 상기 외부 장치로 제공하고, 및 상기 노멀 프로그램 플래그 셀 및 상기 오버 프로그램 플래그 셀이 모두 프로그램 상태이면 상기 워드 라인의 상기 데이터 셀들이 오버 프로그램된 데이터 셀들임을 나타내는 정보를 상기 외부 장치로 제공하는 불휘발성 메모리 장치의 동작 방법.
  14. 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치의 동작을 제어하도록 구성된 컨트롤러를 포함하는 데이터 저장 장치로서,
    상기 불휘발성 메모리 장치는,
    데이터 셀들 및 상기 데이터 셀들이 오버 프로그램 셀인지 여부를 나타내는 오버 프로그램 플래그 셀을 포함하는 워드 라인들로 구성된 메모리 셀 어레이;
    상기 메모리 셀 어레이에 데이터를 저장하거나 또는 상기 메모리 셀 어레이로부터 데이터를 독출하도록 구성된 주변 회로; 및
    상기 컨트롤러로부터 프로그램 커맨드가 수신되면, 프로그램할 데이터 셀들이 프로그램 가능한 상태인지 여부를 판단하고, 상기 프로그램할 데이터 셀들이 프로그램 가능한 상태가 아니면 상기 프로그램할 데이터 셀과 대응하는 상기 오버 프로그램 플래그 셀을 프로그램하도록 상기 주변 회로를 제어하는 제어 로직을 포함하는 데이터 저장 장치.
  15. 제14항에 있어서,
    상기 메모리 셀 어레이는 상기 데이터 셀들이 노멀 프로그램 셀인지 여부를 나타내는 노멀 프로그램 플래그 셀을 더 포함하고,
    상기 제어 로직은 상기 프로그램할 데이터 셀들에 대응하는 상기 노멀 프로그램 플래그 셀의 상태에 근거하여 상기 프로그램할 데이터 셀들이 프로그램 가능한 상태인지 여부를 판단하는 데이터 저장 장치.
  16. 제15항에 있어서,
    상기 프로그램 커맨드는 상기 데이터 셀들을 프로그램하기 위한 단일 프로그램 커맨드 및 상기 데이터 셀들과 상기 데이터 셀들에 대응하는 상기 노멀 프로그램 플래그 셀을 동시에 프로그램하기 위한 복합 프로그램 커맨드를 포함하는 데이터 저장 장치.
  17. 제16항에 있어서,
    상기 컨트롤러로부터 상기 단일 프로그램 커맨드가 수신되면 상기 제어 로직은 프로그램할 데이터 셀들을 프로그램하도록 상기 주변 회로를 제어하고, 및
    상기 컨트롤러로부터 상기 복합 프로그램 커맨드가 수신되면 상기 제어 로직은 상기 프로그램할 데이터 셀들과 상기 프로그램할 데이터 셀들에 대응하는 상기 노멀 프로그램 플래그 셀을 동시에 프로그램하도록 상기 주변 회로를 제어하는 데이터 저장 장치.
  18. 제15항에 있어서,
    상기 컨트롤러는 상기 불휘발성 메모리 장치로 임의의 워드 라인에 대한 상태 확인 커맨드를 전송하고,
    상기 제어 로직은 상기 임의의 워드 라인에 대한 상태 확인 커맨드에 응답하여 해당 워드 라인의 상기 노멀 프로그램 플래그 셀 및 상기 오버 프로그램 플래그 셀 각각의 상태를 확인하고, 상기 노멀 프로그램 플래그 셀 및 상기 오버 프로그램 플래그 셀 각각의 상태에 근거하여 상기 워드 라인의 상기 데이터 셀들에 대한 상태 정보를 상기 컨트롤러로 제공하는 데이터 저장 장치.
  19. 제18항에 있어서,
    상기 제어 로직은 상기 노멀 프로그램 플래그 셀이 프로그램 상태이고 상기 오버 프로그램 플래그 셀이 소거 상태이면 상기 워드 라인의 상기 데이터 셀들이 노멀 프로그램된 데이터 셀들임을 나타내는 정보를 상기 컨트롤러로 제공하고, 및 상기 노멀 프로그램 플래그 셀 및 상기 오버 프로그램 플래그 셀이 모두 프로그램 상태이면 상기 워드 라인의 상기 데이터 셀들이 오버 프로그램된 데이터 셀들임을 나타내는 정보를 상기 컨트롤러로 제공하는 데이터 저장 장치.
KR1020170127218A 2017-09-29 2017-09-29 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 데이터 저장 장치 KR20190037659A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170127218A KR20190037659A (ko) 2017-09-29 2017-09-29 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 데이터 저장 장치
US15/980,313 US10490293B2 (en) 2017-09-29 2018-05-15 Non-volatile memory device, method for operating the same and data storage device including the same
TW107121366A TWI787285B (zh) 2017-09-29 2018-06-21 非揮發性記憶體裝置、其操作方法及包括其資料儲存裝置
CN201810804657.1A CN109584937B (zh) 2017-09-29 2018-07-20 非易失性存储器装置、其操作方法及其数据存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170127218A KR20190037659A (ko) 2017-09-29 2017-09-29 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 데이터 저장 장치

Publications (1)

Publication Number Publication Date
KR20190037659A true KR20190037659A (ko) 2019-04-08

Family

ID=65898162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170127218A KR20190037659A (ko) 2017-09-29 2017-09-29 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 데이터 저장 장치

Country Status (4)

Country Link
US (1) US10490293B2 (ko)
KR (1) KR20190037659A (ko)
CN (1) CN109584937B (ko)
TW (1) TWI787285B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530494B (zh) * 2019-09-17 2024-06-25 硅存储技术股份有限公司 具有存储的索引信息的非易失性存储器设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5771346A (en) * 1996-10-24 1998-06-23 Micron Quantum Devices, Inc. Apparatus and method for detecting over-programming condition in multistate memory device
US7203874B2 (en) * 2003-05-08 2007-04-10 Micron Technology, Inc. Error detection, documentation, and correction in a flash memory device
US6917542B2 (en) * 2003-07-29 2005-07-12 Sandisk Corporation Detecting over programmed memory
KR101264112B1 (ko) * 2007-12-07 2013-05-13 삼성전자주식회사 최상위 비트 프로그램 판정방법을 개선한 플래시 메모리장치
US7852683B2 (en) * 2008-07-02 2010-12-14 Sandisk Corporation Correcting for over programming non-volatile storage
US8451662B2 (en) * 2011-03-03 2013-05-28 Micron Technology, Inc. Reading memory cell history during program operation for adaptive programming
KR20130008300A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 오버 프로그램을 이용하여 소거 동작을 수행하는 플래시 메모리 장치 및 그 동작방법
KR20130134186A (ko) 2012-05-30 2013-12-10 삼성전자주식회사 메모리 장치의 리라이트 방법
KR20170011641A (ko) * 2015-07-23 2017-02-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
US10490293B2 (en) 2019-11-26
TW201916050A (zh) 2019-04-16
CN109584937B (zh) 2023-09-05
CN109584937A (zh) 2019-04-05
TWI787285B (zh) 2022-12-21
US20190103165A1 (en) 2019-04-04

Similar Documents

Publication Publication Date Title
US10249383B2 (en) Data storage device and operating method thereof
CN107168886B (zh) 数据存储装置及其操作方法
KR102571747B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102419036B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200085519A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10902924B2 (en) Memory system varying pass voltage based on erase count of target memory block and operating method thereof
US10403376B2 (en) Data storage device and operating method thereof
CN110413446B (zh) 数据存储设备及其操作方法
US10360984B2 (en) Data storage device and method of operating the same
KR20190083148A (ko) 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
US20180293007A1 (en) Data storage device and operating method thereof
US20210349646A1 (en) Memory system for updating firmware when spo occurs and operating method thereof
CN113741798A (zh) 数据存储装置及其操作方法
US11748025B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
KR20190006677A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102469098B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치
KR20170031311A (ko) 데이터 저장 장치 및 그것의 동작 방법
TWI787285B (zh) 非揮發性記憶體裝置、其操作方法及包括其資料儲存裝置
KR20190041082A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
US10657046B2 (en) Data storage device and operating method thereof
US9966148B1 (en) Data storage device and operating method thereof
CN110175134B (zh) 数据存储装置及其操作方法
US10572155B2 (en) Data storage device and operating method thereof
KR20200073122A (ko) 데이터 저장 장치 및 그것의 동작 방법