CN110175134B - 数据存储装置及其操作方法 - Google Patents

数据存储装置及其操作方法 Download PDF

Info

Publication number
CN110175134B
CN110175134B CN201811406485.9A CN201811406485A CN110175134B CN 110175134 B CN110175134 B CN 110175134B CN 201811406485 A CN201811406485 A CN 201811406485A CN 110175134 B CN110175134 B CN 110175134B
Authority
CN
China
Prior art keywords
free
page
superblock
msb
pages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811406485.9A
Other languages
English (en)
Other versions
CN110175134A (zh
Inventor
朴晟镇
李宗珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110175134A publication Critical patent/CN110175134A/zh
Application granted granted Critical
Publication of CN110175134B publication Critical patent/CN110175134B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种数据存储装置，该数据存储装置包括：非易失性存储器装置，具有多个超级块；存储器，被配置为存储空闲第一逻辑页面列表，该空闲第一逻辑页面列表包括多个超级块中的完全使用的超级块中存在的空闲第一逻辑页面的位置信息；以及处理器，被配置为基于所述空闲第一逻辑页面列表而在完全使用的超级块中选择无有效页面且具有空闲第一逻辑页面的超级块，并且在写入操作期间使用所选择的超级块中的空闲第一逻辑页面。

Description

数据存储装置及其操作方法
相关申请的交叉引用
本申请要求于2018年2月19日在韩国专利局提交的申请号为10-2018-0019160的韩国专利申请的优先权，其通过引用而整体并入本文。
技术领域
各个实施例总体涉及一种半导体装置，更具体地，涉及一种数据存储装置及其操作方法。
背景技术
近来，计算环境的范例已经转变为能够随时随地利用计算机系统的普适计算环境。因此，诸如移动电话、数码相机和笔记本电脑的便携式电子装置的使用快速增长。便携式电子装置通常使用包括存储器装置的数据存储装置。数据存储装置被用于存储在便携式电子装置中使用的数据。
由于使用存储器装置的数据存储装置不包括机械驱动件，因此数据存储装置展现优良的稳定性和耐久性，快速访问信息并具有较少的功耗。具有这种优点的数据存储装置可以包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、通用闪速存储(UFS)装置以及固态硬盘(SSD)。
发明内容
各种实施例针对一种能够提高存储块的使用率的数据存储装置及其操作方法。
在实施例中，一种数据存储装置可以包括：非易失性存储器装置，具有多个超级块；存储器，被配置成存储空闲第一逻辑页面列表，该空闲第一逻辑页面列表包括多个超级块中的完全使用的超级块中存在的空闲第一逻辑页面的位置信息；以及处理器，被配置成基于空闲第一逻辑页面列表而在完全使用的超级块中选择具有无效页面并具有空闲第一逻辑页面的超级块，并且在写入操作期间使用所选择的超级块中的空闲第一逻辑页面。
在实施例中，一种数据存储装置的操作方法可以包括：检查每一个完全使用的超级块中的有效页面的数量；在完全使用的超级块中确定是否存在无有效页面且具有空闲MSB页面的完全使用的超级块；基于该确定，选择无有效页面且具有空闲MSB页面的超级块；并且在写入操作期间使用所选择的超级块中的空闲MSB页面。
在实施例中，一种数据存储装置的操作方法可以包括：检查每一个完全使用的超级块中的有效页面的数量；基于空闲第一逻辑页面列表，在完全使用的超级块中选择不具有有效页面并具有空闲第一逻辑页面的超级块；并且在写入操作期间使用所选择的超级块中的空闲第一逻辑页面。空闲第一逻辑页面列表包括每一个完全使用的超级块中的空闲第一逻辑页面的位置信息。
附图说明
图1是示出根据本公开的实施例的数据存储装置的框图。
图2A示出根据本公开的实施例的图1的非易失性存储器装置的配置。
图2B示出根据本公开的实施例的图2A中的第一超级块的配置。
图3示出根据本公开的实施例的空闲MSB页面列表FML。
图4A示出根据本公开的实施例的完全使用的超级块的状态。
图4B示出根据本公开的实施例的用于图4A的超级块的空闲MSB页面列表FML。
图5是示出根据本公开的实施例的数据存储装置的操作方法的流程图。
图6是示出根据本公开的实施例的包括固态硬盘(SSD)的数据处理系统的示图。
图7是示出图6所示的控制器的示图。
图8是示出根据本公开的实施例的包括数据存储装置的数据处理系统的示图。
图9是示出根据本公开的实施例的包括数据存储装置的数据处理系统的示图。
图10是示出根据本公开的实施例的包括数据存储装置的网络系统的示图。
图11是示出根据本公开的实施例的包括在数据存储装置中的非易失性存储器装置的框图。
具体实施方式
以下将参照附图并通过各种实施例描述根据本公开的数据存储装置及其操作方法。然而，本领域的技术人员将理解的是，本公开可以进行各种修改和变型，因而本发明不限于本文所阐述的实施例。相反，提供所描述的实施例使得本公开是完整和全面的并将本公开的范围完全传达给本发明所属领域的技术人员。在整个本公开中，相同的附图标记在本公开的各个附图和示例中表示相同的部件。同样，在说明书中，参考“实施例”，“另一实施例”等并不是必然仅参考一个实施例，不同地参考任意这种用语并不必然参考相同的实施例。
将理解的是，虽然可使用术语“第一”、“第二”、“第三”等来识别各个元件，但是这些元件不受这些术语的限制。这些术语仅用于将一个元件与另外具有相同或者相似的名称的另一元件区分开。
附图不一定按比例绘制，并且在一些情况下，为了清楚地说明实施例的特征，比例可能已经被夸大。当元件被称为“连接至”或“联接到”另一元件时，前者可直接连接或联接到后者，或者通过一个或者多个中间元件电连接或者联接到后者。
将进一步理解的是，当元件被称为“连接至”或“联接到”另一元件时，它可直接在其它元件上、连接至或联接到其它元件，或者可存在一个或多个中间元件。此外，还将理解的是，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。
本文使用的术语仅是为了描述特定实施例，并不旨在限制本发明。
如本文所使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式，反之亦然。
将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，其说明所陈述元件的存在，并不排除一个或多个其它元件的存在或添加。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任何和全部组合。
除非另有定义，否则本文使用的包括技术术语和科学术语的所有术语具有与本发明所属领域的普通技术人员基于本公开所通常理解的含义相同的含义。将进一步理解的是，诸如在常用字典中定义的那些术语的术语应当被解释为具有与其在本公开和相关技术语境中的含义一致的含义，并且将不以理想化或过于正式的意义来解释，除非本文中明确地这样定义。
在下面的描述中，为了提供对本发明的全面理解，描述了大量具体细节。本发明可在没有一些或全部这些具体细节的情况下被实施。在其它情况下，没有详细地描述公知的进程结构和/或进程以避免不必要地模糊本发明。
还注意的是，在一些情况下，如对于相关领域的技术人员显而易见的是，除非另有明确说明，否则结合一个实施例所描述的特征或元件可单独使用或与另一个实施例的其它特征或元件组合使用。
图1是示出根据实施例的数据存储装置10的配置的框图。在所示实施例中，数据存储装置10可以存储由诸如移动电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV或车载信息娱乐系统的主机装置(未示出)访问的数据。数据存储装置10可以被称为存储器系统。
数据存储装置10可以根据与主机装置建立传输协议的主机接口被配置成各种存储装置中的任何一种。例如，数据存储装置10可以实现为各种存储装置中的任何一种，包括固态硬盘(SSD)，多媒体卡(MMC，eMMC，RS-MMC或微型MMC)，安全数字(SD)卡(迷你SD或微型SD)，通用存储总线(USB)存储装置，通用闪存(UFS)装置，个人计算机存储卡国际协会(PCMCIA)存储装置，外围组件互连(PCI)卡式存储装置，高速PCI(PCI-E)卡式存储装置，紧凑型闪存(CF)卡，智能媒体卡和记忆棒。
数据存储装置10可以被制造为各种类型的封装中的任何一种，各种类型的封装包括封装叠层(POP)，片上系统(SOC)，多芯片封装(MCP)，片上芯片(COB)，晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)。
参照图1，数据存储装置10可以包括非易失性存储器装置100和控制器200。
非易失性存储器装置100可以作为数据存储装置10的存储介质操作。根据存储器单元，非易失性存储器装置100可以由包括NAND闪存装置、NOR闪存装置、使用铁电电容器的铁电随机存取存储器(FRAM)、使用隧道磁阻(TMR)膜的磁性随机存取存储器(MRAM)、使用硫属化物合金的相变随机存取存储器(PRAM)、和使用过渡金属氧化物的电阻随机存取存储器(ReRAM)的各种非易失性存储器装置中的任何一种来实现。
图1示出数据存储装置10包括一个非易失性存储器装置100。然而，这仅是示例，并且为了清楚地说明，数据存储装置10可以包括多个非易失性存储器装置。
非易失性存储器装置100可以包括存储器单元阵列，该存储器单元阵列具有布置在多个位线(未示出)和多个字线(未示出)之间的各个交叉点处的多个存储器单元。
存储器单元阵列中的存储器单元中的每一个可以被设置为能够存储一位的单层单元(SLC)、能够存储2位数据的多层单元(MLC)，能够存储3位数据的三层单元(TLC)、或能够存储4位数据的四层单元(QLC)。存储器单元阵列可以包括SLC、MLC、TLC和QLC中的一个或多个。例如，存储器单元阵列可以包括二维水平结构的存储器单元或三维垂直结构的存储器单元。
图2A示出图1的非易失性存储器装置的配置。在所示的配置中，非易失性存储器装置100包括一个管芯，并且管芯包括四个平面PL1至PL4。然而，非易失性存储器装置100可以包括多于一个的管芯，并且每个管芯可以包括任何合适数量的平面。
参照图2A，第一平面PL1至第四平面PL4中的每一个可包括多个存储块，例如，n个存储块B1至Bn，其中n是大于或等于2的整数。
第一平面PL1至第四平面PL4中的对应存储块可以被设置为存储块组。通过对第一平面PL1至第四平面PL4中的对应存储块进行分组而获得的一个存储块组可以被称为超级块SB。例如，第一至第四平面PL1至PL4的第一存储块B1可以被分组为第一超级块SB1。由于第一平面PL1至第四平面PL4中的每一个包括n个存储块B1至Bn，所以非易失性器存储装置100可以包括第一超级块SB1至第n超级块SBn。
图2B示出图2A的第一超级块SB1的配置。在所示的配置中，一个存储块包括四个页面P1到P4，并且包括在每个存储块中的每个页面P1到P4具有MLC。然而，本发明不限于这种配置；也可以使用其他合适的配置。
参照图2B，第一超级块SB1可包括第一平面PL1的第一存储块B1、第二平面PL2的第一存储块B1、第三平面PL3的第一存储块B1和第四平面PL4的第一存储块B1。第一平面PL1的第一存储块B1可以称为“第一物理块PB1”，第二平面PL2的第一存储块B1可以称为“第二物理块PB2”，第三平面PL3的第一存储块B1可以被称为“第三物理块PB3”，第四平面PL4的第一存储块B1可以被称为“第四物理块PB4”。第一至第四物理块PB1至PB4可以在物理上彼此独立。
第一至第四物理块PB1至PB4中的每一个可以包括四个页面，即，第一至第四页面P1至P4。每个物理块PB1至PB4中的每个页面P1至P4可以包括多个段。图2B示出了一个页面包括八个段，但是一个页面中的段的数量不具体限于此。
每个物理块PB1至PB4中的每个页面P1至P4可以包括用于存储最低有效位(LSB)数据的LSB页面和用于存储最高有效位(MSB)数据的MSB页面。LSB页面和MSB页面可以在逻辑上彼此独立。在每个物理块PB1至PB4中的每个页面P1至P4的八个段中，四个段可以对应于LSB页面，并且其他段可以对应于MSB页面。每个物理块PB1至PB4中的每个页面P1至P4中的段可以具有唯一索引。各个段的索引可以指示段的位置信息。
当数据存储在第一物理块PB1的第一页面P1中时，可以首先执行用于将LSB数据存储在第一页面P1的LSB页面中的写入或编程操作，然后可以执行用于将MSB数据存储在第一页面P1的MSB页面中的写入操作。当在MSB页面的写入操作期间发生突然断电(SPO)时，存储在LSB页面中的数据可能在MSB的写入操作停止时被损坏。
为了解决这种问题，可以使用LSB备份方法。根据LSB备份方法，当LSB数据写入第一物理块PB1的第一页面P1的LSB页面中时，可以在另一物理块的LSB页面例如第二物理块PB2的第一页面P1中备份相同的LSB数据。此外，可以使用配对页面跳过(PPS)方法。根据PPS方法，当特定LSB数据被写入特定页面的LSB页面时，MSB数据可能不会被写入相应页面的MSB页面，但是下一个写入操作可以从下一页面的LSB页面开始。特定LSB数据可以包括不允许被损坏的数据。
当使用PPS方法时，可在超级块SB中实际使用的数据容量可以小于超级块SB的可用数据容量。在图2B中，当可以存储在一个页面中的数据是32K字节(16K字节LSB数据+16K字节MSB数据)时，可以存储在第一超级块SB1中的数据总量可以是512K字节。如图4A所示，当通过PPS方法跳过8个MSB页面时，可以在第一超级块SB1中实际使用的数据的量可以是384K字节。此外，随着在特定超级块中通过PPS方法跳过的MSB页面的数量增加，由于超级块的擦除/写入(E/W)周期增加，所以可以缩短非易失性存储器装置100的寿命。
在一个实施例中，可以通过单独的列表来管理存在于无有效页面的完全使用的超级块中的空闲MSB页面。通常，这种无有效页面的完全使用的超级块可以被擦除并转换为空闲超级块。然而，在一个实施例中，数据存储装置10可以通过参考对应于超级块的空闲MSB页面列表来确定超级块中是否存在空闲MSB页面。当存在空闲MSB页面时，数据存储装置10可以不擦除超级块，而是重新使用空闲MSB页面以执行随后请求的写入操作。空闲MSB页面可以指示已通过PPS方法跳过写入操作的MSB页面。
当重新使用空闲MSB页面时，可以增加相应超级块中的有效页面的数量。当所有空闲MSB页面的重新使用完成时，数据存储装置10可以通过对相应超级块执行垃圾收集(GC)而将相应的超级块转换为空闲超级块。
这样，当在使用超级块SB内的所有空闲MSB页面之后对超级块SB执行垃圾收集时，由于超级块SB的E/W周期减小，因此可以增加超级块SB的使用率，这进而可以增加非易失性存储器装置100的寿命。
控制器200可以包括主机接口210，处理器220，存储器230和存储器接口240。
主机接口210可以与主机装置(未示出)和数据存储装置10接口连接。例如，主机接口210可以利用包括USB、UFS、MMC、PATA(并行高级技术附件)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、SAS(串行附接SCSI)、PCI(外围组件互连)和PCI-E的任何一种标准传输协议与主机装置通信。
处理器220可以包括微控制单元(MCU)或中央处理单元(CPU)。处理器220可以处理从主机装置发送的命令。处理器220可以驱动基于代码的指令或算法，即软件，并且控制内部功能块和非易失性存储器装置100，其中该指令或算法被加载到存储器230中以便处理命令。
存储器230可以包括RAM，诸如DRAM或SRAM。存储器230可以存储由处理器220驱动的软件。此外，存储器230可以存储驱动软件所需的数据。也就是说，存储器230可以作为处理器220的工作存储器操作。
存储器230可以临时存储待从主机装置发送到非易失性存储器装置100的数据，以及从非易失性存储器装置100读取的待被发送到主机装置的数据。也就是说，存储器230可以用作缓冲存储器操作。
存储器230可以存储包括在超级块内的空闲MSB页面的位置信息的空闲MSB页面列表FML。可以针对包括在非易失性存储器装置100中的每个超级块生成空闲MSB页面列表FML，或者仅针对被访问的超级块生成空闲MSB页面列表FML。
图3示出根据实施例的空闲MSB页面列表FML。
参照图3，空闲MSB页面列表FML可以存储超级块的索引(SB索引)和空闲MSB页面的起始段索引。虽然图3仅示出第一超级块SB1的空闲MSB页面列表FML，但是可以对于每个超级块单独生成空闲MSB页面列表FML。由于一个MSB页面包括四个段并且当存储MSB数据时对四个段同时执行写入操作，因此空闲MSB页面列表FML可以仅包括起始段索引。然而，在某些情况下，空闲MSB页面的起始段索引和结束段索引可以都被存储。
图4A示出已经完全使用的第一超级块SB1的状态。图4B示出用于图4A的第一超级块SB1的空闲MSB页面列表FML。完全使用的超级块SB1可以包括对其已经完成了直到最后物理块PB4的最后页面P4的写入操作的超级块。为了便于描述，假设在完全使用的第一超级块SB1中存储有数据的所有页面都是无效页面。响应于针对与相应的物理页面的物理地址相对应的逻辑地址相同的逻辑地址的写入请求，当数据被新存储在物理地址不同于相应页面的物理地址的位置时，可能发生无效页面。也就是说，无效页面可以指示存储旧数据的页面。
参照图4A，直到最后物理块的最后页面，即第一超级块SB1中的第四物理块PB4的第四页面P4，已经执行了写入操作。由于直到第一超级块SB1被完全使用时执行了八次PPS操作，因此存在写入操作不执行而是跳过的八个空闲MSB页面。
例如，当根据主机装置的请求或处理器220确定的需要完成第一物理块PB1的第一页面的LSB页面的写入操作时，处理器220可以发送用于对非易失性存储器装置100执行PPS操作的PPS命令操作。PPS命令可以是用于跳过当前页面(即，完成针对LSB页面的写入操作的页面)的MSB数据写入操作和执行下一个LSB页面的写入操作的命令。因此，第一物理块PB1的第一页面P1的MSB页面可以对应于未执行写入操作的空闲页面。当访问第一超级块SB1时，处理器220可以发送八个PPS命令。结果，如图4所示，可以存在八个空闲MSB页面。
每当将PPS命令发送到非易失性存储器装置100时，处理器220可以将所访问的超级块的索引(SB索引)和跳过的MSB页面的起始段索引记录到空闲MSB页面列表FML中，如图4B所示。参照图4B，第一超级块SB1中的八个空闲MSB页面的起始段索引5、29、45、53、85、93、101和125可以记录在FML中。
处理器220可以不立即使用其中存在空闲MSB页面的完全使用的超级块。当超级块中的有效页面的数量是“0”时，处理器220可以使用超级块中存在的空闲MSB页面。处理器220可以检查每个完全使用的超级块SB的有效页面的数量是否为“0”，并且在有效页面的数量为“0”的超级块中，选择并使用其中存在空闲MSB页面的超级块。当使用所选择的超级块的所有空闲MSB页面时，处理器220可以对超级块执行垃圾收集，以将与所使用的空闲MSB页面相对应的页面的数据传送到另一个超级块，然后擦除超级块，并转转成为空闲超级块。
存储器接口240可以在处理器220的控制下控制非易失性存储器装置100。存储器接口240可以被称为存储器控制器。存储器接口240可以向非易失性存储器装置100提供控制信号。控制信号可以包括用于控制非易失性存储器装置100的命令和地址。存储器接口240可以向非易失性存储器装置100提供数据，或者从非易失性存储器装置100接收数据。存储器接口240可以通过包括一个或多个信号线的信道CH联接到非易失性存储器装置100。
图5是示出根据实施例的数据存储装置的操作方法的流程图。不仅参照图5，而且参照图1至4B，描述根据实施例的数据存储装置的操作方法。
在步骤S510，控制器200的处理器220可以检查完全使用的超级块中的有效页面的数量。
在步骤S520，处理器220可以确定在完全使用的超级块中是否存在有效页面的数量为“0”的超级块。当不存在有效页面的数量为“0”的超级块时，进程可以返回到步骤S510。当存在有效页面的数量为“0”的超级块SB时，进程可以进行到步骤S530。
当在步骤S520确定存在有效页面的数量为“0”的超级块时，处理器220可以在步骤S530确定其中有效页面的数量为“0”的超级块中是否存在空闲MSB页面。处理器220可以通过参考存储在存储器230中的空闲MSB页面列表FML来确定空闲MSB页面是否存在于相应超级块中。每当在访问相应的超级块的同时处理器220向非易失性存储器装置100发送PPS命令时，可以生成空闲MSB页面列表FML可以作为存储的特定超级块的索引和跳过的MSB页面的起始段索引。当相应的超级块中不存在空闲的MSB页面时，进程可以返回到步骤S510。当空闲MSB页面存在于相应的超级块SB中时，进程可以进行到步骤S540。
当在步骤S530确定空闲MSB页面存在于相应超级块中时，处理器220可以在步骤S540选择相应超级块作为开放超级块，即待被使用的超级块，并在写入操作期间使用超级块中存在的空闲MSB页面。
在步骤S550，处理器220可以确定是否已经使用在步骤S540中选择的超级块中存在的所有空闲MSB页面。当尚未使用所有空闲MSB页面时，该进程可以重复步骤S550。
当在步骤S550确定已经使用所有空闲MSB页面时，在步骤S560中处理器220可以对相应超级块执行垃圾收集(GC)。例如，处理器220可以将存储在包括所使用的空闲MSB页面的页面中的数据传送到另一个超级块，然后通过对超级块执行擦除操作将相应超级块转转为空闲超级块SB。
根据实施例，由于在写入操作期间重新使用完全使用的超级块中存在的空闲MSB页面，因此可以增加超级块的使用率，并且可以减少E/W周期，从而增加非易失性存储器装置的寿命。
图6是示出根据实施例的包括固态硬盘(SSD)的数据处理系统的示图。参照图6，数据处理系统2000可包括主机装置1100和SSD2200。
SSD 2200可包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231至223n、电源2240、信号连接器2250和电源连接器2260。
控制器2210可控制SSD 2200的总体操作。
缓冲存储器装置2220可临时存储待存储在非易失性存储器装置2231至223n中的数据。缓冲存储器装置2220可临时存储从非易失性存储器装置2231至223n读取的数据。被临时存储在缓冲存储器装置2220中的数据可根据控制器2210的控制被传输到主机装置2100或非易失性存储器装置2231至223n。
非易失性存储器装置2231至223n可用作SSD 2200的存储介质。非易失性存储器装置2231至223n可通过多个信道CH1至CHn联接到控制器2210。一个或多个非易失性存储器装置可联接到一个信道。联接到一个信道的非易失性存储器装置可联接到相同的信号总线和相同的数据总线。
电源2240可将通过电源连接器2260输入的电力PWR提供到SSD2200的内部。电源2240可包括辅助电源2241。即使当发生突然断电时，辅助电源1241可供电以正常地终止SSD2200。辅助电源1241可包括能够对电力PWR充电的大容量电容器。
控制器2210可通过信号连接器2250与主机装置2100交换信号SGL。信号SGL可包括命令、地址、数据等。信号连接器2250可根据主机装置2100和SSD 2200之间的接口连接方法由各种类型的连接器配置。
图7是示出图6的控制器2210的示图。参照图7，控制器2210可包括主机接口2211、控制组件2212、随机存取存储器2213、错误校正码(ECC)组件2214和存储器接口2215。
主机接口2211可根据主机装置2100的协议在主机装置2100和SSD2200之间进行接口连接。例如，主机接口2211可通过以下协议中的任何一种与主机装置2100进行通信：安全数字协议、通用串行总线(USB)协议、多媒体卡(MMC)协议、嵌入式MMC(eMMC)协议、个人计算机存储卡国际协会(PCMCIA)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议、串列SCSI(SAS)协议、外围组件互连(PCI)协议、高速PCI(PCI-E)协议和通用闪存(UFS)协议。主机接口2211可执行主机装置2100将SSD2200识别为通用目的的数据存储装置例如硬盘驱动器HDD的光盘仿真功能。
控制组件2212可分析和处理从主机装置2100输入的信号SGL。控制组件2212可根据用于驱动SDD 2200的固件和/或软件来控制内部功能块的操作。RAM 2213可操作为用于驱动固件或软件的工作存储器。
ECC组件2214可生成用于待传输到非易失性存储器装置2231至223n的数据的奇偶校验数据。生成的奇偶校验数据可与数据一起被存储在非易失性存储器装置2231至223n中。ECC组件2214可基于奇偶校验数据来检测从非易失性存储器装置2231至223n读取的数据的错误。如果检测到的错误在可校正的范围内，则ECC组件2214可校正检测到的错误。
存储器接口2215可根据控制组件2212的控制将诸如命令和地址的控制信号提供给非易失性存储器装置2231至223n。存储器接口2215可根据控制组件2212的控制与非易失性存储器装置2231至223n交换数据。例如，存储器接口2215可将存储在缓冲存储器装置2220中的数据提供给非易失性存储器装置2231至223n，或者将从非易失性存储器装置2231至223n读取的数据提供给缓冲存储器装置2220。
图8是示出根据实施例的包括数据存储装置的数据处理系统的示图。参照图8，数据处理系统3000可包括主机装置3100和数据存储装置3200。
主机装置3100可以诸如印刷电路板(PCB)的板的形式来配置。虽然图8中未示出，但是主机装置3100可包括被配置成执行主机装置3100的功能的内部功能块。
主机装置3100可包括诸如插座、插槽或连接器的连接端子3110。数据存储装置3200可被安装到连接端子3110。
数据存储装置3200可以诸如PCB的板的形式来配置。数据存储装置3200可被称为存储器模块或存储卡。数据存储装置3200可包括控制器3210、缓冲存储器装置3220、非易失性存储器装置3231和3232、电源管理集成电路(PMIC)3240和连接端子3250。
控制器3210可控制数据存储装置3200的总体操作。控制器3210可具有与图7所示的控制器2210相同的配置。
缓冲存储器装置3220可临时存储待被存储在非易失性存储器装置3231和3232中的数据。缓冲存储器装置3220可临时存储从非易失性存储器装置3231和3232读取的数据。被临时存储在缓冲存储器装置3220中的数据可根据控制器3210的控制被传输到主机装置3100或非易失性存储器装置3231和3232。
非易失性存储器装置3231和3232可用作数据存储装置3200的存储介质。
PMIC 3240可将通过连接端子3250输入的电力提供到数据存储装置3200的内部。PMIC 3240可根据控制器3210的控制来管理数据存储装置3200的电力。
连接端子3250可联接到主机装置3100的连接端子3110。通过连接端子3250，可在主机装置3100和数据存储装置3200之间传输诸如命令、地址、数据等的信号和电力。根据主机装置3100和数据存储装置3200之间的接口方法，连接端子3250可被配置成各种类型。连接端子3250可被设置在数据存储装置3200的任意一侧上。
图9是示出根据实施例的包括数据存储装置的数据处理系统的示图。参照图9，数据处理系统4000可包括主机装置4100和数据存储装置4200。
主机装置4100可以诸如PCB的板的形式来配置。虽然图9中未示出，但是主机装置4100可包括被配置成执行主机装置4100的功能的内部功能块。
数据存储装置4200可以表面安装型封装的形式来配置。数据存储装置4200可通过焊球4250而安装到主机装置4100。数据存储装置4200可包括控制器4210、缓冲存储器装置4220和非易失性存储器装置4230。
控制器4210可控制数据存储装置4200的总体操作。控制器4210可以具有与图7所示的控制器2210相同的结构。
缓冲存储器装置4220可临时存储待被存储在非易失性存储器装置4230中的数据。缓冲存储器装置4220可临时存储从非易失性存储器装置4230读取的数据。被临时存储在缓冲存储器装置4220中的数据可通过控制器4210的控制被传输到主机装置4100或非易失性存储器装置4230。
非易失性存储器装置4230可用作数据存储装置4200的存储介质。
图10是示出根据实施例的包括数据存储装置的网络系统5000的示图。参照图10，网络系统5000可包括通过网络5500联接的服务器系统5300和多个客户端系统5410至5430。
服务器系统5300可以响应于来自多个客户端系统5410至5430的请求来服务数据。例如，服务器系统5300可存储从多个客户端系统5410至5430提供的数据。又例如，服务器系统5300可将数据提供给多个客户端系统5410至5430。
服务器系统5300可包括主机装置5100和数据存储装置5200。数据存储装置5200可由图1的数据存储装置10、图6的数据存储装置2200、图8的数据存储装置3200或图9的数据存储装置4200配置。
图11是示出根据实施例的包括在数据存储装置中的非易失性存储器装置的框图。参照图11，非易失性存储器装置100可以包括存储器单元阵列110、行解码器120、列解码器140、数据读取/写入块130、电压发生器150和控制逻辑160。
存储器单元阵列110可以包括布置在字线WL1至WLm和位线BL1至BLn彼此相交的区域中的存储器单元MC。
行解码器120可以通过字线WL1至WLm联接到存储器单元阵列110。行解码器120可以通过控制逻辑160的控制来操作。行解码器120可以解码从外部设备(未示出)提供的地址。行解码器120可以基于解码结果来选择并驱动字线WL1至WLm。例如，行解码器120可以将从电压发生器150提供的字线电压提供给字线WL1至WLm。
数据读取/写入块130可以通过位线BL1至BLn联接到存储器单元阵列110。数据读取/写入块130可以包括对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块130可以根据控制逻辑160的控制来操作。数据读取/写入块130可以根据操作模式而作为写入驱动器或读出放大器来操作。例如，数据读取/写入块130可以用作写入驱动器来操作，该写入驱动器被配置成在写入操作中将从外部设备提供的数据存储在存储器单元阵列110中。在另一示例中，数据读取/写入块130可以作为读出放大器来操作，该读出放大器被配置成在读取操作中从存储器单元阵列110读取数据。
列解码器140可以通过控制逻辑160的控制来操作。列解码器140可以解码从外部设备(未示出)提供的地址。列解码器140可以基于解码结果来联接对应于位线BL1至BLn的数据读取/写入块130的读取/写入电路RW1至RWn和数据输入/输出(I/O)线(或数据I/O缓冲器)。
电压发生器150可以产生用于非易失性存储器装置100的内部操作的电压。通过电压发生器150产生的电压可以被施加到存储器单元阵列110的存储器单元。例如，在编程操作中产生的编程电压可以被施加到在其中待执行编程操作的存储器单元的字线。又例如，在擦除操作中产生的擦除电压可以被施加到在其中待执行擦除操作的存储器单元的阱区。再例如，在读取操作中产生的读取电压可以被施加到在其中待执行读取操作的存储器单元的字线。
控制逻辑160可以基于从外部设备提供的控制信号来控制非易失性存储器装置100的总体操作。例如，控制逻辑160可以控制非易失性存储器装置100的操作，诸如非易失性存储器装置100的读取操作、写入操作(即，编程操作)和擦除操作。
本公开的上述实施例的目的在于说明而不是限制本发明。可以存在各种可选方案和等同方案，本领域技术人员可以根据本公开理解这些方案。因而，本实施例不受本文所述的实施例的限制。本发明不限于任何具体类型的半导体装置。本发明涵盖了落入所附权利要求的范围内的公开的实施例的所有改变和变型。

Claims (19)

1.一种数据存储装置，包括：
非易失性存储器装置，具有多个超级块；
存储器，存储空闲第一逻辑页面列表，所述空闲第一逻辑页面列表包括所述多个超级块中的完全使用的超级块中存在的空闲第一逻辑页面的位置信息；以及
处理器，基于所述空闲第一逻辑页面列表在所述完全使用的超级块中选择无有效页面且具有所述空闲第一逻辑页面的超级块，并且在写入操作期间使用所选择的超级块中的所述空闲第一逻辑页面。
2.根据权利要求1所述的数据存储装置，其中所述空闲第一逻辑页面是空闲最高有效位页面，即空闲MSB页面，所述空闲第一逻辑页面列表是空闲MSB页面列表。
3.根据权利要求2所述的数据存储装置，其中每当在访问特定超级块的同时将配对页面跳过命令即PPS命令发送到所述非易失性存储器装置时，所述处理器将所述特定超级块的索引与跳过的MSB页面的位置信息匹配，并将所匹配的信息存储在所述空闲MSB页面列表中。
4.根据权利要求2所述的数据存储装置，其中每一个所述超级块包括多个存储块，每一个存储块具有多个页面，并且每一个页面包括最低有效位页面即LSB页面和MSB页面。
5.根据权利要求4所述的数据存储装置，其中所述LSB页面和所述MSB页面中的每一个包括多个段，并且
所述空闲MSB页面的位置信息包括多个段中的起始段的索引。
6.根据权利要求2所述的数据存储装置，其中当使用所选择的超级块中存在的所有空闲MSB页面时，所述处理器对所选择的超级块执行垃圾收集。
7.一种数据存储装置的操作方法，所述操作方法包括：
检查每一个完全使用的超级块中的有效页面的数量；
在所述完全使用的超级块中确定是否存在无有效页面且具有空闲MSB页面的完全使用的超级块；
基于该确定，选择无有效页面且具有空闲MSB页面的超级块；并且
在写入操作期间使用所选择的超级块中的所述空闲MSB页面。
8.根据权利要求7所述的操作方法，其中基于存储在所述数据存储装置的控制器的存储器中的空闲MSB页面列表来执行确定完全使用的超级块是否具有空闲MSB页面。
9.根据权利要求8所述的操作方法，其中每当访问特定超级块的同时PPS命令被发送到所述数据存储装置的非易失性存储器装置时，通过将所述特定超级块的索引与跳过的MSB页面的位置信息进行匹配来生成所述空闲MSB页面列表以存储所匹配的信息。
10.根据权利要求9所述的操作方法，其中每一个超级块包括多个存储块，每一个存储块具有多个页面，每一个页面包括LSB页面和MSB页面。
11.根据权利要求10所述的操作方法，其中所述LSB页面和所述MSB页面中的每一个包括多个段，并且
其中MSB页面的位置信息包括多个段中的起始段的索引。
12.根据权利要求7所述的操作方法，进一步包括：
确定是否使用所有空闲MSB页面；以及
当使用所有空闲MSB页面时，对所选择的超级块执行垃圾收集。
13.一种数据存储装置的操作方法，所述操作方法包括：
检查每一个完全使用的超级块中的有效页面的数量；
基于空闲第一逻辑页面列表，在所述完全使用的超级块中选择无有效页面且具有空闲第一逻辑页面的超级块；以及
在写入操作期间使用所选择的超级块中的所述空闲第一逻辑页面；
其中所述空闲第一逻辑页面列表包括每一个完全使用的超级块中的所述空闲第一逻辑页面的位置信息。
14.根据权利要求13所述的操作方法，其中所述空闲第一逻辑页面是空闲最高有效位页面，即MSB页面，并且所述空闲第一逻辑页面列表是空闲MSB页面列表。
15.根据权利要求14所述的操作方法，进一步包括：
当使用所选择的超级块中的所有空闲MSB页面时，对所选择的超级块执行垃圾收集。
16.根据权利要求14所述的操作方法，其中每当访问特定超级块的同时PPS命令被发送到所述数据存储装置的非易失性存储器装置时，通过将所述特定超级块的索引与跳过的MSB页面的位置信息进行匹配来生成所述空闲MSB页面列表以存储所匹配的信息。
17.根据权利要求14所述的操作方法，进一步包括：
确定无有效页面的完全使用的超级块的位置；以及
确定无有效页面的超级块是否具有空闲MSB页面。
18.根据权利要求14所述的操作方法，其中每一个超级块包括多个存储块，每一个存储块具有多个页面，并且每一个页面包括最低有效位页面即LSB页面和MSB页面。
19.根据权利要求18所述的操作方法，其中所述LSB页面和所述MSB页面中的每一个包括多个段，并且
所述空闲MSB页面的位置信息包括所述多个段中的起始段的索引。
CN201811406485.9A 2018-02-19 2018-11-23 数据存储装置及其操作方法 Active CN110175134B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180019160A KR20190099570A (ko) 2018-02-19 2018-02-19 데이터 저장 장치 및 그것의 동작 방법
KR10-2018-0019160 2018-02-19

Publications (2)

Publication Number Publication Date
CN110175134A CN110175134A (zh) 2019-08-27
CN110175134B true CN110175134B (zh) 2023-01-03

Family

ID=67617903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811406485.9A Active CN110175134B (zh) 2018-02-19 2018-11-23 数据存储装置及其操作方法

Country Status (3)

Country Link
US (1) US10719270B2 (zh)
KR (1) KR20190099570A (zh)
CN (1) CN110175134B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5732402A (en) * 1995-02-10 1998-03-24 International Business Machines Corporation System and method for data space management using buddy system space allocation
CN105989885A (zh) * 2015-03-18 2016-10-05 爱思开海力士有限公司 存储系统及其操作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7953954B2 (en) * 2007-01-26 2011-05-31 Micron Technology, Inc. Flash storage partial page caching
KR20090011773A (ko) 2007-07-27 2009-02-02 삼성전자주식회사 플래시 메모리 및 그 프로그래밍 방법
TWI375962B (en) * 2008-06-09 2012-11-01 Phison Electronics Corp Data writing method for flash memory and storage system and controller using the same
US8176235B2 (en) * 2009-12-04 2012-05-08 International Business Machines Corporation Non-volatile memories with enhanced write performance and endurance
JP5066241B2 (ja) * 2010-09-24 2012-11-07 株式会社東芝 メモリシステム
JP2012113343A (ja) * 2010-11-19 2012-06-14 Toshiba Corp 記憶装置
US9588883B2 (en) * 2011-09-23 2017-03-07 Conversant Intellectual Property Management Inc. Flash memory system
KR101962786B1 (ko) * 2012-03-23 2019-03-27 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 그것의 프로그램 방법
KR20130128685A (ko) * 2012-05-17 2013-11-27 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US8755226B2 (en) * 2012-08-07 2014-06-17 Kabushiki Kaisha Toshiba Storage device and control method of nonvolatile memory
US9092320B2 (en) * 2012-10-15 2015-07-28 Hitachi, Ltd. Storage system which includes non-volatile semiconductor storage medium, and storage control method of storage system
US9489296B1 (en) * 2012-10-17 2016-11-08 Western Digital Technologies, Inc. Methods, devices and systems for hardware-based garbage collection in solid state drives
US9043537B1 (en) * 2013-11-21 2015-05-26 Sandisk Technologies Inc. Update block programming order
US9244631B2 (en) * 2013-12-06 2016-01-26 Sandisk Technologies Inc. Lower page only host burst writes
US8902652B1 (en) * 2014-05-13 2014-12-02 Sandisk Technologies Inc. Systems and methods for lower page writes
TWI557743B (zh) * 2014-09-12 2016-11-11 群聯電子股份有限公司 程式化方法、記憶體儲存裝置及記憶體控制電路單元
US20180165032A1 (en) * 2016-12-14 2018-06-14 Western Digital Technologies, Inc. Read write performance for nand flash for archival application
US20190034105A1 (en) * 2017-12-28 2019-01-31 Intel Corporation Storage device having programmed cell storage density modes that are a function of storage device capacity utilization

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5732402A (en) * 1995-02-10 1998-03-24 International Business Machines Corporation System and method for data space management using buddy system space allocation
CN105989885A (zh) * 2015-03-18 2016-10-05 爱思开海力士有限公司 存储系统及其操作方法

Also Published As

Publication number Publication date
US20190258425A1 (en) 2019-08-22
KR20190099570A (ko) 2019-08-28
US10719270B2 (en) 2020-07-21
CN110175134A (zh) 2019-08-27

Similar Documents

Publication Publication Date Title
US10664409B2 (en) Data storage apparatus utilizing sequential map entry for responding to read request and operating method thereof
US11216362B2 (en) Data storage device and operating method thereof
CN110874330B (zh) 非易失性存储器装置、数据存储装置及其操作方法
CN109992202B (zh) 数据存储设备、其操作方法以及包括其的数据处理系统
CN111124273B (zh) 数据存储装置及数据存储装置的操作方法
CN111414312A (zh) 数据存储装置及其操作方法
CN109407966B (zh) 数据存储装置及其操作方法
CN111061653A (zh) 数据存储装置及其操作方法
CN111916140A (zh) 控制器及其操作方法以及包括控制器的存储器系统
CN111752852A (zh) 数据存储装置及数据存储装置的操作方法
US11748025B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
CN111752858A (zh) 控制器、存储器系统及其操作方法
CN113806241A (zh) 存储装置及其操作方法
CN112988045A (zh) 数据存储装置及其操作方法
KR102469098B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
CN110795366B (zh) 数据存储装置及数据存储装置的操作方法
CN110175134B (zh) 数据存储装置及其操作方法
US9966148B1 (en) Data storage device and operating method thereof
CN110795360A (zh) 数据存储设备以及该数据存储设备的操作方法
CN111324302B (zh) 数据存储装置及其操作方法
US10726938B2 (en) Data storage device and operating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant