CN114840444A - 存储器系统及其操作方法 - Google Patents
存储器系统及其操作方法 Download PDFInfo
- Publication number
- CN114840444A CN114840444A CN202111602673.0A CN202111602673A CN114840444A CN 114840444 A CN114840444 A CN 114840444A CN 202111602673 A CN202111602673 A CN 202111602673A CN 114840444 A CN114840444 A CN 114840444A
- Authority
- CN
- China
- Prior art keywords
- memory
- unstable
- memory device
- region
- memory region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明涉及一种存储器系统,该存储器系统包括:多个存储器装置,包括第一和第二存储器装置;以及控制器,联接到多个存储器装置以控制对多个存储器装置执行的操作。第一和第二存储器装置中的每一个包括多个存储块,并且第一和第二存储器装置的存储块形成超级块。超级块包括具有第一和第二存储器装置的存储块的第一超级块,以及具有第一和第二存储器装置的存储块的第二超级块。控制器包括:第一内核单元,被配置为对第一存储器装置中的第一超级块执行搜索不稳定存储器区域的第一搜索操作;以及第二内核单元,被配置为对第二存储器装置中的第二超级块执行搜索不稳定存储器区域的第二搜索操作。
Description
相关申请的交叉引用
本专利文件要求于2021年2月2日提交的、申请号为10-2021-0014792的韩国申请的优先权和权益,该韩国申请通过引用整体并入本文作为本专利文件公开的一部分。
技术领域
本专利文件中公开的技术和实施方案总体上涉及一种存储器系统。
背景技术
存储器系统用于存储在计算机或相关电子装置中使用的信息。存储器系统可以响应于来自主机装置的写入请求而存储主机装置所提供的数据,并且响应于来自主机装置的读取请求而将所存储的数据提供到主机装置。主机装置可以是将数据写入存储器系统或从存储器系统读取数据的任何电子装置,诸如计算机、数码相机、移动电话等。存储器系统可以嵌入在主机装置中,或者主机装置可以使用与主机装置通信的外部存储器系统。
发明内容
本专利文件中公开的技术可以在各个实施例中实施,以提供一种能够在发生诸如电源故障的异常事件时执行恢复过程的存储器系统以及该存储器系统的操作方法。
在实施例中,一种存储器系统可以包括:多个存储器装置,包括第一存储器装置和第二存储器装置;以及控制器,联接到多个存储器装置以控制对多个存储器装置执行的操作。第一和第二存储器装置中的每一个可以包括多个存储块,并且第一和第二存储器装置的存储块可以形成超级块。超级块可以包括:第一超级块,包括第一和第二存储器装置的存储块;以及第二超级块,包括第一和第二存储器装置的存储块。控制器可以包括:第一内核单元,被配置为对第一超级块的、包括在第一存储器装置中的存储块执行搜索不稳定存储器区域的第一搜索操作;以及第二内核单元,被配置为对第二超级块的、包括在第二存储器装置中的存储块执行搜索不稳定存储器区域的第二搜索操作。第一搜索操作和第二搜索操作可以并行执行,以分别在第一存储器装置的第一超级块和第二存储器装置的第二超级块中搜索不稳定存储器区域。
在实施例中,一种存储器系统的操作方法可以包括:由存储器系统中的控制器的第一内核单元对存储器系统中的第一存储器装置执行第一搜索操作,以搜索第一超级块的第一不稳定存储器区域;以及由存储器系统中的控制器的第二内核单元对不同于第一存储器装置的第二存储器装置执行第二搜索操作,以搜索不同于第一超级块的第二超级块的第二不稳定存储器区域。第一超级块可以包括第一和第二存储器装置的存储块,第二超级块可以包括第一和第二存储器装置的存储块。第一搜索操作和第二搜索操作可以并行执行。
在实施例中,一种存储器系统可以包括多个存储器装置和第一内核单元,该第一内核单元被配置为管理第一超级块,该第一超级块包括多个存储器装置中的每一个中包括的存储块。第一内核单元可以通过对第一超级块的、包括在多个存储器装置中的第一存储器装置中的存储块执行第一搜索操作,搜索第一超级块的、包括在第一存储器装置中的第一不稳定存储器区域,并且对第一超级块的、包括在多个存储器装置中的第二存储器装置中的第一候选不稳定存储器区域执行恢复操作。可以不对第一超级块的、包括在第二存储器装置中的存储块执行第一搜索操作,并且可以基于第一不稳定存储器区域预期第一候选不稳定存储器区域是不稳定的。
根据实施例的存储器系统及其操作方法可以对异常电源事件快速执行恢复过程。
附图说明
图1是示出基于所公开技术的实施例的存储器系统的示例的框图。
图2是示出图1所示的存储器系统的第一内核和第二内核如何分别对第一内核和第二内核中的不稳定存储器区域执行第一搜索操作和第二搜索操作的示例的示图。
图3是示出图1所示的存储器系统的第一内核和第二内核如何执行恢复操作的示例的示图。
图4是示出图1的存储器系统的操作方法的示例的流程图。
图5是示出包括基于所公开技术的一些实施例的固态驱动器(SSD)的数据处理系统的示例的示图。
图6是示出包括基于所公开技术的一些实施例的存储器系统的数据处理系统的示例的示图。
图7是示出包括基于所公开技术的一些实施例的存储器系统的数据处理系统的示例的示图。
图8是示出包括基于所公开技术的一些实施例的存储器系统的网络系统的示例的示图。
图9是示出基于所公开技术的一些实施例的存储器系统中包括的非易失性存储器装置的示例的框图。
具体实施方式
本专利文件中公开的技术可以在一些实施例中实施以提供第一内核单元,该第一内核单元被配置为对不同超级块并行执行多个搜索操作,以搜索不稳定存储器区域。
在下文中,参照附图详细描述所公开技术的一些实施例。
图1是示出基于所公开技术的实施例的存储器系统100的示例的框图。
存储器系统100在主机装置中或与主机装置通信,以响应于来自主机装置的写入请求而存储主机装置所提供的数据并且响应于来自主机装置的读取请求而将所存储的数据提供到主机装置。
存储器系统100可以包括个人计算机存储卡国际协会(PCMCIA)卡、紧凑型闪存(CF)卡、智能媒体卡、记忆棒、各种多媒体卡(例如,MMC、eMMC、RS-MMC和微型MMC)、安全数字卡(例如,SD、迷你SD和微型SD)、通用闪存(UFS)或固态驱动器(SSD)。
存储器系统100可以包括控制器110、第一非易失性存储器装置NVM1和第二非易失性存储器装置NVM2。
控制器110可以控制存储器系统100的全部操作。控制器110可以并行地控制存储器系统中的不同存储器装置。例如,控制器110可以响应于来自主机装置的指令而控制第一和第二非易失性存储器装置NVM1和NVM2以执行前台操作。前台操作可以包括响应于来自主机装置的写入请求而执行的、将数据写入第一和第二非易失性存储器装置NVM1和NVM2的写入操作,以及响应于来自主机装置的读取请求而执行的、从第一和第二非易失性存储器装置NVM1和NVM2读取数据的读取操作。
控制器110可以控制第一和第二非易失性存储器装置NVM1和NVM2以执行后台操作,该后台操作可以在没有来自主机装置的任何请求的情况下在内部执行。后台操作的示例可以包括第一和第二非易失性存储器装置NVM1和NVM2的损耗均衡操作、垃圾收集操作、擦除操作、读取回收操作和刷新操作。与前台操作一样,后台操作可以包括将数据写入第一和第二非易失性存储器装置NVM1和NVM2以及从第一和第二非易失性存储器装置NVM1和NVM2读取数据的操作。
控制器110可以在超级块的基础上控制第一和第二非易失性存储器装置NVM1和NVM2的操作。可以通过组合第一和第二非易失性存储器装置NVM1和NVM2的一组逻辑块来形成超级块。例如,第一超级块SB1可以包括第一非易失性存储器装置NVM1的存储块MB11和第二非易失性存储器装置NVM2的存储块MB21。第二超级块SB2可以包括第一非易失性存储器装置NVM1的存储块MB12和第二非易失性存储器装置NVM2的存储块MB22。尽管未示出,但是控制器110还可以进一步控制对第一和第二非易失性存储器装置NVM1和NVM2的除了第一和第二超级块SB1和SB2之外或不是第一和第二超级块SB1和SB2的多个超级块执行的操作。
图1示出了第一和第二超级块SB1和SB2中的每一个包括由来自第一非易失性存储器装置NVM1的一个存储块和来自第二非易失性存储器装置NVM2的一个存储块组成的多个存储块,但是每个超级块可以包括由第一非易失性存储器装置NVM1中包括的两个或更多个存储块和第二非易失性存储器装置NVM2中包括的两个或更多个存储块组成的多个存储块。例如,第一超级块SB1可以包括第一非易失性存储器装置NVM1中具有相同块地址的多个存储块以及第二非易失性存储器装置NVM2中具有相同块地址的多个存储块。在另一示例中,超级块中的存储块可以具有彼此不同的块地址。
多个超级块之中的开放超级块可以是用于存储数据的超级块。控制器110可以在空超级块之中选择待用作开放超级块的超级块,并且可以按照给定的顺序,例如,按照字线的顺序,将数据顺序地存储在开放超级块的存储器区域中,直到开放超级块不再包括空存储器区域。控制器110可以在存储数据时仅对是“开放”的开放超级块执行写入操作,因此对不是“开放”的超级块的超级块不执行写入操作。控制器110可以将关于开放超级块的信息存储在给定的系统区域中。
控制器110可以同时使用给定数量的开放超级块。例如,控制器110可以同时使用不同的“开放”超级块以存储不同类型的数据。例如,控制器110可以使用第一超级块SB1作为第一开放超级块,以便将逻辑地址和物理地址之间的映射信息存储在第一超级块SB1中,并且可以同时使用第二超级块SB2作为第二开放超级块,以便将主机装置所传输的数据存储在第二超级块SB2中。另外,控制器110可以使用第三开放超级块以存储通过垃圾收集操作移动的数据。
再例如,控制器110可以同时使用不同的开放超级块以通过使用不同的编程方法来存储数据。例如,控制器110可以使用第一超级块SB1作为第一开放超级块,以便通过使用单层单元(SLC)编程方法将数据存储在第一超级块SB1中,并且可以同时使用第二超级块SB2作为第二开放超级块,以便通过使用多层单元(MLC)编程方法将数据存储在第二超级块SB2中。另外,控制器110可以使用第三开放超级块,以便通过使用三层单元(TLC)编程方法来存储数据。
当存在导致电源故障的异常事件时,控制器110可在系统从电源故障中恢复之后执行恢复过程。例如,当确定在启动操作之前发生电源故障时,控制器110可以执行恢复过程。导致电源故障的异常事件可以包括突然失电(Sudden Power Loss,SPL)和突然断电(Sudden Power Off,SPO)。异常事件可以包括导致电源不稳定的事件。
控制器110的恢复过程可以包括用于搜索不稳定存储器区域的操作(下文中称为“不稳定存储器区域搜索操作”)和开放超级块的恢复操作。
恢复过程的不稳定存储器区域搜索操作可以是在开放超级块中包括的每个存储块中搜索异常事件发生之前执行最后一次写入(编程)操作的存储器区域(下文中称为“不稳定存储器区域”)的操作。开放超级块可以包括多个存储块,因此开放存储块中可能存在多个不稳定存储器区域。如果将数据写入开放超级块的这种不稳定存储器区域,则在发生导致电源故障的异常事件时,数据可能被损坏。
恢复过程的恢复操作可以在不稳定存储器区域搜索操作之后执行。恢复操作可以包括用于恢复每个不稳定存储器区域中几乎损坏的数据的操作。例如,恢复操作可以包括在开放超级块的每个存储块中,将虚设数据写入不稳定存储器区域之后的第一后续存储器区域并将来自不稳定存储器区域的几乎损坏的数据复制到第一后续存储器区域之后的第二后续存储器区域。此处,虚设数据可以指示不包含任何有用数据的良性信息。在开放超级块的每个存储块中,不稳定存储器区域、第一后续存储器区域和第二后续存储器区域可以分别对应于连续的字线。
控制器110可以包括第一内核单元CORE1和第二内核单元CORE2。
第一和第二内核单元CORE1和CORE2可以通过并行地执行操作来控制第一和第二非易失性存储器装置NVM1和NVM2。例如,第一和第二内核单元CORE1和CORE2可以并行地执行前台操作和后台操作。例如,第一和第二内核单元CORE1和CORE2可以并行地执行软件操作,诸如固件操作(例如,与闪存转换层(FTL)相关联的操作)。
第一和第二内核单元CORE1和CORE2可以分别并行地对第一和第二非易失性存储器装置NVM1和NVM2的不同开放超级块执行第一和第二不稳定存储器区域搜索操作SO1和SO2。例如,当第一和第二超级块SB1和SB2是开放超级块时,第一内核单元CORE1可以对第一超级块SB1的、包括在第一非易失性存储器装置NVM1中的存储块MB11执行第一不稳定存储器区域搜索操作SO1。与第一不稳定存储器区域搜索操作SO1并行,第二内核单元CORE2可以对第二超级块SB2的、包括在第二非易失性存储器装置NVM2中的存储块MB22执行第二不稳定存储器区域搜索操作SO2。由于第一和第二内核单元CORE1和CORE2可以同时访问第一和第二非易失性存储器装置NVM1和NVM2,因此第一内核单元CORE1的第一不稳定存储器区域搜索操作SO1和第二内核单元CORE2的第二不稳定存储器区域搜索操作SO2可以同时执行。因此,由于同时搜索彼此不同的第一和第二超级块SB1和SB2的不稳定存储器区域,因此可以尽可能快地完成恢复过程。
此外,如下面将参照图2所描述的,第一内核单元CORE1可以通过第一不稳定存储器区域搜索操作SO1在第一非易失性存储器装置NVM1中搜索第一超级块SB1的第一不稳定存储器区域,然后对第一不稳定存储器区域执行恢复操作,并且还可以对第一超级块SB1的、包括在第二非易失性存储器装置NVM2中的第一候选不稳定存储器区域执行恢复操作。第一候选不稳定存储器区域可以是属于第一超级块SB1中包括在第二非易失性存储器装置NVM2中的存储块MB21的存储器区域。在第一非易失性存储器装置中并联接到第一候选不稳定存储器区域的字线的地址对应于在第二非易失性存储器装置中处于相同顺序并联接到第一不稳定存储器区域的字线的地址。
同样地,第二内核单元CORE2可以通过第二不稳定存储器区域搜索操作SO2在第二非易失性存储器装置NVM2中搜索第二超级块SB2的第二不稳定存储器区域,然后对第二不稳定存储器区域执行恢复操作,并且还可以对第二超级块SB2的、包括在第一非易失性存储器装置NVM1中的第二候选不稳定存储器区域执行恢复操作。第二候选不稳定存储器区域可以是属于第二超级块SB2中包括在第一非易失性存储器装置NVM1中的存储块MB12的存储器区域。在第二非易失性存储器装置中并联接到第二候选不稳定存储器区域的字线的地址对应于在第一非易失性存储器装置中处于相同顺序并联接到第二不稳定存储器区域的字线的地址。第一和第二内核单元CORE1和CORE2可以并行地执行恢复操作。
第一和第二非易失性存储器装置NVM1和NVM2可以存储控制器110所传输的数据。控制器110可以从第一和第二非易失性存储器装置NVM1和NVM2读取数据。第一和第二非易失性存储器装置NVM1和NVM2可以通过通道或通路联接到控制器110。换言之,控制器110可以通过不同的通道或通路同时并行地访问第一和第二非易失性存储器装置NVM1和NVM2。
第一和第二非易失性存储器装置NVM1和NVM2可以包括诸如以下的闪速存储器装置:NAND闪存或NOR闪存、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PCRAM)、磁性随机存取存储器(MRAM)、电阻式随机存取存储器(ReRAM)等。
虽然图1作为示例示出了控制器110包括第一和第二内核单元CORE1和CORE2,但是控制器110可以包括两个以上的内核单元。此外,图1仅作为示例示出了存储器系统100包括第一和第二非易失性存储器装置NVM1和NVM2,存储器系统100可以包括两个以上的非易失性存储器装置。
图2是示出图1所示的存储器系统的第一和第二内核单元CORE1和CORE2如何分别执行第一和第二不稳定存储器区域搜索操作SO1和SO2的示例的示图。
第一超级块SB1的、包括在第一非易失性存储器装置NVM1中的存储块MB11可以包括分别对应于字线MB11_WL1至MB11_WLn的存储器区域MB11_R1至MB11_Rn。第一非易失性存储器装置NVM1可以通过分别向字线MB11_WL1至MB11_WLn施加电压来访问相应的存储器区域。其他存储块MB21、MB12和MB22可以具有与存储块MB11相同或相似的配置。
由于第一和第二非易失性存储器装置NVM1和NVM2通过不同的通道或通路联接到控制器110,因此控制器110可以同时控制属于第一超级块SB1的存储块MB11和MB21并且对应于处于相同顺序的字线的不同存储器区域的操作,以将数据存储在那些存储器区域中。存储块MB11的存储器区域MB11_Ri是在异常事件发生之前执行最后一次写入(编程)操作的存储器区域,存储块MB21的存储器区域MB21_Ri是在异常事件发生之前执行最后一次写入(编程)操作的存储器区域。存储器区域MB11_Ri和MB21_Ri可以对应于处于相同顺序的字线,即分别对应于第i个字线MB11_WLi和MB21_WLi。
当执行恢复过程时,第一内核单元CORE1对第一超级块SB1的、包括在第一非易失性存储器装置NVM1中的存储块MB11执行第一不稳定存储器区域搜索操作SO1,但是不对第一超级块SB1的、包括在第二非易失性存储器装置NVM2中的存储块MB21执行第一不稳定存储器区域搜索操作SO1。
第一内核单元CORE1可以通过分别从存储块MB11的存储器区域MB11_R1至MB11_Rn读取数据并基于读取数据检查相应的存储器区域是否为空,来对存储块MB11执行第一不稳定存储器区域搜索操作SO1。例如,第一内核单元CORE1可以从与第一字线MB11_WL1相对应的存储块MB11的第一存储器区域MB11_R1开始检查相应的存储器区域是否为空,但本公开的实施例不限于此。
第一内核单元CORE1可以通过第一不稳定存储器区域搜索操作SO1,将异常事件发生之前在存储块MB11中执行最后一次写入(编程)操作的存储器区域MB11_Ri识别为第一不稳定存储器区域TR1。换言之,存储块MB11中第一不稳定存储器区域TR1之前的存储器区域MB11_R1至MB11_Ri-1可以存储数据。存储块MB11中第一不稳定存储器区域TR1之后的存储器区域MB11_Ri+1至MB11_Rn可以为空。
在这种情况下,尽管没有对存储块MB21执行第一不稳定存储器区域搜索操作SO1,但是对应于字线MB21_WLi的存储器区域MB21_Ri可以被视为异常事件发生之前在存储块MB21中最后一次执行写入(编程)操作的存储器区域,其中字线MB21_WLi与联接到存储块MB11中的第一不稳定存储器区域TR1的字线处于相同顺序。存储器区域MB21_Ri可以是将执行稍后描述的恢复操作的第一候选不稳定存储器区域CR1。
同样地,当执行恢复过程时,第二内核单元CORE2可以对第二超级块SB2的、包括在第二非易失性存储器装置NVM2中的存储块MB22执行第二不稳定存储器区域搜索操作SO2,但是可以不对第二超级块SB2的、包括在第一非易失性存储器装置NVM1中的存储块MB12执行第二不稳定存储器区域搜索操作SO2。
第二内核单元CORE2可以通过分别从存储块MB22的存储器区域MB22_R1至MB22_Rn读取数据并基于读取数据检查相应的存储器区域是否为空,来对存储块MB22执行第二不稳定存储器区域搜索操作SO2。例如,第二内核单元CORE2可以从与第一字线MB22_WL1相对应的存储块MB22的第一存储器区域MB22_R1开始检查相应的存储器区域是否为空,但实施例不限于此。
第二内核单元CORE2可以通过第二不稳定存储器区域搜索操作SO2来搜索异常事件发生之前在存储块MB22中执行最后一次写入(编程)操作的存储器区域MB22_Rj作为第二不稳定存储器区域TR2。换言之,存储块MB22中第二不稳定存储器区域TR2之前的存储器区域MB22_R1至MB22_Rj-1可以存储数据。存储块MB22中第二不稳定存储器区域TR2之后的存储器区域MB22_Rj+1至MB22_Rn可以为空。
在这种情况下,尽管没有对存储块MB12执行第二不稳定存储器区域搜索操作SO2,但是属于存储块MB12并对应于字线MB12_WLj的存储器区域MB12_Rj可以被视为异常事件发生之前在存储块MB12中执行最后一次写入(编程)操作的存储器区域,其中字线MB12_WLj与联接到第二不稳定存储器区域TR2的字线处于相同顺序。存储器区域MB12_Rj可以是将执行稍后描述的恢复操作的第二候选不稳定存储器区域CR2。
图3是示出图1所示的存储器系统的第一和第二内核单元CORE1和CORE2如何分别执行恢复操作RO1和RO2的示例的示图。
第一内核单元CORE1可以基于通过第一不稳定存储器区域搜索操作SO1而确定的第一不稳定存储器区域TR1来执行恢复操作RO1。在一些实施方案中,第一内核单元CORE1可以对存储块MB11的第一不稳定存储器区域TR1执行恢复操作RO1,并且也可以对存储块MB21的第一候选不稳定存储器区域CR1执行恢复操作RO1。
在一些实施方案中,第一内核单元CORE1可以按照以下方式对第一不稳定存储器区域TR1执行恢复操作RO1。第一内核单元CORE1可以将虚设数据写入第一不稳定存储器区域TR1之后的存储器区域MB11_Ri+1,并且将第一不稳定存储器区域TR1中存储的数据写入存储器区域MB11_Ri+1之后的存储器区域MB11_Ri+2。第一不稳定存储器区域TR1、存储器区域MB11_Ri+1和存储器区域MB11_Ri+2可以分别对应于连续字线MB11_WLi、MB11_WLi+1、MB11_WLi+2。同样地,第一内核单元CORE1可以与针对第一不稳定存储器区域TR1的恢复操作RO1同时对第一候选不稳定存储器区域CR1执行恢复操作RO1。
第二内核单元CORE2可以基于通过第二不稳定存储器区域搜索操作SO2而确定的第二不稳定存储器区域TR2来执行恢复操作RO2。在一些实施方案中,第二内核单元CORE2可以对存储块MB22的第二不稳定存储器区域TR2执行恢复操作RO2,并且也可以对存储块MB12的第二候选不稳定存储器区域CR2执行恢复操作RO2。第二内核单元CORE2可以并行地并且类似于恢复操作RO1执行恢复操作RO2。
当图1的存储器系统100包括多个内核单元和多个非易失性存储器装置时,可以与前述恢复过程类似地执行恢复过程。在一些实施方案中,多个非易失性存储器装置可以被划分为彼此不重叠的多个非易失性存储器装置组。此外,多个内核单元可以并行地对多个非易失性存储器装置组中包括的不同超级块执行不稳定存储器区域搜索操作。例如,第一内核单元CORE1可以在第一非易失性存储器装置组中搜索第一超级块的第一不稳定存储器区域。第二内核单元CORE2可以在第二非易失性存储器装置组中搜索第二超级块的第二不稳定存储器区域。第三内核单元可以在第三非易失性存储器装置组中搜索第三超级块的第三不稳定存储器区域。
第一内核单元CORE1可以对第一超级块的、包括在第一非易失性存储器装置组中的第一不稳定存储器区域执行恢复操作,并且也可以对第一超级块的、包括在第二和第三非易失性存储器装置组中的第一候选不稳定存储器区域执行恢复操作。第一候选不稳定存储器区域可以是如下的存储器区域:属于第一超级块的、包括在第二和第三非易失性存储器装置组中的存储器区域并且对应于与联接到第一不稳定存储器区域的字线处于相同顺序的字线。
此外,第二内核单元CORE2可以对第二超级块的、包括在第二非易失性存储器装置组中的第二不稳定存储器区域执行恢复操作,并且也可以对第二超级块的、包括在第一和第三非易失性存储器装置组中的第二候选不稳定存储器区域执行恢复操作。第二候选不稳定存储器区域可以是如下的存储器区域:属于第二超级块的、包括在第一和第三非易失性存储器装置组中的存储器区域并且对应于与联接到第二不稳定存储器区域的字线处于相同顺序的字线。
此外,第三内核单元可以对第三超级块的、包括在第三非易失性存储器装置组中的第三不稳定存储器区域执行恢复操作,并且也可以对第三超级块的、包括在第一和第二非易失性存储器装置组中的第三候选不稳定存储器区域执行恢复操作。第三候选不稳定存储器区域可以是如下的存储器区域:属于第三超级块的、包括在第一和第二非易失性存储器装置组中的存储器区域并且对应于与联接到第三不稳定存储器区域的字线处于相同顺序的字线。
图4是示出图1的存储器系统100的操作方法的示例的流程图。
参照图4,在步骤S110中,第一内核单元CORE1可以在第一非易失性存储器装置NVM1中搜索第一超级块SB1(即,第一开放超级块)的第一不稳定存储器区域。第二内核单元CORE2可以与第一内核单元CORE1并行地在第二非易失性存储器装置NVM2中搜索第二超级块SB2(即,第二开放超级块)的第二不稳定存储器区域。
在步骤S120中,第一内核单元CORE1可以对第一不稳定存储器区域和第一超级块SB1中包括在第二非易失性存储器装置NVM2中的第一候选不稳定存储器区域执行恢复操作。第二内核单元CORE2可以对第二不稳定存储器区域和第二超级块SB2中包括在第一非易失性存储器装置NVM1中的第二候选不稳定存储器区域执行恢复操作。第一候选不稳定存储器区域可以是如下的存储器区域:属于第一超级块SB1的、包括在第二非易失性存储器装置NVM2中的存储器区域并且对应于与第一不稳定存储器区域处于相同顺序(例如,在字线地址中)的字线。第二候选不稳定存储器区域可以是如下的存储器区域:属于第二超级块SB2的、包括在第一非易失性存储器装置NVM1中的存储器区域并且对应于与第二不稳定存储器区域处于相同顺序(例如,在字线地址中)的字线。
图5是示出包括基于所公开技术的一些实施例的固态驱动器(SSD)1200的数据处理系统1000的示例的示图。参照图5,数据处理系统1000可以包括主机装置1100和SSD1200。
SSD 1200可以包括控制器1210、缓冲存储器装置1220、多个非易失性存储器装置1231至123n、电源1240、信号连接器1250和电源连接器1260。
控制器1210可以控制SSD 1200的一般操作。控制器1210可以包括主机接口单元1211、控制单元1212、随机存取存储器1213、错误校正码(ECC)单元1214和存储器接口单元1215。
主机接口单元1211可以通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可以包括命令、地址、数据等。主机接口单元1211可以根据主机装置1100的协议将主机装置1100和SSD 1200接口连接。例如,主机接口单元1211可以通过诸如以下的标准接口协议中的任意一种与主机装置1100通信:安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-E)和通用闪存(UFS)。
控制单元1212可以分析和处理从主机装置1100接收的信号SGL。控制单元1212可以根据用于驱动SSD 1200的固件或软件来控制内部功能块的操作。随机存取存储器1213可以用作驱动这种固件或软件的工作存储器。
控制单元1212可以包括图1所示的第一内核单元CORE1和第二内核单元CORE2。
ECC单元1214可以生成待传输到非易失性存储器装置1231至123n中的至少一个的数据的奇偶校验数据。所生成的奇偶校验数据可以与数据一起存储在非易失性存储器装置1231至123n中。ECC单元1214可以基于奇偶校验数据来检测从非易失性存储器装置1231至123n中的至少一个读取的数据的错误。如果检测到的错误在可校正范围内,则ECC单元1214可以校正检测到的错误。
存储器接口单元1215可以根据控制单元1212的控制将诸如命令和地址的控制信号提供到非易失性存储器装置1231至123n中的至少一个。此外,存储器接口单元1215可以根据控制单元1212的控制与非易失性存储器装置1231至123n中的至少一个交换数据。例如,存储器接口单元1215可以将缓冲存储器装置1220中存储的数据提供到非易失性存储器装置1231至123n中的至少一个,或者将从非易失性存储器装置1231至123n中的至少一个读取的数据提供到缓冲存储器装置1220。
缓冲存储器装置1220可以临时存储待存储在非易失性存储器装置1231至123n中的至少一个中的数据。进一步地,缓冲存储器装置1220可以临时存储从非易失性存储器装置1231至123n中的至少一个读取的数据。根据控制器1210的控制,可以将临时存储在缓冲存储器装置1220中的数据传输到主机装置1100或非易失性存储器装置1231至123n中的至少一个。
非易失性存储器装置1231至223n可以用作SSD 1200的存储介质。非易失性存储器装置1231至123n可以分别通过多个通道CH1至CHn与控制器1210联接。一个或多个非易失性存储器装置可以联接到一个通道。联接到每个通道的非易失性存储器装置可以联接到相同的信号总线和数据总线。
电源1240可以将通过电源连接器1260输入的电力PWR提供到SSD 1200的内部。电源1240可以包括辅助电源1241。当发生突然断电时,辅助电源1241可以供应电力以允许SSD1200正常终止。辅助电源1241可以包括大容量电容器。
根据主机装置1100和SSD 1200之间的接口方案,信号连接器1250可以由各种类型的连接器配置。
根据主机装置1100的电源方案,电源连接器1260可以由各种类型的连接器配置。
图6是示出包括基于所公开技术的一些实施例的存储器系统2200的数据处理系统2000的示例的示图。参照图6,数据处理系统2000可以包括主机装置2100和存储器系统2200。
主机装置2100可以以诸如印刷电路板的板的形式配置。尽管在附图中未示出,但是主机装置2100还可以包括用于执行主机装置的功能的内部电路。
主机装置2100可以包括诸如插座、插槽或连接器的连接端子2110。存储器系统2200可以安装到连接端子2110。
存储器系统2200可以包括印刷电路板。存储器系统2200的示例可以包括存储器模块或存储卡。存储器系统2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240和连接端子2250。
控制器2210可以控制存储器系统2200的一般操作。控制器2210可以以与图5中所示的控制器1210相同的方式配置。
缓冲存储器装置2220可以临时存储待存储在非易失性存储器装置2231和2232中的数据。进一步地,缓冲存储器装置2220可以临时存储从非易失性存储器装置2231和2232读取的数据。基于控制器2210所提供的控制信号和命令,可以将临时存储在缓冲存储器装置2220中的数据传输到主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可以用作存储器系统2200的存储介质。
PMIC 2240可以将通过连接端子2250接收的电力提供到存储器系统2200内部的电路。PMIC 2240可以根据控制器2210的控制而用于存储器系统2200的电源管理。
连接端子2250可以联接到主机装置2100的连接端子2110。包括命令、地址和/或数据的电信号可以在主机装置2100和存储器系统2200之间传送。根据主机装置2100和存储器系统2200之间的接口方案,连接端子2250可以具有各种类型。连接端子2250可以设置在存储器系统2200的任意一侧。
图7是示出包括基于所公开技术的一些实施例的存储器系统3200的数据处理系统3000的示图。参照图7,数据处理系统3000可以包括主机装置3100和存储器系统3200。
主机装置3100可以包括印刷电路板。尽管在附图中未示出,但是主机装置3100还可以包括用于执行主机装置的功能的内部功能块。
存储器系统3200可以包括可以安装到另一个装置或系统的封装。存储器系统3200可以通过焊球3250安装到主机装置3100。存储器系统3200可以包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可以控制存储器系统3200的一般操作。控制器3210可以以与图5中所示的控制器1210相同的方式配置。
缓冲存储器装置3220可以临时存储待存储在非易失性存储器装置3230中的数据。进一步地,缓冲存储器装置3220可以临时存储从非易失性存储器装置3230读取的数据。根据控制器3210的控制,可以将临时存储在缓冲存储器装置3220中的数据传输到主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可以用作存储器系统3200的存储介质。
图8是示出包括基于所公开技术的一些实施例的存储器系统4200的网络系统4000的示图。参照图8,网络系统4000可以包括通过网络4500联接的服务器系统4300和多个客户端系统4410至4430。
服务器系统4300可以响应于来自多个客户端系统4410至4430的请求而提供数据。例如,服务器系统4300可以存储从多个客户端系统4410至4430提供的数据或者可以向多个客户端系统4410至4430提供数据。
服务器系统4300可以包括主机装置4100和存储器系统4200。存储器系统4200可以包括图1所示的存储器系统100、图5所示的SSD 1200、图6所示的存储器系统2200或图7所示的存储器系统3200。
图9是示出基于所公开技术的一些实施例的存储器系统中包括的非易失性存储器装置300的框图。参照图9,非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压生成器350和控制逻辑360。
存储器单元阵列310可以包括布置在字线WL1至WLm和位线BL1至BLn彼此交叉的区域的存储器单元MC。
行解码器320可以通过字线WL1至WLm与存储器单元阵列310联接。行解码器320可以基于控制逻辑360所提供的控制信号和命令而操作。行解码器320可以对从外部装置(未示出)提供的地址进行解码。行解码器320可以基于解码结果选择并驱动字线WL1至WLm。例如,行解码器320可以将从电压生成器350提供的字线电压提供到字线WL1至WLm。
数据读取/写入块330可以通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块330可以包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块330可以基于控制逻辑360所提供的控制信号和命令而操作。数据读取/写入块330可以根据操作模式而作为写入驱动器或读出放大器进行操作。在实施方案中,数据读取/写入块330可以作为写入驱动器进行操作,其在写入操作期间将从外部装置提供的数据写入存储器单元阵列310中的存储器单元。在另一实施方案中,数据读取/写入块330可以作为读出放大器进行操作,其在读取操作中从存储器单元阵列310读出数据。
列解码器340可以基于控制逻辑360所提供的控制信号和地址而操作。列解码器340可以基于外部装置所提供的地址而选择存储器单元。列解码器340可以基于该地址,将数据读取/写入块330中分别对应于位线BL1至BLn的读取/写入电路RW1至RWn与数据输入/输出线或数据输入/输出缓冲器联接。
电压生成器350可以生成待在非易失性存储器装置300的内部操作中使用的电压。可以将电压生成器350所生成的电压施加到存储器单元阵列310的存储器单元。在实施方案中,可以将在编程操作中生成的编程电压施加到待执行编程操作的存储器单元的字线。在另一实施方案中,可以将在擦除操作中生成的擦除电压施加到待执行擦除操作的存储器单元的阱区。在另一实施方案中,可以将在读取操作中生成的读取电压施加到待执行读取操作的存储器单元的字线。
控制逻辑360可以基于外部装置所提供的控制信号来控制非易失性存储器装置300的一般操作。例如,控制逻辑360可以控制非易失性存储器装置300的操作,诸如非易失性存储器装置300的读取操作、写入操作和擦除操作。
本专利文件中公开的技术特征可以以各种配置或方式来实施,并且所公开的实施例仅是某些实施方案的示例。基于本专利文件中公开和/或示出的内容,可以对所公开的实施例和其他实施例进行各种改进。
Claims (16)
1.一种存储器系统,包括:
多个存储器装置,包括第一存储器装置和第二存储器装置,其中所述第一存储器装置和所述第二存储器装置中的每一个包括多个存储块,并且所述第一存储器装置和所述第二存储器装置的存储块形成超级块,并且其中所述超级块包括第一超级块和第二超级块,所述第一超级块包括所述第一存储器装置和所述第二存储器装置的存储块,所述第二超级块包括所述第一存储器装置和所述第二存储器装置的存储块;以及
控制器,联接到所述多个存储器装置以控制对所述多个存储器装置执行的操作,其中所述控制器包括:
第一内核单元,对所述第一超级块的、包括在所述第一存储器装置中的存储块执行第一搜索操作以搜索不稳定存储器区域;以及
第二内核单元,对所述第二超级块的、包括在所述第二存储器装置中的存储块执行第二搜索操作以搜索不稳定存储器区域,
其中所述第一搜索操作和所述第二搜索操作并行地执行,以分别在所述第一存储器装置的第一超级块和所述第二存储器装置的第二超级块中搜索不稳定存储器区域。
2.根据权利要求1所述的存储器系统,其中当所述第一内核单元通过所述第一搜索操作在所述第一存储器装置中发现所述第一超级块的第一不稳定存储器区域时,所述第一内核单元对所述第一不稳定存储器区域和所述第二存储器装置中的第一超级块的第一候选不稳定存储器区域执行恢复操作,所述第一候选不稳定存储器区域基于所述第一不稳定存储器区域被预期是不稳定的。
3.根据权利要求2所述的存储器系统,其中所述第一候选不稳定存储器区域包括属于所述第一超级块并包括在所述第二存储器装置中的存储器区域,并且其中在所述第一存储器装置中并联接到所述第一候选不稳定存储器区域的字线的地址对应于在所述第二存储器装置中并联接到所述第一不稳定存储器区域的字线的地址。
4.根据权利要求1所述的存储器系统,其中当所述第二内核单元通过所述第二搜索操作在所述第二存储器装置中发现所述第二超级块的第二不稳定存储器区域时,所述第二内核单元对所述第二不稳定存储器区域和所述第一存储器装置中的第二超级块的第二候选不稳定存储器区域执行恢复操作,所述第二候选不稳定存储器区域基于所述第二不稳定存储器区域被预期是不稳定的。
5.根据权利要求4所述的存储器系统,其中所述第二候选不稳定存储器区域包括属于所述第二超级块并包括在所述第一存储器装置中的存储器区域,其中在所述第二存储器装置中并联接到所述第二候选不稳定存储器区域的字线的地址对应于在所述第一存储器装置中并联接到所述第二不稳定存储器区域的字线的地址。
6.一种存储器系统的操作方法,包括:
由所述存储器系统中的控制器的第一内核单元对所述存储器系统中的第一存储器装置执行第一搜索操作,以搜索第一超级块的第一不稳定存储器区域;以及
由所述存储器系统中的所述控制器的第二内核单元对不同于所述第一存储器装置的第二存储器装置执行第二搜索操作,以搜索不同于所述第一超级块的第二超级块的第二不稳定存储器区域,
其中所述第一超级块包括所述第一存储器装置和所述第二存储器装置的存储块,所述第二超级块包括所述第一存储器装置和所述第二存储器装置的存储块,并且
其中所述第一搜索操作和所述第二搜索操作并行地执行。
7.根据权利要求6所述的操作方法,进一步包括,在发现所述第一不稳定存储器区域时,由所述第一内核单元对所述第一不稳定存储器区域和所述第二存储器装置中的第一超级块的第一候选不稳定存储器区域执行恢复操作,所述第一候选不稳定存储器区域基于所述第一不稳定存储器区域被预期是不稳定的。
8.根据权利要求7所述的操作方法,其中所述第一候选不稳定存储器区域包括属于所述第一超级块并包括在所述第二存储器装置中的存储器区域,并且其中在所述第一存储器装置中并联接到所述第一候选不稳定存储器区域的字线的地址对应于在所述第二存储器装置中并联接到所述第一不稳定存储器区域的字线的地址。
9.根据权利要求6所述的操作方法,进一步包括,在搜索所述第二不稳定存储器区域之后发现所述第二不稳定存储器区域时,由所述第二内核单元对所述第二不稳定存储器区域和所述第一存储器装置中的第二超级块的第二候选不稳定存储器区域执行恢复操作,所述第二候选不稳定存储器区域基于所述第二不稳定存储器区域被预期是不稳定的。
10.根据权利要求9所述的操作方法,其中所述第二候选不稳定存储器区域包括属于所述第二超级块并包括在所述第一存储器装置中的存储器区域,其中在所述第二存储器装置中并联接到所述第二候选不稳定存储器区域的字线的地址对应于在所述第一存储器装置中并联接到所述第二不稳定存储器区域的字线的地址。
11.一种存储器系统,包括:
多个存储器装置;以及
第一内核单元,管理第一超级块,所述第一超级块包括所述多个存储器装置中的每个存储器装置中包括的存储块,
其中所述第一内核单元:
通过对所述第一超级块的、包括在所述多个存储器装置中的第一存储器装置中的存储块执行第一搜索操作,来搜索所述第一超级块的、包括在所述第一存储器装置中的第一不稳定存储器区域;以及
对所述第一超级块的、包括在所述多个存储器装置中的第二存储器装置中的第一候选不稳定存储器区域执行恢复操作,其中不对所述第一超级块的、包括在所述第二存储器装置中的存储块执行所述第一搜索操作,并且其中所述第一候选不稳定存储器区域基于所述第一不稳定存储器区域被预期是不稳定的。
12.根据权利要求11所述的存储器系统,其中所述第一候选不稳定存储器区域包括属于所述第一超级块并包括在所述第二存储器装置中的存储器区域,并且其中在所述第一存储器装置中并联接到所述第一候选不稳定存储器区域的字线的地址对应于在所述第二存储器装置中并联接到所述第一不稳定存储器区域的字线的地址。
13.根据权利要求11所述的存储器系统,其中所述第一内核单元在对所述第一不稳定存储器区域执行恢复操作的同时,对所述第一候选不稳定存储器区域执行所述恢复操作。
14.根据权利要求11所述的存储器系统,进一步包括第二内核单元,所述第二内核单元对所述第二存储器装置中不同于所述第一超级块的第二超级块执行第二搜索操作,以搜索第二不稳定存储器区域,其中所述第一搜索操作和所述第二搜索操作并行地执行。
15.根据权利要求14所述的存储器系统,其中所述第二内核单元不对所述第二超级块的、包括在所述第一存储器装置中的存储块执行所述第二搜索操作。
16.根据权利要求15所述的存储器系统,其中所述第二内核单元通过执行所述第二搜索操作来搜索所述第二超级块的、包括在所述第二存储器装置中的第二不稳定存储器区域,并且对所述第二超级块的、包括在所述第一存储器装置中的第二候选不稳定存储器区域执行恢复操作,其中不对所述第二超级块的、包括在所述第一存储器装置中的存储块执行所述第二搜索操作,并且其中所述第二候选不稳定存储器区域基于所述第二不稳定存储器区域被预期是不稳定的。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2021-0014792 | 2021-02-02 | ||
KR1020210014792A KR20220111485A (ko) | 2021-02-02 | 2021-02-02 | 메모리 시스템 및 그것의 동작 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114840444A true CN114840444A (zh) | 2022-08-02 |
Family
ID=82562854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111602673.0A Withdrawn CN114840444A (zh) | 2021-02-02 | 2021-12-24 | 存储器系统及其操作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11954347B2 (zh) |
KR (1) | KR20220111485A (zh) |
CN (1) | CN114840444A (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10540274B2 (en) * | 2016-03-29 | 2020-01-21 | Micron Technology, Inc. | Memory devices including dynamic superblocks, and related methods and electronic systems |
KR20180041428A (ko) | 2016-10-14 | 2018-04-24 | 에스케이하이닉스 주식회사 | 컨트롤러, 메모리 시스템 및 그의 동작 방법 |
KR102645572B1 (ko) * | 2016-11-29 | 2024-03-11 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그의 동작 방법 |
KR102517681B1 (ko) * | 2018-06-05 | 2023-04-05 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작방법 |
KR20210017481A (ko) * | 2019-08-08 | 2021-02-17 | 에스케이하이닉스 주식회사 | 컨트롤러 및 컨트롤러의 동작방법 |
US11640259B2 (en) * | 2020-05-21 | 2023-05-02 | Western Digital Technologies, Inc. | Use of surplus erase block pairs in super block formation |
-
2021
- 2021-02-02 KR KR1020210014792A patent/KR20220111485A/ko unknown
- 2021-11-12 US US17/525,021 patent/US11954347B2/en active Active
- 2021-12-24 CN CN202111602673.0A patent/CN114840444A/zh not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20220244852A1 (en) | 2022-08-04 |
US11954347B2 (en) | 2024-04-09 |
KR20220111485A (ko) | 2022-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111180001B (zh) | 存储器系统和测试系统 | |
CN108932107B (zh) | 数据存储装置及其操作方法 | |
KR102571747B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
KR20180025357A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
CN107240420B (zh) | 数据存储装置及其操作方法 | |
KR20180051272A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
US20230273748A1 (en) | Memory system, operating method thereof and computing system | |
CN113741798A (zh) | 数据存储装置及其操作方法 | |
US10877853B2 (en) | Data storage device and operation method optimized for recovery performance, and storage system having the same | |
US11036493B2 (en) | Memory system and operating method thereof | |
CN111223514A (zh) | 具有数据保持保护的电子设备及其操作方法 | |
US10691352B2 (en) | Data storage device and method of operating the same | |
US10846013B1 (en) | Data storage device and operation method thereof | |
US20230289059A1 (en) | Memory system and operating method thereof | |
US20190361608A1 (en) | Data storage device and operation method for recovery, and storage system having the same | |
CN110442302B (zh) | 存储器系统及用于操作存储器系统的方法 | |
US11954347B2 (en) | Memory system and operating method thereof | |
CN112084118A (zh) | 数据存储装置及其操作方法 | |
US20230214151A1 (en) | Memory system and operating method thereof | |
US20220171706A1 (en) | Memory system and operating method thereof | |
US11544004B2 (en) | Nonvolatile memory device and memory system including the same | |
US20230031193A1 (en) | Memory system and operating method thereof | |
KR20180047808A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
CN113157200A (zh) | 存储器系统及包括存储器系统的数据处理系统 | |
CN113495686A (zh) | 存储器系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20220802 |