KR101095799B1 - 불휘발성 메모리 소자의 캠셀 회로 및 이의 구동 방법 - Google Patents

불휘발성 메모리 소자의 캠셀 회로 및 이의 구동 방법 Download PDF

Info

Publication number
KR101095799B1
KR101095799B1 KR1020090047813A KR20090047813A KR101095799B1 KR 101095799 B1 KR101095799 B1 KR 101095799B1 KR 1020090047813 A KR1020090047813 A KR 1020090047813A KR 20090047813 A KR20090047813 A KR 20090047813A KR 101095799 B1 KR101095799 B1 KR 101095799B1
Authority
KR
South Korea
Prior art keywords
data
cam cell
register
response
latch
Prior art date
Application number
KR1020090047813A
Other languages
English (en)
Other versions
KR20100129057A (ko
Inventor
김명수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090047813A priority Critical patent/KR101095799B1/ko
Priority to US12/650,689 priority patent/US20100302826A1/en
Publication of KR20100129057A publication Critical patent/KR20100129057A/ko
Application granted granted Critical
Publication of KR101095799B1 publication Critical patent/KR101095799B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers

Abstract

본 발명은 불휘발성 메모리 소자의 캠셀 검출 회로 및 이것의 구동 방법에 관한 것으로, 다수의 캠셀을 포함하는 캠셀부와, 상기 다수의 캠셀에 저장된 데이터를 독출하여 캠셀 데이터를 출력하는 제어 회로부, 및 상기 제어 회로부에서 출력된 상기 캠셀 데이터를 저장하는 다수의 레지스터를 포함하며, 상기 다수의 레지스터는 초기화 동작시 제1 데이터를 저장하도록 초기화되는 불휘발성 메모리 소자의 캠셀 검출 회로 및 이것의 구동 방법을 제공하는 데 있다.
캠셀, 래치, 리셋, 프로그램

Description

불휘발성 메모리 소자의 캠셀 회로 및 이의 구동 방법{Circuit for code address memory cell in non-volatile memory device and Method for operating thereof}
본 발명은 불휘발성 메모리 소자의 캠셀 회로 및 이의 구동 방법에 관한 것으로, 캠셀의 프로그램 동작 없이 캠셀을 검출하여 레지스터에 원하는 데이터를 설정할 수 있는 불휘발성 메모리 소자의 캠셀 회로 및 이의 구동 방법에 관한 것이다.
전기적으로 프로그램 및 소거가 가능한 불휘발성 메모리 셀은 플로팅 게이트 및 콘트롤 게이트가 적층된 게이트와 소오스 및 드레인의 기본 구조를 갖는다. 이러한 불휘발성 메모리 셀은 콘트롤 게이트, 소오스, 드레인 및 웰에 소정의 전압을 인가하여 프로그램, 소거 또는 독출 동작을 수행하게 된다.
불휘발성 메모리 소자 중 플래시 메모리 소자는 다수의 메모리 셀이 워드라인 및 비트라인 단위로 묶여 메모리 셀 어레이를 구성한다. 이러한 플래시 메모리 소자는 메인 셀 어레이(main cell array), 리던던시 셀 어레이(redundancy cell array), 코드 저장 메모리(Code Address Memory: 이하, 캠(CAM)이라 함) 셀 어레이로 구성된다. 메인 셀 어레이는 프로그램 및 소거등을 실시하기 위한 메모리 셀들로 구성되고, 리던던시 셀 어레이는 메인 셀 어레이의 불량 셀을 리페어하기 위한 셀들로 구성되며, 캠셀 어레이는 정상 셀 또는 불량 셀의 정보를 저장하기 위한 셀들로 구성된다.
종래 기술에 따른 불휘발성 메모리 소자는 캠셀의 정보를 검출하기 위하여 캠셀 검출 회로를 구비하고, 캠셀 검출 회로는 캠셀의 정보를 센싱하여 레지스터에 저장한다.
레지스터에는 소자의 동작에 관한 정보가 저장되어 있는데, 이는 캠셀의 정보를 저장한 후 갱신된다. 따라서 칩(Chip)을 제조한 후, 캠셀을 프로그램하여야만 레지스터에 원하는 데어터를 저장할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 캠셀 데이터에 대응하는 레지스터의 초기화 동작시 제1 데이터를 래치하도록 하여, 레지스터의 데이터를 저장할 때 초기화 동작시 래치한 제1 데이터를 유지하거나 이를 변경할 경우 대응하는 캠셀만 프로그램하여 레지스터가 제2 데이터를 래치하도록 함으로써, 프로그램하는 캠셀의 수를 감소시킬 수 있는 불휘발성 메모리 소자의 캠셀 회로 및 이의 구동 방법을 제공하는 데 있다.
본 발명의 일실시 예에 따른 불휘발성 메모리 소자의 캠셀 회로는 다수의 캠셀을 포함하는 캠셀부와, 상기 다수의 캠셀에 저장된 데이터를 독출하여 캠셀 데이터를 출력하는 제어 회로부, 및 상기 제어 회로부에서 출력된 상기 캠셀 데이터를 저장하는 다수의 레지스터를 포함하며, 상기 다수의 레지스터는 초기화 동작시 제1 데이터를 저장하도록 초기화된다.
상기 캠셀부는 상기 제1 데이터를 제2 데이터로 변화시키기 위해 상기 레지스터에 대응하는 캠셀만을 프로그램한다.
상기 다수의 레지스터 각각은 데이터를 저장하는 래치, 및 상기 초기화 동작시 초기화 신호에 응답하여 상기 래치에 상기 제1 데이터를 입력하고, 상기 캠셀 데이터에 응답하여 상기 래치에 상기 제2 데이터를 입력하는 데이터 입력부를 포함 한다.
상기 래치는 제1 및 제2 노드 사이에 역방향 병렬 연결된 제1 및 제2 인버터를 포함한다.
상기 데이터 입력부는 상기 초기화 신호에 응답하여 상기 제1 노드에 접지 전원을 인가하는 제1 트랜지스터, 및 상기 캠셀 데이터에 응답하여 상기 제2 노드에 접지 전원을 인가하는 제2 트랜지스터를 포함한다.
상기 데이터 입력부는 상기 초기화 신호에 응답하여 상기 제2 노드에 접지 전원을 인가하는 제1 트랜지스터, 및 상기 캠셀 데이터에 응답하여 상기 제2 노드에 접지 전원을 인가하는 제2 트랜지스터를 포함한다.
본 발명의 일실시 예에 따른 불휘발성 메모리 소자의 캠셀 회로 구동방법은 다수의 레지스터를 초기화시켜 제1 데이터를 저장하는 단계와, 상기 다수의 레지스터 중 제2 데이터를 저장할 레지스터에 대응하는 캠셀을 프로그램하는 단계와, 상기 캠셀의 캠셀 데이터를 독출하는 단계, 및 상기 캠셀 데이터를 이용하여 상기 레지스터에 상기 제2 데이터를 저장시키는 단계를 포함한다.
본 발명의 일실시 예에 따르면, 캠셀 데이터에 대응하는 레지스터의 초기화 동작시 제1 데이터를 래치하도록 하여, 레지스터의 데이터를 저장할 때 초기화 동작시 래치한 제1 데이터를 유지하거나 이를 변경할 경우 대응하는 캠셀만 프로그램하여 레지스터가 제2 데이터를 래치하도록 함으로써, 프로그램하는 캠셀의 수를 감 소시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 일실시 예에 따른 불휘발성 메모리 소자의 캠셀 회로를 나타내는 구성도이다.
도 1을 참조하면, 불휘발성 메모리 소자의 캠셀 회로는 다수의 레지스터부(100<0> 내지 100<m>), 제어 회로부(200), 및 캠셀부(300)를 포함한다.
캠셀부(300)는 데이터를 프로그램할 수 있는 다수의 캠셀을 포함한다.
제어 회로부(200)는 캠셀부(300)에서 독출된 캠셀 데이터(CAMDATA)와 어드레스 신호(CAMADD)를 다수의 레지스터부(100<0> 내지 100<m>)로 출력한다.
다수의 레지스터부(100<0> 내지 100<m>) 각각은 상기 다수의 캠셀에 각각 대응하는 다수의 레지스터들(110) 및 하나의 레지스터에 각각 대응하는 다수의 어드레스 비교기(120)를 포함한다. 다수의 어드레스 비교기(120)는 어드레스 신호(CAMADD)에 응답하여 캠셀 데이터(CAMDATA)를 지정된 레지스터에 전송하여 저장한다.
도 2a는 본 발명의 제1 일실시 예에 따른 레지스터를 나타내는 회로도이다.
도 2a를 참조하면, 레지스터(110)는 래치(111), 데이터 입력부(112), 및 데이터 출력부(113)를 포함한다.
래치(111)는 제1 노드(Q)와 제2 노드(Qb) 사이에 역방향 병렬 연결된 인버터(IV1 및 IV2)를 포함한다.
데이터 입력부(112)는 NMOS 트랜지스터(N1 및 N2)를 포함한다. NMOS 트랜지스터(N1)는 래치(111)의 제1 노드(Q)와 접지 전원(Vss) 사이에 연결되고, 초기화신호(RST)에 응답하여 제1 노드(Q)에 접지 전원(Vss)을 인가한다. NMOS 트랜지스터(N2)는 래치(111)의 제2 노드(Qb)와 접지 전원(Vss) 사이에 연결되고, 캠셀 데이터(CAMDATA)에 응답하여 제2 노드(Qb)에 접지 전원(Vss)을 인가한다.
데이터 출력부(113)는 인버터(IV3) 및 NMOS 트랜지스터(N3)를 포함한다. 인버터(IV3) 및 NMOS 트랜지스터(N3)는 제2 노드(Qb)와 출력 노드(BITOUT)에 직렬 연결된다. NMOS 트랜지스터(N3)는 독출 신호(READ)에 응답하여 인버터(IV3)의 출력 신호를 레지스터 출력 신호로 출력한다.
도 2b는 본 발명의 제2 일실시 예에 따른 레지스터를 나타내는 회로도이다.
도 2b를 참조하면, 레지스터(110)는 래치(111), 데이터 입력부(112), 및 데이터 출력부(113)를 포함한다.
래치(111)는 제1 노드(Q)와 제2 노드(Qb) 사이에 역방향 병렬 연결된 인버터(IV1 및 IV2)를 포함한다.
데이터 입력부(112)는 NMOS 트랜지스터(N1 및 N2)를 포함한다. NMOS 트랜지 스터(N1)는 래치(111)의 제1 노드(Q)와 접지 전원(Vss) 사이에 연결되고, 캠셀 데이터(CAMDATA)에 응답하여 제1 노드(Q)에 접지 전원(Vss)을 인가한다. NMOS 트랜지스터(N2)는 래치(111)의 제2 노드(Qb)와 접지 전원(Vss) 사이에 연결되고, 초기화신호(RST)에 응답하여 제2 노드(Qb)에 접지 전원(Vss)을 인가한다.
데이터 출력부(113)는 인버터(IV3) 및 NMOS 트랜지스터(N3)를 포함한다. 인버터(IV3) 및 NMOS 트랜지스터(N3)는 제2 노드(Qb)와 출력 노드(BITOUT)에 직렬 연결된다. NMOS 트랜지스터(N3)는 독출 신호(READ)에 응답하여 인버터(IV3)의 출력 신호를 레지스터 출력 신호로 출력한다.
도 1, 도 2a 및 도 2b를 참조하여 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 캠셀 회로의 구동 방법을 설명하면 다음과 같다.
먼저 초기 동작시 캠셀부(300)의 캠셀들은 프로그램 동작 전이므로 모두 소거 상태("1")이다.
제1 실시 예에 따른 레지스터(110)의 초기화 동작을 설명하면 다음과 같다. 도 2a를 참조하면, 초기화 동작시 초기화 신호(RST)가 활성화되어 NMOS 트랜지스터(N1)에 인가된다. 이로 인하여 NMOS 트랜지스터(N1)가 턴온되어 제1 노드(Q)에 접지 전원(Vss)이 인가되어 래치(111)가 초기화된다.
이후, 캠셀부(300)의 소거 상태의 캠셀 데이터("1")들을 독출하고, 이를 제어 회로부(200)를 이용하여 캠셀 데이터(CAMDATA, "1")들과 어드레스 신호(CAMADD)를 다수의 레지스터부(100<0> 내지 100<m>)로 전송한다.
이에 의해 다수의 레지스터부(100<0> 내지 100<m>)에 포함된 다수의 레지스터(110)들의 NMOS 트랜지스터(N2)는 하이 레벨의 캠셀 데이터(CAMDATA)에 응답하여 턴온되고, 이로 인하여 제2 노드(Qb)에 접지 전원(Vss)이 인가되어 래치(111)에 소거 상태의 캠셀 데이터(CAMDATA)가 저장된다.
제2 실시 예에 따른 레지스터(110)의 초기화 동작을 설명하면 다음과 같다. 도 2b를 참조하면, 초기화 동작시 초기화 신호(RST)가 활성화되어 NMOS 트랜지스터(N5)에 인가된다. 이로 인하여 NMOS 트랜지스터(N5)가 턴온되어 제2 노드(Qb)에 접지 전원(Vss)이 인가되어 래치(111)가 초기화된다.
이후, 캠셀부(300)의 소거 상태의 캠셀 데이터("1")를 독출하고, 이를 제어 회로부(200)를 이용하여 캠셀 데이터(CAMDATA, "1")와 어드레스 신호(CAMADD)를 다수의 레지스터부(100<0> 내지 100<m>)으로 전송한다.
이에 의해 다수의 레지스터부(100<0> 내지 100<m>)에 포함된 다수의 레지스터(110)들의 NMOS 트랜지스터(N4)는 하이 레벨의 캠셀 데이터(CAMDATA)에 응답하여 턴온되고, 이로 인하여 제1 노드(Q)에 접지 전원(Vss)이 인가되어 래치(111)에 소거 상태의 캠셀 데이터(CAMDATA)가 저장된다.
상술한 것과 같이 제1 실시 예 및 제2 실시 예에 따라 레지스터의 초기 값을 서로 다르게 설정할 수 있다.
상술한 방법으로 레지스터들의 초기값을 설정한 후, 초기값을 변경하고 싶은 레지스터(110)에 대응하는 캠셀만을 "0" 상태로 프로그램한다. 즉, 소거 상태의 캠 데이터(CAMDATA)가 저장된 다수의 레지스터 중 래치된 데이터를 변경하고 싶은 레지스터의 경우, 대응하는 캠셀을 "0"상태로 프로그램한다. 이 후, 캠 셀 독출 동작을 실시하게 되면, "0"상태로 프로그램한 캠셀에 대응하는 레지스터의 경우 초기화되는 데이터 값이 변경된다. 따라서 캠셀의 프로그램 동작시 전체 캠셀을 프로그램하지 않고 변경하려 하는 레지스터에 대응하는 캠셀만을 프로그램하여 데이터를 저장함으로서, 전체 캠셀의 수를 감소시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
도 1은 본 발명의 일실시 예에 따른 불휘발성 메모리 소자의 캠셀 회로를 나타내는 구성도이다.
도 2a는 본 발명의 제1 일실시 예에 따른 레지스터를 나타내는 회로도이다.
도 2b는 본 발명의 제2 일실시 예에 따른 레지스터를 나타내는 회로도이다.
<도면의 주요 부분에 대한 설명>
100<0> 내지 100<m> : 레지스터부
200 : 제어 회로부 300 : 캠셀부
111 : 래치 112 : 데이터 입력부
113 : 데이터 출력부

Claims (12)

  1. 데이터를 저장하는 데이터 저장부;
    상기 데이터 저장부에 저장된 데이터를 독출하여 출력하는 제어 회로부; 및
    상기 제어 회로부에서 출력된 데이터를 저장하는 레지스터부를 포함하며,
    상기 레지스터부는 초기화 동작시 제1 데이터가 래치되도록 초기화되고, 상기 제어 회로부에서 출력된 데이터에 따라 상기 제1 데이터를 유지하거나 제2 데이터를 새롭게 래치하는 불휘발성 메모리 소자의 캠셀 회로.
  2. 제 1 항에 있어서,
    상기 데이터 저장부는 상기 제1 데이터를 상기 제2 데이터로 변화시켜 상기 레지스터에 저장하기 위해 상기 레지스터에 대응하는 캠셀만을 프로그램하는 불휘발성 메모리 소자의 캠셀 회로.
  3. 제 1 항에 있어서,
    상기 레지스터는 상기 제1 데이터 또는 상기 제2 데이터를 저장하는 래치; 및
    상기 초기화 동작시 초기화 신호에 응답하여 상기 래치에 상기 제1 데이터를 입력하고, 상기 제어 회로부에서 출력된 데이터 응답하여 상기 래치에 상기 제1 데이터를 유지하거나 상기 제2 데이터를 새롭게 입력하는 데이터 입력부를 포함하는 불휘발성 메모리 소자의 캠셀 회로.
  4. 제 3 항에 있어서,
    상기 래치는 제1 및 제2 노드 사이에 역방향 병렬 연결된 제1 및 제2 인버터를 포함하는 불휘발성 메모리 소자의 캠셀 회로.
  5. 제 4 항에 있어서,
    상기 데이터 입력부는 상기 초기화 신호에 응답하여 상기 제1 노드에 접지 전원을 인가하는 제1 트랜지스터; 및
    상기 캠셀 데이터에 응답하여 상기 제2 노드에 접지 전원을 인가하는 제2 트랜지스터를 포함하는 불휘발성 메모리 소자의 캠셀 회로.
  6. 제 4 항에 있어서,
    상기 데이터 입력부는 상기 초기화 신호에 응답하여 상기 제2 노드에 접지 전원을 인가하는 제1 트랜지스터; 및
    상기 캠셀 데이터에 응답하여 상기 제 1 노드에 접지 전원을 인가하는 제2 트랜지스터를 포함하는 불휘발성 메모리 소자의 캠셀 회로.
  7. 다수의 캠셀을 포함하는 캠셀부;
    상기 다수의 캠셀 각각에 저장된 데이터를 독출하여 다수의 캠셀 데이터를 출력하는 제어 회로부; 및
    초기화 동작시 제1 데이터가 래치되도록 초기화되고, 상기 제어 회로부에서 출력된 상기 다수의 캠셀 데이터 중 어느 하나에 따라 상기 제1 데이터를 유지하거나 제2 데이터를 새롭게 래치하는 다수의 레지스터를 포함하며,
    상기 캠셀부는 상기 제1 데이터를 제2 데이터로 변화시키기 위해 상기 레지스터에 대응하는 캠셀만을 프로그램하는 불휘발성 메모리 소자의 캠셀 회로.
  8. 삭제
  9. 제 7 항에 있어서,
    상기 다수의 레지스터 각각은 데이터를 저장하는 래치; 및
    상기 초기화 동작시 초기화 신호에 응답하여 상기 래치에 상기 제1 데이터를 입력하고, 상기 캠셀 데이터에 응답하여 상기 래치에 상기 제2 데이터를 입력하는 데이터 입력부를 포함하는 불휘발성 메모리 소자의 캠셀 회로.
  10. 제 9 항에 있어서,
    상기 래치는 제1 및 제2 노드 사이에 역방향 병렬 연결된 제1 및 제2 인버터를 포함하는 불휘발성 메모리 소자의 캠셀 회로.
  11. 제 10 항에 있어서,
    상기 데이터 입력부는 상기 초기화 신호에 응답하여 상기 제1 노드에 접지 전원을 인가하는 제1 트랜지스터; 및
    상기 캠셀 데이터에 응답하여 상기 제2 노드에 접지 전원을 인가하는 제2 트랜지스터를 포함하는 불휘발성 메모리 소자의 캠셀 회로.
  12. 다수의 레지스터를 초기화시켜 상기 다수의 레지스터에 제1 데이터를 저장하는 단계;
    상기 다수의 레지스터 중 제2 데이터를 저장할 타겟 레지스터에 대응하는 캠 셀을 프로그램하는 단계;
    상기 캠셀에 프로그램된 캠셀 데이터를 독출하는 단계; 및
    상기 캠셀 데이터를 이용하여 상기 타겟 레지스터에 상기 제2 데이터를 저장시키는 단계를 포함하는 불휘발성 메모리 소자의 캠셀 회로 구동방법.
KR1020090047813A 2009-05-29 2009-05-29 불휘발성 메모리 소자의 캠셀 회로 및 이의 구동 방법 KR101095799B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090047813A KR101095799B1 (ko) 2009-05-29 2009-05-29 불휘발성 메모리 소자의 캠셀 회로 및 이의 구동 방법
US12/650,689 US20100302826A1 (en) 2009-05-29 2009-12-31 Cam cell circuit of nonvolatile memory device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090047813A KR101095799B1 (ko) 2009-05-29 2009-05-29 불휘발성 메모리 소자의 캠셀 회로 및 이의 구동 방법

Publications (2)

Publication Number Publication Date
KR20100129057A KR20100129057A (ko) 2010-12-08
KR101095799B1 true KR101095799B1 (ko) 2011-12-21

Family

ID=43220026

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090047813A KR101095799B1 (ko) 2009-05-29 2009-05-29 불휘발성 메모리 소자의 캠셀 회로 및 이의 구동 방법

Country Status (2)

Country Link
US (1) US20100302826A1 (ko)
KR (1) KR101095799B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103510525A (zh) * 2013-10-22 2014-01-15 天津大学 一种重力式水泥土墙结合单排桩的基坑梯级支护方法
KR20170097990A (ko) * 2016-02-19 2017-08-29 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102501695B1 (ko) * 2018-01-15 2023-02-21 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61107596A (ja) * 1984-10-31 1986-05-26 Nec Corp 連想記憶装置
US5930359A (en) * 1996-09-23 1999-07-27 Motorola, Inc. Cascadable content addressable memory and system
CN101002281B (zh) * 2004-05-12 2010-04-14 斯班逊有限公司 半导体装置及半导体装置的控制方法
US7643353B1 (en) * 2007-10-25 2010-01-05 Netlogic Microsystems, Inc. Content addressable memory having programmable interconnect structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103510525A (zh) * 2013-10-22 2014-01-15 天津大学 一种重力式水泥土墙结合单排桩的基坑梯级支护方法
KR20170097990A (ko) * 2016-02-19 2017-08-29 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102496678B1 (ko) * 2016-02-19 2023-02-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법

Also Published As

Publication number Publication date
KR20100129057A (ko) 2010-12-08
US20100302826A1 (en) 2010-12-02

Similar Documents

Publication Publication Date Title
US7457158B2 (en) Flash memory device having single page buffer structure and related programming operations
US7313028B2 (en) Method for operating page buffer of nonvolatile memory device
US7937647B2 (en) Error-detecting and correcting FPGA architecture
US8804391B2 (en) Semiconductor memory device and method of operating the same
US7760580B2 (en) Flash memory device and erase method using the same
KR100938045B1 (ko) 불휘발성 메모리 소자의 테스트 방법
JP2009134849A (ja) フラッシュメモリ素子及びそのプログラム方法
US9224480B2 (en) Dual-function read/write cache for programmable non-volatile memory
US9190152B2 (en) Semiconductor memory device
JP6102146B2 (ja) 半導体記憶装置
US7102927B2 (en) Memory devices and programming methods that simultaneously store erase status indications for memory blocks
TW201407623A (zh) 非揮發性半導體記憶體裝置及其讀出方法
JP2010176831A (ja) ページバッファー回路
KR100528483B1 (ko) 패스/페일 점검이 가능한 불휘발성 반도체 메모리장치
KR100713983B1 (ko) 플래시 메모리 장치의 페이지 버퍼 및 그것을 이용한프로그램 방법
US10614879B2 (en) Extended write modes for non-volatile static random access memory architectures having word level switches
KR101095799B1 (ko) 불휘발성 메모리 소자의 캠셀 회로 및 이의 구동 방법
US9043661B2 (en) Memories and methods for performing column repair
JP6115882B1 (ja) 半導体記憶装置
US8634261B2 (en) Semiconductor memory device and method of operating the same
JP2641602B2 (ja) 不揮発性半導体記憶装置
KR100505109B1 (ko) 읽기 시간을 단축시킬 수 있는 플래시 메모리 장치
JP2007184083A (ja) ページバッファ及びその読み出し方法
KR100609567B1 (ko) 플래쉬 메모리 소자 및 그 소거 검증 방법
KR20070018221A (ko) 면적이 감소된 비휘발성 메모리 장치의 페이지 버퍼 및그것을 이용하여 비트라인을 프리챠지시키는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee