CN109871339B - 存储器系统以及该存储器系统的操作方法 - Google Patents

存储器系统以及该存储器系统的操作方法 Download PDF

Info

Publication number
CN109871339B
CN109871339B CN201811223404.1A CN201811223404A CN109871339B CN 109871339 B CN109871339 B CN 109871339B CN 201811223404 A CN201811223404 A CN 201811223404A CN 109871339 B CN109871339 B CN 109871339B
Authority
CN
China
Prior art keywords
memory device
controller
access
memory
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811223404.1A
Other languages
English (en)
Other versions
CN109871339A (zh
Inventor
李炯珉
郑容日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN109871339A publication Critical patent/CN109871339A/zh
Application granted granted Critical
Publication of CN109871339B publication Critical patent/CN109871339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1443—Transmit or communication errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/805—Real-time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/86—Event-based monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种存储器系统，包括：存储器装置；以及控制器，将目标地址传输至存储器装置以执行访问操作，从存储器装置接收执行了访问操作的参考地址，并且基于参考地址来选择性地重新执行访问操作。当参考地址与目标地址不同时，控制器重新执行访问操作。

Description

存储器系统以及该存储器系统的操作方法
相关申请的交叉引用
本申请要求于2017年12月5日提交的申请号为10-2017-0165955的韩国申请的优先权，其通过引用整体并入本文。
技术领域
各个实施例总体涉及一种存储器系统，并且更特别地，涉及一种包括非易失性存储器装置的存储器系统。
背景技术
存储器系统响应于写入请求存储由外部装置提供的数据。存储器系统还可以响应于读取请求将存储的数据提供至外部装置。使用存储器系统的外部装置的示例包括计算机、数码相机、移动电话等。存储器系统可以在外部装置的制造期间被嵌入在外部装置中，或者可以单独地制造，然后连接至外部装置。
发明内容
在实施例中，一种存储器系统可以包括：存储器装置；以及控制器，被配置成将目标地址传输至存储器装置以执行访问操作，从存储器装置接收执行了访问操作的参考地址，并且基于参考地址来选择性地重新执行访问操作。当参考地址与目标地址不同时，控制器可以重新执行访问操作。
在实施例中，一种存储器系统的操作方法可以包括：将目标地址传输至存储器装置以执行访问操作；从存储器装置接收执行了访问操作的参考地址；并且基于参考地址来选择性地重新执行访问操作。重新执行访问操作可以包括当参考地址与目标地址不同时，重新执行访问操作。
在实施例中，一种存储器系统可以包括：控制器；以及存储器装置，包括存储器区域，该存储器装置被配置成根据控制器的控制，访问存储器区域并将访问信息传输至控制器。控制器可以基于访问信息来控制存储器装置重新访问存储器区域。
在实施例中，一种存储器系统可以包括：存储器装置；以及控制器，通过通信访问命令和目标地址来控制存储器装置执行操作，其中当在控制器和存储器装置之间的通信步骤期间，访问命令和目标地址中的一个或多个被损坏时，控制器通过再次提供访问命令和目标地址来控制存储器装置再次执行操作。
附图说明
通过参照附图描述本发明的各种实施例，本发明的上述和其它特征以及优点对于本发明所属领域的技术人员将变得更加明显，其中：
图1是示出根据本发明的实施例的存储器系统的简化框图。
图2是根据本发明的实施例的图1所示的存储器系统的操作方法的流程图。
图3是根据本发明的实施例的图1所示的存储器系统的操作方法的流程图。
图4是示出根据本发明的实施例的包括固态驱动器(SSD)的数据处理系统的简化框图。
图5是示出根据本发明的实施例的包括存储器系统的数据处理系统的简化框图。
图6是示出根据本发明的实施例的包括存储器系统的数据处理系统的简化框图。
图7是示出根据本发明的实施例的包括存储器系统的网络系统的简化框图。
图8是示出根据本发明的实施例的包括在存储器系统中的非易失性存储器装置的简化框图。
具体实施方式
在下文中，将通过本发明的示例性实施例参照附图描述根据本发明的存储器系统以及该存储器系统的操作方法。然而，本发明可以不同的形式来实施，并且不应该被解释为限于本文阐述的实施例。相反，提供这些实施例以将本发明详细地描述至本发明所属领域的技术人员能够实施本发明的技术概念的程度。
将理解的是，本发明的实施例不限于附图中所示的细节，附图不一定按比例绘制，并且在某些情况下，比例可能被夸大以便更清楚地描述本发明的某些特征。虽然使用了特定术语，但是将理解的是，使用的术语仅用于描述特定实施例，并不旨在限制本发明的范围。
将进一步理解的是，当元件被称为“连接至”或“联接至”另一元件时，该元件可以直接在另一元件上，直接连接至或直接联接至另一元件，或者可以存在一个或多个中间元件。另外，还将理解的是，当元件被称为在两个元件“之间”时，该元件可以是两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。
当在本文中与项目列表一起使用时，短语“......和......中的至少一个”表示来自列表中的单个项目或列表中的项目的任意组合。例如，“A、B和C中的至少一个”表示仅A，或仅B，或仅C，或A、B和C的任意组合。
如本文所使用的术语“或”意味着两种或更多种替代方案中的任一种，而不是两者或两者的任意组合。
如本文所使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。将进一步理解的是，当在本说明书中使用时，术语“包括”、“包括有”、“包含”和“包含有”指定所陈述元件的存在并且不排除一个或多个其它元件的存在或添加。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任意和所有组合。
除非另外定义，否则本文使用的包括技术和科学术语的所有术语具有与本发明所属领域的普通技术人员基于本公开通常理解的含义相同的含义。将进一步理解的是，诸如在常用词典中定义的术语的术语应被理解为具有与其在本公开的上下文和相关领域中的含义相一致的含义，并且除非在本文中明确地如此限定，否则将不被解释为具有理想化或过于正式的含义。
在以下描述中，阐述了许多具体细节以便提供对本发明的透彻理解。可以在无这些具体细节中的一些或全部的情况下实践本发明。在其它情况下，未详细地描述众所周知的进程结构和/或进程，以免使本发明不必要地模糊。
还注意的是，在一些情况下，如对相关领域的技术人员将明显的是，除非另有具体说明，否则也被称为结合一个实施例描述的特征的元件可以单独使用或者与另一实施例的其它元件组合使用。
在下文中，将参照附图详细地描述本发明的各种实施例。
图1是示出根据本发明的实施例的存储器系统100的简化框图。
存储器系统100可以被配置成响应于从外部装置接收的写入请求，存储从外部装置提供的数据。此外，存储器系统100可以被配置成响应于从外部装置接收的读取请求，将存储在存储器系统100中的数据提供至外部装置。
存储器系统100可以被配置成包括例如下列的各种类型中的一种：个人计算机存储卡国际协会(PCMCIA)、标准闪存(CF)卡、智能媒体卡、记忆棒、各种多媒体卡(MMC、eMMC、RS-MMC和微型MMC)、各种安全数字卡(SD、迷你SD和微型SD)、通用闪存(UFS)、固态驱动器(SSD)等。
存储器系统100可以包括控制器110和存储器装置120。
控制器110可以控制存储器系统100的操作。控制器110可以执行对存储器装置120的访问操作以处理从外部装置接收的请求，或者不管从外部装置接收的请求而执行存储器系统100的内部管理操作。访问操作可以是写入操作、读取操作和擦除操作中的至少一个。
控制器110可以在对存储器装置120的访问操作期间检测在控制器110和存储器装置120通信时可能发生的错误。严重错误可能导致将错误的目标地址TADD提供至存储器装置120以访问存储器装置120中的存储位置。在这种情况下，因为控制器110访问与错误地址相对应的存储位置，所以存储器装置120产生严重错误，其中错误地址与预期目标地址TADD不同。
根据本发明的实施例，提供一种可以检测这种错误并且校正这种错误的存储器系统。更具体地，根据实施例，控制器110将目标地址TADD传输至存储器装置120以执行访问操作，并且在执行操作之后，控制器从存储器装置120接收实际上执行了访问操作的参考地址RADD。然后，控制器110可以基于接收的参考地址RADD来选择性地重新执行对目标地址TADD的访问操作。
具体地，当参考地址RADD与目标地址TADD不同时，控制器110重新执行对目标地址TADD的访问操作。即，当在控制器110和存储器装置120通信期间发生错误时，目标地址TADD可能被损坏成非预期地址，并且损坏的地址可以被传输至存储器装置120作为参考地址RADD。在这种情况下，目标地址TADD或预期地址将与参考地址RADD或非预期地址不同。因此，控制器110可以通过将参考地址RADD与目标地址TADD进行比较来检测错误，并且重新执行对目标地址TADD的访问操作。
另一方面，当参考地址RADD等于目标地址TADD时，控制器110不重新执行对目标地址TADD的访问操作。即，当控制器110确定在控制器110和存储器装置120通信期间无错误的情况下，正常执行了对目标地址TADD的访问操作时，控制器不重新执行访问操作。
控制器110可以通过各种方法控制存储器装置120，使得存储器装置120将参考地址RADD传输至控制器110。例如，控制器110可以将预定参考地址传输命令传输至存储器装置120以指示存储器装置120将参考地址RADD传输至控制器110。再如，控制器110可以利用用于控制存储器装置120的现有命令，例如用于获取存储在存储器装置120中的参数的命令和用于检查存储器装置120的状态的命令，来命令存储器装置120将参考地址RADD传输至控制器110。
控制器110可以包括比较单元115，比较单元115确定参考地址RADD是等于目标地址TADD还是与目标地址TADD不同。比较单元115存储目标地址TADD以将目标地址TADD与参考地址RADD进行比较，其中在响应于被传输至存储器装置120的访问命令和相应目标地址TADD执行对存储器装置120的访问操作之后从存储器装置120接收该参考地址RADD。
控制器110可以将与访问操作相对应的访问命令传输至存储器装置120。当由于在控制器110和存储器装置120通信期间的错误而将错误访问命令传输至存储器装置120时，存储器装置120执行与预期访问操作不同的访问操作。
根据实施例，控制器110可以从存储器装置120接收访问操作的类型信息TYPE(访问类型信息)。访问类型信息TYPE可以指示存储器装置120执行的访问操作是读取操作、写入操作还是擦除操作。
控制器110可以基于从存储器装置120传输的访问类型信息TYPE来选择性地重新执行访问操作。具体地，当由访问类型信息TYPE指示的访问类型不对应于传输至存储器装置120的相应访问命令时，控制器110重新执行访问操作。但是，当由访问类型信息TYPE指示的访问类型对应于传输至存储器装置120的访问命令时，控制器110不重新执行访问操作。
在另一实施例中，存储器装置120可以根据控制器110的控制而同时传输参考地址RADD和访问类型信息TYPE。
存储器装置120可以接收从控制器110传输的目标地址TADD作为参考地址RADD，并且访问由存储器区域122中的参考地址RADD指定的存储位置。存储器装置120可以根据控制器110的控制将实际执行了访问操作的参考地址RADD传输至控制器110。
此外，存储器装置120可以接收从控制器110传输的访问命令，根据接收的访问命令来决定访问类型，并且执行访问操作。存储器装置120可以根据控制器110的控制将执行的访问操作的访问类型信息TYPE传输至控制器110。
存储器装置120可以包括寄存器121和存储器区域122。
寄存器121可以存储参考地址RADD。参考地址RADD可以被存储在寄存器121中，直到根据控制器110的控制，参考地址RADD被传输至控制器110。
存储器区域122可以包括用于存储数据的多个存储器单元。可以基于参考地址来访问存储器区域122。
存储器装置120可以是包括例如非易失性存储器装置120或易失性存储器装置120的任意合适的存储器装置。非易失性存储器装置120可以包括诸如NAND闪存或NOR闪存的闪速存储器、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PCRAM)、磁阻随机存取存储器(MRAM)、电阻式随机存取存储器(ReRAM)等。易失性存储器装置120可以包括动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、静态随机存取存储器(SRAM)等。
虽然图1示出存储器系统100包括一个存储器装置120，但是存储器系统100中包括的存储器装置的数量不限于此。
图2是根据本发明的实施例的图1的存储器系统100的操作方法的流程图。
参照图2，操作方法可以从步骤S110开始，在步骤S110中，控制器110将目标地址TADD传输至存储器装置120，以执行对存储器区域122的目标地址TADD的访问操作。控制器110可以将目标地址TADD连同访问命令一起传输至存储器装置120。目标地址TADD可以指示存储器区域122中的特定存储位置。
在步骤S120中，存储器装置120可以接收目标地址TADD作为参考地址RADD。当在控制器110和存储器装置120通信期间发生错误时，由于在将目标地址TADD传输至存储器装置120期间目标地址TADD损坏，因此参考地址RADD与目标地址TADD不同。
在步骤S130中，存储器装置120可以响应于提供的访问命令，执行对存储器区域122中的参考地址RADD的存储位置的访问操作。
在步骤S140中，控制器110命令存储器装置120传输参考地址RADD。
在步骤S150中，控制器110从存储器装置120接收参考地址RADD。
在步骤S160中，控制器110可以基于参考地址RADD来选择性地重新执行对目标地址TADD的访问操作。当基于参考地址RADD确定在控制器110和存储器装置120通信期间发生错误时，控制器110重新执行对目标地址TADD的访问操作。
图3是根据本发明的实施例的图1的存储器系统100的操作方法的流程图。图3的进程可以对应于图2的步骤的特定实施例。
在步骤S161中，控制器110可以确定从存储器装置120传输的参考地址RADD是否等于目标地址TADD。当参考地址RADD等于目标地址TADD时，这表示在控制器110和存储器装置120通信期间未发生错误，因此，进程进行至步骤S162。当参考地址RADD不等于目标地址TADD时，这表示在控制器110和存储器装置120通信期间发生了错误，因此，进程进行至步骤S163。
在步骤S162中，控制器110跳过重新执行对目标地址TADD的访问操作。
在步骤S163中，控制器110重新执行对目标地址TADD的访问操作。
图4是示出根据本发明的实施例的包括固态驱动器(SSD)1200的数据处理系统1000的简化框图。参照图4，数据处理系统1000可以包括主机装置1100和SSD 1200。
SSD 1200可以包括控制器1210、缓冲存储器装置1220、多个非易失性存储器装置1231至123n、电源1240、信号连接器1250和电源连接器1260。
控制器1210可以控制SSD 1200的操作。控制器1210可以包括主机接口单元1211、控制单元1212、随机存取存储器1213、错误校正码(ECC)单元1214和存储器接口单元1215。
主机接口单元1211可以通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可以包括命令、地址、数据等。主机接口单元1211可以根据主机装置1100的协议将主机装置1100和SSD 1200接口连接。例如，主机接口单元1211可以通过诸如下列标准接口协议中的任意一个与主机装置1100通信：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-E)和通用闪存(UFS)。
控制单元1212可以解析并处理从主机装置1100接收的信号SGL。控制单元1212可以根据用于驱动SSD 1200的固件或软件来控制对内部功能块的操作。随机存取存储器1213可以用作驱动这种固件或软件的工作存储器。
ECC单元1214可以生成待被传输至非易失性存储器装置1231至123n中的至少一个的数据的奇偶校验数据。生成的奇偶校验数据可以与数据一起被存储在非易失性存储器装置1231至123n中。ECC单元1214可以基于奇偶校验数据检测从非易失性存储器装置1231至123n中的至少一个读取的数据的错误。如果检测的错误在可校正范围内，则ECC单元1214可以校正检测的错误。
存储器接口单元1215可以根据控制单元1212的控制，将诸如命令和地址的控制信号提供至非易失性存储器装置1231至123n中的至少一个。此外，存储器接口单元1215可以根据控制单元1212的控制与非易失性存储器装置1231至123n中的至少一个交换数据。例如，存储器接口单元1215可以将存储在缓冲存储器装置1220中的数据提供至非易失性存储器装置1231至123n中的至少一个，或者将从非易失性存储器装置1231至123n中的至少一个读取的数据提供至缓冲存储器装置1220。
缓冲存储器装置1220可以临时存储待被存储在非易失性存储器装置1231至123n中的至少一个中的数据。此外，缓冲存储器装置1220可以临时存储从非易失性存储器装置1231至123n中的至少一个读取的数据。临时存储在缓冲存储器装置1220中的数据可以根据控制器1210的控制被传输至主机装置1100或非易失性存储器装置1231到123n中的至少一个。
非易失性存储器装置1231至123n可以用作SSD 1200的存储介质。非易失性存储器装置1231至123n可以分别通过多个信道CH1至CHn与控制器1210联接。一个或多个非易失性存储器装置可以联接至一个信道。联接至每个信道的非易失性存储器装置可以联接至相同的信号总线和数据总线。
电源1240可以将通过电源连接器1260输入的电力PWR提供至SSD 1200内部。电源1240可以包括辅助电源1241。辅助电源1241可以供应电力以允许SSD 1200在发生突然断电时正常终止。辅助电源1241可以包括大容量电容器。
信号连接器1250可以根据主机装置1100和SSD 1200之间的接口方案由各种类型的连接器来配置。
电源连接器1260可以根据主机装置1100的电力供应方案由各种类型的连接器来配置。
图5是示出根据本发明的实施例的包括存储器系统2200的数据处理系统2000的简化框图。参照图5，数据处理系统2000可以包括主机装置2100和存储器系统2200。
主机装置2100可以诸如印刷电路板的板的形式来配置。虽然未示出，但是主机装置2100可以包括用于执行主机装置的功能的内部功能块。
主机装置2100可以包括连接端子2110，诸如插座、插槽或连接器。存储器系统2200可以被安装至连接端子2110。
存储器系统2200可以诸如印刷电路板的板的形式来配置。存储器系统2200可以被称为存储器模块或存储卡。存储器系统2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240和连接端子2250。
控制器2210可以控制存储器系统2200的操作。控制器2210可以与图4中所示的控制器1210相同的方式来配置。
缓冲存储器装置2220可以临时存储待被存储在非易失性存储器装置2231和2232中的数据。此外，缓冲存储器装置2220可以临时存储从非易失性存储器装置2231和2232读取的数据。临时被存储在缓冲存储器装置2220中的数据可以根据控制器2210的控制被传输至主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可以用作存储器系统2200的存储介质。
PMIC 2240可以将通过连接端子2250输入的电力提供至存储器系统2200内部。PMIC 2240可以根据控制器2210的控制来管理存储器系统2200的电力。
连接端子2250可以联接至主机装置2100的连接端子2110。通过连接端子2250，可以在主机装置2100和存储器系统2200之间传递诸如命令、地址、数据等信号和电力。连接端子2250可以根据主机装置2100和存储器系统2200之间的接口方案被配置成各种类型。连接端子2250可以设置在存储器系统2200的任意一侧上。
图6是示出根据本发明的实施例的包括存储器系统3200的数据处理系统3000的简化框图。参照图6，数据处理系统3000可以包括主机装置3100和存储器系统3200。
主机装置3100可以诸如印刷电路板的板的形式配置。虽然未示出，但是主机装置3100可以包括用于执行主机装置的功能的内部功能块。
存储器系统3200可以表面安装型封装的形式来配置。存储器系统3200可以通过焊球3250安装到主机装置3100。存储器系统3200可以包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可以控制存储器系统3200的操作。控制器3210可以与图4中所示的控制器1210相同的方式来配置。
缓冲存储器装置3220可以临时存储待被存储在非易失性存储器装置3230中的数据。此外，缓冲存储器装置3220可以临时存储从非易失性存储器装置3230读取的数据。临时被存储在缓冲存储器装置3220中的数据可以根据控制器3210的控制被传输至主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可以用作存储器系统3200的存储介质。
图7是示出根据本发明的实施例的包括存储器系统4200的网络系统4000的简化框图。参照图7，网络系统4000可以包括服务器系统4300和通过网络4500联接的多个客户端系统4410至4430。
服务器系统4300可以响应于来自多个客户端系统4410至4430的请求来服务数据。例如，服务器系统4300可以存储从多个客户端系统4410至4430提供的数据。再如，服务器系统4300可以将数据提供至多个客户端系统4410至4430。
服务器系统4300可以包括主机装置4100和存储器系统4200。存储器系统4200可以由图1中所示的存储器系统100、图4中所示的存储器系统1200、图5中所示的存储器系统2200或图6中所示的存储器系统3200来配置。
图8是示出根据本发明的实施例的包括在存储器系统中的非易失性存储器装置300的简化框图。参照图8，非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压发生器350和控制逻辑360。
存储器单元阵列310可以包括布置在字线WL1至WLm和位线BL1至BLn彼此交叉的区域处的存储器单元MC。
行解码器320可以通过字线WL1至WLm与存储器单元阵列310联接。行解码器320可以根据控制逻辑360的控制而操作。行解码器320可以解码从外部装置(未示出)提供的地址。行解码器320可以基于解码结果来选择并驱动字线WL1至WLm。例如，行解码器320可以将从电压发生器350提供的字线电压提供至字线WL1至WLm。
数据读取/写入块330可以通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块330可以包括分别与位线BL1至BLn相对应的读取/写入电路RW1至RWn。数据读取/写入块330可以根据控制逻辑360的控制而操作。数据读取/写入块330可以根据操作模式用作写入驱动器或读出放大器。例如，数据读取/写入块330可以用作写入驱动器，该写入驱动器在写入操作中将从外部装置提供的数据存储在存储器单元阵列310中。再如，数据读取/写入块330可以用作读出放大器，该读出放大器在读取操作中从存储器单元阵列310读出数据。
列解码器340可以根据控制逻辑360的控制而操作。列解码器340可以解码从外部装置提供的地址。列解码器340可以基于解码结果将分别与位线BL1至BLn相对应的数据读取/写入块330的读取/写入电路RW1至RWn与数据输入/输出线或数据输入/输出缓冲器联接。
电压发生器350可以生成待在非易失性存储器装置300的内部操作中使用的电压。由电压发生器350生成的电压可以被施加至存储器单元阵列310的存储器单元。例如，在编程操作中生成的编程电压可以被施加至待执行编程操作的存储器单元的字线。再如，在擦除操作中生成的擦除电压可以被施加至待执行擦除操作的存储器单元的阱区。又如，在读取操作中生成的读取电压可以被施加至待执行读取操作的存储器单元的字线。
控制逻辑360可以基于从外部装置提供的控制信号来控制非易失性存储器装置300的操作。例如，控制逻辑360可以控制对非易失性存储器装置300的操作，诸如对非易失性存储器装置300的读取操作、写入操作和擦除操作。
虽然上面已经描述了各种实施例，但是本领域技术人员将理解的是，所描述的实施例仅是示例。因此，不应基于所描述的实施例来限制本文所描述的存储器系统以及该存储器系统的操作方法。

Claims (19)

1.一种存储器系统，包括：
存储器装置；以及
控制器，将目标地址传输至所述存储器装置以执行访问操作，控制所述存储器装置返回执行了所述访问操作的参考地址，并且通过基于所述参考地址确定是否发生错误来选择性地重新执行所述访问操作，
其中当所述参考地址与所述目标地址不同时，所述控制器重新执行所述访问操作，并且
所述存储器装置和所述控制器利用信道连接，并且所述错误包括在所述信道上将所述目标地址从所述控制器传输至所述存储器装置中发生的错误。
2.根据权利要求1所述的存储器系统，其中当所述参考地址等于所述目标地址时，所述控制器跳过重新执行所述访问操作。
3.根据权利要求1所述的存储器系统，其中所述控制器将参考地址传输命令传输至所述存储器装置以使所述存储器装置将所述参考地址传输至所述控制器。
4.根据权利要求1所述的存储器系统，其中所述存储器装置接收所述目标地址作为所述参考地址。
5.根据权利要求1所述的存储器系统，其中所述存储器装置将所述访问操作的访问类型信息传输至所述控制器，并且
当所述访问类型信息不对应于传输至所述存储器装置以控制所述访问操作的访问命令时，所述控制器重新执行所述访问操作。
6.一种存储器系统的操作方法，包括：
控制器将目标地址传输至存储器装置以执行访问操作；
所述控制器控制所述存储器装置返回执行了所述访问操作的参考地址；以及
所述控制器通过基于所述参考地址确定是否发生错误来选择性地重新执行所述访问操作，
其中重新执行所述访问操作包括当所述参考地址与所述目标地址不同时，所述控制器重新执行所述访问操作，并且
所述存储器装置和所述控制器利用信道连接，并且所述错误包括在所述信道上将所述目标地址从所述控制器传输至所述存储器装置中发生的错误。
7.根据权利要求6所述的操作方法，其中重新执行所述访问操作包括当所述参考地址等于所述目标地址时，所述控制器跳过重新执行所述访问操作。
8.根据权利要求6所述的操作方法，进一步包括所述控制器将参考地址传输命令传输至所述存储器装置以使所述存储器装置将所述参考地址传输至所述控制器。
9.根据权利要求6所述的操作方法，进一步包括由所述存储器装置接收所述目标地址作为所述参考地址。
10.根据权利要求6所述的操作方法，进一步包括：
所述控制器进一步从所述存储器装置接收所述访问操作的访问类型信息；并且
重新执行所述访问操作进一步包括当所述访问类型信息不对应于传输至所述存储器装置以控制所述访问操作的访问命令时，所述控制器重新执行所述访问操作。
11.一种存储器系统，包括：
控制器；以及
存储器装置，包括存储器区域和寄存器，所述存储器装置根据所述控制器的控制访问所述存储器区域并将在所述存储器区域中访问的地址传输至所述控制器，所述地址存储在所述寄存器中，直到所述地址被传输至所述控制器，
其中所述控制器通过基于所述地址确定是否发生错误来控制所述存储器装置重新访问所述存储器区域，并且
所述存储器装置和所述控制器利用信道连接，并且所述错误包括在所述信道上将目标地址从所述控制器传输至所述存储器装置中发生的错误。
12.根据权利要求11所述的存储器系统，其中所述控制器将所述存储器区域的目标地址传输至所述存储器装置，以控制所述存储器装置访问所述存储器区域，并且
所述存储器装置接收所述目标地址作为所述地址。
13.根据权利要求11所述的存储器系统，其中当从所述存储器装置接收的所述地址不同于目标地址时，所述控制器控制所述存储器装置重新访问所述存储器区域。
14.根据权利要求11所述的存储器系统，其中所述控制器将访问命令传输至所述存储器装置以控制所述存储器装置访问所述存储器区域，并且
所述存储器装置基于所接收的访问命令来确定访问类型，并且在访问所述存储器区域之后将所述访问类型传输至所述控制器。
15.根据权利要求14所述的存储器系统，其中当从所述存储器装置接收的所述访问类型不对应于所述访问命令时，所述控制器控制所述存储器装置重新访问所述存储器区域。
16.一种存储器系统，包括：
存储器装置；以及
控制器，利用信道连接到所述存储器装置，并且通过通信访问命令和目标地址来控制所述存储器装置执行访问操作，并使执行了所述访问操作的参考地址和访问类型信息返回，
其中当在所述控制器和所述存储器装置的通信步骤期间，基于所述参考地址和所述访问类型信息确定所述访问命令和所述目标地址中的一个或多个被损坏，即在所述信道上将所述目标地址从所述控制器传输至所述存储器装置中发生错误时，所述控制器通过再次提供所述访问命令和所述目标地址来控制所述存储器装置再次执行所述访问操作。
17.根据权利要求16所述的存储器系统，其中当所述参考地址与所述目标地址不同和/或所述访问类型信息与所述访问命令的类型不同时，所述控制器选择性地重新执行所述访问操作。
18.根据权利要求17所述的存储器系统，其中当所述参考地址和所述访问类型信息分别与所述目标地址和所述访问命令的类型相同时，所述控制器跳过重新执行所述访问操作。
19.根据权利要求16所述的存储器系统，其中所述存储器装置接收所述目标地址作为所述参考地址。
CN201811223404.1A 2017-12-05 2018-10-19 存储器系统以及该存储器系统的操作方法 Active CN109871339B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170165955A KR20190066327A (ko) 2017-12-05 2017-12-05 메모리 시스템 및 그것의 동작 방법
KR10-2017-0165955 2017-12-05

Publications (2)

Publication Number Publication Date
CN109871339A CN109871339A (zh) 2019-06-11
CN109871339B true CN109871339B (zh) 2023-12-15

Family

ID=66658070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811223404.1A Active CN109871339B (zh) 2017-12-05 2018-10-19 存储器系统以及该存储器系统的操作方法

Country Status (3)

Country Link
US (2) US10817377B2 (zh)
KR (1) KR20190066327A (zh)
CN (1) CN109871339B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10803969B1 (en) * 2019-08-28 2020-10-13 Micron Technology, Inc. Memory authentication

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4050059A (en) * 1975-05-01 1977-09-20 Plessey Handel Und Investments A.G. Data processing read and hold facility
WO2002057920A2 (en) * 2001-01-19 2002-07-25 Honeywell International Inc. Simple fault tolerance for memory
CN101359513A (zh) * 2007-08-01 2009-02-04 Arm有限公司 地址译码器故障的检测
CN101859286A (zh) * 2009-04-03 2010-10-13 英特尔公司 存储器命令时序的主动训练
CN102819503A (zh) * 2011-06-01 2012-12-12 国际商业机器公司 光纤信道输入/输出数据路由系统和方法
CN104252429A (zh) * 2014-09-03 2014-12-31 英业达科技有限公司 存储控制装置与供其调用其地址的方法
CN105229592A (zh) * 2013-03-15 2016-01-06 马维尔国际贸易有限公司 用于生成用以由于错误而重新访问存储驱动器的非易失性半导体存储器的描述符的装置和方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667917B1 (en) * 2001-06-15 2003-12-23 Artisan Components, Inc. System and method for identification of faulty or weak memory cells under simulated extreme operating conditions
US7721163B2 (en) * 2007-04-23 2010-05-18 Micron Technology, Inc. JTAG controlled self-repair after packaging
KR101493873B1 (ko) 2008-12-17 2015-02-16 삼성전자주식회사 멀티-레벨 셀 플래시 메모리 장치 및 이의 독출 방법
US8539309B2 (en) * 2009-09-17 2013-09-17 International Business Machines Corporation System and method for responding to error detection
KR101663158B1 (ko) * 2010-01-29 2016-10-06 삼성전자 주식회사 반도체 메모리 시스템
KR101989850B1 (ko) * 2012-04-03 2019-06-18 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 그것의 프로그램 방법
KR102354802B1 (ko) * 2014-02-11 2022-01-24 에스케이플래닛 주식회사 단말과 서비스 제공 장치, 그를 포함하는 전자 지갑 시스템, 그 제어 방법 및 컴퓨터 프로그램이 기록된 기록매체
KR20170000108A (ko) 2015-06-23 2017-01-02 에스케이하이닉스 주식회사 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법
US10339333B2 (en) * 2016-07-20 2019-07-02 Montage Technology Co., Ltd. Method and apparatus for controlling application to access memory
US10261914B2 (en) * 2017-08-25 2019-04-16 Micron Technology, Inc. Methods of memory address verification and memory devices employing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4050059A (en) * 1975-05-01 1977-09-20 Plessey Handel Und Investments A.G. Data processing read and hold facility
WO2002057920A2 (en) * 2001-01-19 2002-07-25 Honeywell International Inc. Simple fault tolerance for memory
CN101359513A (zh) * 2007-08-01 2009-02-04 Arm有限公司 地址译码器故障的检测
CN101859286A (zh) * 2009-04-03 2010-10-13 英特尔公司 存储器命令时序的主动训练
CN102819503A (zh) * 2011-06-01 2012-12-12 国际商业机器公司 光纤信道输入/输出数据路由系统和方法
CN105229592A (zh) * 2013-03-15 2016-01-06 马维尔国际贸易有限公司 用于生成用以由于错误而重新访问存储驱动器的非易失性半导体存储器的描述符的装置和方法
CN104252429A (zh) * 2014-09-03 2014-12-31 英业达科技有限公司 存储控制装置与供其调用其地址的方法

Also Published As

Publication number Publication date
US10817377B2 (en) 2020-10-27
CN109871339A (zh) 2019-06-11
US11467910B2 (en) 2022-10-11
KR20190066327A (ko) 2019-06-13
US20210026736A1 (en) 2021-01-28
US20190171526A1 (en) 2019-06-06

Similar Documents

Publication Publication Date Title
US11101017B2 (en) Memory system and test system
CN110197696B (zh) 电子装置、非暂时性计算机可读存储介质以及控制方法
CN110047538B (zh) 存储器系统及其操作方法
CN109426627B (zh) 数据存储装置及其操作方法
CN110389907B (zh) 电子装置
US11036493B2 (en) Memory system and operating method thereof
US11681462B2 (en) Memory system, operating method thereof and computing system
US20210326060A1 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
CN111177018A (zh) 存储器系统及其操作方法
KR20190076296A (ko) 메모리 시스템 및 그것의 동작 방법
CN109840224B (zh) 存储器系统及其操作方法
US20230289059A1 (en) Memory system and operating method thereof
CN109871339B (zh) 存储器系统以及该存储器系统的操作方法
KR102469098B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치
US10776008B2 (en) Memory system and operating method thereof
CN111488296B (zh) 存储器系统
CN109933282B (zh) 存储器系统及其操作方法
US20190179749A1 (en) Memory system, operating method thereof and nonvolatile memory device
US20210223956A1 (en) Memory system and data processing system including the same
CN110825654B (zh) 存储器系统及其操作方法
US11544004B2 (en) Nonvolatile memory device and memory system including the same
US11379362B2 (en) Memory system and operating method thereof
US20230214151A1 (en) Memory system and operating method thereof
KR102668125B1 (ko) 메모리 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant