CN110825654B - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN110825654B
CN110825654B CN201811611423.1A CN201811611423A CN110825654B CN 110825654 B CN110825654 B CN 110825654B CN 201811611423 A CN201811611423 A CN 201811611423A CN 110825654 B CN110825654 B CN 110825654B
Authority
CN
China
Prior art keywords
memory
region
read
read count
count
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811611423.1A
Other languages
English (en)
Other versions
CN110825654A (zh
Inventor
郑容日
申大锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180092542A external-priority patent/KR102668125B1/ko
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110825654A publication Critical patent/CN110825654A/zh
Application granted granted Critical
Publication of CN110825654B publication Critical patent/CN110825654B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3422—Circuits or methods to evaluate read or write disturbance in nonvolatile memory, without steps to mitigate the problem
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开一种存储器系统，该存储器系统包括：存储介质，包括具有多个存储器区域的存储器区域组；存储器，被配置成存储分别与多个存储器区域相对应的多个区域读取计数以及与存储器区域组相对应的组读取计数；计数管理电路，被配置成当读取访问多个存储器区域之中的第一存储器区域时，基于多个区域读取计数之中与第一存储器区域相对应的第一区域读取计数，增加组读取计数并减少多个区域读取计数之中除第一区域读取计数之外的剩余区域读取计数；以及可靠性管理电路，被配置成基于组读取计数对存储器区域组执行可靠性管理操作。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2018年8月8日提交的申请号为10-2018-0092542的韩国申请的优先权，其全部内容通过引用并入本文。
技术领域
各个实施例总体涉及一种存储器系统，并且更具体地，涉及一种包括非易失性存储器装置的存储器系统。
背景技术
存储器系统被配置成响应于来自主机装置的写入请求而存储从主机装置提供的数据。而且，存储器系统100可以被配置成响应于主机装置的读取请求而将存储的数据提供给主机装置。主机装置可以是能够处理数据的电子装置，并且可以包括计算机、数码相机或移动电话。存储器系统可以通过内置在主机装置中来操作，或可以通过以可分离的形式制造并联接到主机装置上来操作。
发明内容
在实施例中，一种存储器系统可以包括：存储介质，包括具有多个存储器区域的存储器区域组；存储器，被配置成存储分别与多个存储器区域相对应的多个区域读取计数以及与存储器区域组相对应的组读取计数；计数管理电路，被配置成当读取访问多个存储器区域之中的第一存储器区域时，基于多个区域读取计数之中与第一存储器区域相对应的第一区域读取计数，增加组读取计数并减少多个区域读取计数之中除第一区域读取计数之外的剩余区域读取计数；以及可靠性管理电路，被配置成基于组读取计数对存储器区域组执行可靠性管理操作。
在实施例中，一种用于操作存储器系统的方法可以包括：读取访问包括在存储器区域组中的多个存储器区域之中的第一存储器区域；基于分别与多个存储器区域相对应的多个区域读取计数之中的、与第一存储器区域相对应的第一区域读取计数，增加存储器区域组的组读取计数并减少多个区域读取计数之中除第一区域读取计数之外的剩余区域读取计数；并且基于组读取计数，对存储器区域组执行可靠性管理操作。
在实施例中，一种存储器系统可以包括：存储器装置，至少包括具有第一存储器区域和第二存储器区域的存储器区域组；以及控制器，被配置成：当由于对第一存储器区域的读取访问而导致第一存储器区域的第一区域读取计数达到第一阈值时，将存储器区域组的组读取计数增加预设量，同时将第二存储器区域的第二区域读取计数减少预设量；并且当组读取计数达到第二阈值时，控制存储器装置将存储器区域组的有效数据移动到另一存储器区域。
附图说明
图1是示出根据实施例的存储器系统的框图。
图2是示出图1中所示的存储介质的框图。
图3是根据实施例的用于操作图1的存储器系统的方法的流程图。
图4是根据实施例的用于操作图1的计数管理电路的方法的流程图。
图5是示出包括根据实施例的固态硬盘(SSD)的数据处理系统的示图。
图6是示出包括根据实施例的存储器系统的数据处理系统的示图。
图7是示出包括根据实施例的存储器系统的数据处理系统的示图。
图8是示出包括根据实施例的存储器系统的网络系统的示图。
图9是示出包括在根据实施例的存储器系统中的非易失性存储器装置的框图。
具体实施方式
在下文中，将通过本发明的示例性实施例参照附图描述根据本发明的存储器系统及其操作方法。然而，本发明可以以不同的形式来实现，并且不应该被解释为限于本文所阐述的实施例。相反，提供这些实施例以详细描述本发明到本发明所属领域的技术人员能够实施本发明的技术构思的程度。
应理解的是，本发明的实施例不限于附图中所示的细节，附图不一定按比例绘制，并且在某些情况下，为了更清楚描述本发明的某些特征，可能夸大了比例。尽管使用了特定术语，但应理解的是，所使用的术语仅用于描述特定实施例，而不旨在限制本发明的范围。
将进一步理解的是，当元件被称为“连接到”或“联接到”另一元件时，它可以直接在另一元件上、连接到或联接到另一元件，或者可以存在一个或多个中间元件。另外，还将理解的是，当元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。
当在本文中与项目列表一起使用时，短语“......和......中的至少一个”表示来自列表中的单个项目或列表中项目的任意组合。例如，“A、B和C中的至少一个”表示仅A，或仅B，或仅C，或A、B和C的任意组合。
如本文所使用的术语“或”表示两个或更多个替代物中的任意一个，而不是两者或其任意组合。
如本文所使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。将进一步理解的是，当在本说明书中使用时，术语“包含”、“包含有”、“包括”和“包括有”指定所述元件的存在，并且不排除一个或多个其它元件的存在或添加。如本文中所使用的，术语“和/或”包括一个或多个相关所列项目的任意和所有组合。
除非另外定义，否则本文使用的包括技术和科学术语的所有术语具有与本发明所属领域的普通技术人员根据本公开通常理解的相同的含义。将进一步理解的是，诸如在常用词典中定义的那些的术语应被解释为具有与其在本公开和相关领域的背景下的含义一致的含义并且将不被解释为理想化或过于形式化的意义，除非本文明确地如此定义。
在以下描述中，阐述了许多具体细节以便提供对本发明的透彻理解。可以在没有一些或全部这些具体细节的情况下实践本发明。在其它情况下，没有详细描述众所周知的进程结构和/或进程，以免不必要地模糊本发明。
还应注意的是，在某些情况下，如对于相关领域的技术人员将显而易见的是，除非另有具体说明，否则结合一个实施例描述的元件可单独使用或与另一实施例的其它元件组合使用，其中元件还可以被称为特征。
在下文中，将参照附图详细描述本发明的各种实施例。
图1是示出根据实施例的存储器系统100的框图。
存储器系统100可以被配置成响应于主机装置的写入请求，存储从外部主机装置提供的数据。而且，存储器系统100可以被配置成响应于主机装置的读取请求，将存储的数据提供给主机装置。
存储器系统100可以由个人计算机存储卡国际协会(PCMCIA)卡、紧凑型闪存(CF)卡、智能媒体卡、记忆棒、各种多媒体卡(MMC、eMMC、RS-MMC和微型MMC)、各种安全数字卡(SD、迷你SD和微型SD)、通用闪存(UFS)、固态硬盘(SSD)等来配置。
存储器系统100可以包括控制器110和存储介质120。
控制器110可以控制存储器系统100的一般操作。控制器110可以访问存储介质120以便处理主机装置的请求。而且，控制器110可以访问存储介质120以便执行存储器系统100的内部管理操作或后台操作，而不管主机装置的请求如何。对存储介质120的访问可以包括写入访问和读取访问。也就是说，控制器110可以通过控制存储介质120的写入操作和读取操作来对存储介质120进行写入访问和读取访问。
控制器110可以包括计数管理电路111、可靠性管理电路112以及存储器113。
计数管理电路111可以管理存储在存储器113中的区域读取计数CT1至CT4和组读取计数GCT1。组读取计数GCT1可以对应于包括在存储介质120中的存储器区域组MRG1，并且区域读取计数CT1至CT4可以分别对应于包括在存储器区域组MRG1中的存储器区域MR1至MR4。
例如，当存储器区域MR1至MR4之中的第一存储器区域MR1被读取访问时，计数管理电路111可以基于与对第一存储器区域MR1的读取访问相对应的第一区域读取计数CT1，增加组读取计数GCT1并且可以减少读取计数CT1至CT4之中除了第一区域读取计数CT1之外的剩余区域读取计数CT2至CT4。
详细地，当第一存储器区域MR1被读取访问并且第一区域读取计数CT1已达到第一阈值TH1时，计数管理电路111可以增加组读取计数GCT1并且可以减少剩余区域读取计数CT2至CT4。
例如，根据分配给区域读取计数CT1至CT4中的每一个的存储器容量，第一阈值TH1可以是区域读取计数CT1至CT4的每一个中的最大值。例如，在将三个位分配给区域读取计数CT1至CT4中的每一个的情况下，第一阈值TH1可以是7。
计数管理电路111可以将组读取计数GCT1增加调整值，并且可以将剩余区域读取计数CT2至CT4减少该调整值。换句话说，组读取计数GCT1的增加值和剩余区域读取计数CT2至CT4的减少值可以彼此相同。例如，调整值可以是1。又例如，调整值可以是区域读取计数CT1至CT4中除0之外的最小值。
根据实施例，为了减少剩余区域读取计数CT2至CT4，计数管理电路111可以将所有区域读取计数CT1至CT4一次减少调整值，并且然后仅将第一区域读取计数CT1增加该调整值。
当第一存储器区域MR1被读取访问但第一区域读取计数CT1尚未达到第一阈值TH1时，计数管理电路111可以仅增加第一区域读取计数CT1。
计数管理电路111可以在如稍后将描述的可靠性管理电路112执行可靠性管理操作之后初始化区域读取计数CT1至CT4和组读取计数GCT1。
可靠性管理电路112可以基于组读取计数GCT1对存储器区域组MRG1执行可靠性管理操作。
详细地，在组读取计数GCT1已达到第二阈值TH2的情况下，可靠性管理电路112可以对存储器区域组MRG1执行可靠性管理操作。当执行可靠性管理操作时，可靠性管理电路112可以将存储在存储器区域MR1至MR4中的有效数据移动到一个或多个其它存储器区域(未示出)。
例如，根据分配给组读取计数GCT1的存储器容量，第二阈值TH2可以是组读取计数GCT1的最大值。
由于存储在存储器区域中的数据可能由于对存储器区域的读取访问而逐渐损坏，因此在数据完全损坏之前，可靠性管理电路112可以基于组读取计数GCT，通过将数据移动到另一存储器区域来恢复数据的可靠性。
存储器113可以存储分别与存储器区域MR1至MR4相对应的区域读取计数CT1至CT4以及与存储器区域组MRG1相对应的组读取计数GCT1。分配给区域读取计数CT1至CT4中的每一个的存储器容量可以小于分配给组读取计数GCT1的存储器容量。
根据实施例，第一阈值TH1和第二阈值TH2可以存储在存储器113中。
存储器113可以包括诸如静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等的易失性存储器装置。根据实施例，存储器113可以包括诸如寄存器、触发器、锁存器等的存储器元件。
在控制器110的控制下，存储介质120可以存储从控制器110传输的数据，并且可以读取存储的数据并将读取的数据传输到控制器110。存储介质120可以包括存储器区域组MRG1，存储器区域组MRG1包括存储器区域MR1至MR4。
图2是示出图1中所示的存储介质120的框图。
参照图2，存储介质120可以包括非易失性存储器装置NVM。控制器110可以并行地访问非易失性存储器装置NVM。
每个非易失性存储器装置NVM可以包括：诸如NAND闪存或NOR闪存的闪速存储器、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PCRAM)、磁阻随机存取存储器(MRAM)、电阻式随机存取存储器(ReRAM)等。
每个非易失性存储器装置NVM可以包括存储器区域MR。例如，每个存储器区域MR可以是每个非易失性存储器装置NVM执行擦除操作的单位。换句话说，可以通过对每个非易失性存储器装置NVM的擦除操作来同时擦除存储在每个存储器区域MR中的数据。又例如，每个存储器区域MR可以包括至少两个擦除存储器单元，每个擦除存储器单元用作每个非易失性存储器装置NVM执行擦除操作的单位。
每个存储器区域MR可以包括多个存储器单元MU。例如，每个存储器单元MU可以是每个非易失性存储器装置NVM执行读取操作的单位。换句话说，可以通过对每个非易失性存储器装置NVM的读取操作来同时读取存储在每个存储器单元MU中的数据。
存储器区域MR可以被分组为存储器区域组MRG。包括在每个存储器区域组MRG中的存储器区域MR可以被分别包括在非易失性存储器装置NVM中。
虽然未在图1中示出，但是存储器113可以存储分别与图2的存储器区域MR相对应的区域读取计数以及分别与图2的存储器区域组MRG相对应的组读取计数，并且计数管理电路111可以以与以上参照图1针对区域读取计数CT1至CT4和组读取计数GCT1所描述的相同的方式来管理存储在存储器113中的区域读取计数和组读取计数。
总之，对某个存储器区域MR的读取访问可以是对包括在相应存储器区域MR中的目标存储器单元MU的读取访问。当在包括目标存储器单元MU的存储器区域MR的区域读取计数CT尚未达到第一阈值TH1的情况下对目标存储器单元MU进行读取访问时，计数管理电路111可以增加相应存储器区域MR的区域读取计数CT。
虽然图2中示出了设置四个非易失性存储器装置NVM和四个存储器区域组MRG，并且每个存储器区域组MRG包括四个存储器区域MR，但是应注意的是，本公开的实施例不限于此。
图3是根据实施例的用于操作图1的存储器系统100的方法的流程图。
参照图3，在步骤S110，控制器110可以读取访问包括在存储器区域组MRG1中的存储器区域MR1至MR4之中的第一存储器区域MR1。
在步骤S120中，计数管理电路111可以确定与存储器区域MR1至MR4相对应的区域读取计数CT1至CT4之中的、与第一存储器区域MR1相对应的第一区域读取计数CT1是否已达到第一阈值TH1。在第一区域读取计数CT1已达到第一阈值TH1的情况下，进程可以进行到步骤S130。在第一区域读取计数CT1尚未达到第一阈值TH1的情况下，进程可以进行到步骤S170。
在步骤S130中，计数管理电路111可以增加与存储器区域组MRG1相对应的组读取计数GCT1，并减少除第一区域读取计数CT1之外的剩余区域读取计数CT2至CT4。计数管理电路111可以将组读取计数GCT1增加调整值，并且可将剩余区域读取计数CT2至CT4减少该调整值。
在步骤S140，可靠性管理电路112可以确定组读取计数GCT1是否已达到第二阈值TH2。在组读取计数GCT1已达到第二阈值TH2的情况下，进程可以进行到步骤S150。在组读取计数GCT1尚未达到第二阈值TH2的情况下，可以结束进程。
在步骤S150，可靠性管理电路112可以对存储器区域组MRG1执行可靠性管理操作。在执行可靠性管理操作时，可靠性管理电路112可以将存储在存储器区域MR1至MR4中的有效数据移动到一个或多个其它存储器区域MR1至MR4。
在步骤S160，计数管理电路111可以初始化区域读取计数CT1至CT4和组读取计数GCT1。然后，可以结束进程。
当在步骤S120确定第一区域读取计数CT1尚未达到第一阈值TH1时，在步骤S170，计数管理电路111可以增加第一区域读取计数CT1。然后，可以结束进程。
图4是根据实施例的用于操作图1的计数管理电路111的方法的流程图。图4的进程可以是图3的步骤S130的详细示例。
参照图4，在步骤S210，计数管理电路111可以增加组读取计数GCT1。
在步骤S220，计数管理电路111可以减少所有区域读取计数CT1至CT4。
在步骤S230，计数管理电路111可以仅增加第一区域读取计数CT1。
计数管理电路111可以将组读取计数GCT1增加调整值，可以将所有区域读取计数CT1至CT4减少调整值，并且可以仅将第一区域读取计数CT1增加调整值。
总之，根据实施例，控制器110可以在管理具有小存储器容量的区域读取计数CT1至CT4的同时有效地执行可靠性管理操作。
例如，如果不管理区域读取计数CT1至CT4而仅管理组读取计数GCT1，则可能无法正确地反映对存储器区域MR1至MR4的读取访问，并且即使在不必要的情况下也可能执行可靠性管理操作。例如，在对存储器区域MR1至MR4执行顺序读取操作的情况下，当存储器区域MR1至MR4中的每一个仅被读取访问一次时，组读取计数GCT1可以增加4。因此，基于组读取计数GCT1的可靠性管理操作可能会被执行地过于频繁。
相反，如果不管理组读取计数GCT1而仅管理存储器区域MR1至MR4的区域读取计数CT1至CT4，则可以精确地掌握数据被损坏的时间并且可以执行必要的可靠性管理操作。然而，在这种情况下，可能需要将非常大的存储容量分配给区域读取计数CT1至CT4，以确保区域读取计数CT1至CT4可以增加到适当的最大值。
根据本公开的实施例，可以将相对小的存储器容量分配给存储器区域MR1至MR4的区域读取计数CT1至CT4。也就是说，区域读取计数CT1至CT4中的每一个的最大值可以相对小。然而，由于每当组读取计数GCT1增加时区域读取计数CT1至CT4减少，因此最大值小这一事实可能不会引起问题。
在每当组读取计数GCT1增加而区域读取计数CT1至CT4减少时，因为抑制了组读取计数GCT1的不必要增加，所以可以防止频繁地执行可靠性管理操作。例如，在对存储器区域MR1至MR4连续执行顺序读取操作的情况下，可以在所有区域读取计数CT1至CT4达到第一阈值TH1之后，响应于对第一存储器区域MR1的读取访问而增加组读取计数GCT1。此时，可以减少剩余存储器区域MR2至MR4的区域读取计数CT2至CT4。因此，可以在对剩余存储器区域MR2至MR4分别执行读取访问之后，响应于对第一存储器区域MR1的读取访问而增加组读取计数GCT1。即，由于组读取计数GCT1没有在每对存储器区域MR1至MR4中的每一个读取访问时增加，所以可以抑制基于组读取计数GCT1的可靠性管理操作过于频繁地执行。
图5是示出根据实施例的包括固态硬盘(SSD)1200的数据处理系统1000的示图。参照图5，数据处理系统1000可以包括主机装置1100和SSD 1200。
SSD 1200可以包括控制器1210、缓冲存储器装置1220、多个非易失性存储器装置1231至123n、电源1240、信号连接器1250和电源连接器1260。
控制器1210可以控制SSD 1200的一般操作。控制器1210可以包括主机接口单元1211、控制单元1212、随机存取存储器1213、错误校正码(ECC)单元1214和存储器接口单元1215。
主机接口单元1211可以通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可以包括命令、地址、数据等。主机接口单元1211可以根据主机装置1100的协议来接口连接主机装置1100和SSD 1200。例如，主机接口单元1211可以通过诸如以下的标准接口协议中的任意一种与主机装置1100通信：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-E)和通用闪存(UFS)。
控制单元1212可以分析和处理从主机装置1100接收的信号SGL。控制单元1212可以根据用于驱动SSD 1200的固件或软件来控制内部功能块的操作。随机存取存储器1213可以用作用于驱动这种固件或软件的工作存储器。
控制单元1212可以包括图1中所示的计数管理电路111和可靠性管理电路112。控制单元1212可以与计数管理电路111和可靠性管理电路112相同的方式操作。
ECC单元1214可以生成待传输到非易失性存储器装置1231至123n中的至少一个的数据的奇偶校验数据。生成的奇偶校验数据可以与数据一起存储在非易失性存储器装置1231至123n中。ECC单元1214可以基于奇偶校验数据检测从非易失性存储器装置1231至123n中的至少一个读取的数据的错误。如果检测到的错误在可校正范围内，则ECC单元1214可以校正检测到的错误。
存储器接口单元1215可以根据控制单元1212的控制向非易失性存储器装置1231至123n中的至少一个提供诸如命令和地址的控制信号。此外，存储器接口单元1215可以根据控制单元1212的控制与非易失性存储器装置1231至123n中的至少一个交换数据。例如，存储器接口单元1215可以将存储在缓冲存储器装置1220中的数据提供给非易失性存储器装置1231至123n中的至少一个，或者将从非易失性存储器装置1231至123n中的至少一个读取的数据提供给缓冲存储器装置1220。
缓冲存储器装置1220可以临时存储待存储在非易失性存储器装置1231至123n的至少一个中的数据。此外，缓冲存储器装置1220可以临时存储从非易失性存储器装置1231至123n中的至少一个读取的数据。临时存储在缓冲存储器装置1220中的数据可以根据控制器1210的控制被传输到主机装置1100或非易失性存储器装置1231到123n中的至少一个。
非易失性存储器装置1231至123n可以用作SSD 1200的存储介质。非易失性存储器装置1231至123n可以分别通过多个通道CH1至CHn与控制器1210联接。一个或多个非易失性存储器装置可以联接到一个通道。联接到每个通道的非易失性存储器装置可以联接到相同的信号总线和数据总线。
电源1240可以将通过电源连接器1260输入的电力PWR提供到SSD 1200的内部。电源1240可以包括辅助电源1241。辅助电源1241可以提供电力以使SSD 1200在发生突然断电时正常地终止。辅助电源1241可以包括大容量电容器。
信号连接器1250可以根据主机装置1100和SSD 1200之间的接口方案由各种类型的连接器来配置。
电源连接器1260可以根据主机装置1100的电力供应方案由各种类型的连接器来配置。
图6是示出包括根据实施例的存储器系统2200的数据处理系统2000的示图。参照图6，数据处理系统2000可以包括主机装置2100和存储器系统2200。
主机装置2100可以以诸如印刷电路板的板的形式来配置。虽然未示出，但是主机装置2100可以包括用于执行主机装置的功能的内部功能块。
主机装置2100可以包括连接端子2110，诸如插座、插槽或连接器。存储器系统2200可以安装到连接端子2110。
存储器系统2200可以以诸如印刷电路板的板的形式来配置。存储器系统2200可以称为存储模块或存储卡。存储器系统2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240和连接端子2250。
控制器2210可以控制存储器系统2200的一般操作。控制器2210可以以与图5中所示的控制器1210相同的方式来配置。
缓冲存储器装置2220可以临时存储待存储在非易失性存储器装置2231和2232中的数据。此外，缓冲存储器装置2220可以临时存储从非易失性存储器装置2231和2232中读取的数据。临时存储在缓冲存储器装置2220中的数据可以根据控制器2210的控制被传输到主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可以用作存储器系统2200的存储介质。
PMIC 2240可以将通过连接端子2250输入的电力提供到存储器系统2200的内部。PMIC 2240可以根据控制器2210的控制来管理存储器系统2200的电力。
连接端子2250可以联接到主机装置2100的连接端子2110。通过连接端子2250，诸如命令、地址、数据等的信号和电力可以在主机装置2100和存储器系统2200之间传输。连接端子2250可以根据主机装置2100和存储器系统2200之间的接口方案而被配置成各种类型。连接端子2250可以设置在存储器系统2200的任意一侧上。
图7是示出包括根据实施例的存储器系统3200的数据处理系统3000的示图。参照图7，数据处理系统3000可以包括主机装置3100和存储器系统3200。
主机装置3100可以以诸如印刷电路板的板的形式来配置。虽然未示出，但是主机装置3100可以包括用于执行主机装置的功能的内部功能块。
存储器系统3200可以以表面安装型封装的形式来配置。存储器系统3200可以通过焊球3250安装到主机装置3100。存储器系统3200可以包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可以控制存储器系统3200的一般操作。控制器3210可以以与图5中所示的控制器1210相同的方式来配置。
缓冲存储器装置3220可以临时存储待存储在非易失性存储器装置3230中的数据。此外，缓冲存储器装置3220可以临时存储从非易失性存储器装置3230中读取的数据。临时存储在缓冲存储器装置3220中的数据可以根据控制器3210的控制被传输到主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可以用作存储器系统3200的存储介质。
图8是示出包括根据实施例的存储器系统4200的网络系统4000的示图。参照图8，网络系统4000可以包括通过网络4500联接的服务器系统4300和多个客户端系统4410至4430。
服务器系统4300可响应于来自多个客户端系统4410至4430的请求来服务数据。例如，服务器系统4300可以存储从多个客户端系统4410至4430提供的数据。又例如，服务器系统4300可以向多个客户端系统4410至4430提供数据。
服务器系统4300可以包括主机装置4100和存储器系统4200。存储器系统4200可以由图1中所示的存储器系统100、图5中所示的存储器系统1200、图6中所示的存储器系统2200或图7中所示的存储器系统3200来配置。
图9是示出包括在根据实施例的存储器系统中的非易失性存储器装置300的框图。参照图9，非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压发生器350和控制逻辑360。
存储器单元阵列310可以包括存储器单元MC，存储器单元MC布置在字线WL1至WLm和位线BL1至BLn彼此交叉的区域处。
行解码器320可以通过字线WL1至WLm与存储器单元阵列310联接。行解码器320可以根据控制逻辑360的控制来操作。行解码器320可以对从外部装置(未示出)提供的地址进行解码。行解码器320可以基于解码结果来选择并驱动字线WL1至WLm。例如，行解码器320可以将从电压发生器350提供的字线电压提供到字线WL1至WLm。
数据读取/写入块330可以通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块330可以包括分别与位线BL1至BLn相对应的读取/写入电路RW1至RWn。数据读取/写入块330可以根据控制逻辑360的控制来操作。数据读取/写入块330可以根据操作模式而作为写入驱动器或读出放大器来操作。例如，在写入操作中，数据读取/写入块330可以作为写入驱动器来操作，该写入驱动器将从外部装置提供的数据存储在存储器单元阵列310中。又例如，在读取操作中，数据读取/写入块330可以作为读出放大器来操作，该读出放大器从存储器单元阵列310中读出数据。
列解码器340可以根据控制逻辑360的控制来操作。列解码器340可以对从外部装置提供的地址进行解码。列解码器340可以基于解码结果将数据读取/写入块330的、分别与位线BL1至BLn相对应的读取/写入电路RW1至RWn与数据输入/输出线或数据输入/输出缓冲器联接。
电压发生器350可以生成待在非易失性存储器装置300的内部操作中使用的电压。由电压发生器350生成的电压可以施加到存储器单元阵列310的存储器单元。例如，在编程操作中生成的编程电压可以被施加到将执行编程操作的存储器单元的字线。又例如，在擦除操作中生成的擦除电压可以被施加到将执行擦除操作的存储器单元的阱区。再例如，在读取操作中生成的读取电压可以被施加到将执行读取操作的存储器单元的字线。
控制逻辑360可以基于从外部装置提供的控制信号来控制非易失性存储器装置300的一般操作。例如，控制逻辑360可以控制非易失性存储器装置300的操作，诸如非易失性存储器装置300的读取操作、写入操作和擦除操作。
虽然上面已经描述了各种实施例，但是本领域技术人员将理解的是，所描述的实施例仅是示例。因此，不应基于所描述的实施例来限制本文描述的存储器系统及其操作方法。

Claims (20)

1.一种存储器系统，包括：
存储介质，包括具有多个存储器区域的存储器区域组；
存储器，存储分别与所述多个存储器区域相对应的多个区域读取计数以及与所述存储器区域组相对应的组读取计数；
计数管理电路，当读取访问所述多个存储器区域之中的第一存储器区域时，基于所述多个区域读取计数之中与所述第一存储器区域相对应的第一区域读取计数，增加所述组读取计数并减少所述多个区域读取计数之中除所述第一区域读取计数之外的剩余区域读取计数；以及
可靠性管理电路，基于所述组读取计数对所述存储器区域组执行可靠性管理操作。
2.根据权利要求1所述的存储器系统，其中当读取访问所述第一存储器区域并且所述第一区域读取计数达到第一阈值时，所述计数管理电路增加所述组读取计数并减少所述剩余区域读取计数。
3.根据权利要求1所述的存储器系统，其中当读取访问所述第一存储器区域并且所述第一区域读取计数尚未达到第一阈值时，所述计数管理电路增加所述第一区域读取计数。
4.根据权利要求3所述的存储器系统，其中所述计数管理电路在增加所述第一区域读取计数时保持所述组读取计数和所述剩余区域读取计数。
5.根据权利要求1所述的存储器系统，其中所述计数管理电路通过减少所述多个区域读取计数并增加所述第一区域读取计数来减少所述剩余区域读取计数。
6.根据权利要求1所述的存储器系统，其中所述计数管理电路将所述组读取计数增加调整值，并且将所述剩余区域读取计数减少所述调整值。
7.根据权利要求1所述的存储器系统，其中所述可靠性管理电路在所述组读取计数已达到第二阈值的情况下执行所述可靠性管理操作。
8.根据权利要求1所述的存储器系统，其中当执行所述可靠性管理操作时，所述可靠性管理电路将存储在所述多个存储器区域中的有效数据移动到一个或多个其它存储器区域。
9.根据权利要求1所述的存储器系统，其中所述计数管理电路在执行所述可靠性管理操作之后初始化所述多个区域读取计数和所述组读取计数。
10.根据权利要求1所述的存储器系统，
其中所述存储介质包括可并行访问的多个非易失性存储器装置，并且
其中所述多个存储器区域分别包括在所述多个非易失性存储器装置中。
11.一种用于操作存储器系统的方法，包括：
读取访问包括在存储器区域组中的多个存储器区域之中的第一存储器区域；
基于分别与所述多个存储器区域相对应的多个区域读取计数之中的、与所述第一存储器区域相对应的第一区域读取计数，增加所述存储器区域组的组读取计数并减少所述多个区域读取计数之中除所述第一区域读取计数之外的剩余区域读取计数；并且
基于所述组读取计数，对所述存储器区域组执行可靠性管理操作。
12.根据权利要求11所述的方法，其中增加所述组读取计数并减少所述剩余区域读取计数包括：当读取访问所述第一存储器区域并且所述第一区域读取计数已达到第一阈值时，增加所述组读取计数并减少所述剩余区域读取计数。
13.根据权利要求11所述的方法，进一步包括：当读取访问所述第一存储器区域并且所述第一区域读取计数尚未达到第一阈值时，增加所述第一区域读取计数。
14.根据权利要求13所述的方法，进一步包括：当增加所述第一区域读取计数时，保持所述组读取计数和所述剩余区域读取计数。
15.根据权利要求11所述的方法，其中减少所述剩余区域读取计数包括：
减少所述多个区域读取计数；并且
增加所述第一区域读取计数。
16.根据权利要求11所述的方法，其中增加所述组读取计数并减少所述剩余区域读取计数包括：将所述组读取计数增加调整值，并将所述剩余区域读取计数减少所述调整值。
17.根据权利要求11所述的方法，其中执行所述可靠性管理操作包括在所述组读取计数已达到第二阈值的情况下执行所述可靠性管理操作。
18.根据权利要求11所述的方法，其中执行所述可靠性管理操作包括将存储在所述多个存储器区域中的有效数据移动到一个或多个其它存储器区域。
19.根据权利要求11所述的方法，进一步包括在执行所述可靠性管理操作之后初始化所述多个区域读取计数和所述组读取计数。
20.一种存储器系统，包括：
存储器装置，至少包括具有第一存储器区域和第二存储器区域的存储器区域组；以及
控制器：
当由于对所述第一存储器区域的读取访问而导致所述第一存储器区域的第一区域读取计数达到第一阈值时，将所述存储器区域组的组读取计数增加预设量，同时将所述第二存储器区域的第二区域读取计数减少所述预设量；并且
当所述组读取计数达到第二阈值时，控制所述存储器装置将所述存储器区域组的有效数据移动到另一存储器区域。
CN201811611423.1A 2018-08-08 2018-12-27 存储器系统及其操作方法 Active CN110825654B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180092542A KR102668125B1 (ko) 2018-08-08 메모리 시스템 및 그것의 동작 방법
KR10-2018-0092542 2018-08-08

Publications (2)

Publication Number Publication Date
CN110825654A CN110825654A (zh) 2020-02-21
CN110825654B true CN110825654B (zh) 2023-04-07

Family

ID=69230348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811611423.1A Active CN110825654B (zh) 2018-08-08 2018-12-27 存储器系统及其操作方法

Country Status (2)

Country Link
US (1) US10553292B1 (zh)
CN (1) CN110825654B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499315A (zh) * 2008-01-30 2009-08-05 群联电子股份有限公司 快闪存储器平均磨损方法及其控制器
CN102651235A (zh) * 2011-02-28 2012-08-29 海力士半导体有限公司 非易失性存储装置及其操作方法
CN105260320A (zh) * 2015-10-12 2016-01-20 珠海格力电器股份有限公司 用于flash存储器的数据处理方法和装置
CN106980466A (zh) * 2016-01-19 2017-07-25 爱思开海力士有限公司 数据存储装置及其操作方法
CN107678976A (zh) * 2016-08-02 2018-02-09 爱思开海力士有限公司 数据存储装置及其操作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8074011B2 (en) * 2006-12-06 2011-12-06 Fusion-Io, Inc. Apparatus, system, and method for storage space recovery after reaching a read count limit
US7818525B1 (en) * 2009-08-12 2010-10-19 Texas Memory Systems, Inc. Efficient reduction of read disturb errors in NAND FLASH memory
US8811074B2 (en) * 2012-04-03 2014-08-19 Seagate Technology Llc Parametric tracking to manage read disturbed data
US9117533B2 (en) * 2013-03-13 2015-08-25 Sandisk Technologies Inc. Tracking erase operations to regions of non-volatile memory
TWI525635B (zh) * 2013-12-17 2016-03-11 慧榮科技股份有限公司 資料儲存裝置及其資料維護方法
US9230689B2 (en) 2014-03-17 2016-01-05 Sandisk Technologies Inc. Finding read disturbs on non-volatile memories
US9678827B2 (en) * 2014-10-07 2017-06-13 SK Hynix Inc. Access counts for performing data inspection operations in data storage device
US9760478B2 (en) * 2014-12-02 2017-09-12 Macronix International Co., Ltd. Read leveling method and memory device using the same
US10340016B2 (en) * 2017-06-26 2019-07-02 Micron Technology, Inc. Methods of error-based read disturb mitigation and memory devices utilizing the same
KR20190001300A (ko) * 2017-06-27 2019-01-04 에스케이하이닉스 주식회사 컨트롤러 및 메모리 시스템 및 메모리 시스템의 동작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499315A (zh) * 2008-01-30 2009-08-05 群联电子股份有限公司 快闪存储器平均磨损方法及其控制器
CN102651235A (zh) * 2011-02-28 2012-08-29 海力士半导体有限公司 非易失性存储装置及其操作方法
CN105260320A (zh) * 2015-10-12 2016-01-20 珠海格力电器股份有限公司 用于flash存储器的数据处理方法和装置
CN106980466A (zh) * 2016-01-19 2017-07-25 爱思开海力士有限公司 数据存储装置及其操作方法
CN107678976A (zh) * 2016-08-02 2018-02-09 爱思开海力士有限公司 数据存储装置及其操作方法

Also Published As

Publication number Publication date
CN110825654A (zh) 2020-02-21
US10553292B1 (en) 2020-02-04
US20200051647A1 (en) 2020-02-13
KR20200017220A (ko) 2020-02-18

Similar Documents

Publication Publication Date Title
KR102419036B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US20200152286A1 (en) Memory system and test system
US20230273748A1 (en) Memory system, operating method thereof and computing system
CN113741798A (zh) 数据存储装置及其操作方法
CN110389907B (zh) 电子装置
US20200150898A1 (en) Memory system and operating method thereof
US20200125285A1 (en) Memory system and operating method thereof
US20210216458A1 (en) Memory system performing host map management
US11079952B2 (en) Data storage device performing scan operations on memory regions to move data and operation method thereof
US20230289059A1 (en) Memory system and operating method thereof
CN111352856B (zh) 存储器系统及其操作方法
US10776008B2 (en) Memory system and operating method thereof
CN109871339B (zh) 存储器系统以及该存储器系统的操作方法
CN111488296B (zh) 存储器系统
CN110825654B (zh) 存储器系统及其操作方法
CN109840214B (zh) 数据存储装置及其操作方法
KR102668125B1 (ko) 메모리 시스템 및 그것의 동작 방법
CN111309647B (zh) 存储装置
US20210223956A1 (en) Memory system and data processing system including the same
US20210294513A1 (en) Memory system
US20220156184A1 (en) Memory system
US20230153004A1 (en) Memory system, operating method thereof, and data processing system
US20220244852A1 (en) Memory system and operating method thereof
CN112306895A (zh) 数据存储装置及数据存储装置的操作方法
KR20190084488A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant