KR20190001300A - 컨트롤러 및 메모리 시스템 및 메모리 시스템의 동작 방법 - Google Patents

컨트롤러 및 메모리 시스템 및 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR20190001300A
KR20190001300A KR1020170081084A KR20170081084A KR20190001300A KR 20190001300 A KR20190001300 A KR 20190001300A KR 1020170081084 A KR1020170081084 A KR 1020170081084A KR 20170081084 A KR20170081084 A KR 20170081084A KR 20190001300 A KR20190001300 A KR 20190001300A
Authority
KR
South Korea
Prior art keywords
memory
read
read operation
controller
index
Prior art date
Application number
KR1020170081084A
Other languages
English (en)
Inventor
박병규
지승구
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170081084A priority Critical patent/KR20190001300A/ko
Priority to US15/887,328 priority patent/US10489084B2/en
Priority to CN201810326387.8A priority patent/CN109147853B/zh
Publication of KR20190001300A publication Critical patent/KR20190001300A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

메모리 컨트롤러의 리드 리클레임 방법에 있어서, 복수의 메모리 블록 - 상기 복수의 메모리 블록 각각은 하나 이상의 리드 동작 단위를 포함함 - 각각에 포함된 상기 리드 동작 단위에 대한 리드 동작이 수행될 때마다 대응 메모리 블록에 대한 제1 인덱스 및 상기 리드 동작 단위에 대한 제2 인덱스를 업데이트하는 단계; 상기 업데이트된 제1 인덱스가 제1 문턱값을 초과하는 워밍 블록을 검출하는 단계; 상기 워밍 블록에 포함되는 상기 업데이트된 리드 동작 단위에 대한 제2 인덱스가 제2 문턱값을 초과하는 핫 스팟을 검출하는 단계; 및 상기 핫 스팟에 대하여 리드 리클레임 동작을 수행하는 단계를 포함하는 리드 리클레임 방법이 개시된다.

Description

컨트롤러 및 메모리 시스템 및 메모리 시스템의 동작 방법{CONTROLLER AND MEMORY SYSTEM AND OPERATING METHOD OF MEMORY SYSTEM}
본 발명은 메모리 시스템에 관한 것으로, 보다 구체적으로는 메모리 장치에 데이터를 저장하는 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 일실시예는 적은 메모리를 소비하고, 높은 정확도로 열화된 메모리 장치를 검출하는 리드 리클레임을 수행할 수 있는 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법을 제공하는 것을 목적으로 한다.
본 발명의 실시 예들에 따르면, 메모리 컨트롤러의 리드 리클레임 방법에 있어서, 복수의 메모리 블록 - 상기 복수의 메모리 블록 각각은 하나 이상의 리드 동작 단위를 포함함 - 각각에 포함된 상기 리드 동작 단위에 대한 리드 동작이 수행될 때마다 대응 메모리 블록에 대한 제1 인덱스 및 상기 리드 동작 단위에 대한 제2 인덱스를 업데이트하는 단계; 상기 업데이트된 제1 인덱스가 제1 문턱값을 초과하는 워밍 블록을 검출하는 단계; 상기 워밍 블록에 포함되는 상기 업데이트된 리드 동작 단위에 대한 제2 인덱스가 제2 문턱값을 초과하는 핫 스팟을 검출하는 단계; 및 상기 핫 스팟에 대하여 리드 리클레임 동작을 수행하는 단계 를 포함하는 리드 리클레임 방법을 제공한다.
바람직하게는, 상기 제1 인덱스는 상기 리드 동작 단위에 대한 리드 동작이 수행되는 대응 메모리 블록의 리드 카운트에서 상기 복수의 메모리 블록들의 리드 카운트 평균을 뺀 값일 수 있다.
바람직하게는, 상기 복수의 메모리 블록들의 리드 카운트 평균은 복수의 메모리 블록들의 리드 카운트 합을 상기 복수의 메모리 블록들의 개수로 나눈 값일 수 있다.
바람직하게는, 상기 제2 인덱스는 상기 리드 동작 단위에 수행된 리드 동작에 따라 증가하는 리드 카운트일 수 있다.
바람직하게는, 상기 리드 동작 단위는 메모리 장치의 페이지보다 작거나 같은 단위일 수 있다.
바람직하게는, 상기 제1 인덱스는 일정 주기 동안의 상기 메모리 블록의 리드 카운트 증가량일 수 있다.
바람직하게는, 상기 일정 주기는 상기 메모리 블록의 리드 카운트가 일정 수치를 초과하는 시간 간격일 수 있다.
본 발명의 실시 예들에 따르면, 복수의 메모리 블록 - 상기 복수의 메모리 블록 각각은 하나 이상의 리드 동작 단위를 포함함 - 각각에 포함된 상기 리드 동작 단위에 대한 리드 동작이 수행될 때마다 대응 메모리 블록에 대한 제1 인덱스 및 상기 리드 동작 단위에 대한 제2 인덱스를 업데이트하는 카운터부; 및 기 업데이트된 제1 인덱스가 제1 문턱값을 초과하는 워밍 블록을 검출하고, 기 워밍 블록에 포함되는 상기 업데이트된 리드 동작 단위에 대한 제2 인덱스가 제2 문턱값을 초과하는 핫 스팟을 검출하는 검출부를 포함하고, 기 핫 스팟에 대하여 리드 리클레임 동작을 수행하는 컨트롤러가 개시된다.
바람직하게는, 상기 제1 인덱스는 상기 리드 동작 단위에 대한 리드 동작이 수행되는 대응 메모리 블록의 리드 카운트에서 상기 복수의 메모리 블록들의 리드 카운트 평균을 뺀 값일 수 있다.
바람직하게는, 상기 복수의 메모리 블록들의 리드 카운트 평균은 복수의 메모리 블록들의 리드 카운트 합을 상기 복수의 메모리 블록들의 개수로 나눈 값일 수 있다.
바람직하게는, 상기 제2 인덱스는 상기 리드 동작 단위에 수행된 리드 동작에 따라 증가하는 리드 카운트일 수 있다.
바람직하게는, 상기 리드 동작 단위는 메모리 장치의 페이지보다 작거나 같은 단위일 수 있다.
바람직하게는, 상기 제1 인덱스는 일정 주기 동안의 상기 메모리 블록의 리드 카운트 증가량일 수 있다.
바람직하게는, 상기 일정 주기는 상기 메모리 블록의 리드 카운트가 일정 수치를 초과하는 시간 간격일 수 있다.
본 발명의 일실시예에 따르면, 적은 메모리를 소비하고, 높은 정확도로 열화된 메모리 장치를 검출하는, 향상된 리드 리클레임 방법을 수행할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 나타낸다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 나타낸다.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 나타낸다.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 나타낸다.
도 5는 일반적인 리드 리클레임을 설명하기 위한 개념도를 나타낸다.
도 6a는 본 발명의 실시 예에 따른 리드 리클레임 동작을 설명하기 위한 순서도이다.
도 6b는 본 발명의 실시 예에 따른 워밍 블록 및 리드 핫 스팟을 도시한 것이다.
도 7a는 본 발명의 다른 실시 예에 따른 리드 리클레임 동작을 설명하기 위한 순서도이다.
도 7b는 본 발명의 다른 실시 예에 따른 워밍 블록 및 리드 핫 스팟을 도시한 것이다.
도 8 내지 도 16은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.r
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152 내지 156)을 포함하며, 각각의 메모리 블록들(152 내지 156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152 내지 156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4에서 보다 구체적으로 설명된다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 낸드 플래시 컨트롤러(NFC: NAND Flash Controller)(142), 메모리(Memory)(144), 카운터부(Counter)(146) 및 검출부(Detector)(148)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터에 대하여 에러 정정 디코딩을 수행한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) code, BCH(Bose, Chaudhri, Hocquenghem) code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, NFC(142)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스로서, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 낸드 플래시 메모리일 경우에, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 여기서, NFC(142)는, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 낸드 플래시 인터페이스의 동작을 수행하며 수행하며, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원한다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간에 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 1에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시 등을 포함한다.
여기서, 카운터부(146)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우에 메모리 장치(150)를 구성하는 메모리 블록(152) 또는 메모리 블록들 각각을 구성하는 복수의 페이지에서 수행되는 리드 동작의 횟수를 카운트한다.
여기서, 검출부(148)는, 카운터부(146)로부터 카운트된 리드 동작 횟수 카운트 값을 통해 리드 동작이 빈번하게 발생되는 메모리 블록 또는 페이지를 검출한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 라이트 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다.
FTL은 호스트(102)와 메모리 장치(150)간 인터페이싱 기능을 수행할 수 있다. 호스트(102)는 FTL을 통해서 메모리 장치(150)에 쓰기 및 읽기 동작을 요청할 수 있다.
FTL은 주소 매핑(address mapping) 동작, 가비지 콜렉션(Garbage Collection), 웨어 레벨링(Wear-Leveling) 동작 및 리드 리클레임(Read Reclaim) 등을 관리할 수 있다.
또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
그리고, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152 내지 156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152 내지 156) 간 또는 메모리 블록들(152 내지 156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작, 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152 내지 156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작, 또는 메모리 장치(150)의 메모리 블록들(152 내지 156) 또는 메모리 블록들 각각을 구성하는 페이지들 중 리드 동작이 빈번하여 열화가 예상되는 메모리 블록 또는 페이지에 저장된 데이터를 다른 메모리 블록 또는 페이지로 저장하는 동작, 일 예로 리드 리클레임(RR: Read Reclaim) 동작 등을 포함한다.
특히, 본 발명의 실시 예에 따른 메모리 시스템에서는, 카운터부(146)가 메모리 장치(150)의 메모리 블록들(152 내지 156) 각각의 리드 카운트를 카운팅하고, 상기 카운트된 정보로부터 검출부(148)가 수행된 리드 동작이 많은 메모리 블록을 검출하여, 컨트롤러(132)는 상기 검출된 메모리 블록을 구성하는 페이지 또는 페이지보다 작은 리드 단위에 대해 리드 리클레임 동작을 제공할 수 있다.
아울러, 컨트롤러(130)의 프로세서(134)에는, 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있으며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152 내지 156)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가, 전술한 바와 같이, 3차원 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리하면, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록 뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
그리고, 각각의 블록들(210,220,230,240)은, 라이트 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들(152 내지 156)에서 각 메모리 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록(152 내지 156)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 아울러, 본 발명의 실시 예에 따른 메모리 장치(150)는, 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF) 메모리 장치 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들(152 내지 156)을 보여주는 블록도로서, 각각의 메모리 블록들(152 내지 156)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들(152 내지 156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들(152 내지 156)에서 각 메모리 블록(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들(152 내지 156)에서 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다.
도 5는 일반적인 리드 리클레임을 설명하기 위한 개념도이다.
리드 리클레임 동작이란 메모리 장치의 메모리 블록에 수행된 리드 횟수가 기준값 이상인 경우, 당해 메모리 블록, 또는 메모리 블록의 일부의 데이터를 다른 메모리 블록으로 이동시키는 동작을 말한다. 즉, 리드 리클레임 동작은 리드 횟수가 기준값 이상인 메모리 블록의 열화를 방지하기 위해, 상기 데이터를 다른 메모리 블록으로 이동시키는 동작이다.
메모리 장치의 메모리 블록에 수행된 리드 횟수가 기준값 이상인 경우 리드 리클레임 동작이 수행된다.
도 5를 참조하면, 제1 저장영역(510)에 대해 리드 리클레임 동작이 수행될 수 있다. 제1 저장영역(510)에 저장된 데이터는 다른 저장 영역, 예를 들어 제2 저장영역(520)에 복사될 수 있다. 컨트롤러(130)는 제1 저장영역(510)에 저장된 데이터를 리드할 수 있다. 제1 저장영역(510) 중 데이터가 저장된 페이지들에 대해 읽기 동작들을 수행할 수 있다. 이후, 컨트롤러(130)는 읽어진 데이터를 제2 저장영역(520)에 프로그램할 수 있다.
상기 제1 및 2 저장영역(510, 520)은 메모리 블록일 수 있다. 메모리 블록은 복수의 페이지들로 구성된다. 메모리 장치(150)에 대한 리드 동작 또는 프로그램 동작은 페이지 단위 또는 그 이하 크기의 단위로 수행될 수 있다.
리드 리클레임 동작을 통해 제1 저장영역(510)에 저장된 데이터를 제 2 저장 영역(520)에 프로그램하는 것은, 제1 저장영역(510)에 수행된 리드 횟수가 기준을 초과하였는지 여부에 따라 결정된다. 이는, 제1 저장영역(510)에 수행된 리드 횟수가 일정 기준을 초과하였다면, 상기 제1 저장영역(510)이 열화되었을 가능성이 높기 때문에, 리드 리클레임을 수행하여 상기 열화를 방지하고자 하는 것이다.
종래 기술에 따르면, 리드 리클레임을 수행하기 위한 관리 단위가 큰 경우(예를 들어, 메모리 블록 단위 또는 그보다 큰 단위), 상대적으로 적은 메모리만을 사용할 수 있다는 장점이 존재한다. 하지만 리드 동작은 페이지 또는 그보다 작은 단위로 수행되기 때문에, 리드 리클레임을 수행하기 위한 관리 단위가 큰 경우에는 정확한 열화 지점을 검출할 수 없는 단점이 존재한다. 예를 들어, 리드 리클레임을 수행하기 위한 관리 단위가 메모리 블록이며 특정 메모리 블록에 포함된 일부 페이지에 대한 리드 횟수가 소정 기준을 초과하는 경우에, 당해 메모리 블록에 대한 리드 횟수 역시 당해 소정 기준을 초과하기 때문에 당해 메모리 블록은 리드 리클레임의 타겟이 되지만, 당해 메모리 블록 내에서 어떠한 페이지의 리드 횟수가 당해 소정 기준을 초과하는지는 확인할 수 없다. 반면, 또 다른 종래 기술에 따르면, 리드 리클레임을 수행하기 위한 관리 단위가 작은 경우(예를 들어, 페이지 또는 그보다 작은 단위), 상대적으로 많은 메모리를 사용하게 되는 단점이 존재한다. 하지만 리드 동작은 페이지 또는 그보다 작은 단위로 수행되기 때문에, 리드 리클레임을 수행하기 위한 관리 단위가 작은 경우에는 컨트롤러(130)는 정확한 열화 지점을 검출할 수 있는 장점이 존재한다.
즉, 종래 기술에 따르면, 리드 리클레임을 수행함에 있어, 관리 단위와 검출 단위가 동일하기 때문에, 상기 관리 단위 및 검출 단위를 큰 단위(예를 들어, 메모리 블록 단위 또는 그보다 큰 단위) 또는 작은 단위(예를 들어, 페이지 또는 그보다 작은 단위)로 설정함에 따라 메모리 사용량과 열화 지점의 검출 정확성 간에는 트레이드 오프(trade-off) 관계가 존재한다.
따라서 위와 같은 단점을 해결하기 위해 본 발명의 일 실시 예에서는 리드 리클레임 동작을 위한 메모리 블록의 관리 단위와 검출 단위를 서로 다르게 하여 리드 리클레임을 수행할 수 있다. 본 발명의 실시 예에 따르면, 관리 단위는 메모리 블록 단위 또는 그보다 큰 단위로 설정하고, 검출 단위는 페이지 또는 그보다 작은 단위로 설정하여 리드 리클레임을 수행함으로써, 적은 메모리(144)를 사용하면서도 정확한 열화 지점을 검출할 수 있다.
도 6a는 본 발명의 실시 예에 따른 리드 리클레임 동작을 설명하기 위한 순서도이다.
도 6a를 참조하면, 도 1의 컨트롤러(130)는 S611 단계에서 초기화를 수행한 후, 호스트로부터 리드 커맨드가 일정 횟수 이상 발생되는 지를 체크하기 위해, S612 내지 S619 단계를 차례로 수행할 수 있다.
여기서, 초기화 동작은 각종 버퍼의 초기화 및 카운터부(146)의 초기화를 포함할 수 있다.
S612 단계에서, 컨트롤러(130)는 호스트로부터 리드 커맨드가 수신되는지를 체크한다.
S613 단계에서, 컨트롤러(130)는 플래시 메모리 등과 같은 불휘발성 메모리(NVM)로부터 데이터를 리드한다. 상기 리드된 데이터는 싱글 레벨 셀 블록(SLC) 또는 멀티 레벨 셀 블록(MLC) 등에 저장된 페이지 데이터일 수 있다. 상기 리드 동작은 페이지 단위 또는 페이지 보다 작은 리드 단위(이하, 페이지 단위로 통칭함)로 수행될 수 있다.
S614 단계에서, S613 단계에 따라 상기 페이지 단위로 리드 동작이 수행될 경우에, 컨트롤러(130)의 카운터부(146)는 리드 동작이 수행된 페이지를 포함하는 메모리 블록의 리드 카운트 값(x)을 1만큼 증가시킨다. 또한, 컨트롤러(130)의 카운터부(146)는 리드 동작이 수행된 페이지의 리드 카운트 값(k)을 1만큼 증가시킨다.
S615 단계에서, 컨트롤러(130)의 카운터부(146)는 메모리 장치(150)에 포함된 메모리 블록들의 리드 카운트 평균 값(y)을 계산한다. 상기 리드 카운트 평균 값은 메모리 장치(150)에 포함된 메모리 블록들로서 유효 데이터(valid data)가 기록되어 있는 메모리 블록들의 리드 카운트 값의 총합을 메모리 장치(150)에 포함된 메모리 블록들로서 유효 데이터(valid data)가 기록될 수 있는 메모리 블록들의 개수로 나누어 계산할 수 있다. 상기 리드 카운트 평균 값은 S614 단계에서 업데이트된 리드 카운트 값이 반영된 값이다.
S616 단계에서, 컨트롤러(130)의 검출부(148)는 S614 단계에서 산출된 리드 카운트 값(x)에서, S615 단계에서 산출된 리드 카운트 평균 값(y)을 뺀 값이 소정의 임계치를 초과하는지 판단한다. 상기 조건을 만족하는 메모리 블록은 리드 카운트 값이 다른 메모리 블록들보다 상대적으로 큰 워밍 블록(warming block)일 수 있다.
S616 단계에서의 판단 결과, 상기 워밍 블록에 대해서는 S617 단계가 수행되고, 상기 워밍 블록이 아닌 나머지 메모리 블록에 대해서는 S619 단계가 수행될 수 있다.
상기 워밍 블록의 리드 카운트 값이, 상기 리드 카운트 평균값과 상기 소정의 임계치를 합한 값보다 크다는 사실은 상기 워밍 블록에 포함된 모든 페이지 각각이 열화되었다는 것을 보장하지는 않는다. 예를 들어, 상기 워밍 블록에 포함된 일부 페이지들에 대한 리드 동작 횟수는 매우 크고, 다른 일부 페이지들에 대한 리드 동작 횟수가 소정의 값보다 적을 수 있다. 이 경우, 컨트롤러(130)는 상기 리드 동작 횟수가 소정의 값보다 적은 페이지들은 열화되었다고 볼 수 없기 때문에 당해 페이지들에 대해서는 리드 리클레임 동작을 수행할 필요가 없다. 따라서, S617 단계에서, 컨트롤러(130)의 검출부(148)는 상기 워밍 블록 내에서 리드 동작 횟수가 소정의 값 이상인 페이지를 검출할 수 있다.
S617 단계에서, 컨트롤러(130)의 검출부(148)는 S616 단계를 만족하는 워밍 블록에 포함된 모든 페이지들 각각의 리드 카운트 값(k)이 소정의 값(n)을 초과하는지 판단한다. 상기 워밍 블록에 포함된 페이지로서, S617 단계의 조건을 만족하는 페이지는 리드 핫 스팟(read-hot-spot)으로서 상기 리드 리클레임 동작의 타겟이 될 수 있다.
S618 단계에서, 컨트롤러(130)는 상기 리드 핫 스팟에 대하여 상기 리드 리클레임 동작을 수행한다. 컨트롤러(130)는 리드 핫 스팟에 저장된 데이터를 다른 메모리에 프로그램할 수 있다.
S619 단계에서, 컨트롤러(130)는 S612 단계의 리드 커맨드에 대응하는 리드 동작이 완료되었는지 확인한다. 완료되지 않은 경우, S613 단계로 다시 돌아가 상기 S613 내지 S619 단계를 반복할 수 있다.
도 6b는 본 발명의 실시 예에 따른 도 6a의 S614 내지 S617 단계를 구체적으로 도식화하여 워밍 블록 및 리드 핫 스팟의 검출 과정을 도시한 것이다.
도 6b에 도시된 바와 같이, 그래프의 x축은 블록의 번호, y축은 리드 카운트 값으로서, 그래프는 각 블록 마다 개별적인 리드 카운트 값을 나타낸다.
도 6a을 참조하여 설명된 바와 같이, S614 단계에서 컨트롤러(130)의 카운터부(146)는 리드가 수행되는 리드 단위를 포함하는 블록의 리드 카운트 값을 증가시키고, S615 단계에서 상기 카운터부(146)는 상기 증가된 리드 카운트 값을 반영한 블록들의 리드 카운트 평균 값(627)을 계산한다.
S616 단계에서 컨트롤러(130)의 검출부(148)는 상기 블록의 리드 카운트 값에서 상기 블록들의 리드 카운트 평균 값(627)을 뺀 값이 소정의 임계 값(626)을 초과하는지 판단하여, 조건을 만족하는 블록을 워밍 블록으로 검출한다. 즉, 블록들의 리드 카운트 평균 값(627)에서 소정의 임계 값(626)을 더한 값을 워밍 블록 리드 카운트 값(625)이라 할 때, 컨트롤러(130)의 검출부(148)는 상기 워밍 블록 리드 카운트 값(625)을 초과하는 리드 카운트 값을 갖는 블록을 워밍 블록으로 검출할 수 있다.
도 6b에 도시된 블록들 중 621 내지 624의 블록들을 기준으로, 블록 621의 리드 카운트 값은 워밍 블록 리드 카운트 값(625)보다 작으므로, 상기 블록 621은 워밍 블록으로 검출되지 않는다. 반면, 블록 622 내지 624의 리드 카운트 값은 워밍 블록 리드 카운트 값(625)보다 크므로, 상기 블록 622 내지 624는 워밍 블록으로 검출된다.
도 6a를 참조하여 설명된 바와 같이, 컨트롤러(130)가 호스트로부터 리드 커맨드를 수신한 경우 컨트롤러(130)는 메모리 장치(150)로부터 데이터를 리드하고(631), 검출부(148)는 S617 단계에 따라, 워밍 블록 633에서 리드 핫 스팟(634)을 검출할 수 있다. 워밍 블록 633에 리드 동작이 수행 되는 경우, 검출부(148)는 상기 워밍 블록내의 페이지 단위(632)의 리드 카운트 값이 소정의 값을 초과하는지 확인한다. 상기 조건을 만족하는 경우, 검출부(148)는 워밍 블록내의 리드 단위를 리드 핫 스팟(634)으로 검출할 수 있다. 컨트롤러(130)는 검출부(148)가 검출한 리드 핫 스팟(634)에 리드 리클레임을 수행함으로써 메모리 셀의 열화를 방지할 수 있다.
도 7a는 본 발명의 다른 실시 예에 따른 리드 리클레임 동작을 설명하기 위한 순서도이다.
도 7a를 참조하면, 도 1의 컨트롤러(130)는 S711 단계에서 초기화를 수행한 후, 호스트로부터 리드 커맨드가 일정 횟수 이상 발생되는 지를 체크하기 위해, S712 내지 S719 단계를 차례로 수행할 수 있다.
여기서, 초기화 동작은 각종 버퍼의 초기화 및 카운터부(146)의 초기화를 포함할 수 있다.
S712 단계에서, 컨트롤러(130)는 호스트로부터 리드 커맨드가 수신되는지를 체크한다.
S713 단계에서, 컨트롤러(130)는 플래시 메모리 등과 같은 불휘발성 메모리(NVM)로부터 데이터를 리드한다. 상기 리드된 데이터는 싱글 레벨 셀 블록(SLC) 또는 멀티 레벨 셀 블록(MLC) 등에 저장된 페이지 데이터일 수 있다. 상기 리드 동작은 페이지 단위 또는 페이지 보다 작은 리드 단위(이하, 페이지 단위로 통칭함)로 수행될 수 있다.
S714 단계에서, S713 단계에 따라 상기 페이지 단위로 리드 동작이 수행될 경우에, 컨트롤러(130)의 카운터부(146)는 리드 동작이 수행된 페이지를 포함하는 메모리 블록의 리드 카운트 값(x)을 1만큼 증가시킨다. 또한, 컨트롤러(130)의 카운터부(146)는 리드 동작이 수행된 페이지의 리드 카운트 값(k)을 1만큼 증가시킨다.
S715 단계에서, 컨트롤러(130)의 카운터부(146)는 메모리 장치(150)에 포함된 메모리 블록의 리드 카운트 증가량(y)을 계산한다. 상기 리드 카운트 증가량은 메모리 장치(150)에 포함된 메모리 블록들로서 유효 데이터(valid data)가 기록되어 있는 메모리 블록의 일정 주기 동안의 리드 카운트 증가량을 의미할 수 있다.
상기 일정 주기란 일정 시간 동안 메모리 블록의 누적된 리드 카운트 값이 소정의 값을 초과하는 시간 간격을 의미할 수 있다. 또한, 상기 일정 주기는 사용자가 임의로 최적의 값을 정하여 설정할 수 있다. 상기 리드 카운트 증가량은 S714 단계에서 업데이트된 리드 카운트 값이 반영된 값이다.
S716 단계에서, 컨트롤러(130)의 검출부(148)는 S715 단계에서 산출된 리드 카운트 증가량이 소정의 임계치를 초과하는지 판단한다. 상기 조건을 만족하는 메모리 블록은 리드 카운트 값이 다른 메모리 블록들보다 상대적으로 큰 워밍 블록(warming block)일 수 있다.
S716 단계에서의 판단 결과, 상기 워밍 블록에 대해서는 S717 단계가 수행되고, 상기 워밍 블록이 아닌 나머지 메모리 블록에 대해서는 S719 단계가 수행될 수 있다.
상기 워밍 블록의 리드 카운트 증가량이 상기 소정의 임계치보다 크다는 사실은 상기 워밍 블록에 포함된 모든 페이지 각각이 열화되었다는 것을 보장하지는 않는다. 예를 들어, 상기 워밍 블록에 포함된 일부 페이지들에 대한 리드 동작 횟수는 매우 크고, 다른 일부 페이지들에 대한 리드 동작 횟수가 소정의 값보다 적을 수 있다. 이 경우, 컨트롤러(130)는 상기 리드 동작 횟수가 소정의 값보다 적은 페이지들은 열화되었다고 볼 수 없기 때문에 당해 페이지들에 대해서는 리드 리클레임 동작을 수행할 필요가 없다. 따라서, S717 단계에서, 컨트롤러(130)의 검출부(148)는 상기 워밍 블록 내에서 리드 동작 횟수가 소정의 값 이상인 페이지를 검출할 수 있다.
S717 단계에서, 컨트롤러(130)의 검출부(148)는 S716 단계를 만족하는 워밍 블록에 포함된 모든 페이지들 각각의 리드 카운트 값(k)이 소정의 값(n)을 초과하는지 판단한다. 상기 워밍 블록에 포함된 페이지로서, S717 단계의 조건을 만족하는 페이지는 리드 핫 스팟(read-hot-spot)으로서 상기 리드 리클레임 동작의 타겟이 될 수 있다.
S718 단계에서, 컨트롤러(130)는 상기 리드 핫 스팟에 대하여 상기 리드 리클레임 동작을 수행한다. 컨트롤러(130)는 리드 핫 스팟에 저장된 데이터를 다른 메모리에 프로그램할 수 있다.
S719 단계에서, 컨트롤러(130)는 S712 단계의 리드 커맨드에 대응하는 리드 동작이 완료되었는지 확인한다. 완료되지 않은 경우, S713 단계로 다시 돌아가 상기 S713 내지 S719 단계를 반복할 수 있다.
도 7b는 본 발명의 다른 실시 예로서, 도 7a의 S714 내지 S717 단계를 구체적으로 도식화하여 워밍 블록 및 리드 핫 스팟의 검출 과정을 도시한 것이다.
도 7b에 도시된 바와 같이, 그래프의 x축은 블록의 번호, y축은 리드 카운트 증가량으로서, 그래프는 각 블록 마다 개별적인 리드 카운트 증가량을 나타낸다.
도 6b를 참조하여 설명된 바와 같이, S714 단계에서 컨트롤러(130)의 카운터부(146)는 리드가 수행되는 리드 단위를 포함하는 블록의 리드 카운트 값을 증가시키고, S715 단계에서 상기 카운터부(146)는 상기 증가된 리드 카운트 값을 반영한 블록의 리드 카운트 증가량을 계산한다. 상기 증가량은 일정 주기 동안의 유효 데이터(valid data)가 기록되어 있는 블록의 리드 카운트 값의 증가량을 의미할 수 있다. 상기 일정 주기란 일정 시간 동안 누적된 리드 카운트 값이 소정의 값을 초과하는 시간 간격을 의미할 수 있다. 또한, 상기 일정 주기는 사용자가 임의로 최적의 값으로 설정할 수 있다.
S716 단계에서 컨트롤러(130)의 검출부(148)는 상기 블록의 리드 카운트 증가량이 소정의 임계치를 초과하는지 판단하여, 조건을 만족하는 블록을 워밍 블록으로 검출한다.
도 7b에 도시된 블록들 중 721 내지 724의 블록들을 기준으로, 블록 721의 리드 카운트 증가량은 워밍 블록 리드 카운트 증가량(725)보다 작으므로, 상기 블록 721은 워밍 블록으로 검출되지 않는다. 반면, 블록 722 내지 724의 리드 카운트 증가량은 워밍 블록 리드 카운트 증가량(725)보다 크므로, 상기 블록 722 내지 724는 워밍 블록으로 검출된다.
도 6b를 참조하여 설명된 바와 같이, 컨트롤러(130)가 호스트로부터 리드 커맨드를 수신한 경우 컨트롤러(130)는 메모리 장치(150)로부터 데이터를 리드하고(726), 검출부(148)는 S717 단계에 따라, 워밍 블록 728에서 리드 핫 스팟(729)을 검출할 수 있다. 워밍 블록 728에 리드 동작이 수행 되는 경우, 검출부(148)는 상기 워밍 블록내의 페이지 단위(727)의 리드 카운트 증가량이 소정의 값을 초과하는지 확인한다. 상기 조건을 만족하는 경우, 검출부(148)는 워밍 블록내의 페이지 단위를 리드 핫 스팟(729)으로 검출할 수 있다. 컨트롤러(130)는 검출부(148)가 검출한 리드 핫 스팟(729)에 리드 리클레임을 수행함으로써 메모리 셀의 열화를 방지할 수 있다.
이하에서는, 도 8 내지 도 16을 참조하여 본 발명의 실시 예에 따라 도 1 내지 도 7b에서 설명된 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 8은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 8을 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 불휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 예컨대, 메모리 컨트롤러(6120)는, 메모리 장치(6130)의 리드, 라이트, 이레이즈, 및 백그라운드(background) 동작 등을 제어하도록 구현된다. 그리고, 메모리 컨트롤러(6120)는, 메모리 장치(6130) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구현되며, 메모리 장치(6130)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치, 예컨대 도 1에서 설명한 호스트(102)와 통신할 수 있다. 예컨대, 메모리 컨트롤러(6120)는, 도 1에서 설명한 바와 같이, USB(Universal Serial Bus), MMC(multimedia card), eMMC(embeded MMC), PCI(peripheral component interconnection), PCIe(PCI express), ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있으며, 그에 따라 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
그리고, 메모리 장치(6130)는, 불휘발성 메모리로 구현, 예컨대 EPROM(Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM(Phase-change RAM), ReRAM(Resistive RAM), FRAM(Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있으며, 일 예로 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 구성할 수 있으며, PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 9은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 9을 참조하면, 데이터 처리 시스템(6200)은, 적어도 하나의 불휘발성 메모리로 구현된 메모리 장치(6230), 및 메모리 장치(6230)를 제어하는 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 9에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트(6210)의 요청에 응답하여 메모리 장치(6230)에 대한 리드, 라이트, 이레이즈 동작 등을 제어하며, 메모리 컨트롤러(6220)는 적어도 하나의 CPU(6221), 버퍼 메모리, 예컨대 RAM(6222), ECC 회로(6223), 호스트 인터페이스(6224), 및 메모리 인터페이스, 예컨대 NVM 인터페이스(6225)를 포함한다.
여기서, CPU(6221)는, 메모리 장치(6230)에 대한 전반적인 동작, 예컨대 읽기, 쓰기, 파일 시스템 관리, 배드 페이지 관리 등)을 제어할 수 있다. 그리고, RAM(6222)는, CPU(6221)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 여기서, RAM(6222)이 워크 메모리로 사용되는 경우에, CPU(6221)에에서 처리된 데이터가 임시 저장되며, RAM(6222)이 버퍼 메모리로 사용되는 경우에는, 호스트(6210)에서 메모리 장치(6230)로 또는 메모리 장치(6230)에서 호스트(6210)로 전송되는 데이터의 버퍼링을 위해 사용되며, RAM(6222)이 캐시 메모리로 사용되는 경우에는 저속의 메모리 장치(6230)가 고속으로 동작하도록 사용될 수 있다.
아울러, ECC 회로(6223)는, 도 1에서 설명한 컨트롤러(130)의 ECC 유닛(138)에 대응하며, 도 1에서 설명한 바와 같이, 메모리 장치(6230)로부터 수신된 데이터의 페일 비트(fail bit) 또는 에러 비트(error bit)를 정정하기 위한 에러 정정 코드(ECC: Error Correction Code)를 생성한다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로 제공되는 데이터의 에러 정정 인코딩을 수행하여, 패리티(parity) 비트가 부가된 데이터를 형성한다. 여기서, 패리티 비트는, 메모리 장치(6230)에 저장될 수 있다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로부터 출력된 데이터에 대하여 에러 정정 디코딩을 수행할 수 있으며, 이때 ECC 회로(6223)는 패리티(parity)를 사용하여 에러를 정정할 수 있다. 예컨대, ECC 회로(6223)는, 도 1에서 설명한 바와 같이, LDPC code, BCH code, turbo code, 리드-솔로몬 코드, convolution code, RSC, TCM, BCM 등의 다양한 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치, 예컨대 호스트(6210) 또는 호스트(6210) 이외의 다른 외부 장치와 연결된 후, 데이터 등을 송수신할 수 있으며, 특히 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 10은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 10을 참조하면, SSD(6300)는, 복수의 불휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1, CH2, CH3, ..., CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는, 적어도 하나의 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 불휘발성 메모리 인터페이스(6326)를 포함한다.
여기서, 버퍼 메모리(6325)는, 호스트(6310)로부터 수신된 데이터 또는 메모리 장치(6340)에 포함된 복수의 플래시 메모리들(NVMs)로부터 수신된 데이터를 임시 저장하거나, 복수의 플래시 메모리들(NVMs)의 메타 데이터, 예컨대 매핑 테이블을 포함함 맵 데이터를 임시 저장한다. 또한, 버퍼 메모리(6325)는, DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들로 구현될 수 있으며, 도 10에서는 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
그리고, ECC 회로(6322)는, 프로그램 동작에서 메모리 장치(6340)로 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 리드 동작에서 메모리 장치(6340)로부터 리드된 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정 동작을 수행하며, 페일된 데이터의 복구 동작에서 메모리 장치(6340)로부터 복구된 데이터의 에러 정정 동작을 수행한다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 불휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다. 여기서, RAID 컨트롤러는, 호스트(6310)로부터 라이트 커맨드를 수신하여, 프로그램 동작을 수행할 경우, 라이트 커맨드에 해당하는 데이터를, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 라이트 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로 출력할 수 있다. 또한, RAID 컨트롤러는, 호스트(6310)로부터 리드 커맨드를 수신하여 리드 동작을 수행할 경우, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 리드 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로부터 데이터를 호스트(6310)로 제공할 수 있다.
도 11는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 11는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 11를 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6430)는, 복수의 채널들을 통해, 메모리 장치(2100)와 연결된다. 그리고, 컨트롤러(6430)는, 적어도 하나의 코어(6432), 호스트 인터페이스(6431), 및 메모리 인터페이스, 예컨대 낸드 인터페이스(6433)를 포함한다.
여기서, 코어(6432)는, eMMC(6400)의 전반적인 동작을 제어하며, 호스트 인터페이스(6431)는, 컨트롤러(6430)와 호스트(6410) 간의 인터페이스 기능을 제공하며, 낸드 인터페이스(6433)는, 메모리 장치(6440)와 컨트롤러(6430) 간의 인터페이스 기능을 제공한다. 예컨대, 호스트 인터페이스(6431)는, 도 1에서 설명한 바와 같이, 병렬 인터페이스, 일 예로 MMC 인터페이스가 될 수 있으며, 아울러 직렬 인터페이스, 일 예로 UHS((Ultra High Speed)-/UHS-Ⅱ, UFS 인터페이스가 될 수 있다.
도 12 내지 도 15은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 12 내지 도 15은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 12 내지 도 15을 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 9 내지 도 11에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 8에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
그리고, 도 12에 도시한 UFS 시스템(6500)에서, 호스트(6510), UFS 장치(6520), 및 UFS 카드(6530)에는, UniPro이 각각 존재하며, 호스트(6510)는, UFS 장치(6520) 및 UFS 카드(6530)와 각각 통신을 수행하기 위해, 스위칭(swtiching) 동작을 수행하며, 특히 호스트(6510)는, UniPro에서의 링크 레이어(Link Layer) 스위칭, 예컨대 L3 스위칭을 통해, UFS 장치(6520)와 통신을 수행하거나 또는 UFS 카드(6530)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 호스트(6510)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6510)에 각각 하나의 UFS 장치(6520) 및 UFS 카드(6530)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 호스트(6410)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6520)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
또한, 도 13에 도시한 UFS 시스템(6600)에서, 호스트(6610), UFS 장치(6620), 및 UFS 카드(6630)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6640), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6640)을 통해, 호스트(6610)는, UFS 장치(6620)와 통신을 수행하거나 또는 UFS 카드(6630)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 스위칭 모듈(6640)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6640)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 스위칭 모듈(6640)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6620)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
아울러, 도 14에 도시한 UFS 시스템(6700)에서, 호스트(6710), UFS 장치(6720), 및 UFS 카드(6730)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6740), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6740)을 통해, 호스트(6710)는, UFS 장치(6720)와 통신을 수행하거나 또는 UFS 카드(6730)와 통신을 수행한다. 이때, UFS 장치(6720)와 UFS 카드(6730) 간은, 스위칭 모듈(6740)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있으며, 스위칭 모듈(6740)은, UFS 장치(6720)의 내부 또는 외부에서 UFS 장치(6720)와 하나의 모듈로 구현될 수 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6740)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 스위칭 모듈(6740)과 UFS 장치(6720)가 각각 구현된 복수의 모듈들이, 호스트(6710)에 병렬 형태 또는 스타 형태로 연결되거나, 각각의 모듈들 간이 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이 스위칭 모듈(6740)에 병렬 형태 또는 스타 형태로 연결될 수도 있다.
그리고, 도 15에 도시한 UFS 시스템(6800)에서, 호스트(6810), UFS 장치(6820), 및 UFS 카드(6830)에는, M-PHY 및 UniPro이 각각 존재하며, UFS 장치(6820)는, 호스트(6810) 및 UFS 카드(6830)와 각각 통신을 수행하기 위해, 스위칭 동작을 수행하며, 특히 UFS 장치(6820)는, 호스트(6810)와의 통신을 위한 M-PHY 및 UniPro 모듈과, UFS 카드(6830)와의 통신을 위한 M-PHY 및 UniPro 모듈 간, 스위칭, 예컨대 타겟(Target) ID(identifier) 스위칭을 통해, 호스트(6810)와 통신을 수행하거나 또는 UFS 카드(6830)와 통신을 수행한다. 이때, 호스트(6810)와 UFS 카드(6530) 간은, UFS 장치(6820)의 M-PHY 및 UniPro 모듈 간 타겟 ID 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6810)에 하나의 UFS 장치(6820)가 연결되고, 또한 하나의 UFS 장치(6820)에 하나의 UFS 카드(6830)가 연결되는 것을 일 예로 하여 설명하였지만, 호스트(6810)에 복수의 UFS 장치들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 하나의 UFS 장치(6820)에 복수의 UFS 카드들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
도 16은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 16은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 16을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
보다 구체적으로 설명하면, 애플리케이션 프로세서(6930)는, 사용자 시스템(6900)에 포함된 구성 요소들, 운영 시스템(OS: Operating System)을 구동시키며, 일 예로 사용자 시스템(6900)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 여기서, 메모리 모듈(6920)은, DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6950)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 10 내지 도 15에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
그리고, 사용자 인터페이스(6910)는, 애플리케이션 프로세서(6930)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예컨대, 사용자 인터페이스(6910)는, 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있으며, 아울러 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
또한, 본 발명의 실시 예에 따라 도 1에서 설명한 메모리 시스템(110)이, 사용자 시스템(6900)의 모바일 전자 기기에 적용될 경우, 어플리케이션 프로세서(6930)는, 모바일 전자 기기의 전반적인 동작을 제어하며, 네트워크 모듈(6940)은, 통신 모듈로서, 전술한 바와 같이 외부 장치와의 유선/무선 통신을 제어한다. 아울러, 사용자 인터페이스(6910)는, 모바일 전자 기기의 디스플레이/터치 모듈로 어플리케이션 프로세서(6930)에서 처리된 데이터를 디스플레이하거나, 터치 패널로부터 데이터를 입력 받도록 지원한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
100: 데이터 처리 시스템
102: 호스트
110: 메모리 시스템
130: 컨트롤러
138: ECC 유닛
140: 파워 관리 유닛
142: 낸드 플래스 컨트롤러
144: 메모리
146: 카운터부
148: 검출부
150: 메모리 장치

Claims (20)

  1. 메모리 컨트롤러의 리드 리클레임 방법에 있어서,
    복수의 메모리 블록 - 상기 복수의 메모리 블록 각각은 하나 이상의 리드 동작 단위를 포함함 - 각각에 포함된 상기 리드 동작 단위에 대한 리드 동작이 수행될 때마다 대응 메모리 블록에 대한 제1 인덱스 및 상기 리드 동작 단위에 대한 제2 인덱스를 업데이트하는 단계;
    상기 업데이트된 제1 인덱스가 제1 문턱값을 초과하는 워밍 블록을 검출하는 단계;
    상기 워밍 블록에 포함되는 상기 업데이트된 리드 동작 단위에 대한 제2 인덱스가 제2 문턱값을 초과하는 핫 스팟을 검출하는 단계; 및
    상기 핫 스팟에 대하여 리드 리클레임 동작을 수행하는 단계
    를 포함하는 리드 리클레임 방법.
  2. 제1항에 있어서,
    상기 제1 인덱스는 상기 리드 동작 단위에 대한 리드 동작이 수행되는 대응 메모리 블록의 리드 카운트에서 상기 복수의 메모리 블록들의 리드 카운트 평균을 뺀 값인
    리드 리클레임 방법.
  3. 제2항에 있어서,
    상기 복수의 메모리 블록들의 리드 카운트 평균은 복수의 메모리 블록들의 리드 카운트 합을 상기 복수의 메모리 블록들의 개수로 나눈 값인
    리드 리클레임 방법.
  4. 제1항에 있어서,
    상기 제2 인덱스는 상기 리드 동작 단위에 수행된 리드 동작에 따라 증가하는 리드 카운트인
    리드 리클레임 방법.
  5. 제1항에 있어서,
    상기 리드 동작 단위는 메모리 장치의 페이지보다 작거나 같은 단위인
    리드 리클레임 방법.
  6. 제1항에 있어서,
    상기 제1 인덱스는 일정 주기 동안의 상기 메모리 블록의 리드 카운트 증가량인
    리드 리클레임 방법.
  7. 제6항에 있어서,
    상기 일정 주기는 상기 메모리 블록의 리드 카운트가 일정 수치를 초과하는 시간 간격인
    리드 리클레임 방법.
  8. 복수의 메모리 블록 - 상기 복수의 메모리 블록 각각은 하나 이상의 리드 동작 단위를 포함함 - 각각에 포함된 상기 리드 동작 단위에 대한 리드 동작이 수행될 때마다 대응 메모리 블록에 대한 제1 인덱스 및 상기 리드 동작 단위에 대한 제2 인덱스를 업데이트하는 카운터부; 및
    상기 업데이트된 제1 인덱스가 제1 문턱값을 초과하는 워밍 블록을 검출하고,
    상기 워밍 블록에 포함되는 상기 업데이트된 리드 동작 단위에 대한 제2 인덱스가 제2 문턱값을 초과하는 핫 스팟을 검출하는 검출부를 포함하고,
    상기 핫 스팟에 대하여 리드 리클레임 동작을 수행하는
    컨트롤러.
  9. 제8항에 있어서,
    상기 제1 인덱스는 상기 리드 동작 단위에 대한 리드 동작이 수행되는 대응 메모리 블록의 리드 카운트에서 상기 복수의 메모리 블록들의 리드 카운트 평균을 뺀 값인
    컨트롤러.
  10. 제9항에 있어서,
    상기 복수의 메모리 블록들의 리드 카운트 평균은 복수의 메모리 블록들의 리드 카운트 합을 상기 복수의 메모리 블록들의 개수로 나눈 값인
    컨트롤러.
  11. 제8항에 있어서,
    상기 제2 인덱스는 상기 리드 동작 단위에 수행된 리드 동작에 따라 증가하는 리드 카운트인
    컨트롤러.
  12. 제8항에 있어서,
    상기 리드 동작 단위는 메모리 장치의 페이지보다 작거나 같은 단위인
    컨트롤러.
  13. 제8항에 있어서,
    상기 제1 인덱스는 일정 주기 동안의 상기 메모리 블록의 리드 카운트 증가량인
    컨트롤러.
  14. 제13항에 있어서,
    상기 일정 주기는 상기 메모리 블록의 리드 카운트가 일정 수치를 초과하는 시간 간격인
    컨트롤러.
  15. 반도체 메모리 시스템에 있어서,
    반도체 메모리 장치; 및
    컨트롤러를 포함하며,
    상기 컨트롤러는
    복수의 메모리 블록 - 상기 복수의 메모리 블록 각각은 하나 이상의 리드 동작 단위를 포함함 - 각각에 포함된 상기 리드 동작 단위에 대한 리드 동작이 수행될 때마다 대응 메모리 블록에 대한 제1 인덱스 및 상기 리드 동작 단위에 대한 제2 인덱스를 업데이트하는 카운터부; 및
    상기 업데이트된 제1 인덱스가 제1 문턱값을 초과하는 워밍 블록을 검출하고,
    상기 워밍 블록에 포함되는 상기 업데이트된 리드 동작 단위에 대한 제2 인덱스가 제2 문턱값을 초과하는 핫 스팟을 검출하는 검출부를 포함하고,
    상기 핫 스팟에 대하여 리드 리클레임 동작을 수행하는
    반도체 메모리 시스템.
  16. 제15항에 있어서,
    상기 제1 인덱스는 상기 리드 동작 단위에 대한 리드 동작이 수행되는 대응 메모리 블록의 리드 카운트에서 상기 복수의 메모리 블록들의 리드 카운트 평균을 뺀 값인
    반도체 메모리 시스템.
  17. 제16항에 있어서,
    상기 복수의 메모리 블록들의 리드 카운트 평균은 복수의 메모리 블록들의 리드 카운트 합을 상기 복수의 메모리 블록들의 개수로 나눈 값인
    반도체 메모리 시스템.
  18. 제15항에 있어서,
    상기 제2 인덱스는 상기 리드 동작 단위에 수행된 리드 동작에 따라 증가하는 리드 카운트인
    반도체 메모리 시스템.
  19. 제15항에 있어서,
    상기 리드 동작 단위는 메모리 장치의 페이지보다 작거나 같은 단위인
    반도체 메모리 시스템.
  20. 상기 제1 인덱스는 일정 주기 동안의 상기 메모리 블록의 리드 카운트 증가량인
    반도체 메모리 시스템.
KR1020170081084A 2017-06-27 2017-06-27 컨트롤러 및 메모리 시스템 및 메모리 시스템의 동작 방법 KR20190001300A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170081084A KR20190001300A (ko) 2017-06-27 2017-06-27 컨트롤러 및 메모리 시스템 및 메모리 시스템의 동작 방법
US15/887,328 US10489084B2 (en) 2017-06-27 2018-02-02 Method and system for reclaiming memory using read counts
CN201810326387.8A CN109147853B (zh) 2017-06-27 2018-04-12 控制器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170081084A KR20190001300A (ko) 2017-06-27 2017-06-27 컨트롤러 및 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
KR20190001300A true KR20190001300A (ko) 2019-01-04

Family

ID=64692556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170081084A KR20190001300A (ko) 2017-06-27 2017-06-27 컨트롤러 및 메모리 시스템 및 메모리 시스템의 동작 방법

Country Status (3)

Country Link
US (1) US10489084B2 (ko)
KR (1) KR20190001300A (ko)
CN (1) CN109147853B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102668125B1 (ko) * 2018-08-08 2024-05-23 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US11169747B2 (en) * 2018-10-30 2021-11-09 Micron Technology, Inc. Relocating data to low latency memory
CN111540399A (zh) * 2019-02-01 2020-08-14 爱思开海力士有限公司 存储器系统及其操作方法
KR20230018216A (ko) 2021-07-29 2023-02-07 삼성전자주식회사 스토리지 장치 및 스토리지 컨트롤러의 동작 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256642B1 (en) * 1992-01-29 2001-07-03 Microsoft Corporation Method and system for file system management using a flash-erasable, programmable, read-only memory
CN101339808B (zh) * 2008-07-28 2011-02-09 华中科技大学 存储块的擦除方法及装置
KR20120001405A (ko) 2010-06-29 2012-01-04 삼성전자주식회사 메모리 시스템 및 그것의 웨어 레벨링 방법
CN102592676A (zh) * 2011-01-17 2012-07-18 上海华虹集成电路有限责任公司 一种可回收使用的Nandflash存储系统
US8694855B1 (en) * 2011-11-02 2014-04-08 Pmc-Sierra Us, Inc. Error correction code technique for improving read stress endurance
KR102048254B1 (ko) * 2013-04-11 2020-01-08 에스케이하이닉스 주식회사 데이터 출력 회로 및 그의 구동 방법
CN104572489B (zh) * 2013-10-23 2019-12-24 深圳市腾讯计算机系统有限公司 磨损均衡方法及装置
KR20150140496A (ko) 2014-06-05 2015-12-16 삼성전자주식회사 실시간 데이터 복구를 위한 리드 리클레임 방법 및 그에 따른 메모리 시스템
US10108472B2 (en) * 2015-05-13 2018-10-23 SK Hynix Inc. Adaptive read disturb reclaim policy
KR102435873B1 (ko) * 2015-12-18 2022-08-25 삼성전자주식회사 스토리지 장치 및 그것의 리드 리클레임 방법
KR102530905B1 (ko) * 2016-02-15 2023-05-11 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법

Also Published As

Publication number Publication date
CN109147853B (zh) 2022-12-27
CN109147853A (zh) 2019-01-04
US20180373460A1 (en) 2018-12-27
US10489084B2 (en) 2019-11-26

Similar Documents

Publication Publication Date Title
KR20180076765A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200084201A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20180020706A (ko) 메모리 시스템 및 그의 동작 방법
KR20190074677A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190017550A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180031853A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180030319A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190040604A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180039785A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190009573A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20180110473A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR102711037B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102553170B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180005858A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190128794A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190115310A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180135188A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102431238B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200008273A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180094391A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180111157A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20190040607A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180090422A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200012494A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20180076425A (ko) 컨트롤러 및 컨트롤러의 동작 방법