KR102048254B1 - 데이터 출력 회로 및 그의 구동 방법 - Google Patents

데이터 출력 회로 및 그의 구동 방법 Download PDF

Info

Publication number
KR102048254B1
KR102048254B1 KR1020130040057A KR20130040057A KR102048254B1 KR 102048254 B1 KR102048254 B1 KR 102048254B1 KR 1020130040057 A KR1020130040057 A KR 1020130040057A KR 20130040057 A KR20130040057 A KR 20130040057A KR 102048254 B1 KR102048254 B1 KR 102048254B1
Authority
KR
South Korea
Prior art keywords
charge
data
data transfer
charging
unit
Prior art date
Application number
KR1020130040057A
Other languages
English (en)
Other versions
KR20140122949A (ko
Inventor
이동욱
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130040057A priority Critical patent/KR102048254B1/ko
Priority to US13/935,931 priority patent/US9917585B2/en
Priority to TW102132064A priority patent/TWI611416B/zh
Priority to CN201310597099.3A priority patent/CN104103307B/zh
Publication of KR20140122949A publication Critical patent/KR20140122949A/ko
Application granted granted Critical
Publication of KR102048254B1 publication Critical patent/KR102048254B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Abstract

데이터 출력 회로에 관한 것으로, 데이터 전달 동작시 데이터에 대응하는 전원 전압으로 데이터 전달 라인을 구동하기 위한 데이터 구동부, 및 상기 데이터 전달 라인에 잔류 되어 있는 전하를 충전하고, 충전된 전하를 상기 전원 전압으로 재활용하여 사용하기 위한 전하 충방전부를 구비하는 데이터 출력 회로가 제공된다.

Description

데이터 출력 회로 및 그의 구동 방법{DATA OUTPUT CIRCUIT AND OPERATING METHOD THEREOF}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 데이터 출력 회로에 관한 것이다.
일반적으로 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 장치는 외부 컨트롤러로부터 커맨드, 어드레스, 데이터 등을 입력받아 읽기 및 쓰기 동작 등을 수행한다. 따라서, 외부 컨트롤러와 반도체 장치에는 커맨드, 어드레스, 데이터 등을 입/출력하기 위한 회로가 구비되어야만 한다.
도 1 은 일반적인 데이터 교환 시스템을 설명하기 위한 블록도이다.
도 1 을 참조하면, 데이터 교환 시스템은 제1 반도체 장치(110)와, 제2 반도체 장치(120)를 구비한다. 여기서, 제1 반도체 장치(110)는 출력 구동부(111)와, 입력 구동부(112)를 구비하고, 제2 반도체 장치(120) 역시 출력 구동부(121)와, 입력 구동부(122)를 구비한다. 도 1 에서는 제1 및 제2 반도체 장치(110, 120)가 서로 데이터를 주고 받는 구조를 일례로 도시하였다.
이하, 데이터 교환 시스템의 간단한 동작을 살펴보기로 한다.
제1 반도체 칩(110)에서 출력될 데이터(DAT_OUT)는 출력 구동부(111)로 입력되고, 출력 구동부(111)는 데이터 전달 라인(DQ)을 구동하여 데이터를 전달한다. 제2 반도체 칩(120)은 데이터 전달 라인(DQ)을 통해 전달된 데이터를 입력 구동부(122)로 입력받아 입력 데이터(DAT_IN)로 출력하고, 이렇게 출력되는 입력 데이터(DAT_IN)는 제2 반도체 칩(120)에서 여러 가지 용도로 사용된다. 이어서, 제2 반도체 칩(120)에서 출력될 데이터(DAT_OUT)는 위와 같은 방법으로 데이터 전달 라인(DQ)을 거쳐 제1 반도체 칩(110)에 전달되며, 제1 반도체 칩(110)에 전달된 데이터는 제2 반도체 칩(120)에 전달된 데이터와 마찬가지로 여러 가지 용도로 사용된다.
한편, 요즈음 반도체 장치는 소비자의 요구에 따라 고속화, 저전력화를 구현하기 위한 방향으로 발전하고 있다. 여기서, 고속화를 구현하기 위한 방법으로는 데이터 라인의 개수를 늘리거나 동작 주파수를 높이는 방법 등이 일반적으로 사용되고 있다. 하지만, 이러한 방법은 전력 소모를 높이는 요소들이기 때문에, 고속화를 위하여 데이터 라인의 개수를 무작정 늘리거나 동작 주파수를 무작정 높이는 것은 현실적으로 불가능하다.
다른 한편, 요즈음 반도체 장치의 공정 기술에 대한 발전이 과거에 비하여 정체되어 있는 상황에서 공정 기술과 별도로 반도체 장치의 고속화, 저전력화를 동시에 만족할 수 있는 방안이 연구되어야만 한다.
데이터를 전달하는데 사용되었던 에너지를 데이터 전달 동작에 재활용할 수 있는 데이터 출력 회로와 그의 동작 방법을 제공하고자 한다.
그리고, 이러한 데이터 출력 회로를 이용하는 멀티 칩 패키지를 제공하고자 한다.
본 발명의 실시예에 따른 데이터 출력 회로는, 데이터 전달 동작시 데이터에 대응하는 전원 전압으로 데이터 전달 라인을 구동하기 위한 데이터 구동부; 및 상기 데이터 전달 라인에 잔류 되어 있는 전하를 충전하고, 충전된 전하를 상기 전원 전압으로 재활용하여 사용하기 위한 전하 충방전부를 구비할 수 있다.
바람직하게, 다수의 데이터 전달 라인을 더 포함하며, 상기 전하 충방전부는 상기 데이터 전달 라인과 상기 다수의 데이터 전달 라인을 공유하는 것을 특징으로 할 수 있다.
본 발명의 다른 실시예에 따른 데이터 출력 회로의 구동 방법은, 출력될 데이터에 대응하는 데이터 전원 전압으로 데이터 전달 라인을 구동하여 상기 데이터 전원 전압에 대응하는 데이터를 전달하는 단계; 상기 데이터 전달 라인에 잔류 되어 있는 전하를 충전하는 단계; 및 상기 충전하는 단계에서 충전된 전하를 재활용하여 재활용 전원 전압을 생성하고, 상기 재활용 전원 전압으로 상기 데이터 전달 라인을 구동하여 상기 재활용 전원 전압에 대응하는 데이터를 전달하는 단계를 포함할 수 있다.
바람직하게, 상기 데이터 전원 전압은 상기 재활용 전원 전압 이상의 전압 레벨을 가지는 것을 특징으로 할 수 있다.
본 발명의 또 다른 실시예에 따른 데이터 출력 회로는, 멀티 전원 전압을 인가받으며, 데이터 전달 동작시 상기 멀티 전원 전압 중 데이터에 대응하는 전원 전압으로 다수의 데이터 전달 라인 각각을 구동하기 위한 다수의 데이터 구동부; 및 상기 다수의 데이터 전달 라인을 공유하고 있으며, 상기 다수의 데이터 전달 라인에 잔류 되어 있는 전하를 충전하고, 충전된 전하를 상기 멀티 전원 전압 중 적어도 어느 하나에 공급하기 위한 공통 전하 충전부를 구비할 수 있다.
바람직하게, 상기 다수의 데이터 구동부 각각은, 상기 멀티 전원 전압 각각을 구동하기 위한 다수의 구동부를 구비하고 있으며, 상기 다수의 구동부 중 어느 하나는 상기 충전된 전하를 인가받는 것을 특징으로 할 수 있다.
본 발명의 또 다른 실시예에 따른 멀티 칩 패키지는, 멀티 레벨을 가지는 데이터를 다수의 데이터 전달 라인을 통해 출력하는 다수의 슬레이브 칩; 상기 다수의 슬레이브 칩을 제어하기 위한 마스터 칩; 상기 다수의 데이터 전달 라인에 잔류 되어 있는 전하를 충전하기 위한 공통 전하 충전부; 및 상기 다수의 슬레이브 칩에 공통으로 연결되고 상기 공통 전하 충전부로부터 충전된 전하를 공급받아 전달하기 위한 충전용 관통 비아를 구비할 수 있다.
바람직하게, 상기 마스터 칩과 상기 다수의 슬레이브 칩에 공통으로 연결되어 전원을 공급하는 전원용 관통 비아를 더 구비하는 멀티 칩 패키지.
본 발명의 실시예에 따른 데이터 출력 회로는 데이터를 전달하는데 사용되었던 에너지를 데이터 전달 동작에 재활용함으로써, 데이터 전달 동작시 소모되는 전력을 최소화하는 것이 가능하다.
데이터 라인의 개수를 늘리거나 동작 주파수를 높이는 방법 등과 같이 전력 소모와 관계가 있는 요소의 변화없이도 데이터 출력 회로에서 소모되는 전력을 줄여줄 수 있는 효과를 얻을 수 있다.
도 1 은 일반적인 데이터 교환 시스템을 설명하기 위한 블록도이다.
도 2 는 본 발명의 실시예에 따른 데이터 출력 회로를 설명하기 위한 회로도이다.
도 3 은 본 발명의 다른 실시예에 따른 데이터 출력 회로를 설명하기 위한 회로도이다.
도 4 는 도 3 의 실시예를 다수의 데이터 전달 라인에 적용한 데이터 출력 회로를 설명하기 위한 도면이다.
도 5 는 본 발명의 또 다른 실시예에 따른 데이터 전달 회로를 설명하기 위한 도면이다.
도 6 은 본 발명의 실시예에 따른 전하 공급부를 설명하기 위한 도면이다.
도 7 은 본 발명의 다른 실시예에 따른 전하 공급부를 설명하기 위한 도면이다.
도 8 은 본 발명의 실시예에 따른 멀티 칩 패키지를 설명하기 위한 회로도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2 는 본 발명의 실시예에 따른 데이터 출력 회로를 설명하기 위한 회로도이다.
도 2 를 참조하면, 데이터 출력 회로는 데이터 구동부(210)와, 전하 충방전부(220)를 구비한다.
데이터 구동부(210)는 데이터 전달 동작시 출력될 데이터(DAT_OUT)에 응답하여 데이터 전달 라인(DQ)을 구동하기 위한 것으로, 출력될 데이터(DAT_OUT)에 응답하여 데이터 전달 라인(DQ)에 풀 업 구동 동작을 수행하기 위한 풀 업 구동부(PM)와, 출력될 데이터(DAT_OUT)에 응답하여 데이터 전달 라인(DQ)에 풀 다운 구동 동작을 수행하기 위한 풀 다운 구동부(NM)를 구비한다. 여기서, 풀 업 구동 동작은 데이터 전달 라인(DQ)이 공급 전원 전압(VDD)으로 구동되는 동작을 의미하며, 풀 다운 구동 동작은 데이터 전달 라인(DQ)이 접지 전원 전압(VSS)으로 구동되는 동작을 의미한다. 그리고, 이러한 풀 업 동작과 풀 다운 동작을 데이터 전달 동작이라 칭한다.
전하 충방전부(220)는 데이터 전달 동작 이후 데이터 전달 라인(DQ)에 잔류 되어 있는 전하를 충전하기 위한 것으로, 데이터 전달 라인(DQ)에 잔류 되어 있는 전하가 충전되는 충전부(C)와, 충/방전 제어 신호(DAT_CTR, /DAT_CTR)에 응답하여 데이터 전달 라인(DQ)과 충전부(C) 사이의 전하 교환을 위한 분리/연결부(TR)를 구비한다. 여기서, 충/방전 제어 신호(DAT_CTR, /DAT_CTR)는 데이터 전달 라인(DQ)과 충전부(C)의 전하 교환 동작시 활성화되는 신호이며, 이후 설명을 통해 알수 있겠지만, 충/방전 제어 신호(DAT_CTR, /DAT_CTR)는 데이터 전달 라인(DQ)에 전달될 데이터 정보를 포함하는 신호이다. 즉, 충/방전 제어 신호(DAT_CTR, /DAT_CTR)는 전달될 데이터 정보에 따라 그 값이 달라진다.질 수 있다.
이하, 간단한 회로 동작을 살펴보기로 한다.
우선, 출력될 데이터(DAT_OUT)가 논리'로우(low)'인 경우 데이터 구동부(210)의 풀 업 구동부(PM)가 턴 온(turn on)되어 데이터 전달 라인(DQ)은 풀 업 구동된다. 즉, 데이터 전달 라인(DQ)에는 공급 전원 전압(VDD)에 대응하는 전하가 공급된다. 이렇게 공급된 전하는 데이터 전달 라인(DQ)의 다른 일측에 연결된 데이터 입력부(도시되지 않음)까지 전달된다. 이어서, 데이터 전달 라인(DQ)에 대한 풀 업 구동 동작 이후 충/방전 제어 신호(DAT_CTR, /DAT_CTR)가 활성화되면 전하 충방전부(220)의 분리/연결부(TR)가 턴 온 된다. 따라서, 데이터 전달 라인(DQ)에 잔류 되어 있는 전하는 분리/연결부(TR)를 통해 충전부(C)로 전달되고, 충전부(C)는 이 전하를 충전한다.
본 발명의 실시예에 따른 데이터 출력 회로는 데이터 전달 동작 이후 데이터 전달 라인(DQ)에 잔류 되어 있는 전하를 전하 충방전부(220)에 충전하는 것이 가능하며, 이렇게 충전된 전하는 그냥 버려지는 것이 아니라 재활용되어 다른 동작에 사용될 수 있다.
아래에서는 충전된 전하를 재활용하여 데이터 전달 동작시 사용하는 일례이다. 여기서, 충전부(C)는 공급 전원 전압(VDD)에 대응하는 전하가 충전되었다고 가정하기로 한다.
우선, 출력될 데이터(DAT_OUT)가 논리'하이(high)'인 경우, 즉 풀 다운 구동부(NM)가 턴 온 되어 데이터 전달 라인(DQ)이 접지 전원 전압(VSS)으로 구동되면, 충/방전 제어 신호(DAT_CTR, /DAT_CTR)는 출력될 데이터(DAT_OUT)에 따라 비활성화 상태를 유지한다. 따라서, 출력될 데이터(DAT_OUT)가 논리'하이'인 구간에서 충전부(C)는 충전 상태를 그대로 유지한다. 이어서, 출력될 데이터(DAT_OUT)가 논리'로우'인 경우, 충/방전 제어 신호(DAT_CTR, /DAT_CTR)는 출력될 데이터(DAT_OUT)에 따라 활성화 상태가 된다. 따라서, 충전부(C)에 충전된 전하는 데이터 전달 라인(DQ)으로 방전된다. 즉, 충전부(C)에 충전된 전하는 데이터 전달 라인(DQ)에 공급되어, 데이터 전달 라인(DQ)은 공급 전원 전압(VDD)으로 구동되듯 풀 업 구동된다. 바로 이러한 동작이 본 발명의 실시예에 따른 데이터 전달 회로의 재활용 동작이다.
참고로, 데이터 구동부(210)의 풀 업 구동부(PM)는 출력될 데이터(DAT_OUT)가 논리'로우'인 경우 최초 동작 구간 이후 재활용 동작 구간에서도 턴 온 된다. 하지만, 충전부(C)의 커패시터가 데이터 전달 라인(DQ)을 구동할 만큼 큰 커패시턴스를 가진다고 가정하면, 최초 동작 구간 이후 재활용 동작 구간에서는 풀 업 구동부(PM)가 활성화되지 않더라도 충전부(C)에 저장된 전하를 재활용하는 것만으로도 데이터 전달 라인(DQ)을 구동하는 것이 가능할 것이다.
도 3 은 본 발명의 다른 실시예에 따른 데이터 출력 회로를 설명하기 위한 회로도로써, 데이터 전달 라인(DQ)이 멀티 전원 즉, 4 개의 전원 전압으로 구동되는 것을 일례로 한다. 즉, 데이터 전달 라인(DQ)은 데이터에 따라 4 개의 전원 전압으로 구동된다.
도 3 을 참조하면, 데이터 출력 회로는 제1 구동 제어 신호(DAT_CTR1)에 응답하여 데이터 전달 라인(DQ)을 접지 전원 전압(VSS)으로 구동하기 위한 풀 다운 구동부(NM)와, 제2 구동 제어 신호(DAT_CTR2)에 응답하여 데이터 전달 라인(DQ)을 제1 중간 전원 전압(VM1)으로 구동하기 위한 제1 전하 충방전부(TR1, C1)와, 제3 구동 제어 신호(DAT_CTR3)에 응답하여 데이터 전달 라인(DQ)을 제2 중간 전원 전압(VM2)으로 구동하는 제2 전하 충방전부(TR2, C2), 및 제4 구동 제어 신호(DAT_CTR4)에 응답하여 데이터 전달 라인(DQ)을 공급 전원 전압(VDD)으로 구동하기 위한 풀 업 구동부(PM)를 구비한다.
여기서, 제1 내지 제4 구동 제어 신호(DAT_CTR1, DAT_CTR2, DAT_CTR3, DAT_CTR4)는 출력될 데이터에 응답하여 제어되는 신호로써, 데이터 전달 라인(DQ)이 출력될 데이터에 따라 해당 전원 전압으로 구동될 수 있도록 제어하기 위한 신호이다. 그리고, 제1 및 제2 중간 전원 전압(VM1, VM2)은 공급 전원 전압(VDD)보다 낮은 전압 레벨을 가지며 접지 전원 전압(VSS)보다 높은 전압 레벨을 가지는 것을 일례로 하였으며, 제1 중간 전원 전압(VM1)은 제2 중간 전원 전압(VM2)보다 낮은 전압 레벨을 가질 수 있다. 다시 말하면, 데이터 전달 라인(DQ)는 제1 내지 제4 구동 제어 신호(DAT_CTR1, DAT_CTR2, DAT_CTR3, DAT_CTR4)에 따라 접지 전원 전압(VSS) 또는 제1 중간 전원 전압(VM1) 또는 제2 중간 전원 전압(VM2) 또는 공급 전원 전압(VDD)으로 구동될 수 있다.
이하, 간단한 회로 동작을 살펴보기로 한다. 설명의 편의를 위하여 데이터 전달 라인(DQ)이 공급 전원 전압(VDD)으로 구동되어 있는 상태라고 가정하기로 한다.
우선, 위와 같은 상황에서 데이터 전달 라인(DQ)이 접지 전원 전압(VSS)으로 구동되는 경우를 살펴보기로 한다. 제1 구동 제어 신호(DAT_CTR1)가 활성화되기 이전에 제2 구동 제어 신호(DAT_CTR2)와 제3 구동 제어 신호(DAT_CTR3) 중 적어도 하나가 활성화되어 데이터 전달 라인(DQ)에 잔류 되어 있는 전하를 충전한다. 제2 구동 제어 신호(DAT_CTR2)가 활성화되는 경우 제1 분리/연결부(TR1)가 턴 온 되어 제1 충전부(C1)가 충전되고, 제3 구동 제어 신호(DAT_CTR3)가 활성화되는 경우 제2 분리/연결부(TR2)가 턴 온 되어 제2 커패시터(C2)가 충전된다. 이후 제1 구동 제어 신호(DAT_CTR1)가 활성화되면 데이터 전달 라인(DQ)는 접지 전원 전압(VSS)으로 구동된다. 이때, 데이터 전달 라인(DQ)과 제1 및 제2 충전부(C1, C2)는 분리되어 있으며, 제1 및 제2 충전부(C1, C2)에 충전된 전하는 데이터 구동 동작시 재활용되는 것이 가능하다.
다음으로, 위와 같은 상황에서 데이터 전달 라인(DQ)이 제1 중간 전원 전압(VM1)으로 구동되는 경우를 살펴보기로 한다. 마찬가지로, 데이터 전달 라인(DQ)에 잔류 되어 있는 전하는 제1 충전부(C1)에 충전된다. 따라서, 데이터 구동 동작시 데이터 전달 라인(DQ)은 제2 구동 제어 신호(DAT_CTR2)에 응답하여 제1 충전부(C1)에 충전된 전하, 즉 제1 중간 전원 전압(VM1)으로 구동된다.
다음으로, 데이터 전달 라인(DQ)이 제2 중간 전원 전압(VM2)으로 구동되는 경우를 살펴보기로 한다. 이 경우는 데이터 전달 라인(DQ)이 제1 중간 전원 전압(VM1)으로 구동되는 경우와 유사하며, 데이터 구동 동작시 데이터 전달 라인(DQ)은 제3 구동 제어 신호(DAT_CTR3)에 응답하여 제2 커패시터(C2)에 충전된 전하, 즉 제2 중간 전원 전압(VM2)으로 구동된다.
본 발명의 실시예에 따른 데이터 출력 회로는 데이터 전달 라인(DQ)에 구동된 전하를 충전하였다가 재활용하여 사용하는 것이 가능하며, 이러한 재활용 동작을 통해 데이터 전달 동작시 소모되는 전력을 효율적으로 사용할 수 있도록 제어하는 것이 가능하다.
참고로 본 발명의 실시예에서는 데이터 전달 라인(DQ)이 4 개의 전원 전압으로 구동되는 것을 일례로 하였다. 따라서, 본 발명의 실시예는 공급 전원 전압(VDD)과 접지 전원 전압(VSS)을 제외하고 2 개의 중간 전원 전압(VM1, VM2)을 충방전하기 위하여 2 개의 전하 충방전부를 구비하는 것을 일례로 하였으며, 이 전하 충방전부의 개수는 설계에 따라 달라질 수 있다.
도 4 는 도 3 의 실시예를 다수의 데이터 전달 라인에 적용한 데이터 출력 회로를 설명하기 위한 도면으로써, 제1 및 제2 데이터 전달 라인(DQ1, DQ2)은 도 3 과 마찬가지로 4 개의 전원으로 구동되는 것을 일례로 하였다.
도 4 를 참조하면, 데이터 출력 회로는 제1 및 제2 데이터 전달 라인(DQ1, DQ2)을 구비하고 있으며, 제1 및 제2 충전부(CC1, CC2) 각각은 제1 및 제2 데이터 전달 라인(DQ1, DQ2)을 공유한다. 그리고, 제1 충전부(CC1)는 제1 및 제2 데이터 전달 라인(DQ1, DQ2)과 전하 교환을 위하여 제1 및 제2 분리/연결부(TR11, TR21)와 연결되어 있으며, 제2 충전부(CC2) 역시 제1 및 제2 데이터 전달 라인(DQ1, DQ2)과 전하 교환을 위하여 제1 및 제2 분리/연결부(TR12, TR22)와 연결되어 있다.
이하, 간단한 회로 동작을 살펴보기로 한다. 설명의 편의를 위하여 제1 및 제2 데이터 전달 라인(DQ1, DQ2)이 공급 전원 전압(VDD)으로 구동되어 있는 상태에서 충전 동작과 재활용 동작을 살펴보기로 한다.
우선, 충전 동작시 제1 데이터 전달 라인(DQ1)에 대응하는 제2 구동 제어 신호(DAT_CTR12) 또는/및 제2 데이터 전달 라인(DQ2)에 대응하는 제2 구동 제어 신호(DAT_CTR22)가 활성화되면 제1 또는/및 제2 데이터 전달 라인(DQ1, DQ2)에 잔류 되어 있는 전하는 제1 충전부(CC1)에 충전된다. 그리고, 이렇게 제1 충전부(CC1)에 충전된 전하는 제1 중간 전원 전압(VM1)이 된다. 제2 충전부(CC2) 역시 제1 데이터 전달 라인(DQ1)에 대응하는 제3 구동 제어 신호(DAT_CTR13) 또는/및 제2 데이터 전달 라인(DQ2)에 대응하는 제3 구동 제어 신호(DAT_CTR23)가 활성화되면 제1 또는/및 제2 데이터 전달 라인(DQ1, DQ2)에 잔류 되어 있는 전하가 충전된다. 그리고, 이렇게 제2 충전부(CC2)에 충전된 전하는 제2 중간 전원 전압(VM2)이 된다.
다음으로, 재활용 동작시 제1 데이터 전달 라인(DQ1)에 대응하는 제3 구동 제어 신호(DAT_CTR13)가 활성화되면 제2 중간 전원 전압(VM2)이 제1 데이터 전달 라인(DQ1)으로 방전되고, 제1 데이터 전달 라인(DQ1)에 대응하는 제2 구동 제어 신호(DAT_CTR12)가 활성화되면 제1 중간 전원 전압(VM1)이 제1 데이터 전달 라인(DQ1)으로 방전된다. 그리고, 제2 데이터 전달 라인(DQ2)도 마찬가지로 활성화되는 제2 및 제3 구동 제어 신호(DAT_CTR22, DAT_CTR23)에 제1 또는 제2 중간 전원 전압(VM1, VM2)을 사용하는 것이 가능하다. 즉, 제1 및 제2 충전부(CC1, CC2)에 충전된 전하 각각은 제1 및 제2 데이터 전달 라인(DQ1, DQ2)의 데이터 전달 동작시 재활용되는 것이 가능하다.
본 발명의 실시예에 따른 데이터 출력 회로는 다수의 데이터 전달 라인에 하나의 충전 회로를 공유하여 배치하고, 다수의 데이터 전달 라인에 잔류 되어 있는 전하를 충전 및 재활용하는 것이 가능하다.
도 5 는 본 발명의 또 다른 실시예에 따른 데이터 전달 회로를 설명하기 위한 도면으로써, 제1 및 제2 데이터 전달 라인(DQ1, DQ2)은 3 개의 전원으로 구동되는 것을 일례로 하였다.
도 5 를 참조하면, 데이터 전달 회로는 제1 데이터 구동부(510)와, 제2 데이터 구동부(520), 및 공통 전하 충전부(530)를 구비한다.
제1 데이터 구동부(510)는 출력될 데이터에 따라 제1 데이터 전달 라인(DQ1)을 멀티 전원 전압으로 구동하기 위한 것으로, 제1 데이터 전달 라인(DQ1)에 연결된 제1 내지 제3 구동부(TR11, TR12, TR13)를 구비한다. 여기서, 제1 내지 제3 구동부(TR11, TR12, TR13)는 멀티 전원 전압인 공급 전원 전압(VDD), 접지 전원 전압(VSS), 중간 전원 전압(VM)을 각각 인가받으며, 출력될 데이터에 대응하는 제1 내지 제3 구동 제어 신호(DAT_CTR11, DAT_CTR12, DAT_CTR13)에 응답하여 해당 전원 전압으로 제1 데이터 전달 라인(DQ1)을 구동한다.
제2 데이터 구동부(520)는 출력될 데이터에 따라 제2 데이터 전달 라인(DQ2)을 멀티 전원 전압으로 구동하기 위한 것으로, 제2 데이터 전달 라인(DQ2)에 연결된 제1 내지 제3 구동부(TR21, TR22, TR23)를 구비한다. 여기서, 제1 내지 제3 구동부(TR21, TR22, TR3)는 역시 멀티 전원 전압을 각각 인가받으며, 출력될 데이터에 대응하는 제1 내지 제3 구동 제어 신호(DAT_CTR21, DAT_CTR22, DAT_CTR23)에 응답하여 해당 전원 전압으로 제2 데이터 전달 라인(DQ2)을 구동한다.
공통 전하 충전부(530)는 제1 및 제2 데이터 전달 라인(DQ1, DQ2)에 잔류 되어 있는 전하를 충전하여 중간 전원 전압(VM)을 생성하기 위한 것으로, 제1 및 제2 연결/분리부(TR31, TR32)와 공통 충전부(CC)를 구비한다. 여기서, 제1 및 제2 연결/분리부(TR31, TR32)는 제1 또는/및 제2 충전 제어 신호(CTR1, CTR2)에 응답하여 턴 온/오프 동작을 수행하며, 충전 제어 신호(CTR1, CTR2)는 제1 및 제2 데이터 전달 라인(DQ1, DQ2)에 잔류 되어 있는 전하를 충전하는 구간에서 활성화되는 신호이다.
도면에서 볼 수 있듯이, 공통 전하 충전부(530)는 제1 및 제2 데이터 전달 라인(DQ1, DQ2)을 공유하고 있으며, 공통 충전부(CC)의 충전 동작을 통해 생성되는 중간 전원 전압(VM)을 제1 및 제2 데이터 전달 라인(DQ1, DQ2) 각각에 대응하는 제3 구동부(TR13, TR23)에 인가한다.
이하, 간단한 회로 동작을 살펴보기로 한다. 설명의 편의를 위하여, 제1 및 제2 데이터 전달 라인(DQ1, DQ2)은 공급 전원 전압(VDD)으로 구동되어 있는 상태라고 가정하기로 한다.
우선, 충전 동작시 공통 충전부(CC)는 제1 및 제2 충전 제어 신호(CTR1, CTR2)에 응답하여 제1 및 제2 데이터 전달 라인(DQ1, DQ2)에 잔류 되어 있는 전하를 충전한다. 이렇게 충전된 전하는 중간 전원 전압(VM)을 생성하며 제1 및 제2 데이터 전달 라인(DQ1, DQ2) 각각에 대응하는 제3 구동부(TR13, TR23)에 인가된다. 참고로, 충전 동작 이후 제1 및 제2 충전 제어 신호(CTR1, CTR2)는 비활성화 상태를 유지하여 이에 따라 제1 및 제2 연결/분리부(TR31, TR32)는 턴 오프된다. 이어서, 제1 및 제2 데이터 전달 라인(DQ1, DQ2) 각각에 대응하는 제3 구동부(TR13, TR23)에 인가된 중간 전원 전압(VM)은 출력될 데이터에 따라 제1 및 제2 데이터 전달 라인(DQ1, DQ2) 각각을 구동하는데 사용된다.
본 발명의 실시예에 따른 데이터 전달 회로는 다수의 데이터 전달 라인에 잔류 되어 있는 전하를 충전하고 이를 구동 회로에 전원 전압 중 하나로 공급하여 다시 사용하는 것이 가능하다.
한편, 위에서 설명하였듯이 본 발명의 실시예에서는 데이터를 구동하는데 사용했던 전하를 충전하여 다시 데이터를 구동하는데 사용한다. 하지만, 만약 중간 전원 전압(VM)에 대응하는 데이터가 계속적으로 출력되어야 한다면 충전된 전하가 점점 고갈되어 데이터 전달 동작이 어려워질 수도 있다. 따라서, 이를 보완하기 방안을 아래와 같이 제안한다.
도 6 은 본 발명의 실시예에 따른 전하 공급부를 설명하기 위한 도면이다. 설명의 편의를 위하여 전하 공급부가 도 5 의 공통 충전부(CC)에 연결되는 것을 일례로 한다.
도 6 을 참조하면, 전하 공급부는 충전량 검출부(610)와, 충전량 조절부(620)를 구비한다.
충전량 검출부(610)는 공통 전하부(CC)의 충전량을 검출하기 위한 것으로, 충전량에 따라 활성화 신호(EN)의 활성화 여부가 결정된다. 충전량 조절부(620)는 활성화 신호(EN)에 응답하여 공통 충전부(CC)에 전하를 조절하기 위한 것으로, 공통 충전부(CC)에 충전된 전하가 부족할 경우 전하를 추가적으로 공급하여 이를 보충하고, 충전된 전하가 너무 과할 경우 이를 방전할 수도 있다. 여기서, 충전량 조절부(620)는 트랜지스터를 이용한 단순 구동식이나 차동 증폭기 등을 이용하여 다양하게 구현될 수 있다.
도 7 은 본 발명의 다른 실시예에 따른 전하 공급부를 설명하기 위한 도면이다. 설명의 편의를 위하여 전하 공급부가 도 4 의 제1 및 제2 충전부(CC1, CC2)에 연결되는 것을 일례로 한다.
도 7 을 참조하면, 전하 공급부는 충전량 검출부(710)와, 충전량 조절부(720)를 구비한다.
충전량 검출부(710)는 제1 및 제2 충전부(CC1, CC2)의 충전량을 검출하기 위한 것으로, 전압 검출부(711)와 신호 생성부(712)를 구비한다. 여기서, 전압 검출부(711)는 제1 및 제2 중간 전원 전압(VM1, VM2)의 전압 레벨을 검출하고, 신호 생성부(712)는 전압 검출부(711)의 출력 신호를 예정된 시점에 활성화되는 신호(PS)에 응답하여 제1 내지 제3 제어 신호(SW1, SW2, SW3)로 출력한다. 이어서, 충전량 조절부(720)는 제1 내지 제3 제어 신호(SW1, SW2, SW3)에 응답하여 제1 및 제2 충전부(CC1, CC2)에 전하를 조절하기 위한 것으로, 제1 내지 제3 전달부(TR1, TR2, TR3)를 구비한다.
이하, 전하 공급부의 간단한 회로 동작을 살펴보기로 한다.
우선, 제2 중간 전원 전압(VM2)이 예정된 전압 레벨보다 높은 경우 제2 제어 신호(SW2)가 활성화된다. 따라서, 제2 전달부(TR2)가 턴 온 되고 제1 충전부(CC1)의 전하는 제2 충전부(CC2)로 전달될 수 있다. 다음으로, 제2 중간 전원 전압(VM2)이 예정된 전압 레벨보다 낮은 경우 제3 제어 신호(SW3)가 활성화된다. 따라서, 제3 전달부(TR3)가 턴 온 되고 공급 전원 전압(VDD)단의 전하는 제1 충전부(CC1)로 전달될 수 있다. 제1 중간 전원 전압(VM1)의 전압 레벨에 따른 전하 이동 동작은 제2 중간 전원 전압(VM2)에 대응하는 설명과 유사하기 때문에 그 설명을 생략하기로 한다.
도 8 은 본 발명의 실시예에 따른 멀티 칩 패키지를 설명하기 위한 회로도이다.
도 8 을 참조하면, 멀티 칩 패키지는 마스터 칩(810)과 다수의 슬레이브 칩(820, 830)을 구비한다. 요즈음 마스터 칩(810)과 다수의 슬레이브 칩(820, 830)은 관통 실리콘 비아를 통해 공통으로 연결하는 것이 일반적이다. 설명의 편의를 위하여 도 8 에서는 공통으로 연결되는 여러 가지 관통 실리콘 비아 중 전원과 데이터를 전달하는 관통 실리콘 비아만 도시하였다. 즉, 공급 전원 전압(VDD)과 접지 전원 전압(VSS)을 공급하는 전원용 관통 실리콘 비아(TSV_P1, TSV_P2)와 제1 내지 제n 데이터를 전달하는 데이터용 관통 실리콘 비아(TSV_D1, TSV_Dn)를 도시하였다. 추가적으로 이후 다시 설명하겠지만, 본 발명의 실시예는 중간 전원 전압(VM)을 공급받아 전달하기 위한 충전용 관통 실리콘 비아(TSV_P3)를 구비한다.
우선, 마스터 칩(810)은 다수의 슬레이브 칩(820)을 제어하며, 다수의 슬레이브 칩(820)은 마스터 칩(810)의 제어에 따라 다양한 동작을 수행한다. 설명의 편의를 위하여 다수의 슬레이브 칩(820) 중 하나의 슬레이브 칩(820)을 설명하기로 한다.
슬레이브 칩(820)은 제1 내지 제n 출력 구동부(821)를 구비하고 있으며, 각각의 제1 내지 제n 출력 구동부(821)는 공급 전원 전압(VDD)과 접지 전원 전압(VSS), 및 중간 전원 전압(VM)을 인가받아 출력될 제1 내지 제n 데이터(DAT<1:n>)에 따라 해당 데이터 전달 라인을 구동한다. 여기서, 해당 데이터 전달 라인 각각은 제1 내지 제n 데이터용 관통 실리콘 비아(TSV_D1, ... TSV_Dn) 각각에 연결된다. 도면에서 볼 수 있듯이, 제1 내지 제n 출력 구동부(821)는 공급 전원 전압(VDD)과 접지 전원 전압(VSS), 및 중간 전원 전압(VM)을 인가받으며, 이는 제1 내지 제n 출력 구동부(821)에서 출력되는 데이터가 3 가지 멀티 레벨을 가질 수 있음을 의미한다.
이어서, 공통 전하 충전부(822)는 다수의 데이터 전달 라인에 잔류 되어 있는 전하를 충전한다. 이어서, 이렇게 충전된 전하는 중간 전원 전압(VM)이 되고 이는 충전용 관통 실리콘 비아(TSV_P3)로 전달되어 제1 내지 제n 출력 구동부(821)에 공급된다.
본 발명의 실시예에 따른 멀티 칩 패키지는 다수의 데이터 전달 라인에 잔류 되어 있는 전하를 충전하는 것이 가능하며, 충전용 관통 실리콘 비아(TSV_P3)를 통해 이렇게 충전된 전하를 다수의 슬레이브 칩(820, 830) 각각으로 전달하는 것이 가능하다.
한편, 도 8 에서는 충전용 관통 실리콘 비아(TSV_P3)가 다수의 슬레이브 칩(820, 830)에 연결되는 것을 일례로 하였다. 하지만, 만약 마스터 칩(810)에서도 중간 전원 전압(VM)을 사용하는 경우 충전용 관통 실리콘 비아(TSV_P3)는 마스터 칩(810)에도 연결될 수 있다.
전술한 바와 같이, 본 발명의 실시예에서는 데이터 전달 동작시 사용되었던 전하를 다시 충전하고 이를 재활용하는 것이 가능하다. 그리고, 이러한 재활용 동작을 통해 데이터 전달 동작시 소모되는 전력을 효율적으로 제어하는 것이 가능하며, 이는 곧 데이터 라인의 개수를 늘리지 않고 또한 동작 주파수를 높이지 않고도 고속화를 실현할 수 있음을 의미한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
뿐만 아니라, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
210 : 데이터 구동부
220 : 전하 충방전부

Claims (21)

  1. 데이터 전달 동작시 데이터에 대응하는 전원 전압으로 데이터 전달 라인을 구동하기 위한 데이터 구동부;
    상기 데이터 전달 동작시 상기 데이터 전달 라인에 잔류 되어 있는 전하를 충전부에 충전하고, 재활용 동작시 상기 충전부에 충전된 전하를 방전하여 상기 데이터 전달 라인에 상기 전원 전압으로 공급하는 전하 충방전부; 및
    상기 충전부에 추가적인 전하를 공급하기 위한 전하 공급부를 구비하고,
    상기 전하 공급부는,
    상기 충전부의 충전량을 검출하기 위한 검출부; 및
    상기 검출부의 출력 신호에 응답하여 상기 충전부에 전하를 조절하는 조절부
    를 구비하는 데이터 출력 회로.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 전하 충방전부는,
    상기 데이터 전달 라인과 상기 충전부 사이의 전하 교환을 위한 분리/연결부를 구비하는 것을 특징으로 하는 데이터 출력 회로.
  3. 삭제
  4. 삭제
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 전하 충방전부는 예정된 데이터에 응답하여 충전된 전하를 상기 데이터 전달 라인에 공급하는 것을 특징으로 하는 데이터 출력 회로.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 전원 전압은 멀티 전원 전압을 포함하며,
    상기 전하 충방전부는 상기 멀티 전원 전압에 대응하는 개수를 구비하는 것을 특징으로 하는 데이터 출력 회로.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 데이터 전달 라인은 다수의 데이터 전달 라인을 포함하며,
    상기 전하 충방전부는 상기 다수의 데이터 전달 라인을 공유하는 것을 특징으로 하는 데이터 출력 회로.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제7항에 있어서,
    상기 전하 충방전부는,
    상기 다수의 데이터 전달 라인의 전하를 충전하기 위한 충전부; 및
    상기 다수의 데이터 전달 라인 각각과 상기 충전부 사이의 전하 교환을 위한 다수의 분리/연결부를 구비하는 것을 특징으로 하는 데이터 출력 회로.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 멀티 전원 전압을 인가받으며, 데이터 전달 동작시 상기 멀티 전원 전압 중 데이터에 대응하는 전원 전압으로 다수의 데이터 전달 라인 각각을 구동하기 위한 다수의 데이터 구동부;
    상기 다수의 데이터 전달 라인을 공유하고 있으며, 상기 데이터 전달 동작시 상기 다수의 데이터 전달 라인에 잔류 되어 있는 전하를 충전부에 충전하고, 재활용 동작시 상기 충전부에 충전된 전하를 상기 다수의 데이터 전달 라인에 상기 멀티 전원 전압 중 적어도 어느 하나에 공급하기 위한 공통 전하 충전부; 및
    상기 충전부에 추가적인 전하를 공급하기 위한 전하 공급부를 구비하고,
    상기 전하 공급부는,
    상기 충전부의 충전량을 검출하기 위한 검출부; 및
    상기 검출부의 출력 신호에 응답하여 상기 충전부에 전하를 조절하는 조절부
    를 구비하는 데이터 출력 회로.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 다수의 데이터 구동부 각각은,
    상기 멀티 전원 전압 각각을 구동하기 위한 다수의 구동부를 구비하고 있으며,
    상기 다수의 구동부 중 어느 하나는 상기 충전된 전하를 인가받는 것을 특징으로 하는 데이터 출력 회로.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 공통 전하 충전부는,
    상기 다수의 데이터 전달 라인과 상기 충전부 사이의 전하 교환을 위한 다수의 분리/연결부를 구비하는 것을 특징으로 하는 데이터 출력 회로.
  15. 삭제
  16. 삭제
  17. 멀티 레벨을 가지는 데이터를 다수의 데이터 전달 라인을 통해 출력하는 다수의 슬레이브 칩;
    상기 다수의 슬레이브 칩을 제어하기 위한 마스터 칩;
    상기 다수의 데이터 전달 라인에 잔류 되어 있는 전하를 충전부에 충전하고 상기 충전부에 충전된 전하를 상기 다수의 데이터 전달 라인에 상기 멀티 레벨 중 하나로 공급하는 공통 전하 충전부;
    상기 다수의 슬레이브 칩에 공통으로 연결되고 상기 공통 전하 충전부로부터 충전된 전하를 공급받아 전달하기 위한 충전용 관통 비아; 및
    상기 충전부에 추가적인 전하를 공급하기 위한 전하 공급부를 구비하고,
    상기 전하 공급부는,
    상기 충전부의 충전량을 검출하기 위한 검출부; 및
    상기 검출부의 출력 신호에 응답하여 상기 충전부에 전하를 조절하는 조절부
    를 구비하는 멀티 칩 패키지.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제17항에 있어서,
    상기 마스터 칩에 상기 충전용 관통 비아가 연결되는 것을 특징으로 하는 멀티 칩 패키지.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제17항에 있어서,
    상기 마스터 칩과 상기 다수의 슬레이브 칩에 공통으로 연결되어 전원을 공급하는 전원용 관통 비아를 더 구비하는 멀티 칩 패키지.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제19항에 있어서,
    상기 다수의 슬레이브 칩은 상기 전원용 관통 비아와 상기 충전용 관통 비아를 통해 전원을 공급받아 상기 멀티 레벨을 가지는 데이터를 생성하는 것을 특징으로 하는 멀티 칩 패키지.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제17항에 있어서,
    상기 공통 전하 충전부는,
    상기 다수의 데이터 전달 라인과 상기 충전부 사이의 전하 교환을 위한 다수의 분리/연결부를 구비하는 것을 특징으로 하는 멀티 칩 패키지.
KR1020130040057A 2013-04-11 2013-04-11 데이터 출력 회로 및 그의 구동 방법 KR102048254B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130040057A KR102048254B1 (ko) 2013-04-11 2013-04-11 데이터 출력 회로 및 그의 구동 방법
US13/935,931 US9917585B2 (en) 2013-04-11 2013-07-05 Data output circuit and method for driving the same
TW102132064A TWI611416B (zh) 2013-04-11 2013-09-05 資料輸出電路及驅動其之方法
CN201310597099.3A CN104103307B (zh) 2013-04-11 2013-11-22 数据输出电路及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130040057A KR102048254B1 (ko) 2013-04-11 2013-04-11 데이터 출력 회로 및 그의 구동 방법

Publications (2)

Publication Number Publication Date
KR20140122949A KR20140122949A (ko) 2014-10-21
KR102048254B1 true KR102048254B1 (ko) 2020-01-08

Family

ID=51671378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130040057A KR102048254B1 (ko) 2013-04-11 2013-04-11 데이터 출력 회로 및 그의 구동 방법

Country Status (4)

Country Link
US (1) US9917585B2 (ko)
KR (1) KR102048254B1 (ko)
CN (1) CN104103307B (ko)
TW (1) TWI611416B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160043714A (ko) * 2014-10-14 2016-04-22 에스케이하이닉스 주식회사 관통 비아를 갖는 반도체 메모리 장치
KR20160121224A (ko) * 2015-04-10 2016-10-19 에스케이하이닉스 주식회사 고속 통신을 위한 전송장치, 이를 포함하는 인터페이스 회로 및 시스템
US9378778B1 (en) 2015-06-14 2016-06-28 Darryl G. Walker Package including a plurality of stacked semiconductor devices including a capacitance enhanced through via and method of manufacture
KR20190001300A (ko) * 2017-06-27 2019-01-04 에스케이하이닉스 주식회사 컨트롤러 및 메모리 시스템 및 메모리 시스템의 동작 방법
CN111052610A (zh) * 2018-08-13 2020-04-21 深圳市汇顶科技股份有限公司 数据接口、芯片和芯片系统
US10896723B2 (en) * 2019-04-30 2021-01-19 Ambient Scientific Inc. Signal communication circuit implementing receiver and transmitter circuits
CN115347894B (zh) * 2022-10-17 2023-02-10 杭州岸达科技有限公司 一种射频接口电路及基于射频接口电路的多芯片级联方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110272788A1 (en) * 2010-05-10 2011-11-10 International Business Machines Corporation Computer system wafer integrating different dies in stacked master-slave structures
KR101175249B1 (ko) * 2011-04-27 2012-08-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3640703B2 (ja) * 1995-05-24 2005-04-20 株式会社ルネサステクノロジ バス駆動回路、レシーバ回路およびバスシステム
US6307417B1 (en) * 1999-08-24 2001-10-23 Robert J. Proebsting Integrated circuit output buffers having reduced power consumption requirements and methods of operating same
KR20010060834A (ko) 1999-12-28 2001-07-07 박종섭 박막트랜지스터 액정표시 장치의2레벨 전압 공유 방법 및그 회로
US6404237B1 (en) * 2000-12-29 2002-06-11 Intel Corporation Boosted multiplexer transmission gate
KR100416589B1 (ko) * 2001-01-06 2004-02-05 삼성전자주식회사 스위칭 특성을 개선하고 누설전류를 감소시키는 전하펌프회로 및 이를 구비하는 위상동기 루프
US6515516B2 (en) * 2001-01-22 2003-02-04 Micron Technology, Inc. System and method for improving signal propagation
EP1257053A1 (en) * 2001-05-11 2002-11-13 Telefonaktiebolaget L M Ericsson (Publ) Differential signal transfer circuit
US6707324B1 (en) * 2002-11-20 2004-03-16 Via Technologies, Inc. Low ground bounce output driver
KR100506063B1 (ko) * 2002-12-21 2005-08-05 주식회사 하이닉스반도체 셋업/홀드 타임 제어 장치
US7130225B1 (en) * 2004-03-03 2006-10-31 Atheros Communications, Inc. Charge pump with large bypass capacitors
KR100706576B1 (ko) * 2005-08-01 2007-04-13 삼성전자주식회사 슬루율이 제어된 출력 구동회로
JP4769108B2 (ja) * 2006-03-29 2011-09-07 川崎マイクロエレクトロニクス株式会社 出力バッファ回路
TWI330922B (en) * 2006-12-06 2010-09-21 Princeton Technology Corp Boost circuit and level shifter
US20080137401A1 (en) * 2006-12-07 2008-06-12 Jan Boris Philipp Memory that limits power consumption
US7728619B1 (en) * 2007-03-30 2010-06-01 Cypress Semiconductor Corporation Circuit and method for cascading programmable impedance matching in a multi-chip system
US7876129B2 (en) * 2008-08-28 2011-01-25 National Semiconductor Corporation Load sense and active noise reduction for I/O circuit
JP2011029535A (ja) * 2009-07-29 2011-02-10 Elpida Memory Inc 半導体装置
KR101652824B1 (ko) * 2009-07-29 2016-08-31 삼성전자주식회사 와이드 전압 레인지용 출력 드라이버
KR101019991B1 (ko) * 2009-09-30 2011-03-09 주식회사 하이닉스반도체 반도체 장치 및 그 제어 방법
KR101625380B1 (ko) * 2009-11-16 2016-06-14 삼성전자주식회사 전하 재활용 메모리 시스템 및 그것의 전하 재활용 방법
KR101710658B1 (ko) 2010-06-18 2017-02-27 삼성전자 주식회사 관통 전극을 갖는 3차원 적층 구조의 반도체 장치 및 그 반도체 장치의 시그널링 방법
US8599595B1 (en) * 2011-12-13 2013-12-03 Michael C. Stephens, Jr. Memory devices with serially connected signals for stacked arrangements
US8611437B2 (en) * 2012-01-26 2013-12-17 Nvidia Corporation Ground referenced single-ended signaling
TWI498917B (zh) * 2012-02-21 2015-09-01 Nat Univ Tsing Hua 三維晶片之差動感測及電荷共享架構
KR102017726B1 (ko) * 2013-04-11 2019-09-03 에스케이하이닉스 주식회사 멀티 칩 패키지 시스템
KR102146470B1 (ko) * 2014-01-17 2020-08-21 에스케이하이닉스 주식회사 실리콘 관통 비아를 갖는 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110272788A1 (en) * 2010-05-10 2011-11-10 International Business Machines Corporation Computer system wafer integrating different dies in stacked master-slave structures
KR101175249B1 (ko) * 2011-04-27 2012-08-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작방법

Also Published As

Publication number Publication date
KR20140122949A (ko) 2014-10-21
US20140306734A1 (en) 2014-10-16
TW201440070A (zh) 2014-10-16
CN104103307B (zh) 2019-02-01
TWI611416B (zh) 2018-01-11
US9917585B2 (en) 2018-03-13
CN104103307A (zh) 2014-10-15

Similar Documents

Publication Publication Date Title
KR102048254B1 (ko) 데이터 출력 회로 및 그의 구동 방법
US8837191B2 (en) Semiconductor apparatus
US11120877B2 (en) Semiconductor storage device and program method
TWI430548B (zh) 升壓電路
US9569389B2 (en) Semiconductor system for tuning skew of semiconductor chip
KR100304707B1 (ko) 기준전압의 전압강하를 보상할 수 있는 기준전압 레귤레이터 및 이를 구비하는 반도체 메모리장치
KR20060075069A (ko) 반도체 메모리 소자의 내부전압 발생기
US8411478B2 (en) Three-dimensional stacked semiconductor integrated circuit
US20110222359A1 (en) Apparatus and method for transmitting/receiving signals at high speed
JPH09106675A (ja) 昇圧回路を備えた半導体メモリ装置
KR20160105101A (ko) 가변 전압을 이용하는 스택 패키지 및 반도체 집적 회로 장치
US10083723B1 (en) Apparatuses and methods for sharing transmission vias for memory devices
KR102556469B1 (ko) 신호 전송 회로
US9379701B2 (en) Semiconductor device having through chip via
KR101703040B1 (ko) 반도체 장치
JP2003203480A (ja) 高電圧発生回路及び方法
US20080225610A1 (en) Write driver of semiconductor memory device and driving method thereof
US20060097771A1 (en) Pumping circuit of semiconductor device
KR101113330B1 (ko) 내부전압생성회로
KR100363040B1 (ko) 저소비 전력을 가지는 반도체 기억 장치
KR101897239B1 (ko) 내부전압생성회로
CN103093813B (zh) 半导体器件
KR100794991B1 (ko) 반도체 메모리 장치의 초기 전압 제어 회로
JP2023043865A (ja) 複数のバイアス電圧に基づいて出力電圧を生成する出力ドライビング回路、及び、その動作方法
US20160195889A1 (en) Semiconductor device and semiconductor system including a voltage detection block

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant