CN104103307B - 数据输出电路及其驱动方法 - Google Patents
数据输出电路及其驱动方法 Download PDFInfo
- Publication number
- CN104103307B CN104103307B CN201310597099.3A CN201310597099A CN104103307B CN 104103307 B CN104103307 B CN 104103307B CN 201310597099 A CN201310597099 A CN 201310597099A CN 104103307 B CN104103307 B CN 104103307B
- Authority
- CN
- China
- Prior art keywords
- data
- charge
- capacitor
- unit
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
- Dc Digital Transmission (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
本发明公开一种数据输出电路,其包括:数据驱动单元,其适合于在数据传输操作期间用对应于数据的驱动电压来驱动数据传输线;以及充电/放电单元,其适合于储存该数据传输线上的电荷并再利用所储存的电荷作为所述驱动电压。
Description
相关申请的交叉引用
本申请主张于2013年4月11日提出的申请号为10-2013-0040057的韩国专利申请的优先权,以引用方式将该专利申请整体并入本文中。
技术领域
本发明的例示性实施例涉及一种半导体器件,且更具体而言,涉及一种数据输出电路及一种用于驱动该数据输出电路的方法。
背景技术
通常,包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)的半导体器件自外部控制器接收命令、地址和数据并执行读取操作及写入操作。因此,用于输入并输出命令、地址及数据的电路可以安置于该外部控制器和该存储器件两者中。
图1是图解说明传统数据交换系统的框图。
参见图1,传统数据交换系统包括第一半导体器件110和第二半导体器件120。第一半导体器件110包含第一输出驱动单元111和第一输入驱动单元112。第二半导体器件120包括第二输出驱动单元121和第二输入驱动单元122。
第一半导体器件110的输出数据DAT_OUT_01输入至第一输出驱动单元111。第一输出驱动单元111经由数据传输线DQ传送输出数据DAT_OUT_01至第二半导体器件120。第二半导体器件120的第二输入驱动单元122经由数据传输线DQ接收第一半导体器件110的输出数据DAT_OUT_01,并输出第二半导体器件120的输入数据DAT_IN_02,该输入数据DAT_IN_02用于第二半导体器件120的各种性能中。
第二半导体器件120的输出数据DAT_OUT_02输入至第二输出驱动单元121。第二输出驱动单元121经由数据传输线DQ传送输出数据DAT_OUT_02至第一半导体器件110。第一半导体器件110的第一输入驱动单元112经由数据传输线DQ接收第二半导体器件120的输出数据DAT_OUT_02,并输出第一半导体器件110的输入数据DAT_IN_01,该输入数据DAT_IN_01用于第一半导体器件110的各种性能中。
同时,近来,已开发出一种以高速度低功率操作的半导体器件。此处,增加数据线的数目或提高操作频率被广泛用以实施该半导体器件的高速操作。
然而,由于功耗被增大,可能很难无限地增加数据线的数目或提高操作频率。
可能需要开发用于半导体器件的高速操作和低功耗的各种方法。
发明内容
本发明的例示性实施例涉及一种数据输出电路及一种用于驱动其的方法以在数据传输操作中再利用用于传送数据的能量。
此外,本发明的实施例涉及一种包括数据输出电路的多芯片封装,所述数据输出电路用于在数据传输操作中再利用用于传送数据的能量。
根据本发明的例示性实施例,一种数据输出电路包括:数据驱动单元,其适合于在数据传输操作期间用对应于数据的驱动电压来驱动数据传输线;以及充电/放电单元,其适合于储存所述数据传输线上的电荷并再利用所储存的电荷作为所述驱动电压。
根据本发明的另一例示性实施例,一种用于驱动输出数据电路的方法包括:用对应于待输出的数据的驱动电压来驱动数据传输线以传输所述数据;在所述数据传输线的所述驱动之后使用所述数据传输线上的电荷来执行充电操作以产生回收电力驱动电压;以及用至少所述回收电力驱动电压来驱动所述数据传输线以传输所述数据。
根据本发明的又一例示性实施例,一种数据输出电路包括:多个数据驱动单元,其适合于接收多个驱动电压并在数据传输操作期间用所述多个驱动电压之中对应于数据的驱动电压来驱动多个数据传输线中的每一个;以及共同充电单元,其适合于:由所述多个数据传输线共享,储存所述多个数据传输线上的电荷作为回收电力驱动电压并将所述回收电力驱动电压提供为所述多个驱动电压之一。
根据本发明的再例示性实施例,一种多芯片封装包括:多个从属芯片,其适合于经由多个数据传输穿芯片通孔来输出具有多级的数据;主控芯片,其适合于控制所述多个从属芯片;共同充电单元,其适合于储存所述多个数据传输穿芯片通孔上的电荷;以及第一电力穿芯片通孔,其共有地耦接至所述多个从属芯片,且适合于接收并传送所述共同充电单元的所述所储存的电荷。
附图说明
图1是图解说明传统数据交换系统的框图。
图2是根据本发明的实施例的数据输出电路的电路图。
图3是图解说明根据本发明的另一实施例的数据输出电路的电路图。
图4是图解说明利用了图3中所示的本发明的实施例的具有多个数据传输线的数据输出电路的电路图。
图5是图解说明根据本发明的另一实施例的数据输出电路的电路图。
图6是图解说明根据本发明的另一实施例的电荷供应单元的框图。
图7是图解说明根据本发明的另一实施例的电荷供应单元的电路图。
图8是图解说明根据本发明的另一实施例的多芯片封装的电路图。
具体实施方式
下文将参照随附附图更详细地阐述本发明的例示性实施例。然而,本发明可以以不同形式体现且不应视为仅限于本文中所陈述的实施例。而是,提供此等实施例旨在使本公开内容透彻和完整,且向本领域技术人员全面传达本发明的范畴。在整个公开内容中,附图标记直接对应于本发明的各图和实施例中的类似编号部分。
亦应注意,在本发明书中,“连接/耦接”指不仅直接耦接另一组件的组件、而且透过中间组件间接耦接另一组件的组件。此外,单数形式可以包括复数形式,只要其未在句子中具体提及。
图2是图解说明根据本发明的实施例的数据输出电路的电路图。
如图2中所示,根据本发明的实施例的数据输出电路包括数据驱动单元210和充电/放电单元220。
数据驱动单元210在数据传输操作期间基于待输出的数据DAT_OUT驱动数据传输线DQ,且包括上拉驱动单元PM和下拉驱动单元NM。上拉驱动单元PM基于数据DAT_OUT对数据传输线DQ执行上拉驱动操作。下拉驱动单元NM基于数据DAT_OUT对数据传输线DQ执行下拉驱动操作。在本文中,上拉驱动操作表示数据传输线DQ被驱动至电源电压VDD,例如,逻辑高电平,且下拉操作表示数据传输线DQ被驱动至接地电压VSS,例如,逻辑低电平。上拉操作和下拉操作称作“数据传输操作”。
充电/放电单元220包括电容器C和切换器TR。电容器C由留在数据传输线DQ上的电荷充电。切换器TR响应于充电/放电控制信号DAT_CTR和/DAT_CTR而使数据传输线DQ与电容器C之间交换或共享电荷。在本文中,充电/放电控制信号DAT_CTR和/DAT_CTR是包括传送至数据传输线DQ的数据信息的信号。即,充电/放电控制信号DAT_CTR和/DAT_CTR基于待传送的数据信息而变化。充电/放电控制信号/DAT_CTR是充电/放电控制信号DAT_CTR的互补信号,例如,反信号。
在下文中,将阐述该数据输出电路的操作。
如果数据DAT_OUT是逻辑低电平,则数据驱动单元210的上拉驱动单元PM(例如,PMOS晶体管)导通,且数据传输线DQ被驱动至电源电压VDD。即,电荷被提供至数据传输线DQ。在执行对数据传输线DQ的上拉操作之后,如果充电/放电控制信号DAT_CTR和/DAT_CTR被激活,则充电/放电单元220的切换器TR(例如,传输门)导通。留在数据传输线DQ上的电荷经由切换器TR传送至电容器C。因此,所传送电荷储存于电容器C上。
根据本发明的实施例的数据输出电路的充电/放电单元220储存该数据传输操作之后留在数据传输线DQ上的电荷。即,储存于充电/放电单元220上的电荷可以在其它操作中再利用。
在下文中,将阐述其中再利用所述电荷的数据传输操作的实例。在本文中,假定对应于电源电压VDD的电荷储存于电容器C上。
如果数据DAT_OUT是逻辑高电平,则下拉驱动单元NM导通,例如,PMOS晶体管。因此,数据传输线DQ被驱动至接地电压VSS,且充电/放电控制信号DAT_CTR和/DAT_CTR基于输出数据DAT_OUT而变为非激活状态。即,当数据DAT_OUT处于逻辑高电平下时,电容器C保持被充电状态。
如果数据DAT_OUT是逻辑低电平,则基于输出数据DAT_OUT激活充电/放电控制信号DAT_CTR和/DAT_CTR。因此,储存于电容器C上的电荷放电至数据传输线DQ。即,储存于电容器C上的电荷被提供至数据传输线DQ。用自电容器C提供的电荷上拉数据传输线DQ。此操作是本发明的数据输出电路的例示性再利用操作。
仅供参考,如果数据DAT_OUT是逻辑低电平,则数据驱动单元210的上拉驱动单元PM在初始驱动操作周期之后的再利用操作周期期间导通。然而,当假定电容器C具有足以驱动数据传输线DQ的高电容时,即使上拉驱动单元PM在该再利用操作周期期间未被激活,藉助再利用储存于电容器C上的电荷来驱动数据传输线DQ也许是可能的。
图3是图解说明根据本发明的另一实施例的数据输出电路的电路图。图3示出了数据传输线DQ基于所述数据由多个驱动电压(例如,四个驱动电压)驱动的情形。
参见图3,该数据输出电路包括下拉驱动单元NM、第一充电/放电单元310、第二充电/放电单元320以及上拉驱动单元PM。
下拉驱动单元NM响应于第一驱动控制信号DAT_CTR1而用接地电压VSS来驱动数据传输线DQ。第一充电/放电单元310包括第一切换器TR1和第一电容器C1,且响应于第二驱动控制信号DAT_CTR2而用第一回收电力驱动电压VM1来驱动数据传输线DQ。第二充电/放电单元320包括第二切换器TR2和第二电容器C2,且响应于第三驱动控制信号DAT_CTR3而用第二回收电力驱动电压VM2来驱动数据传输线DQ。上拉驱动单元PM响应于第四驱动控制信号DAT_CTR4而用电源电压VDD来驱动数据传输线DQ。此处,第四驱动控制信号DAT_CTR4可以被反转以控制上拉驱动单元PM。可以使用互补第二驱动控制信号/DAT_CTR2和互补第三驱动控制信号/DAT_CTR3来控制第一和第二切换器TR1和TR2。
在本文中,第一至第四驱动控制信号DAT_CTR1、DAT_CTR2、DAT_CTR3以及DAT_CTR4基于所述数据而受控制,且基于所述数据控制数据传输线DQ用相应的驱动电压来驱动。第一和第二回收电力驱动电压VM1和VM2可以具有低于电源电压VDD的电压电平且可以具有高于接地电压VSS的电压电平。第一回收电力驱动电压VM1可以具有低于第二回收电力驱动电压VM2的电压电平。即,数据传输线DQ可以响应于第一至第四驱动控制信号DAT_CTR1、DAT_CTR2、DAT_CTR3以及DAT_CTR4而被驱动至接地电压VSS、第一回收电力驱动电压VM1、第二回收电力驱动电压VM2或电力驱动电压VDD。
在下文中,将阐述该数据输出电路的操作。为方便说明,假定驱动数据传输线DQ已经被电源电压VDD驱动。
首先,在数据传输线DQ被驱动至接地电压VSS的情形中,第二驱动控制信号和第三驱动控制信号DAT_CTR2和DAT_CTR3中至少之一被激活,且在激活第一驱动控制信号DAT_CTR1之前使留在数据传输线DQ上的电荷充电。
当第二驱动控制信号DAT_CTR2被激活时,第一切换器TR1导通且第一电容器C1被充电。当第三驱动控制信号DAT_CTR3被激活时,第二切换器TR2导通且第二电容器C2被充电。
然后,第一驱动控制信号DAT_CTR1被激活,且因此数据传输线DQ被驱动至接地电压VSS。在本文中,数据传输线DQ与第一电容器C1和第二电容器C2分离开。储存于第一电容器C1和第二电容器C2上的电荷可以在执行上拉驱动操作时再利用。
当执行上拉驱动操作时,可以响应于第二驱动控制信号DAT_CTR2而用储存于第一电容器C1上的电荷(例如,第一回收电力驱动电压VM1)来驱动数据传输线DQ。
类似地,当执行上拉驱动操作时,可以响应于第三驱动控制信号DAT_CTR3而用储存于第二电容器C2上的电荷(例如,第二回收电力驱动电压VM2)来驱动数据传输线DQ。
因此,根据本发明的实施例的数据输出电路可以使留在传输线DQ上的电荷充电和再利用留在传输线DQ上的电荷。或许可以有效地控制该数据传输操作中的功耗,可以经由对所述电荷的再利用操作来有效地减少该数据传输操作中的功耗。
仅供参考,在本发明的实施例中,充电/放电单元的数目可以因设计选择而改变。
图4是图解说明利用了图3中所示的本发明的实施例的具有多个数据传输线的数据输出电路的电路图。图4中所示的第一和第二数据传输线DQ1和DQ2被驱动至与图3中所示相同的四个驱动电压。
参见图4,该数据输出电路包括第一数据传输线DQ1、第二数据传输线DQ2、第一电容器CC1、第二电容器CC2、第一切换器TR11、第二切换器TR21、第三切换器TR12和第四切换器TR22。第一电容器CC1和第二电容器CC2均被第一数据传输线DQ1和第二数据传输线DQ2共享。第一电容器CC1耦接至第一切换器TR11和第二切换器TR21以与第一数据传输线DQ1和第二数据传输线DQ2交换电荷。第二电容器CC2耦接至第三切换器TR12和第四切换器TR22以与第一数据传输线DQ1和第二数据传输线DQ2交换电荷。
在下文中,将阐述该数据输出电路的操作。为方便说明,假定第一数据传输线DQ1和第二数据传输线DQ2已驱动至电源电压VDD。
首先,如果在充电操作期间激活对应于第一数据传输线DQ1的第二驱动控制信号DAT_CTR12和对应于第二数据传输线DQ2的第四驱动控制信号DAT_CTR22,则使留在第一数据传输线DQ1和第二数据传输线DQ2上的电荷对第一电容器CC1充电。储存于第一电容器CC1上的电荷具有第一回收电力驱动电压VM1。如果在充电操作期间激活对应于第一数据传输线DQ1的第三驱动控制信号DAT_CTR13和对应于第二数据传输线DQ2的第五驱动控制信号DAT_CTR23,则使留在第一数据传输线DQ1和第二数据传输线DQ2上的电荷对第二电容器CC2充电。储存于第二电容器CC2上的电荷具有第二回收电力驱动电压VM2。
其次,如果在再利用操作期间激活对应于第一数据传输线DQ1的第三驱动控制信号DAT_CTR13,则第二回收电力驱动电压VM2放电至第一数据传输线DQ1。如果在该再利用操作期间激活对应于第一数据传输线DQ1的第二驱动控制信号DAT_CTR12,则第一回收电力驱动电压VM1对第一数据传输线DQ1放电。如果在该再利用操作期间激活对应于第二数据传输线DQ2的第五驱动控制信号DAT_CTR23,则第二回收电力驱动电压VM2放电至第二数据传输线DQ2。如果在该再利用操作期间激活对应于第二数据传输线DQ2的第四驱动控制信号DAT_CTR22,则第一回收电力驱动电压VM1放电至第二数据传输线DQ1。
即,储存于第一电容器CC1和第二电容器CC2中每一个上的电荷可以在第一数据传输线DQ1和第二数据传输线DQ2的数据传输操作期间被再利用。
根据本发明的实施例的数据输出电路可以包括由多个数据传输线共享的一个电容器,且可以使留在所述多个数据传输线上的电荷充电并再利用留在所述多个数据传输线上的电荷。
图5是图解说明根据本发明的另一实施例的数据输出电路的电路图。第一数据传输线DQ1和第二数据传输线DQ2被驱动至三个驱动电压。
参见图5,该数据输出电路包括第一数据驱动单元510、第二数据驱动单元520以及共同充电单元530。
第一数据驱动单元510包括第一驱动单元TR11、第二驱动单元TR12以及第三驱动单元TR13,他们耦接至第一数据传输线DQ1以用多个驱动电压来驱动第一数据传输线DQ1。第一驱动单元TR11接收电源电压VDD,且响应于第一驱动控制信号DAT_CTR11而用该电源电压VDD来驱动第一数据传输线DQ1。第二驱动单元TR12接收接地电压VSS,且响应于第二驱动控制信号DAT_CTR12而用该接地电压VSS来驱动第一数据传输线DQ1。第三驱动单元TR13接收回收电力驱动电压VM,且响应于第三驱动控制信号DAT_CTR13而用该回收电力驱动电压VM来驱动第一数据传输线DQ1。
第二数据驱动单元520包括第四驱动单元TR21、第五驱动单元TR22以及第六驱动单元TR23,他们耦接至第二数据传输线DQ2以用多个驱动电压来驱动第二数据传输线DQ1。第四驱动单元TR21接收电源电压VDD,且响应于第四驱动控制信号DAT_CTR21而用该电源电压VDD来驱动第二数据传输线DQ2。第五驱动单元TR22接收接地电压VSS,且响应于第五驱动控制信号DAT_CTR22而用该接地电压VSS来驱动第二数据传输线DQ2。第六驱动单元TR23接收回收电力驱动电压VM,且响应于第六驱动控制信号DAT_CTR23而用该回收电力驱动电压VM来驱动第二数据传输线DQ2。
共同充电单元530储存留在第一数据传输线DQ1和第二数据传输线DQ2上的电荷,并产生回收电力驱动电压VM。共同充电单元530包括第一切换器TR31、第二切换器TR32以及共同电容器CC。第一切换器TR31和第二切换器TR32响应于在用于使留在第一数据传输线DQ1和第二数据传输线DQ2上的电荷充电的充电周期期间被激活的第一充电控制信号CTR1和第二充电控制信号CTR2而执行切换操作。
共同充电单元530共享第一数据传输线DQ1和第二数据传输线DQ2,且提供回收电力驱动电压VM至分别对应于第一数据传输线DQ1和第二数据传输线DQ2的第三驱动单元TR13和第六驱动单元TR23。
在下文中,将阐述数据输出电路的操作。为方便说明,假定第一数据传输线DQ1和第二数据传输线DQ2已驱动至电源电压VDD。
首先,在充电操作期间分别响应于第一充电控制信号CTR1和第二充电控制信号CTR2而在共同电容器CC上使留在第一数据传输线DQ1和第二数据传输线DQ2上的电荷充电。共同电容器CC提供回收电力驱动电压VM至对应于第一数据传输线DQ1和第二数据传输线DQ2的第三驱动单元TR13和第六驱动单元TR23。仅供参考,在执行充电操作之后,使第一充电控制信号CTR1和第二充电信号CTR2保持非激活状态,且关断第一切换器TR31和第二切换器TR32。随后,提供至第三驱动单元TR13和第六驱动单元TR23的回收电力驱动电压VM被用于基于待输出的数据对第一数据传输线DQ1和第二数据传输线DQ2的驱动中。
根据本发明的实施例的数据输出电路藉由对留在多个数据传输线上的电荷充电并将所储存的电荷作为所述驱动电压中的之一提供至驱动电路来执行再利用操作。
同时,如上所述,根据本发明的实施例的数据输出电路执行电荷的再利用操作。然而,如果连续输出对应于回收电力驱动电压VM的数据,则所储存的电荷可以被放电且可以不执行数据传输操作。因此,将阐述本发明的下列实施例以解决上述需要关注的问题。
图6是图解说明根据本发明的另一实施例的电荷供应单元的框图。为方便说明,假定电荷供应单元600耦接至图5中所示的共同电容器CC。
参见图6,电荷供应单元600包括电荷量检测单元610和电荷量调整单元620。
电荷量检测单元610检测储存于共同电容器CC上的电荷的量。基于共同电容器CC的电荷量来判定使能信号EN的激活状态。电荷量调整单元620响应于使能信号EN而调整共同电容器CC的电荷量。如果共同电容器CC的电荷量小于预定值,则可以对共同电容器CC进一步电荷充电。如果共同电容器CC的电荷量大于该预定值,则可以对储存于共同电容器CC上的所述电荷放电。在本文中,电荷量调整单元620可以以差动放大器或利用了晶体管的简单配置来实施。
图7是图解说明根据本发明的另一实施例的电荷供应单元的电路图。为方便说明,假定电荷供应单元耦接至图4中所示的第一电容器CC1和第二电容器CC2。
参见图7,电荷供应单元700包括电荷量检测单元710和电荷量调整单元720。
电荷量检测单元710检测第一电容器CC1和第二电容器CC2的电荷量,且包括电压检测单元711和信号产生单元712。
电压检测单元711检测第一回收电力驱动电压VM1和第二回收电力驱动电压VM2的电压电平。信号产生单元712接收电压检测单元711的输出信号并在预定时间响应于被激活信号PS而输出第一至第三控制信号SW1、SW2以及SW3。
电荷量调整单元720响应于第一至第三控制信号SW1、SW2以及SW3而调整第一电容器CC1和第二电容器CC2的电荷量,且包括第一至第三传送单元TR1、TR2以及TR3。
在下文中,将阐述该电荷供应单元的操作。
在第二居中电力驱动电压VM2高于预定电压电平的情形中,第二控制信号SW2被激活。因此,第二传送单元TR2导通,且第一电容器CC1的电荷可以传送至第二电容器CC2。
在第二居中电力驱动电压VM2高于预定电压电平的情形中,第三控制信号SW3被激活。因此,第三传送单元TR3导通,电源电压VDD端子的电荷可以传送至第一电容器CC1。
将省略根据第一回收电力驱动电压VM1的电压电平的电荷传送操作,此乃因该电荷传送操作类似于第二回收电力驱动电压VM2的电荷传送操作。
图8是图解说明根据本发明的另一实施例的多芯片封装的电路图。
参见图8,多芯片封装800包括主控芯片810和多个从属芯片820和830。主控芯片810通常经由穿芯片通孔(例如,穿硅通孔(TSV))耦接至多个从属芯片820和830。为方便说明,用于传送电力和数据的TSV被示出于图8中。即,用于供应电源电压VDD和接地电压VSS的电力穿硅通孔TSV_P1和TSV_P2以及用于传送第一至第n数据的数据穿硅通孔TSV_D1和TSV_Dn被示出于图8中。电荷穿硅通孔TSV_P3用于接收并传送回收电力驱动电压VM。
首先,主控芯片810控制多个从属芯片820。多个从属芯片820基于主控芯片810的控制而执行各种操作。为方便说明,将阐述多个从属芯片820中之一。
从属芯片820包括第一至第n输出驱动单元821和共同充电单元822。第一至第n输出驱动单元821接收电源电压VDD、接地电压VSS以及回收电力驱动电压VM,且驱动对应于待输出的第一至第n数据DAT<1:n>的第一至第n数据穿硅通孔TSV_D1、…、TSV_Dn。如图8中所示,第一至第n输出驱动单元821接收电源电压VDD、接地电压VSS以及回收电力驱动电压VM。此表示第一至第n输出驱动单元821的输出数据可以具有三级。
共同充电单元822由留在第一至第n数据穿硅通孔TSV_D1、…、TSV_Dn上的电荷充电。所述所储存的电荷具有回收电力驱动电压VM,且经由电荷穿硅通孔TSV_P3供应至第一至第n输出驱动单元821。
根据本发明的实施例的多芯片封装可以由留在多个数据穿硅通孔TSV_D1、…、TSV_Dn上的电荷充电且经由电荷穿硅通孔TSV_P3传送所述所储存的电荷至多个从属芯片820和830。
同时,图8中所示的电荷穿硅通孔TSV_P3耦接至多个从属芯片820和830仅是例示性说明。然而,如果回收电力驱动电压VM用于主控芯片810中,则电荷穿硅通孔TSV_P3可以耦接至主控芯片810。
如上所述,在本发明的实施例中用于数据传输操作中的电荷可以再利用。数据传输操作的功耗可以通过电荷的再利用操作得到有效地控制。因此,可以实施高速操作,而无需增加数据传输线(例如,TSV)的数目且无需提高操作频率。
根据本发明的实施例的数据输出电路藉由在数据传输操作期间再利用用于传送数据的能量来使数据传输操作的功耗最小化。
虽然已参照具体实施例阐述了本发明,但本领域技术人员将明了,可以在不背离如以下权利要求范围中所界定的本发明的精神和范畴的条件下做出各种改变和修改。
此外,本发明的实施例中例示性地阐述的逻辑门和晶体管的位置和种类可以根据输入信号的极性不同地设计。
通过以上实施例可以看出,本申请提供了以下的技术方案。
技术方案1.一种数据输出电路,其包括:
数据驱动单元,其适合于在数据传输操作期间用对应于数据的驱动电压来驱动数据传输线;以及
充电/放电单元,其适合于储存所述数据传输线上的电荷并再利用所储存的电荷作为所述驱动电压。
技术方案2.如技术方案1所述的数据输出电路,其中所述充电/放电单元包括:
电容器,其适合于由所述数据传输线的所述电荷充电;以及
切换器,其适合于使所述数据传输线与所述电容器之间选择性地共享所述电荷。
技术方案3.如技术方案2所述的数据输出电路,其进一步包括:
电荷供应单元,其适合于供应额外电荷至所述电容器。
技术方案4.如技术方案3所述的数据输出电路,其中所述电荷供应单元包括:
检测单元,其适合于检测所述电容器的电荷量;以及
调整单元,其适合于响应于所述检测单元的输出信号而调整所述电容器的电荷量。
技术方案5.如技术方案1所述的数据输出电路,其中所述充电/放电单元基于待输出的数据而提供所述所储存的电荷至所述数据传输线。
技术方案6.如技术方案1所述的数据输出电路,其进一步包括对应于所述数据传输线的补充充电/放电单元。
技术方案7.如技术方案1所述的数据输出电路,其进一步包括至少一个额外数据传输线,
其中所述充电/放电单元共享所述数据传输线和所述额外数据传输线。
技术方案8.如技术方案7所述的数据输出电路,其中所述充电/放电单元包括:
电容器,其适合于由所述数据传输线和所述额外数据传输线的电荷充电;以及
多个切换器,其适合于使相应的数据传输线与所述电容器之间共享所述电荷。
技术方案9.一种用于驱动输出数据电路的方法,其包括:
用对应于待输出的数据的驱动电压来驱动数据传输线以传输所述数据;
在所述数据传输线驱动之后,使用所述数据传输线上的电荷来执行充电操作以产生回收电力驱动电压;以及
用至少所述回收电力驱动电压来驱动所述数据传输线以传输所述数据。
技术方案10.如技术方案9所述的方法,其中所述驱动电压的电压电平高于所述回收电力驱动电压的电压电平。
技术方案11.一种数据输出电路,其包括:
多个数据驱动单元,其适合于:接收多个驱动电压,并在数据传输操作期间用所述多个驱动电压之中对应于数据的驱动电压来驱动多个数据传输线中的每一个;以及
共同充电单元,其适合于:由所述多个数据传输线共享,储存所述多个数据传输线上的电荷作为回收电力驱动电压,并将所述回收电力驱动电压提供为所述多个驱动电压之一。
技术方案12.如技术方案11所述的数据输出电路,其中所述多个数据驱动单元中的每一个包括接收电源电压作为第一驱动电压的第一驱动器、接收接地电压作为第二驱动电压的第二驱动器以及接收回收电力驱动电压作为第三驱动电压的第三驱动器。
技术方案13.如技术方案11所述的数据输出电路,其中所述共同充电单元包括:
电容器,其适合于由所述多个数据传输线上的电荷充电;以及
多个切换器,其适合于使所述电容器与所述多个数据传输线之间选择性地共享所述电荷。
技术方案14.如技术方案13所述的数据输出电路,其进一步包括:
电荷供应单元,其适合于供应额外电荷至所述电容器。
技术方案15.如技术方案14所述的数据输出电路,其中所述电荷供应单元包括:
检测单元,其适合于检测所述电容器的电荷量;以及
调整单元,其适合于响应于所述检测单元的输出信号而调整所述电容器的电荷量。
技术方案16.一种多芯片封装,其包括:
多个从属芯片,其适合于经由多个数据传输穿芯片通孔输出具有多级的数据;
主控芯片,其适合于控制所述多个从属芯片;
共同充电单元,其适合于储存所述多个数据传输穿芯片通孔上的电荷;以及
第一电力穿芯片通孔,其共有地耦接至所述多个从属芯片,且适合于接收并传送所述共同充电单元储存的电荷。
技术方案17.如技术方案16所述的多芯片封装,其中所述第一电力穿芯片通孔耦接至所述主控芯片。
技术方案18.如技术方案16所述的多芯片封装,其进一步包括:
第二电力穿芯片通孔,其共有地耦接至所述主控芯片和所述多个从属芯片,且适合于向所述主控芯片和所述多个从属芯片供应电力。
技术方案19.如技术方案18所述的多芯片封装,其中所述多个从属芯片经由所述第二电力穿芯片通孔和所述第一电力穿芯片通孔接收所述电力,并产生具有多级的数据。
技术方案20.如技术方案16所述的多芯片封装,其中所述共同充电单元包括:
电容器,其适合于由所述多个数据传输线上的电荷充电;以及
多个切换器,其适合于在所述多个数据传输穿芯片通孔与所述电容器之间传送电荷。
Claims (14)
1.一种数据输出电路,其包括:
数据驱动单元,其适合于在数据传输操作期间用对应于数据的驱动电压来驱动数据传输线;
充电/放电单元,其适合于储存在所述数据传输操作期间留在所述数据传输线上的电荷,并在再利用操作期间通过释放所储存的电荷来将该储存的电荷作为所述驱动电压供应至所述数据传输线,且包括一由所述数据传输线上的电荷充电的电容器;以及
电荷供应单元,其适合于供应额外电荷至所述由留在数据传输线上的电荷充电的所述电容器,
其中,所述电荷供应单元包括:
检测单元,其适合于检测所述电容器的电荷量;以及
调整单元,其适合于响应于所述检测单元的输出信号而调整所述电容器的电荷
量。
2.如权利要求1所述的数据输出电路,其中所述充电/放电单元还包括:
切换器,其适合于使所述数据传输线与所述电容器之间选择性地共享所述电荷。
3.如权利要求1所述的数据输出电路,其中所述充电/放电单元基于待输出的数据而提供所述所储存的电荷至所述数据传输线。
4.如权利要求1所述的数据输出电路,其进一步包括对应于所述数据传输线的补充充电/放电单元。
5.如权利要求1所述的数据输出电路,其进一步包括至少一个额外数据传输线,
其中所述充电/放电单元共享所述数据传输线和所述额外数据传输线。
6.如权利要求5所述的数据输出电路,其中所述充电/放电单元包括:
电容器,其适合于由所述数据传输线和所述额外数据传输线的电荷充电;以及
多个切换器,其适合于使相应的数据传输线与所述电容器之间共享所述电荷。
7.一种数据输出电路,其包括:
多个数据驱动单元,其适合于:接收多个驱动电压,并在数据传输操作期间用所述多个驱动电压之中对应于数据的驱动电压来驱动多个数据传输线中的每一个;
共同充电单元,其适合于:由所述多个数据传输线共享,储存在所述数据传输操作期间留在所述多个数据传输线上的电荷作为回收电力驱动电压,并在再利用操作期间将所述回收电力驱动电压作为所述多个驱动电压之一供应至所述多个数据传输线,其中,所述共同充电单元包括一由留在所述多个数据传输线上的电荷充电的电容器;以及
电荷供应单元,其适合于供应额外电荷至所述电容器,
其中,所述电荷供应单元包括:
检测单元,其适合于检测所述电容器的电荷量;以及
调整单元,其适合于响应于所述检测单元的输出信号而调整所述电容器的电荷量,
其中,所述多个数据驱动单元中的每一个包括接收电源电压作为第一驱动电压的第一驱动器、接收接地电压作为第二驱动电压的第二驱动器以及接收回收电力驱动电压作为第三驱动电压的第三驱动器。
8.如权利要求7所述的数据输出电路,其中所述共同充电单元包括:
电容器,其适合于由所述多个数据传输线上的电荷充电;以及
多个切换器,其适合于使所述电容器与所述多个数据传输线之间选择性地共享所述电荷。
9.如权利要求8所述的数据输出电路,其进一步包括:
电荷供应单元,其适合于供应额外电荷至所述电容器。
10.如权利要求9所述的数据输出电路,其中所述电荷供应单元包括:
检测单元,其适合于检测所述电容器的电荷量;以及
调整单元,其适合于响应于所述检测单元的输出信号而调整所述电容器的电荷量。
11.一种多芯片封装,其包括:
多个从属芯片,其适合于经由多个数据传输穿芯片通孔输出具有至少三个输出级的数据;
主控芯片,其适合于控制所述多个从属芯片;
共同充电单元,其适合于储存所述多个数据传输穿芯片通孔上的电荷作为回收电力驱动电压,并将所述回收电力驱动电压提供为所述输出级之一;以及
第一电力穿芯片通孔,其共有地耦接至所述多个从属芯片,且适合于接收并传送所述共同充电单元储存的电荷,
其中,所述共同充电单元包括:
电容器,其适合于由所述多个数据传输穿芯片通孔上的电荷充电;以及
多个切换器,其适合于在所述多个数据传输穿芯片通孔与所述电容器之间传送电荷。
12.如权利要求11所述的多芯片封装,其中所述第一电力穿芯片通孔耦接至所述主控芯片。
13.如权利要求11所述的多芯片封装,其进一步包括:
第二电力穿芯片通孔,其共有地耦接至所述主控芯片和所述多个从属芯片,且适合于向所述主控芯片和所述多个从属芯片供应电力。
14.如权利要求13所述的多芯片封装,其中所述多个从属芯片经由所述第二电力穿芯片通孔和所述第一电力穿芯片通孔接收所述电力,并产生具有所述输出级的所述数据。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130040057A KR102048254B1 (ko) | 2013-04-11 | 2013-04-11 | 데이터 출력 회로 및 그의 구동 방법 |
KR10-2013-0040057 | 2013-04-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104103307A CN104103307A (zh) | 2014-10-15 |
CN104103307B true CN104103307B (zh) | 2019-02-01 |
Family
ID=51671378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310597099.3A Active CN104103307B (zh) | 2013-04-11 | 2013-11-22 | 数据输出电路及其驱动方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9917585B2 (zh) |
KR (1) | KR102048254B1 (zh) |
CN (1) | CN104103307B (zh) |
TW (1) | TWI611416B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160043714A (ko) * | 2014-10-14 | 2016-04-22 | 에스케이하이닉스 주식회사 | 관통 비아를 갖는 반도체 메모리 장치 |
KR20160121224A (ko) * | 2015-04-10 | 2016-10-19 | 에스케이하이닉스 주식회사 | 고속 통신을 위한 전송장치, 이를 포함하는 인터페이스 회로 및 시스템 |
US9378778B1 (en) | 2015-06-14 | 2016-06-28 | Darryl G. Walker | Package including a plurality of stacked semiconductor devices including a capacitance enhanced through via and method of manufacture |
KR20190001300A (ko) * | 2017-06-27 | 2019-01-04 | 에스케이하이닉스 주식회사 | 컨트롤러 및 메모리 시스템 및 메모리 시스템의 동작 방법 |
EP3629479B1 (en) * | 2018-08-13 | 2021-03-24 | Shenzhen Goodix Technology Co., Ltd. | Data interface, chip and chip system |
US10896723B2 (en) * | 2019-04-30 | 2021-01-19 | Ambient Scientific Inc. | Signal communication circuit implementing receiver and transmitter circuits |
CN115347894B (zh) * | 2022-10-17 | 2023-02-10 | 杭州岸达科技有限公司 | 一种射频接口电路及基于射频接口电路的多芯片级联方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6404237B1 (en) * | 2000-12-29 | 2002-06-11 | Intel Corporation | Boosted multiplexer transmission gate |
CN101197187A (zh) * | 2006-12-07 | 2008-06-11 | 奇梦达北美公司 | 限制功率消耗的存储器 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3640703B2 (ja) * | 1995-05-24 | 2005-04-20 | 株式会社ルネサステクノロジ | バス駆動回路、レシーバ回路およびバスシステム |
US6307417B1 (en) * | 1999-08-24 | 2001-10-23 | Robert J. Proebsting | Integrated circuit output buffers having reduced power consumption requirements and methods of operating same |
KR20010060834A (ko) | 1999-12-28 | 2001-07-07 | 박종섭 | 박막트랜지스터 액정표시 장치의2레벨 전압 공유 방법 및그 회로 |
KR100416589B1 (ko) * | 2001-01-06 | 2004-02-05 | 삼성전자주식회사 | 스위칭 특성을 개선하고 누설전류를 감소시키는 전하펌프회로 및 이를 구비하는 위상동기 루프 |
US6515516B2 (en) * | 2001-01-22 | 2003-02-04 | Micron Technology, Inc. | System and method for improving signal propagation |
EP1257053A1 (en) * | 2001-05-11 | 2002-11-13 | Telefonaktiebolaget L M Ericsson (Publ) | Differential signal transfer circuit |
US6707324B1 (en) * | 2002-11-20 | 2004-03-16 | Via Technologies, Inc. | Low ground bounce output driver |
KR100506063B1 (ko) * | 2002-12-21 | 2005-08-05 | 주식회사 하이닉스반도체 | 셋업/홀드 타임 제어 장치 |
US7130225B1 (en) * | 2004-03-03 | 2006-10-31 | Atheros Communications, Inc. | Charge pump with large bypass capacitors |
KR100706576B1 (ko) * | 2005-08-01 | 2007-04-13 | 삼성전자주식회사 | 슬루율이 제어된 출력 구동회로 |
JP4769108B2 (ja) * | 2006-03-29 | 2011-09-07 | 川崎マイクロエレクトロニクス株式会社 | 出力バッファ回路 |
TWI330922B (en) * | 2006-12-06 | 2010-09-21 | Princeton Technology Corp | Boost circuit and level shifter |
US7728619B1 (en) * | 2007-03-30 | 2010-06-01 | Cypress Semiconductor Corporation | Circuit and method for cascading programmable impedance matching in a multi-chip system |
US7876129B2 (en) * | 2008-08-28 | 2011-01-25 | National Semiconductor Corporation | Load sense and active noise reduction for I/O circuit |
KR101652824B1 (ko) * | 2009-07-29 | 2016-08-31 | 삼성전자주식회사 | 와이드 전압 레인지용 출력 드라이버 |
JP2011029535A (ja) * | 2009-07-29 | 2011-02-10 | Elpida Memory Inc | 半導体装置 |
KR101019991B1 (ko) * | 2009-09-30 | 2011-03-09 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 제어 방법 |
KR101625380B1 (ko) * | 2009-11-16 | 2016-06-14 | 삼성전자주식회사 | 전하 재활용 메모리 시스템 및 그것의 전하 재활용 방법 |
US20110272788A1 (en) * | 2010-05-10 | 2011-11-10 | International Business Machines Corporation | Computer system wafer integrating different dies in stacked master-slave structures |
KR101710658B1 (ko) | 2010-06-18 | 2017-02-27 | 삼성전자 주식회사 | 관통 전극을 갖는 3차원 적층 구조의 반도체 장치 및 그 반도체 장치의 시그널링 방법 |
KR101175249B1 (ko) * | 2011-04-27 | 2012-08-21 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 동작방법 |
US8599595B1 (en) * | 2011-12-13 | 2013-12-03 | Michael C. Stephens, Jr. | Memory devices with serially connected signals for stacked arrangements |
US8611437B2 (en) * | 2012-01-26 | 2013-12-17 | Nvidia Corporation | Ground referenced single-ended signaling |
TWI498917B (zh) * | 2012-02-21 | 2015-09-01 | Nat Univ Tsing Hua | 三維晶片之差動感測及電荷共享架構 |
KR102017726B1 (ko) * | 2013-04-11 | 2019-09-03 | 에스케이하이닉스 주식회사 | 멀티 칩 패키지 시스템 |
KR102146470B1 (ko) * | 2014-01-17 | 2020-08-21 | 에스케이하이닉스 주식회사 | 실리콘 관통 비아를 갖는 반도체 장치 |
-
2013
- 2013-04-11 KR KR1020130040057A patent/KR102048254B1/ko active IP Right Grant
- 2013-07-05 US US13/935,931 patent/US9917585B2/en active Active
- 2013-09-05 TW TW102132064A patent/TWI611416B/zh active
- 2013-11-22 CN CN201310597099.3A patent/CN104103307B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6404237B1 (en) * | 2000-12-29 | 2002-06-11 | Intel Corporation | Boosted multiplexer transmission gate |
CN101197187A (zh) * | 2006-12-07 | 2008-06-11 | 奇梦达北美公司 | 限制功率消耗的存储器 |
Also Published As
Publication number | Publication date |
---|---|
CN104103307A (zh) | 2014-10-15 |
TWI611416B (zh) | 2018-01-11 |
KR102048254B1 (ko) | 2020-01-08 |
US20140306734A1 (en) | 2014-10-16 |
KR20140122949A (ko) | 2014-10-21 |
US9917585B2 (en) | 2018-03-13 |
TW201440070A (zh) | 2014-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104103307B (zh) | 数据输出电路及其驱动方法 | |
CN105144295B (zh) | 具有增强速度的写辅助存储器 | |
CN101366179B (zh) | 电压电平转换器电路 | |
US8437211B2 (en) | Semiconductor system and device, and method for controlling refresh operation of stacked chips | |
CN1917079B (zh) | 非混合型存储器控制器和混合型存储器间的封装电路和方法 | |
TW201719653A (zh) | Sram位元線及寫入輔助設備與用於降低動態功率和峰值電流之方法、以及雙輸入位準移位器 | |
CN101989455B (zh) | 数据控制电路 | |
CN106157867A (zh) | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 | |
US20150123826A1 (en) | Serializers | |
US9735780B2 (en) | Tri-state driver circuits having automatic high-impedance enabling | |
US9905279B2 (en) | Systems, circuits, and methods for charge sharing | |
US8411478B2 (en) | Three-dimensional stacked semiconductor integrated circuit | |
CN108109650A (zh) | 半导体器件、包括其的半导体系统及读取和写入操作方法 | |
CN101295536B (zh) | 升压电路及应用其的内存结构 | |
CN104217755B (zh) | 数据传送电路和包括数据传送电路的存储器 | |
CN106328192B (zh) | 自动触发的负电压位线写辅助sram电路及方法 | |
CN105515563A (zh) | 具有穿通芯片通孔的半导体器件 | |
CN109949845A (zh) | 半导体存储装置 | |
CN104333369B (zh) | 一种ddr3 phy sstl15输出驱动电路 | |
US8767479B2 (en) | Semiconductor memory device and driving method thereof | |
US8050120B2 (en) | Sensing delay circuit and semiconductor memory device using the same | |
CN116486861A (zh) | 字线驱动电路、字线驱动方法和存储器 | |
CN116486860A (zh) | 字线驱动电路、字线驱动方法和存储器 | |
KR100997429B1 (ko) | 고속의 신호 송수신 장치 및 방법 | |
CN110277128A (zh) | 应用于低压闪存存储器的升压电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |