CN105515563A - 具有穿通芯片通孔的半导体器件 - Google Patents
具有穿通芯片通孔的半导体器件 Download PDFInfo
- Publication number
- CN105515563A CN105515563A CN201510398226.6A CN201510398226A CN105515563A CN 105515563 A CN105515563 A CN 105515563A CN 201510398226 A CN201510398226 A CN 201510398226A CN 105515563 A CN105515563 A CN 105515563A
- Authority
- CN
- China
- Prior art keywords
- chip
- break
- hole
- semiconductor device
- applicable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
一种半导体器件包括:多个芯片;第一穿通芯片通孔,其垂直穿过芯片;节能单元,其适用于在预充电周期中被充电至预充电电压;以及驱动单元,其适用于在驱动周期中利用从节能单元输出的预充电电压来驱动数据。
Description
相关申请的交叉引用
本申请要求2014年10月14日提交的申请号为10-2014-0138234的韩国专利申请的优先权,其全部内容通过引用合并于此。
技术领域
本发明的多个实施例涉及一种半导体器件,特别是涉及一种包括穿通芯片通孔的半导体器件。
背景技术
通常,用于封装半导体集成电路的技术已经发展以满足小型化、装配可靠性和高性能的要求。最近,已经开发了用于层叠封装的多种技术来试图满足这些需求。层叠封装的例子可以看出,在具有层叠在单一封装中的多个芯片的三维(3D)半导体器件中,允许集成度的增加。在这个例子中,层叠的芯片通过穿通芯片通孔例如穿通硅通孔(TSV)电耦合。
TSV通过半导体芯片形成。TSV可以如下形成:第一,在半导体芯片上钻出通孔,硅基绝缘层(例如氧化硅层)可以形成在通孔的内圆周。然后,利用导电材料来填充通孔,以形成能够传输电信号的TSV。
然而,当在半导体芯片的读操作或写操作中通过TSV传输数据时,在数据发送期间,由于在低电压和/或高速率状态时TSV的高电容,电流消耗会增加。因此,当多个TSV被驱动时,功耗会瞬间增加。
发明内容
各种实施例涉及一种包括用于预充电的穿通芯片通孔的半导体器件,当多个穿通芯片通孔被驱动时,半导体器件降低能量功耗。
在一个实施例中,一种半导体器件可以包括:多个芯片;第一穿通芯片通孔,其垂直穿过芯片;节能单元,其适用于在预充电周期中被预充电至预充电电压;以及驱动单元,其适用于在驱动周期中利用从节能单元输出的预充电电压来驱动数据。
半导体器件可以进一步包括预充电单元,其适用于在预充电周期中内将第一穿通芯片通孔的电压电平反相,并且将电压电平改变为预充电电压。
驱动单元可以包括:控制信号发生部分,其适用于在驱动周期中基于数据产生控制信号;以及驱动部分,其适用于响应于控制信号通过与节能单元的预充电电压电平的电荷共享来控制第一穿通芯片通孔的电压电平。
控制信号发生部分可以包括:第一控制信号发生器,其适用于在驱动周期中当数据处于高电平时产生具有低电平的控制信号;以及第二控制信号发生器,其适用于在驱动周期中当数据处于低电平时产生具有高电平的控制信号。
预充电单元可以包括:电平位移器,其适用于将第一穿通芯片通孔的电压电平改变为预充电电压;以及反相器,其适用于将由电平位移器输出的信号反相,和将反相信号传输至节能单元。
节能单元可以包括垂直穿过芯片的第二穿通芯片通孔。
节能单元可以包括电容器。
在实施例中,一种半导体器件可以包括:多个芯片;第一穿通芯片通孔,其垂直穿过芯片;节能单元,其适用于基于第一穿通芯片通孔的电压电平被预充电至预充电电压电平;以及驱动单元,其适用于基于驱动使能信号利用节能单元的预充电电压来驱动数据。
半导体器件进一步可以包括:预充电单元,其适用于在预充电周期中将第一穿通芯片通孔的电压电平改变为预充电电压,并使预充电电压反相。
驱动单元可以包括:控制信号发生部分,其适用于基于驱动使能信号和数据来产生控制信号;以及驱动部分,其适用于基于控制信号,通过与节能单元的电荷共享驱动第一穿通芯片通孔。
控制信号发生部分可以包括:第一控制信号发生器,其适用于当数据处于高电平且驱动使能信号被激活时产生具有低电平的控制信号;第二控制信号发生器,其适用于当数据处于低电平且驱动使能信号被激活时产生具有高电平的控制信号。
预充电单元可以包括:电平位移器,其适用于将第一穿通芯片通孔的电压电平改变为预充电电压;以及反相器,其适用于将由电平位移器输出的信号反相,并将反相信号传输至节能单元。
节能单元可以包括垂直穿过芯片的第二穿通芯片通孔。
节能单元可以包括电容器。
驱动部分可以包括:上拉晶体管,其适用于当控制信号具有低电平时,上拉驱动第一穿通芯片通孔至电源电压电平;以及下拉晶体管,其适用于当控制信号具有高电平时,下拉驱动第一穿通芯片通孔至地电压电平。
在实施例中,包括垂直穿过多个芯片的第一穿通芯片通孔和第二穿通芯片通孔的半导体器件的操作方法,可以包括:在预充电周期中基于第一穿通芯片通孔的电压电平预充电第二穿通芯片通孔;在驱动周期中,基于数据来允许第一穿通芯片通孔与第二穿通芯片通孔之间的电荷共享,以便驱动第一穿通芯片通孔。
第二穿通芯片通孔的预充电可以包括:将第一穿通芯片通孔的电压电平改变为预充电电压电平;以及使改变的电压电平反相。
附图说明
图1是说明依照本发明实施例的半导体器件的方块图。
图2是说明依照本发明实施例的节能半导体器件的电路图。
图3是用于描述如图2所示半导体器件操作的时序图。
图4是说明依照本发明实施例的节能半导体器件的电路图。
具体实施方式
以下将参照附图更详细地描述各种实施例。然而,本发明可以以不同形式实施,且不应解释为局限于本文所列的实施例。更确切地,提供了这些实施例,使得本公开将充分和完整,并且将向本领域的技术人员全面地传达本发明的范围。在本公开中,同样的附图标记在本发明的各种附图和实施例中指代同样的部分。
在说明书中应注意“连接/耦合”不仅表示一个部件与另一个部件直接耦合,还表示经由中间部件与另一个部件间接耦合。另外,只要未在句中特意提及,单数形式可以包括复数形式。在本公开中“之上”和“上面”的意思解释为更宽泛的意思是容易理解的,“之上”不仅意味着“直接在...之上”,还意味着通过某物之间的中间特征(一个或多个)或中间层(一个或多个)位于某物“之上”,“上面”不仅意味着直接在上面,还意味着通过某物之间的中间特征(一个或多个)或中间层(一个或多个)位于某物“上面”。当第一层被称为在第二层“之上”或在基底“之上”时,不仅意味着第一层直接形成在第二层或基底之上,也意味着第三层存在于第一层与第二层或基底之间。
在下文中,针对穿通芯片通孔将示例性地描述穿通硅通孔(TSV)。
图1是说明依照本发明实施例的半导体器件的方块图。
参考图1,半导体器件可以包括传输TSV110、节能单元120、预充电单元130和驱动单元140。驱动单元140可以包括控制信号发生部分141和驱动部分143。
传输TSV110可以包括通过数据DATA来驱动的TSV(即,传输TSV110可以传输数据DATA)。尽管没有举例说明,半导体器件可以包括层叠在其中的多个芯片(例如存储器芯片),以及通过垂直穿过芯片的传输TSV110来输入/输出数据DATA。
在传输TSV110的驱动操作之前,节能单元120可以在预充电周期中被预充电至预充电电压VPD/VPS。节能单元120可以包括电容器或垂直穿过芯片的虚设TSV。
预充电单元130可以对节能单元120进行预充电。预充电单元130可以接收驱动使能信号DRV_EN、传输TSV110的电压电平,并且预充电节能单元120。换句话说,预充电单元130可以根据传输TSV110的电压电平(与数据DATA相应)反相传输TSV110的电压电平,且将电压电平转换为第一预充电电压VPD或第二预充电电压VPS,所述第一预充电电压VPD与电源电压相比具有较高的电压电平,所述第二预充电电压VPS与地电压相比具有较低的电压电平。
驱动单元140可以根据数据DATA驱动传输TSV110。
控制信号发生部分141可以接收驱动使能信号DRV_EN和数据DATA。在响应于命令来执行写操作或读操作时,驱动使能信号DRV_EN可以被激活。数据DATA可以包括当命令是写命令时从外部施加的数据,或当命令是读命令时从层叠芯片输出的数据。
控制信号发生部分141可以基于驱动使能信号DRV_EN和数据DATA产生控制信号CTRL_SIG。控制信号CTRL_SIG可以在激活驱动使能信号DRV_EN时被激活。
驱动部分143可以响应于控制信号CTRL_SIG连接传输TSV110和节能单元120,使得通过传输TSV110与节能单元120之间的电荷共享操作,传输TSV110可以被驱动到与数据DATA相应的电压电平。
现在半导体器件的操作描述如下。在驱动使能信号DRV_EN被激活之前,节能单元120可以通过预充电单元130以第一预充电电压VPD或第二预充电电压VPS进行预充电。
然后,当写命令或读命令被施加到半导体器件时,可以激活驱动使能信号DRV_EN。当驱动使能信号DRV_EN被激活时,预充电单元130可以阻止节能单元120的预充电操作。当驱动使能信号DRV_EN被激活时,驱动单元140可以被驱动。控制信号发生部分141可以响应于驱动使能信号DRV_EN和数据DATA产生控制信号CTRL_SIG。接收控制信号CTRL_SIG驱动部分143可以利用传输TSV110与节能单元120之间的电荷共享控制驱动操作。即传输TSV110可以通过共享节能单元120的电荷来驱动数据DATA,节能单元120在数据DATA被驱动之前被预充电。
因此,半导体器件可以包括节能单元120,在传输TSV110的驱动操作之前对节能单元120进行预充电,并且在传输TSV110的驱动操作中通过共享存储于节能单元120中的电荷来驱动数据DATA。因此,半导体器件能够减少可以在具有多个TSV的多芯片封装中的驱动操作中瞬间增加的功耗。
图2是说明依照本发明实施例的半导体器件的电路图。
参考图2,半导体器件可以包括传输TSV210、虚设TSV(或节能TSV)220、预充电单元230和驱动单元240。
传输TSV210可以包括由数据DATA驱动的TSV(例如传输TSV210可以传输数据DATA)。
在用于传输TSV210的驱动操作之前,虚设TSV220可以在预充电周期中被预充电至预充电电压VPD/VPS。虚设TSV的数量被设置成与传输TSV的数量相对应。
预充电单元230可以包括第一电平位移器231、第二电平位移器233和第一反相器INV1。驱动单元240可以包括控制信号发生部分241和驱动部分243。
第一电平位移器231可以接收驱动使能信号DRV_EN,以及将驱动使能信号DRV_EN的电压电平转换为与预充电电压VPD/VPS相应的电压电平。
第二电平位移器233可以将第一节点N1的电压电平改变为与预充电电压VPD/VPS相应的电压电平,所述第一节点N1耦合到传输TSV210和驱动部分243。
第一反相器INV1可以驱动第二节点N2,所述第二节点N2耦合到第二电平位移器233、TSV220和驱动部分243。第一反相器INV1可以反相从第二电平位移器233输出的电压电平,以及用反相后的电压电平驱动第二节点N2。
第一电平位移器231的输出信号可以用作控制第一反相器INV1的信号。第二反相器INV2可以被用于反相第一电平位移器231的输出信号。
控制信号发生部分241可以包括第一控制信号发生器241_1和第二控制信号发生器241_2。
第一控制信号发生器241_1可以包括与非门,所述与非门接收驱动使能信号DRV_EN和数据DATA,当驱动使能信号DRV_EN处于高电平且数据DATA处于高电平时,与非门输出低电平。
第二控制信号发生器241_2可以包括或非门,所述或非门接收驱动使能信号DRV_EN和数据DATA,当驱动使能信号DRV_EN处于高电平且数据DATA处于低电平时,或非门输出高电平。
驱动部分243可以包括在节点N1和N2之间彼此并联耦合的上拉晶体管MP1和下拉晶体管MN1,以便响应于从第一控制信号发生器241_1或第二控制信号发生器241_2输出的信号来控制在传输TSV210与虚设TSV220之间执行的电荷共享操作。。换句话说,当数据DATA处于高电平,同时驱动使能信号DRV_EN处于高电平时,在从第一控制信号发生器241_1输出的信号具有低电平时,可以驱动上拉晶体管MP1。由于上拉晶体管MP1被驱动以共享第二节点N2的电压电平,第一节点N1的电压电平会升高。
当数据DATA处于低电平,同时驱动使能信号DRV_EN处于高电平时,在第二控制信号发生器241_2的输出信号具有高电平时,可以驱动下拉晶体管MN1。由于下拉晶体管MN1被驱动以共享第二节点N2的电压电平,第一节点N1的电压电平会降低。
现在半导体器件的操作描述如下。在驱动使能信号DRV_EN被激活之前,第一电平位移器231会将驱动使能信号DRV_EN改变为预充电电压VPD/VPS。第二电平位移器233会将第一节点N1的电压电平改变为预充电电压VPD/VPS,以及输出改变后的电压电平到第一反相器INV1。第一电平位移器231的输出信号和通过第二反相器INV2反相后的信号可用作控制第一反相器INV1的信号。第一反相器INV1可以在从第一电平位移器231输出的信号和通过第二反相器INV2反相后的信号的控制下将从第二电平位移器233输出的信号反相。
换句话说,当传输TSV210处于初始状态时,第一节点N1可以具有低电平(如地电压VSS)。第二电平位移器233会将地电压VSS改变为用于预充电的电压电平,而第一反相器INV1会响应于从第一电平位移器231输出的信号而被驱动,并且将从第二电平位移器233输出的电压电平反相。因此,第二节点N2可以具有与具有高电平的第一预充电电压VPD相应的电压电平。
此时,当从外界接收到写命令或读命令时,驱动使能信号DRV_EN可以被激活并施加到预充电单元230和驱动单元240。由于第一反相器INV1没有响应于激活的驱动使能信号DRV_EN而被驱动,因此可以停止预充电单元230的操作。基于驱动使能信号DRV_EN,当数据DATA处于高电平时,可以从驱动单元240中的第一控制信号发生器241_1输出具有低电平的信号。然后,可以使能驱动部分243的上拉晶体管MP1。当上拉晶体管MP1被驱动时,第一节点N1会共享与第二节点N2的电压相应的第一预充电电压VPD,且第一节点N1的电势会升高到电源电压电平VDD。传输TSV210可以驱动第一节点N1的电压电平。
另一方面,当数据DATA处于低电平时,在从第二控制信号发生器241_2输出高电平信号且下拉晶体管MN1被驱动时,传输TSV210会驱动第一节点N1至与初始状态相应的地电压电平VSS。
图3是用于描述图2中所示的半导体器件操作的时序图。
参考图3,可以查验半导体器件的预充电周期和驱动周期。
第一,当驱动使能信号DRV_EN失效时,虚设TSV220可以将具有低电平的传输TSV210的电压电平改变和反相至用于预充电的电压电平,因此虚设TSV220具有处于高电平的第一预充电电压VPD。然后,当驱动使能信号DRV_EN被激活时,可以停止虚设TSV220的预充电操作,并且可以执行传输TSV210与虚设TSV220之间的电荷共享操作。然后,基于具有高电平的数据DATA,传输TSV210的电压电平可以升高到电源电压电平VDD。
然后,当驱动使能信号DRV_EN失效时,虚设TSV220可以将具有高电平的传输TSV210的电压电平改变和反相至用于预充电的电压电平,因此虚设TSV220具有处于低电平的预充电地电压VPS。
然后,当驱动使能信号DRV_EN被激活时,可以停止虚设TSV220的预充电操作,并且可以执行传输TSV210与虚设TSV220之间的电荷共享操作。然后,基于具有低电平的数据DATA,传输TSV210的电压电平可以下降到地电压电平VSS。
然后,当驱动使能信号失效时,可以通过将传输TSV210的电压电平改变和反相至用于预充电的电压电平来预充电虚设TSV220。
基于上述操作,依照本发明实施例的半导体器件可以如下操作。
包括垂直穿过多个芯片的传输TSV和虚设TSV的半导体器件的操作方法,可以包括:在预充电周期中基于传输TSV210预充电虚设TSV220的电压电平,在驱动周期中基于数据将TSV的电压电平电荷共享,以及通过传输TSV210驱动电荷共享的电压电平。
因此,依照本发明第一实施例的半导体器件可以包括虚设TSV220,以便在用于传输TSV210的驱动操作中在共享存储在虚设TSV220中的电荷时驱动数据DATA。半导体器件可以通过预充电电容器共享电荷,并且减少可以在包括多个TSV的多芯片封装中的驱动操作期间发生的功耗。
图4是说明依照本发明实施例的半导体器件的电路图。
参考图4,半导体器件可以包括传输TSV410、电容器420、预充电单元430和驱动单元440。
传输TSV410可以包括由数据DATA驱动的TSV(例如传输TSV410可以传输数据DATA)。
在传输TSV410的驱动操作之前,电容器420可以在预充电周期中被预充电至预充电电压VPD/VPS。
预充电单元430可以包括与图2中所示的预充电单元230一样的结构。驱动单元440可以包括控制信号发生部分441和驱动部分443。控制信号发生部分441和驱动部分443可以包括与图2中所示的控制信号发生部分241和驱动部分243一样的结构。
即,与图2的实施例相比较,虚设TSV220被图4的实施例中的电容器420替代。因此,将省略对配置和操作的描述。
虽然为了说明的目的已经描述多个实施例,但是对本领域技术人员来说显而易见的是,在没有脱离本发明下面权利要求所定义的精神和范围的情况下,可以做出各种变化和修改。
例如,包含在上述实施例中的逻辑门和晶体管的位置和类型可以基于输入信号的极性用不同方式设置。
通过以上实施例可以看出,本发明提供了以下技术方案。
技术方案1.一种半导体器件,包括:
多个芯片;
第一穿通芯片通孔,其垂直穿过所述芯片;
节能单元,其适用于在预充电周期中被预充电至预充电电压;以及
驱动单元,其适用于在驱动周期中利用从所述节能单元输出的所述预充电电压来驱动数据。
技术方案2.根据技术方案1所述的半导体器件,进一步包括预充电单元,其适用于在所述预充电周期中将所述第一穿通芯片通孔的电压电平改变为所述预充电电压,并使所述预充电电压反相。
技术方案3.根据技术方案1所述的半导体器件,其中所述驱动单元包括:
控制信号发生部分,其适用于在所述驱动周期中基于所述数据来产生控制信号;以及
驱动部分,其适用于基于所述控制信号,通过与所述节能单元的电荷共享来驱动所述第一穿通芯片通孔。
技术方案4.根据技术方案3所述的半导体器件,其中所述控制信号发生部分包括:
第一控制信号发生器,其适用于在所述驱动周期中当所述数据处于高电平时产生具有低电平的控制信号;
第二控制信号发生器,其适用于在所述驱动周期中当所述数据处于低电平时产生具有高电平的控制信号。
技术方案5.根据技术方案2所述的半导体器件,其中所述预充电单元包括:
电平位移器,其适用于将所述第一穿通芯片通孔的电压电平改变为所述预充电电压;以及
反相器,其适用于将从所述电平位移器输出的信号反相并将反相信号传输至所述节能单元。
技术方案6.根据技术方案1所述的半导体器件,其中所述节能单元包括垂直穿过所述芯片的第二穿通芯片通孔。
技术方案7.根据技术方案1所述的半导体器件,其中所述节能单元包括电容器。
技术方案8.一种半导体器件,包括:
多个芯片;
第一穿通芯片通孔,其垂直穿过所述芯片;
节能单元,其适用于基于所述第一穿通芯片通孔的电压电平被预充电至预充电电压;以及
驱动单元,其适用于基于驱动使能信号利用所述节能单元的所述预充电电压来驱动数据。
技术方案9.根据技术方案8所述的半导体器件,进一步包括预充电单元,其适用于在所述预充电周期中将所述第一穿通芯片通孔的电压电平改变为所述预充电电压,并使所述预充电电压反相。
技术方案10.根据技术方案8所述的半导体器件,其中所述驱动单元包括:
控制信号发生部分,其适用于基于所述驱动使能信号和所述数据产生控制信号;以及
驱动部分,其适用于基于所述控制信号,通过与所述节能单元的电荷共享来驱动所述第一穿通芯片通孔。
技术方案11.根据技术方案10所述的半导体器件,其中所述控制信号发生部分包括:
第一控制信号发生器,其适用于当所述数据处于高电平且所述驱动使能信号被激活时产生具有低电平的控制信号;
第二控制信号发生器,其适用于当所述数据处于低电平且所述驱动使能信号被激活时产生具有高电平的控制信号。
技术方案12.根据技术方案9所述的半导体器件,其中预充电单元包括:
电平位移器,其适用于将所述第一穿通芯片通孔的电压电平改变为所述预充电电压;以及
反相器,其适用于将从所述电平位移器输出的信号反相并将反相信号传输至所述节能单元。
技术方案13.根据技术方案8所述的半导体器件,其中所述节能单元包括垂直穿过所述芯片的第二穿通芯片通孔。
技术方案14.根据技术方案8所述的半导体器件,其中所述节能单元包括电容器。
技术方案15.根据技术方案11所述的半导体器件,其中所述驱动部分包括:
上拉晶体管,其适用于当所述控制信号具有低电平时,上拉驱动所述第一穿通芯片通孔至电源电压电平;以及
下拉晶体管,其适用于当所述控制信号具有高电平时,下拉驱动所述第一穿通芯片通孔至地电压电平。
技术方案16.一种半导体器件的操作方法,所述半导体器件包括垂直穿过多个芯片的第一穿通芯片通孔和第二穿通芯片通孔,所述方法包括:
在预充电周期中,基于所述第一穿通芯片通孔的电压电平预充电所述第二穿通芯片通孔;以及
在驱动周期中,基于数据来允许所述第一穿通芯片通孔与所述第二穿通芯片通孔之间的电荷共享以便驱动所述第一穿通芯片通孔。
技术方案17.根据技术方案16所述的操作方法,其中所述第二穿通芯片通孔的预充电包括:
将所述第一穿通芯片通孔的电压电平改变为所述预充电电平;以及
使改变后的电压电平反相。
Claims (10)
1.一种半导体器件,包括:
多个芯片;
第一穿通芯片通孔,其垂直穿过所述芯片;
节能单元,其适用于在预充电周期中被预充电至预充电电压;以及
驱动单元,其适用于在驱动周期中利用从所述节能单元输出的所述预充电电压来驱动数据。
2.根据权利要求1所述的半导体器件,进一步包括预充电单元,其适用于在所述预充电周期中将所述第一穿通芯片通孔的电压电平改变为所述预充电电压,并使所述预充电电压反相。
3.根据权利要求1所述的半导体器件,其中所述驱动单元包括:
控制信号发生部分,其适用于在所述驱动周期中基于所述数据来产生控制信号;以及
驱动部分,其适用于基于所述控制信号,通过与所述节能单元的电荷共享来驱动所述第一穿通芯片通孔。
4.根据权利要求3所述的半导体器件,其中所述控制信号发生部分包括:
第一控制信号发生器,其适用于在所述驱动周期中当所述数据处于高电平时产生具有低电平的控制信号;
第二控制信号发生器,其适用于在所述驱动周期中当所述数据处于低电平时产生具有高电平的控制信号。
5.根据权利要求2所述的半导体器件,其中所述预充电单元包括:
电平位移器,其适用于将所述第一穿通芯片通孔的电压电平改变为所述预充电电压;以及
反相器,其适用于将从所述电平位移器输出的信号反相并将反相信号传输至所述节能单元。
6.根据权利要求1所述的半导体器件,其中所述节能单元包括垂直穿过所述芯片的第二穿通芯片通孔。
7.根据权利要求1所述的半导体器件,其中所述节能单元包括电容器。
8.一种半导体器件,包括:
多个芯片;
第一穿通芯片通孔,其垂直穿过所述芯片;
节能单元,其适用于基于所述第一穿通芯片通孔的电压电平被预充电至预充电电压;以及
驱动单元,其适用于基于驱动使能信号利用所述节能单元的所述预充电电压来驱动数据。
9.根据权利要求8所述的半导体器件,进一步包括预充电单元,其适用于在所述预充电周期中将所述第一穿通芯片通孔的电压电平改变为所述预充电电压,并使所述预充电电压反相。
10.一种半导体器件的操作方法,所述半导体器件包括垂直穿过多个芯片的第一穿通芯片通孔和第二穿通芯片通孔,所述方法包括:
在预充电周期中,基于所述第一穿通芯片通孔的电压电平预充电所述第二穿通芯片通孔;以及
在驱动周期中,基于数据来允许所述第一穿通芯片通孔与所述第二穿通芯片通孔之间的电荷共享以便驱动所述第一穿通芯片通孔。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140138234A KR20160043714A (ko) | 2014-10-14 | 2014-10-14 | 관통 비아를 갖는 반도체 메모리 장치 |
KR10-2014-0138234 | 2014-10-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105515563A true CN105515563A (zh) | 2016-04-20 |
Family
ID=55656164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510398226.6A Pending CN105515563A (zh) | 2014-10-14 | 2015-07-08 | 具有穿通芯片通孔的半导体器件 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9379701B2 (zh) |
KR (1) | KR20160043714A (zh) |
CN (1) | CN105515563A (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9378778B1 (en) | 2015-06-14 | 2016-06-28 | Darryl G. Walker | Package including a plurality of stacked semiconductor devices including a capacitance enhanced through via and method of manufacture |
KR102013184B1 (ko) | 2016-11-01 | 2019-08-22 | 주식회사 엘지화학 | 디엔계 고무 라텍스의 제조방법, 이를 포함하는 abs계 그라프트 공중합체의 제조방법 및 abs계 사출성형품의 제조방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101086875B1 (ko) * | 2009-09-30 | 2011-11-25 | 주식회사 하이닉스반도체 | 데이터 전송회로 및 이를 포함하는 반도체 장치 |
TWI498917B (zh) | 2012-02-21 | 2015-09-01 | Nat Univ Tsing Hua | 三維晶片之差動感測及電荷共享架構 |
US8587340B2 (en) * | 2012-03-27 | 2013-11-19 | Micron Technology, Inc. | Apparatuses including scalable drivers and methods |
KR102048254B1 (ko) * | 2013-04-11 | 2020-01-08 | 에스케이하이닉스 주식회사 | 데이터 출력 회로 및 그의 구동 방법 |
-
2014
- 2014-10-14 KR KR1020140138234A patent/KR20160043714A/ko not_active Application Discontinuation
-
2015
- 2015-03-18 US US14/661,890 patent/US9379701B2/en active Active
- 2015-07-08 CN CN201510398226.6A patent/CN105515563A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US9379701B2 (en) | 2016-06-28 |
KR20160043714A (ko) | 2016-04-22 |
US20160105171A1 (en) | 2016-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102315845B (zh) | 半导体集成电路 | |
TWI543188B (zh) | 半導體裝置 | |
CN104103307B (zh) | 数据输出电路及其驱动方法 | |
US20140063990A1 (en) | Multi-chip semiconductor apparatus | |
CN111739875A (zh) | 叠层半导体器件及其测试方法 | |
KR102146470B1 (ko) | 실리콘 관통 비아를 갖는 반도체 장치 | |
US20140344613A1 (en) | Semiconductor apparatus and memory system | |
CN106815177A (zh) | 具有多列的半导体装置 | |
US7940074B2 (en) | Data transmission circuit and semiconductor apparatus including the same | |
CN105515563A (zh) | 具有穿通芯片通孔的半导体器件 | |
US9576936B2 (en) | Semiconductor system having semiconductor apparatus and method of determining delay amount using the semiconductor apparatus | |
US7660185B2 (en) | Chip select controller and non-volatile memory device including the same | |
US8411478B2 (en) | Three-dimensional stacked semiconductor integrated circuit | |
CN104112469A (zh) | 半导体芯片、半导体集成电路、半导体系统以及驱动半导体系统的方法 | |
US9140743B2 (en) | Semiconductor system that tests the connectivity between a metal and a bump that are formed in the upper portion of a penetrating electrode | |
CN106357262A (zh) | 半导体装置 | |
TW201409644A (zh) | 雙重矽晶穿孔結構 | |
KR102657544B1 (ko) | 반도체 장치 및 이를 포함하는 반도체 시스템 | |
US9940979B2 (en) | Semiconductor device including a redistribution layer | |
CN103838684B (zh) | 多芯片系统和半导体封装 | |
CN104751882B (zh) | 用于初始化通道的3d半导体装置 | |
CN105632545B (zh) | 一种3d内存芯片 | |
KR102252786B1 (ko) | 멀티 칩 패키지 | |
CN105280623B (zh) | 层叠封装体和待机电流的降低 | |
US11201149B2 (en) | Semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160420 |
|
WD01 | Invention patent application deemed withdrawn after publication |