CN103838684B - 多芯片系统和半导体封装 - Google Patents

多芯片系统和半导体封装 Download PDF

Info

Publication number
CN103838684B
CN103838684B CN201310283606.6A CN201310283606A CN103838684B CN 103838684 B CN103838684 B CN 103838684B CN 201310283606 A CN201310283606 A CN 201310283606A CN 103838684 B CN103838684 B CN 103838684B
Authority
CN
China
Prior art keywords
chip
operating unit
transmission circuit
chips
multiple chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310283606.6A
Other languages
English (en)
Other versions
CN103838684A (zh
Inventor
郑椿锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103838684A publication Critical patent/CN103838684A/zh
Application granted granted Critical
Publication of CN103838684B publication Critical patent/CN103838684B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/36—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of semiconductors, not otherwise provided for
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018592—Coupling arrangements; Interface arrangements using field effect transistors only with a bidirectional operation

Abstract

一种多芯片系统可以包括多个芯片和被所述多个芯片共用的通道。所述多个芯片中的至少一个芯片包括传输电路，所述传输电路被配置为将信号传输给通道。传输电路的驱动能力基于所述多个芯片的数量来调整。

Description

多芯片系统和半导体封装
相关申请的交叉引用
本申请要求于2012年11月22日提交的韩国专利申请No.10-2012-0132958的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种包括多芯片的系统和一种半导体封装，更具体而言，涉及对多芯片系统中的共用通道上的信号特性的改进。
背景技术
近来，在大多数电子系统中用作存储器件的半导体存储器的容量和速度有增加的趋势。已经作出各种尝试来在更小尺寸的存储器中安装更大存储容量的具有有效驱动能力的存储器。
为了提高存储器的集成度，已经采用了层叠多个存储器芯片的三维（3D）布局来取代传统的二维（2D）布局。存储器芯片的3D布局可以成为一种解决方案来满足日益增长的减小存储器尺寸同时通过更大容量来实现更高集成度的需求。
TSV（穿通硅通孔）方案作为3D布局技术之一，已被用作一种替代方案来克服3D布局中的各种问题，诸如由于模块上的电路之间的距离所造成的传输速度下降以及窄数据带宽。根据TSV方案，将路径限定为穿通多个层叠的存储器芯片，并且存储器芯片经由所述路径和形成在所述路径中的电极来相互通信。
图1是示出说明包括多芯片的现有封装的图。
参见图1，在所述封装中，多个芯片110至140层叠，并且利用穿通层叠的芯片110至140的TSV而形成公共通道101。所述多个芯片110至140分别包括传输电路TX1至TX4和接收电路RX1至RX4。传输电路TX1至TX4经由通道101将输出信号或数据驱动至接收电路RX1至RX4。例如，芯片110的接收电路RX1可以接收由芯片140的传输电路TX4驱动至通道101的信号，芯片140的接收电路RX4可以接收由芯片110的传输电路TX1驱动至通道101的信号。
多芯片封装中层叠的芯片数量可以根据存储器设计而改变。通道101的长度和负载（取决于多芯片封装中所层叠的芯片数量）会影响通道101上的信号特性。
发明内容
本发明的示例性实施例旨在提供一种多芯片系统或多芯片封装，所述多芯片系统或多芯片封装能够防止多个芯片所共用的通道上的信号特性由于多芯片封装或多芯片系统中的芯片数量而改变。
根据本发明的一个实施例，一种多芯片系统可以包括多个芯片以及被所述多个芯片共用的通道。这里，所述多个芯片中的至少一个芯片包括传输电路，所述传输电路被配置为将信号传输给所述通道，其中，所述传输电路的驱动能力基于所述多个芯片的数量来调整。
根据本发明的另一个实施例，一种多芯片封装可以包括层叠的多个芯片以及被所述多个芯片共用的通道，其中，所述多个芯片中的至少一个芯片包括传输电路，所述传输电路被配置为将信号传输给所述通道，其中，所述传输电路的驱动能力基于所述多个芯片的数量来调整。
根据本发明的实施例，用于通道的芯片驱动能力根据多芯片系统中的共用通道的芯片的数量来调整，使得可以防止通道上的信号特性由于芯片的数量而改变。
附图说明
图1是说明包括多芯片的现有封装的图。
图2是说明根据本发明的一个实施例的多芯片封装的配置图。
图3是根据第一实施例的图2所示的详细配置图。
图4是根据第二实施例的图2所示的详细配置图。
图5是根据第三实施例的图2所示的详细配置图。
图6是说明根据本发明的一个实施例的图2至图5所示的传输电路的电路图。
图7是根据本发明的一个实施例的多芯片电路板的配置图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本说明书充分与完整，并向本领域技术人员充分地传达本发明的范围。在说明书中，相同的附图标记在本发明的不同附图和实施例中表示相似的部分。还要注意的是，在本说明书中，“连接/耦接”指一个部件不仅直接与另一个部件耦接，而且还指经由中间部件间接地与其它部件耦接。此外，只要不在句中特意提及，则单数形式可以包括多数形式。
图2说明根据本发明的一个实施例的多芯片封装的配置图。
参见图2，多芯片封装200包括多个芯片210至240以及一个或更多个通道201至203。
所述多个芯片210至240层叠在封装200中。所述多个芯片210至240可以是同种的或不同种的。例如，所述多个芯片210至240中的一个、一部分或全部可以是存储器芯片或存储器控制器。芯片210可以作为与封装200外部的接口，而其它的芯片220至240可以是存储器芯片。所述多个芯片210至240可以不与存储器相关联。不管芯片的种类如何，本发明涵盖共用通道201至203的芯片210至240。在层叠的芯片210至240中，最上层的芯片210可以是主芯片并且可以作为其它芯片210至240与封装200外部之间的接口，其它的芯片220至240起从芯片的作用。
通道201至203允许芯片210至240利用分别设置在芯片210至240中的传输电路TX1_1至TX4_3和接收电路RX1_1至RX4_3来相互交换信号。通道201至203可以通过TSV形成。通道的数量可以根据存储器设计而改变。针对通道201至203，一些芯片可以包括传输电路或接收电路之一。
层叠在封装200中的芯片210至240的数量的增加导致通道201至203的长度的增加，以及导致与通道201至203相连接的传输电路TX1_1至TX4_3和接收电路RX1_1至RX4_3的数量的增加，因此导致通道201至203的负载的增加。即，通道201至203的负载取决于封装200中的芯片210至240的数量。通道201至203的负载的增加使得信号在通道201至203上从高到低或从低到高的转换困难，这可能会引起高速信号传输的扰乱。
在图2的实施例中，传输电路TX1_1至TX4_3的驱动能力根据共用通道201至203的芯片210至240的数量来调整。当芯片210至240的数量增加时，传输电路TX1_1至TX4_3的驱动能力增加，使得尽管存在通道的高负载也可以在没有失真的情况下经由通道来传送信号。当芯片210至240的数量变得更小时，传输电路TX1_1至TX4_3的驱动能力被调整，可以节省多芯片封装的功率。
图3示出根据第一实施例的图2的详细配置图。在第一实施例中，与封装200中的芯片210至240的数量有关的信息储存在芯片210至240中的一个中。
参见图3，芯片210包括芯片数量储存单元310。芯片数量储存单元310可以以二进制码的形式储存芯片数量码CN<0:2>，所述芯片数量码CN<0:2>指示封装200中的芯片数量。芯片数量储存单元310可以是非易失性存储器，诸如熔丝电路。芯片数量码CN<0:2>经由用于传输芯片数量码CN<0:2>的通道301而被传送到封装200中的其它芯片220至240。芯片210至240的传输电路TX1_1至TX4_3根据芯片数量码CN<0:2>来调整它们自己的驱动能力。
芯片数量码的比特数可以根据存储器设计来改变。用于通道301的形成在封装200中的TSV的数量和用于传输芯片数量码<0:2>的传输电路320的数量取决于芯片数量码CN<0:2>的比特数。与传输电路TX1_1至TX4_3的驱动能力相似，传输电路320的驱动能力可以根据芯片数量码CN<0:2>来调整。
芯片数量储存单元310可以设置在封装200中的芯片220至240中的一个之中。作为另一个实施例，芯片210至240中的每个可以具有芯片数量储存单元310，并且可以根据储存在其自己的芯片数量储存单元310中的芯片数量码CN<0:2>来调整其自己的传输电路TX1_1至TX4_3的驱动能力。
图4示出根据第二实施例的图2的详细配置图。在第二实施例中，与封装200中的芯片210至240的数量有关的信息储存在位于封装200外部的另一个芯片400中。为了便于说明，假设封装200中的芯片210至240是存储器芯片，而位于封装200外部的芯片400是存储器控制器。
参见图4，存储器控制器400中的控制器401被配置为将命令CMD和地址ADD传送给存储器封装200，并且与存储器封装200交换数据DATA。命令CMD可以包括激活、预充电、读取、写入、刷新命令等，地址ADD包括用于在存储器封装200中选择芯片210至240中的一个的信息（所述信息将跟随在来自存储器控制器400的命令CMD之后），以及用于在选中的芯片中选择区域的信息。在读取操作中，读取数据DATA从存储器封装200传送至存储器控制器400，在写入操作中，写入数据DATA从存储器控制器400传送到存储器封装200。
在存储器封装200的芯片210至240之中，作为主芯片的最下层的芯片210用作存储器控制器400与其它芯片220至240之间的通信接口。
存储器控制器400中的芯片数量储存单元402储存芯片数量码CN<0:2>，所述芯片数量码CN<0:2>指示层叠在存储器封装200中的存储器芯片210至240的数量。存储器封装200中的存储器芯片210将来自存储器控制器400的芯片数量码CN<0:2>传送到其它的芯片220至240。存储器芯片210至240的传输电路TX1_1至TX4_3根据芯片数量码CN<0:2>来调整其自己的驱动能力。
形成在封装200中的用于通道301的TSV的数量以及用于传输芯片数量码CN<0:2>的传输电路320的数量取决于芯片数量码CN<0:2>的比特数。与传输电路TX1_1至TX4_3的驱动能力相似，传输电路320的驱动能力可以根据芯片数量码CN<0:2>来调整。
图5说明根据本发明第三实施例的图2的详细配置图。在第三实施例中，通过芯片210至240来产生与芯片210至240的数量有关的信息。
参见图5，芯片210至240分别包括用于对芯片210至240的数量计数的操作单元510至540。操作单元510至540相互串联连接，操作单元510至540中的每个将从前一操作单元接收的码值<0:2>增加1，并将所得的值传送给下一操作单元。在相互串联连接的操作单元510至540之中，第一级的操作单元510接收码值“000”，所述码值“000”可以通过将第一级的操作单元510的输入接地来实现。在相互串联连接的操作单元510至540之中，从最后一级的操作单元540输出的码值是指示芯片210至240的总数量的芯片数量码CN<0:2>。
操作单元510至540的操作将在以下描述。操作单元510将输入的码值“000”增加1，并将为“001”的码<0:2>传送给操作单元520。操作单元520将输入的码值“001”增加1，并将为“010”的码<0:2>传送给操作单元530。当重复此过程时，从最后一级的操作单元540输出的码是指示封装200中的芯片210至240的数量的码的芯片数量码CN<0:2>。
在操作单元540中产生的芯片数量码CN<0:2>被传送到芯片210至240中所有的传输电路TX1_1至TX4_3，以根据芯片数量码CN<0:2>来调整它们自己的驱动能力。用于传输芯片数量码CN<0:2>的通道301可以包括与芯片数量码CN<0:2>的比特数大体一样多的TSV。传输电路320的数量也与芯片数量码CN<0:2>的比特数大体相同。与传输电路TX1_1至TX4_3的驱动能力相似，传输电路320的驱动能力可以根据芯片数量码CN<0:2>的码值来调整。
图6示出根据本发明的实施例的图2至图5的传输电路TX1_1至TX4_3的电路图。图6示出传输电路TX1_1，所述传输电路TX1_1与其余的传输电路TX1_1至TX4_3大体相同。
参见图6，传输电路TX1_1包括激活控制单元610和驱动器D1至D3。
激活控制单元610被配置为接收芯片数量码CN<0:2>并且根据芯片数量码CN<0:2>来激活多个激活信号EN1和EN2。例如，如果封装200包括一个或两个芯片，则激活控制单元610将所有的激活信号EN1和EN2都去激活，如果封装200包括三至五个芯片，则激活控制单元610将激活信号EN1激活并且将激活信号EN2去激活，如果封装200包括五个或更多个芯片，则激活控制单元610将所有的激活信号EN1和EN2都激活。激活信号的数量可以根据存储器设计来改变。
驱动器D1至D3被配置为根据激活信号EN1和EN2的激活而将输出信号OUT驱动至通道201。无论激活信号EN1和EN2的电平如何，驱动器D1都将输出信号OUT驱动至通道201。驱动器D2在激活信号EN1的激活之下将输出信号OUT驱动至通道201。驱动器D3在激活信号EN2的激活之下将输出信号OUT驱动至通道201。驱动器的数量取决于激活信号的数量。
由于随着芯片210至240的数量增加，激活控制单元610激活更多数量的激活信号EN1和EN2，并且随着更多数量的激活信号EN1和EN2被激活，驱动器D1至D3将更多的输出信号OUT驱动至通道201，因此传输电路TX1_1至TX4_3的驱动能力可以根据芯片210至240的数量来调整。
可以设计一个激活控制单元被多个传输电路共用。例如，一个芯片210中的传输电路TX1_1至TX1_3能够共用一个激活控制单元610。
图7说明根据本发明的实施例的多芯片电路板的配置图。
参见图7，多芯片电路板包括电路板700、电路板700上的多个芯片710至740、以及形成在电路板700上的通道701。
所述多个芯片710至740的传输电路TX1至TX4和接收电路RX1至RX4经由通道701相互交换信号。通道701可以是形成在电路板700上的互连。随着共用通道701的芯片710至740的数量增加，通道701的长度和负载增加。因此，用于通道701的传输电路TX1至TX4的驱动能力可以根据共用通道701的芯片710至740的数量来调整。
与图3所示的实施例相似，共用通道701的芯片710至740的数量可以被储存在芯片710至740中的一个（例如，710）之中并且被传送至其它的芯片（720至740），或者与图4的实施例相似，可以被储存在芯片710至740外部的另一芯片（未示出）中并且传送至芯片。另外，与图5所示的实施例相似，芯片710至740中可以包括操作单元，并且芯片710至740可以通过其自己来计算芯片710至740的数量。
根据上述实施例，本发明可以应用于在封装中共用通道的芯片之中，或应用于在电路板上共用通道的芯片之中。以此方式，本发明可以应用于包括共用通道的芯片的所有类型的多芯片系统。
虽然已经结合具体的实施例描述了本发明，但是本领域技术人员应当清楚的是，在不脱离所附权利要求所限定的本发明的主旨和范围的情况下，可以进行各种变化和修改。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种多芯片系统，包括：
多个芯片；以及
通道，所述多个芯片共用所述通道，
其中，所述多个芯片中的至少一个芯片包括传输电路，所述传输电路被配置为将信号传输给所述通道，
其中，所述传输电路的驱动能力基于所述多个芯片的数量来调整。
技术方案2.如技术方案1所述的多芯片系统，其中，所述多个芯片的数量的信息被储存在所述多个芯片的芯片中。
技术方案3.如技术方案1所述的多芯片系统，其中，所述多个芯片的数量的信息被储存在被配置为控制所述多芯片系统的控制芯片中，并被传送给所述多个芯片。
技术方案4.如技术方案1所述的多芯片系统，其中，所述传输电路的驱动能力随着所述多个芯片的数量的增加而增加，并且随着所述多个芯片的数量的减小而减小。
技术方案5.如技术方案1所述的多芯片系统，其中，所述多个芯片中的每个包括：
操作单元，所述操作单元被配置为对所述芯片的数量计数，
其中，设置在所述芯片中的所述操作单元相互串联连接。
技术方案6.如技术方案5所述的多芯片系统，其中，在相互串联连接的所述操作单元之中，第一级的操作单元被配置为接收初始值，其它的操作单元被配置为接收前一级的操作单元的输出值，并且所述操作单元被配置为输出将输入的值增加1所获得的值。
技术方案7.如技术方案6所述的多芯片系统，其中，在相互串联连接的所述操作单元之中，最后一级的操作单元的输出值是芯片的数量。
技术方案8.一种多芯片封装，包括：
层叠的多个芯片；以及
通道，所述多个芯片共用所述通道，
其中，所述多个芯片中的至少一个芯片包括传输电路，所述传输电路被配置为将信号传输给所述通道，
其中，所述传输电路的驱动能力基于所述多个芯片的数量来调整。
技术方案9.如技术方案8所述的多芯片封装，其中，所述多个芯片的数量的信息被储存在所述多个芯片的芯片中。
技术方案10.如技术方案8所述的多芯片封装，其中，所述多个芯片是存储器芯片，所述多个芯片的数量储存在存储器控制器芯片中，并且与所述多个芯片的数量有关的信息储存在所述存储器控制器芯片中并且传送给所述多个芯片。
技术方案11.如技术方案8所述的多芯片封装，其中，所述传输电路的驱动能力随着所述多个芯片的数量的增加而增加，并且随着所述多个芯片的数量的减小而减小。
技术方案12.如技术方案8所述的多芯片封装，其中，所述多个芯片中的每个包括：
操作单元，所述操作单元被配置为对所述芯片的数量计数，
其中，设置在所述芯片中的所述操作单元相互串联连接。
技术方案13.如技术方案12所述的多芯片封装，其中，在相互串联连接的所述操作单元之中，第一级的操作单元被配置为接收初始值，其它的操作单元被配置为接收前一级的操作单元的输出值，并且所述操作单元被配置为输出将输入的值增加1所获得的值。
技术方案14.如技术方案13所述的多芯片封装，其中，在相互串联连接的所述操作单元之中，最后一级的操作单元的输出值是芯片的数量，并且被传送给所述多个芯片中的每个。
技术方案15.如技术方案8所述的多芯片封装，其中，所述传输电路包括：
多个驱动器，
其中，在所述多个驱动器之中，要被激活的驱动器的数量基于所述多个芯片的数量来确定。

Claims (15)

1.一种多芯片系统，包括：
多个芯片；以及
信号线，所述多个芯片共用所述信号线，
其中，所述多个芯片中的至少一个芯片包括传输电路，所述传输电路被配置为将信号传输给所述信号线，以及
其中，所述传输电路的驱动能力基于被储存作为芯片数量码的所述多个芯片的数量来调整。
2.如权利要求1所述的多芯片系统，其中，所述多个芯片的数量的信息被储存在所述多个芯片的芯片中。
3.如权利要求1所述的多芯片系统，其中，所述多个芯片的数量的信息被储存在被配置为控制所述多芯片系统的控制芯片中，并被传送给所述多个芯片。
4.如权利要求1所述的多芯片系统，其中，所述传输电路的驱动能力随着所述多个芯片的数量的增加而增加，并且随着所述多个芯片的数量的减小而减小。
5.如权利要求1所述的多芯片系统，其中，所述多个芯片中的每个包括：
操作单元，所述操作单元被配置为对所述芯片的数量计数，
其中，设置在所述芯片中的所述操作单元相互串联连接。
6.如权利要求5所述的多芯片系统，其中，在相互串联连接的所述操作单元之中，第一级的操作单元被配置为接收初始值，其它的操作单元被配置为接收前一级的操作单元的输出值，并且所述操作单元被配置为输出将输入的值增加1所获得的值。
7.如权利要求6所述的多芯片系统，其中，在相互串联连接的所述操作单元之中，最后一级的操作单元的输出值是芯片的数量。
8.一种多芯片封装，包括：
层叠的多个芯片；以及
信号线，所述多个芯片共用所述信号线，
其中，所述多个芯片中的至少一个芯片包括传输电路，所述传输电路被配置为将信号传输给所述信号线，以及
其中，所述传输电路的驱动能力基于被储存作为芯片数量码的所述多个芯片的数量来调整。
9.如权利要求8所述的多芯片封装，其中，所述多个芯片的数量的信息被储存在所述多个芯片的芯片中。
10.如权利要求8所述的多芯片封装，其中，所述多个芯片是存储器芯片，所述多个芯片的数量储存在存储器控制器芯片中，并且与所述多个芯片的数量有关的信息储存在所述存储器控制器芯片中并且传送给所述多个芯片。
11.如权利要求8所述的多芯片封装，其中，所述传输电路的驱动能力随着所述多个芯片的数量的增加而增加，并且随着所述多个芯片的数量的减小而减小。
12.如权利要求8所述的多芯片封装，其中，所述多个芯片中的每个包括：
操作单元，所述操作单元被配置为对所述芯片的数量计数，
其中，设置在所述芯片中的所述操作单元相互串联连接。
13.如权利要求12所述的多芯片封装，其中，在相互串联连接的所述操作单元之中，第一级的操作单元被配置为接收初始值，其它的操作单元被配置为接收前一级的操作单元的输出值，并且所述操作单元被配置为输出将输入的值增加1所获得的值。
14.如权利要求13所述的多芯片封装，其中，在相互串联连接的所述操作单元之中，最后一级的操作单元的输出值是芯片的数量，并且被传送给所述多个芯片中的每个。
15.如权利要求8所述的多芯片封装，其中，所述传输电路包括：
多个驱动器，
其中，在所述多个驱动器之中，要被激活的驱动器的数量基于所述多个芯片的数量来确定。
CN201310283606.6A 2012-11-22 2013-07-08 多芯片系统和半导体封装 Active CN103838684B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120132958A KR101936355B1 (ko) 2012-11-22 2012-11-22 멀티-칩 시스템 및 반도체 패키지
KR10-2012-0132958 2012-11-22

Publications (2)

Publication Number Publication Date
CN103838684A CN103838684A (zh) 2014-06-04
CN103838684B true CN103838684B (zh) 2019-02-01

Family

ID=50727378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310283606.6A Active CN103838684B (zh) 2012-11-22 2013-07-08 多芯片系统和半导体封装

Country Status (3)

Country Link
US (1) US8854088B2 (zh)
KR (1) KR101936355B1 (zh)
CN (1) CN103838684B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101709296B1 (ko) 2015-11-12 2017-02-22 이종호 그리스 주유기용 밀폐판 조립구조
US10083722B2 (en) 2016-06-08 2018-09-25 Samsung Electronics Co., Ltd. Memory device for performing internal process and operating method thereof
US10593086B2 (en) 2017-10-13 2020-03-17 Schneider Electric Systems Usa, Inc. Augmented reality light beacon

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034699A (zh) * 2006-03-06 2007-09-12 三洋电机株式会社 多芯片封装体

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7389194B2 (en) 2005-07-06 2008-06-17 Rambus Inc. Driver calibration methods and circuits
US20100270668A1 (en) 2009-04-28 2010-10-28 Wafer-Level Packaging Portfolio Llc Dual Interconnection in Stacked Memory and Controller Module
JP5420648B2 (ja) * 2009-05-22 2014-02-19 株式会社日立製作所 半導体装置
KR20110002281A (ko) 2009-07-01 2011-01-07 주식회사 하이닉스반도체 반도체 칩 관통라인의 지연량 검출회로 및 그를 이용한 반도체 장치
JP2011081732A (ja) * 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置及びその調整方法並びにデータ処理システム
JP5595708B2 (ja) 2009-10-09 2014-09-24 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその調整方法並びにデータ処理システム
KR20110119087A (ko) 2010-04-26 2011-11-02 삼성전자주식회사 스택형 반도체 장치
JP5635924B2 (ja) * 2011-02-22 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその試験方法
KR20120126653A (ko) * 2011-05-12 2012-11-21 에스케이하이닉스 주식회사 반도체 장치 및 그를 포함하는 반도체 패키지 시스템
US8866508B2 (en) * 2012-01-20 2014-10-21 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for calibrating chips in a 3D chip stack architecture
JP5439567B1 (ja) * 2012-10-11 2014-03-12 株式会社東芝 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034699A (zh) * 2006-03-06 2007-09-12 三洋电机株式会社 多芯片封装体

Also Published As

Publication number Publication date
US8854088B2 (en) 2014-10-07
KR101936355B1 (ko) 2019-01-08
US20140139269A1 (en) 2014-05-22
CN103838684A (zh) 2014-06-04
KR20140065905A (ko) 2014-05-30

Similar Documents

Publication Publication Date Title
US11031049B2 (en) Flexible memory system with a controller and a stack of memory
CN101626016B (zh) 半导体器件
CN102646085B (zh) 半导体装置
US9177911B2 (en) Package substrates with multiple dice
US7830692B2 (en) Multi-chip memory device with stacked memory chips, method of stacking memory chips, and method of controlling operation of multi-chip package memory
TWI387072B (zh) 具有晶片堆疊之系統
CN102315845B (zh) 半导体集成电路
CN101770439A (zh) 电子系统与其操作方法
JP4982778B2 (ja) 電子回路装置
CN105006246A (zh) 半导体存储器件
CN103838684B (zh) 多芯片系统和半导体封装
KR20160041535A (ko) 신호를 전송하는데 있어 피크 전류를 감소시키는 반도체 장치 및 시스템
CN103066067A (zh) 半导体装置
KR102036693B1 (ko) 반도체 메모리 시스템 및 그의 동작 방법
US9940979B2 (en) Semiconductor device including a redistribution layer
CN114036086B (zh) 基于三维异质集成的串行接口存储芯片
CN104751882B (zh) 用于初始化通道的3d半导体装置
CN109785873A (zh) 层叠式半导体装置和半导体系统
CN102216993A (zh) 存储器控制器
KR102252786B1 (ko) 멀티 칩 패키지
US8947152B2 (en) Multi-chip package
CN105632545A (zh) 一种3d内存芯片
US11687472B2 (en) Interface for semiconductor device and interfacing method thereof
CN105990325A (zh) 层叠封装体和包括层叠封装体的系统级封装体
CN114334942A (zh) 具有接口的半导体器件及半导体器件的接口管理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant