CN109785873A - 层叠式半导体装置和半导体系统 - Google Patents

层叠式半导体装置和半导体系统 Download PDF

Info

Publication number
CN109785873A
CN109785873A CN201810790501.2A CN201810790501A CN109785873A CN 109785873 A CN109785873 A CN 109785873A CN 201810790501 A CN201810790501 A CN 201810790501A CN 109785873 A CN109785873 A CN 109785873A
Authority
CN
China
Prior art keywords
break
hole
signal
transmission
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810790501.2A
Other languages
English (en)
Other versions
CN109785873B (zh
Inventor
洪尹起
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109785873A publication Critical patent/CN109785873A/zh
Application granted granted Critical
Publication of CN109785873B publication Critical patent/CN109785873B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/848—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by adjacent switching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种层叠式半导体装置和半导体系统。半导体装置可以包括将第一芯片与第二芯片耦接的穿通通孔和冗余穿通通孔。传输电路可以用冗余穿通通孔对穿通通孔执行修复操作，或者基于穿通通孔缺陷信息来将电源电压供应给冗余穿通通孔。

Description

层叠式半导体装置和半导体系统
相关申请的交叉引用
本申请要求于2017年11月13日向韩国知识产权局提交的申请号为10-2017-0150573的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例总体而言涉及一种半导体技术，并且更具体地，涉及一种层叠式半导体装置和半导体系统。
背景技术
为了提高半导体装置的集成度，已经开发了在单个封装体中层叠并封装多个芯片的3D(三维)半导体装置。在3D半导体装置中，由于两个或更多个芯片垂直层叠，因此可以在同一面积内实现最大程度的集成。可以应用各种方法来实现3D半导体装置。在其中一种方法中，具有相同结构的多个芯片被层叠并且使用诸如金属线的导线彼此电耦接以作为一个半导体装置来操作。
最近，在本领域中已经公开了TSV(穿通硅通孔)型半导体装置，其中通孔被形成为穿过多个层叠芯片，使得所有芯片彼此电耦接。在TSV型半导体装置中，因为通孔垂直穿过各个芯片以将它们彼此电耦接，所以当与其中各个芯片通过使用导线的外围布线而彼此电耦接的半导体装置相比，其可以有效地减小封装体的面积。
发明内容
在一个实施例中，半导体装置可以包括将第一芯片与第二芯片耦接的正常穿通通孔和冗余穿通通孔。所述半导体装置可以包括传输电路，所述传输电路被配置为当所述正常穿通通孔中存在缺陷时，使被分配为要经由所述正常穿通通孔传输的传输信号绕行到所述冗余穿通通孔，而当所述正常穿通通孔中不存在缺陷时，用电源电压驱动所述冗余穿通通孔。
在一个实施例中，半导体装置可以包括将第一芯片与第二芯片耦接的第一穿通通孔、第二穿通通孔和冗余穿通通孔。所述半导体装置可以包括第一传输电路，所述第一传输电路被配置为当所述第一穿通通孔和所述第二穿通通孔中的任何一个中存在缺陷时，使被分配为要经由所述第二穿通通孔传输的第一传输信号绕行到所述冗余穿通通孔，而当所述第一穿通通孔和所述第二穿通通孔中不存在缺陷时，用电源电压驱动所述冗余穿通通孔。
在一个实施例中，半导体装置可以包括设置在第一沟道中并将第一芯片与第二芯片耦接的第一穿通通孔。所述半导体装置可以包括第一传输电路，所述第一传输电路被配置为基于被激活的所述第一沟道来经由所述第一穿通通孔传输第一信号，而基于被去激活的所述第一沟道来经由所述第一穿通通孔供应电源电压。
在一个实施例中，半导体装置可以包括将第一芯片与第二芯片耦接的穿通通孔和冗余穿通通孔。传输电路可以用所述冗余穿通通孔来对所述穿通通孔执行修复操作，或者基于穿通通孔缺陷信息来将电源电压供应给所述冗余穿通通孔。
附图说明
图1是示出根据一个实施例的半导体系统的配置的示例代表的示图。
图2是示出根据一个实施例的半导体装置的配置的示例代表的示图。
图3A和图3B是用于帮助解释根据一个实施例的半导体装置的修复操作的概念的示例代表的示图。
图4是示出根据一个实施例的半导体装置的部分配置的示例代表的示图。
图5是示出图4中所示的冗余控制电路的配置的示例代表的示图。
图6是示出图4中所示的传输控制电路的配置的示例代表的示图。
图7是示出根据一个实施例的半导体装置的配置的示例代表的示图。
图8是示出根据一个实施例的半导体装置的部分配置的示例代表的示图。
图9是示出图8中所示的传输控制电路的配置的示例代表的示图。
具体实施方式
在下文中，下面将参考附图通过各种示例的实施例来描述层叠式半导体装置和半导体系统。
各种实施例可以涉及一种层叠式半导体装置，其包括穿通通孔和能够修复有缺陷的穿通通孔或额外供应电力的传输电路。
在图1中，根据一个实施例的半导体系统1可以包括封装衬底110、中介层120、第一半导体装置130和第二半导体装置140。中介层120可以层叠在封装衬底110上。中介层120和封装衬底110可以经由电耦接装置150(诸如凸球、球网格阵列或C4凸块)彼此耦接。通过其传输信号的信号路径可以形成在中介层120和封装衬底110中。虽然未示出，但是封装衬底110可以包括封装球(package ball)(未示出)，并且半导体系统1可以经由封装球与外部电子装置耦接。
第一半导体装置130和第二半导体装置140可以层叠在中介层120上，并且可以经由微凸块160与中介层120耦接。第一半导体装置130和第二半导体装置140可以经由形成在中介层120中的信号路径而彼此通信。半导体系统1的组件可以被封装到单个封装体中，并且可以以片上系统(SOC)、系统级封装(SIP)、多芯片封装体或倒装芯片封装体(flip chippackage)的形式实现。
第一半导体装置130可以是控制第二半导体装置140的主装置。第一半导体装置130可以是中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)、应用处理器(AP)、控制器芯片或存储器控制器芯片。
第二半导体装置140可以是由第一半导体装置130控制的从属装置。第二半导体装置140可以是诸如DRAM的易失性存储器，或者可以是诸如快闪存储器、相变随机存取存储器(PCRAM)、电阻式随机存取存储器(ReRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)和自旋转移力矩随机存取存储器(STTRAM)的非易失性存储器。可选择地，第二半导体装置140可以通过组合易失性存储器和非易失性存储器之中的至少两个来配置。在一个实施例中，第二半导体装置140可以是包括多个芯片的层叠式存储装置。
图2是示出根据一个实施例的半导体装置2的配置的示例代表的示图。在图2中，半导体装置2可以应用为第一半导体装置130和第二半导体装置140中的任意一个。以下，将作为示例描述半导体装置2应用为第二半导体装置140的情况。半导体装置2可以包括多个芯片。多个芯片可以彼此层叠并且可以构成单个半导体装置。虽然在图2中示出了层叠具有相同结构的四个芯片210、220、230和240，但应当注意，可以层叠两个、八个或者十六个芯片。第一芯片至第四芯片210、220、230和240可以是相同类型的芯片，或者层叠在底部的第一芯片210或层叠在顶部的第四芯片240可以与其他芯片具有不同的结构。多个穿通通孔TSV1、TSVn和RTSV(n是2或更大的整数)可以形成在相应的第一芯片至第四芯片210、220、230和240中，并且第一芯片至第四芯片210、220、230和240可以经由多个穿通通孔TSV1、TSVn和RTSV电耦接。多个穿通通孔TSV1、TSVn和RTSV可以经由微凸块201将一个芯片与另一个芯片电耦接。多个穿通通孔TSV1、TSVn和RTSV可以包括一个或更多个正常穿通通孔以及至少一个冗余穿通通孔。
第一芯片210可以包括核心电路211、第一穿通通孔TSV1、第n穿通通孔TSVn和冗余穿通通孔RTSV。核心电路211可以包括用于储存和输出数据的配置和电路。虽然未示出，但核心电路211可以包括包含用于储存数据的多个存储单元的存储单元阵列、用于将数据储存在存储单元阵列中的电路、用于输出储存在存储单元阵列中的数据的电路等。第一穿通通孔TSV1和第n穿通通孔TSVn可以是正常穿通通孔，并且可以是能够分别传输分配给其的传输信号的信号路径。例如，被分配的传输信号可以是数据，并且该数据可以从核心电路211输出或者可以从外部装置(例如，图1中示出的第一半导体装置130)接收。冗余穿通通孔RTSV可以是能够在第一穿通通孔TSV1或第n穿通通孔TSVn中出现缺陷时通过替换第一穿通通孔TSV1或第n穿通通孔TSVn以执行修复操作来传输信号的信号路径。第一穿通通孔TSV1和第n穿通通孔TSVn中的每一个可以与传输电路TX和接收电路RX耦接。冗余穿通通孔RTSV可以与传输电路RTX和接收电路RX耦接。第一芯片210的传输电路TX和RTX可以基于从核心电路211输出的信号来驱动相应的穿通通孔TSV1、TSVn和RTSV。第一芯片210的接收电路RX可以接收经由相应的穿通通孔TSV1、TSVn和RTSV传输的信号，并且可以将接收到的信号提供给核心电路211。第二芯片220的传输电路TX和RTX可以基于从核心电路221输出的信号来驱动相应的穿通通孔TSV1、TSVn和RTSV。第二芯片220的接收电路RX可以接收经由相应的穿通通孔TSV1、TSVn和RTSV传输的信号，并且可以将接收到的信号提供给核心电路221。第三芯片230的传输电路TX和RTX可以基于从核心电路231输出的信号来驱动相应的穿通通孔TSV1、TSVn和RTSV。第三芯片230的接收电路RX可以接收经由相应的穿通通孔TSV1、TSVn和RTSV传输的信号，并且可以将接收到的信号提供给核心电路231。第四芯片240的传输电路TX和RTX可以基于从核心电路241输出的信号来驱动相应的穿通通孔TSV1、TSVn和RTSV。第四芯片240的接收电路RX可以接收经由相应的穿通通孔TSV1、TSVn和RTSV传输的信号，并且可以将接收到的信号提供给核心电路241。虽然经由穿通通孔TSV1、TSVn和RTSV传输的信号可以包括命令信号、地址信号、时钟信号和数据信号，但它们可以是诸如数据的双向传输信号。当正常穿通通孔TSV1或TSVn中存在缺陷时，与冗余穿通通孔RTSV耦接的传输电路RTX可以将要经由正常穿通通孔TSV1或TSVn传输的传输信号绕行到冗余穿通通孔RTSV。当在第一正常穿通通孔TSV1和第n正常穿通通孔TSVn中的任意一个中出现缺陷时，传输电路RTX可以控制冗余穿通通孔RTSV代替其中出现了缺陷的正常穿通通孔TSV1或TSVn来传输传输信号。当第一正常穿通通孔TSV1和第n正常穿通通孔TSVn中不存在缺陷且冗余穿通通孔RTSV充当不传输用于第一正常穿通通孔TSV1和第n正常穿通通孔TSVn中的任意一个的任何信号的虚设时，传输电路RTX可以用电源电压驱动冗余穿通通孔RTSV。
与第一芯片210类似，第二芯片至第四芯片220、230和240可以包括核心电路221、231和241、第一穿通通孔TSV1、第n穿通通孔TSVn以及冗余穿通通孔RTSV。第二芯片至第四芯片220、230和240的第一穿通通孔TSV1和第n穿通通孔TSVn中的每一个可以与传输电路TX和接收电路RX耦接。第二芯片至第四芯片220、230和240的每个冗余穿通通孔RTSV可以与传输电路RTX和接收电路RX耦接。
第一芯片至第四芯片210、220、230和240可以分别包括测试电路212、222、232和242。测试电路212、222、232和242可以是能够测试第一芯片至第四芯片210、220、230和240的正常穿通通孔TSV1和TSVn中是否出现缺陷的电路。测试电路212、222、232和242可以通过对第一芯片至第四芯片210、220、230和240的第一穿通通孔TSV1和第n穿通通孔TSVn执行开路/短路测试并且监测其中已经出现缺陷的穿通通孔来产生穿通通孔缺陷信息。传输电路TX和RTX可以基于穿通通孔缺陷信息来执行修复操作。
图3A和图3B是用于帮助解释根据一个实施例的半导体装置的修复操作的概念的示例代表的示图。在图3A和图3B中，作为示例示出了一个芯片包括n个正常穿通通孔TSV1至TSVn以及两个冗余穿通通孔RTSV1和RTSV2。第一穿通通孔TSV1至第n穿通通孔TSVn可以分别传输分配给其的传输信号。如图3A所示，在第二穿通通孔TSV2中已经出现缺陷的情况下，由于第二穿通通孔TSV2不能正常地传输分配给其的传输信号，因此需要用于改变信号路径的修复操作。因此，被分配为要经由第二穿通通孔TSV2传输的传输信号可以被绕行为要经由第三穿通通孔TSV3传输。被分配为要经由第三穿通通孔TSV3至第n穿通通孔TSVn传输的传输信号可以通过分别被移位至第四穿通通孔TSV4至第n穿通通孔TSVn和第一冗余穿通通孔RTSV1(这些通孔向右与第三穿通通孔TSV3至第n穿通通孔TSVn相邻)而经由绕行传输。在这种情况下，第二冗余穿通通孔RTSV2可以是不传输任何信号的虚设。
如图3B所示，在第一穿通通孔TSV1和第三穿通通孔TSV3中已经出现缺陷的情况下，第二穿通通孔TSV2可以经由绕行来传输被分配为要经由第一穿通通孔TSV1传输的传输信号，并且与第三穿通通孔TSV3相邻的第四穿通通孔TSV4可以经由绕行来传输被分配为要经由第二穿通通孔TSV2传输的传输信号。被分配为经由第三穿通通孔TSV3至第n穿通通孔TSVn传输的传输信号可以以绕行的方式分别经由第五穿通通孔TSV5至第n穿通通孔TSVn以及第一冗余穿通通孔VTSV1和第二冗余穿通通孔RTSV2来传输。
当如图3A所示已经在正常穿通通孔中出现一处缺陷或如图3B所示已经在正常穿通通孔中出现多处缺陷时，图2中所示的传输电路TX和RTX可以通过绕行信号路径来执行修复操作。如图3A所示，当冗余穿通通孔RTSV未被使用并充当不传输任何信号的虚设时，与冗余穿通通孔RTSV耦接的传输电路RTX可以用电源电压来驱动冗余穿通通孔RTSV(即，RTSV2)。再次参考图2，半导体装置2可以从外部装置接收电源电压，并且电源电压可以经由其他穿通通孔供应给第一芯片至第四芯片210、220、230和240。在顶部处相对层叠的第四芯片240可能由于诸如电压降和延迟的问题而导致在配电网络中劣化。在配电网络中劣化的芯片会存在性能降低的问题。根据该实施例的半导体装置2可以通过使未被使用的冗余穿通通孔RTSV用作供应电源电压的穿通通孔来改善配电网络。
图4是示出根据一个实施例的半导体装置4的配置的示例代表的示图。在图4中，为了清楚说明起见，示出了将两个芯片耦接的一个正常穿通通孔和一个冗余穿通通孔。半导体装置4可以包括第一芯片410和第二芯片420。半导体装置4可以包括将第一芯片410与第二芯片420耦接的正常穿通通孔TSVn(n是2或更大的整数)和冗余穿通通孔RTSV。第一芯片410的冗余穿通通孔RTSV可以与传输电路411耦接，而第二芯片420的冗余穿通通孔RTSV可以与传输电路421耦接。第一芯片410可以与第二芯片420具有基本上相同的结构，并且将代表性地描述在第二芯片420中包括的传输电路421。第二芯片420可以包括传输电路421。传输电路421可以应用为图2中所示的与冗余穿通通孔RTSV耦接的传输电路RTX中的每一个。传输电路421可以与冗余穿通通孔RTSV耦接，并且可以驱动冗余穿通通孔RTSV。当正常穿通通孔TSVn中存在缺陷时，传输电路421可以将被分配为要经由正常穿通通孔TSVn传输的传输信号绕行到冗余穿通通孔RTSV。当正常穿通通孔TSVn中不存在缺陷时，传输电路421可以利用电源电压来驱动冗余穿通通孔RTSV。
传输电路421可以包括冗余控制电路431和传输驱动器441。冗余控制电路431可以接收穿通通孔缺陷信息DFA和DF<r>、传输信号DI<n>以及补充电力控制信号SPC。根据穿通通孔缺陷信息DFA和DF<r>，冗余控制电路431可以基于传输信号DI<n>和补充电力控制信号SPC中的一种来产生驱动控制信号UP<r>和DN<r>。冗余控制电路431可以在正常穿通通孔TSVn中存在缺陷时基于传输信号DI<n>来产生驱动控制信号UP<r>和DN<r>，而可以在正常穿通通孔TSVn中不存在缺陷时基于补充电力控制信号SPC来产生驱动控制信号UP<r>和DN<r>。传输电路421还可以接收输出使能信号OE。输出使能信号OE可以在传输信号DI<n>实际上经由第一芯片410和第二芯片420的正常穿通通孔TSVn或冗余穿通通孔RTSV传输时的时刻被使能。当正常穿通通孔TSVn中存在缺陷时，冗余控制电路431可以基于输出使能信号OE来产生驱动控制信号UP<r>和DN<r>以经由冗余穿通通孔RTSV来传输该传输信号DI<n>。当正常穿通通孔TSVn中不存在缺陷时，冗余控制电路431可以不管输出使能信号OE如何而用电源电压来驱动冗余穿通通孔RTSV。
传输驱动器441可以基于驱动控制信号UP<r>和DN<r>来驱动冗余穿通通孔RTSV。驱动控制信号UP<r>和DN<r>可以包括上拉信号UP<r>和下拉信号DN<r>，并且传输驱动器441可以基于上拉信号UP<r>和下拉信号DN<r>而用第一电源电压VDD和第二电源电压VSS来驱动冗余穿通通孔RTSV。作为高电压的第一电源电压VDD可以与从外部装置施加的电源电压相对应，而作为低电压的第二电源电压VSS可以与接地电压相对应。然而，并非意在指定第一电源电压VDD和第二电源电压VSS的类型，而是任何电压都可以用作第一电源电压VDD，只要它是电平比第二电源电压VSS的电平高的电压即可。传输驱动器441可以包括上拉驱动器441-1和下拉驱动器441-2。上拉驱动器441-1可以基于上拉信号UP<r>而用第一电源电压VDD来驱动冗余穿通通孔RTSV。下拉驱动器441-2可以基于下拉信号DN<r>而用第二电源电压VSS来驱动冗余穿通通孔RTSV。与传输电路421类似，传输电路411可以包括冗余控制电路432和传输驱动器442。传输驱动器442可以包括上拉驱动器442-1和下拉驱动器442-2。
半导体装置4还可以包括传输电路412和422。传输电路412和422可以分别设置在第一芯片410和第二芯片420中，并且可以分别与第一芯片410的正常穿通通孔TSVn和第二芯片420的正常穿通通孔TSVn耦接。将代表性地描述第二芯片420中包括的传输电路422。传输电路422可以应用为图2中所示的与第一穿通通孔TSV1和第n穿通通孔TSVn耦接的传输电路TX中的每一个。当正常穿通通孔TSVn中存在缺陷时，传输电路422可以将被分配为要经由正常穿通通孔TSVn传输的传输信号DI<n>绕行到冗余穿通通孔RTSV。当正常穿通通孔TSVn中不存在缺陷时，传输电路422可以基于被分配为要经由正常穿通通孔TSVn传输的传输信号DI<n>来驱动正常穿通通孔TSVn。半导体装置4还可以包括如图2、图3A和图3B所示的多个正常穿通通孔。当多个正常穿通通孔中的任何一个中存在缺陷时，传输电路422可以基于被分配为要经由相邻的正常穿通通孔传输的传输信号DI<n-1>来驱动正常穿通通孔TSVn。
传输电路422可以包括传输控制电路451和传输驱动器461。传输控制电路451可以接收穿通通孔缺陷信息DFA和DF<n>、被分配为要经由相邻的正常穿通通孔传输的传输信号DI<n-1>以及被分配为要经由正常穿通通孔TSVn传输的传输信号DI<n>。根据穿通通孔缺陷信息DFA和DF<n>，传输控制电路451可以基于被分配为要经由相邻的正常穿通通孔传输的传输信号DI<n-1>和被分配为要经由正常穿通通孔TSVn传输的传输信号DI<n>中的一种来产生驱动控制信号UP<n>和DN<n>。例如，当多个穿通通孔中的任何一个中存在缺陷时，传输控制电路451可以基于被分配为要经由相邻的正常穿通通孔来传输的传输信号DI<n-1>而产生驱动控制信号UP<n>和DN<n>。当包括正常穿通通孔TSVn的多个穿通通孔中不存在缺陷时，传输控制电路451可以基于被分配为要经由正常穿通通孔TSVn传输的传输信号DI<n>来产生驱动控制信号UP<n>和DN<n>。
传输驱动器461可以基于驱动控制信号UP<n>和DN<n>来驱动正常穿通通孔TSVn。驱动控制信号UP<n>和DN<n>可以包括上拉信号UP<n>和下拉信号DN<n>，并且传输驱动器461可以包括上拉驱动器461-1和下拉驱动器461-2。上拉驱动器461-1可以基于上拉信号UP<n>而用第一电源电压VDD来驱动正常穿通通孔TSVn。下拉驱动器461-2可以基于下拉信号DN<n>而用第二电源电压VSS来驱动正常穿通通孔TSVn。与传输电路422类似，传输电路412可以包括传输控制电路452和传输驱动器462。传输驱动器462可以包括上拉驱动器462-1和下拉驱动器462-2。
当包括正常穿通通孔TSVn的多个穿通通孔中不存在缺陷时，冗余控制电路431和432可以基于补充电力控制信号SPC来产生驱动控制信号UP<r>和DN<r>，并且传输驱动器441和442可以用第一电源电压VDD和第二电源电压VSS中的一种来驱动冗余穿通通孔RTSV。例如，传输电路411和421可以通过使传输驱动器442的上拉驱动器442-1和传输驱动器441的上拉驱动器441-1导通而用第一电源电压VDD来驱动冗余穿通通孔RTSV，并且用第一电源电压VDD驱动的冗余穿通通孔RTSV可以将额外电力供应给与第一电源电压VDD的端子耦接的电力网。而且，传输电路411和421可以通过使传输驱动器442的下拉驱动器442-2和传输驱动器441的下拉驱动器441-2导通而用第二电源电压VSS来驱动冗余穿通通孔RTSV，并且用第二电源电压VSS驱动的冗余穿通通孔RTSV可以将额外电力供应给与第二电源电压VSS的端子耦接的电力网。因此，可以改善半导体装置4的配电网络，并且可以改善半导体装置4的性能和可靠性。
图5是示出图4中所示的冗余控制电路431的配置的示例代表的示图。在图5中，冗余控制电路431可以包括多路复用器510、驱动器使能电路520和驱动控制信号发生电路530。穿通通孔缺陷信息DFA和DF<r>可以包括整体缺陷信息DFA和个别缺陷信息DF<r>。当包括正常穿通通孔TSVn的多个穿通通孔中不存在缺陷时，整体缺陷信息DFA可以被禁止而为低电平，而当多个穿通通孔中的甚至任何一个中存在缺陷时，整体缺陷信息DFA可以被使能为高电平。个别缺陷信息DF<r>是与其中存在缺陷的穿通通孔有关的个别信息。例如，当冗余穿通通孔RTSV中存在缺陷时，与冗余穿通通孔RTSV相关联的个别缺陷信息DF<r>可以被使能为高电平。多路复用器510可以基于整体缺陷信息DFA来输出被分配为要经由正常穿通通孔TSVn传输的传输信号DI<n>和补充电力控制信号SPC中的一种。补充电力控制信号SPC可以是第一电源电压VDD和第二电源电压VSS中的一种。
驱动器使能电路520可以基于输出使能信号OE和个别缺陷信息DF<r>来产生驱动器使能信号ENTX<r>，或者基于整体缺陷信息DFA来产生驱动器使能信号ENTX<r>。输出使能信号OE可以在传输信号DI<n>被实际传输时被使能为低电平。驱动器使能电路520可以包括(作为示例但不限于)：或非(NOR)门521、反相器522和或(OR)门523。或非门521可以接收输出使能信号OE和个别缺陷信息DF<r>。反相器522可以使整体缺陷信息DFA反相并输出输出。或门523可以接收或非门521的输出和反相器522的输出，并产生驱动器使能信号ENTX<r>。当输出使能信号OE被使能为低电平并且个别缺陷信息DF<r>被禁止而为低电平时，驱动器使能电路520可以使能驱动器使能信号ENTX<r>为高电平。而且，当整体缺陷信息DFA被禁止而为低电平时，驱动器使能电路520可以使能驱动器使能信号ENTX<r>为高电平。
驱动控制信号发生电路530可以基于多路复用器510的输出和驱动器使能信号ENTX<r>来产生驱动控制信号UP<r>和DN<r>。驱动控制信号发生电路530可以包括(作为示例但不限于)：与非(NAND)门531、反相器532和与(AND)门533。与非门531可以接收多路复用器510的输出和驱动器使能信号ENTX<r>，并产生上拉信号UP<r>。反相器532可以使多路复用器510的输出反相并输出输出。与门533可以接收反相器532的输出和驱动器使能信号ENTX<r>，并且产生下拉信号DN<r>。
冗余控制电路431和传输电路421可以如下操作。当正常穿通通孔TSVn中存在缺陷时，整体缺陷信息DFA可以被使能为高电平，而个别缺陷信息DF<r>可以被禁止而为低电平。多路复用器510可以基于整体缺陷信息DFA来输出传输信号DI<n>。当输出使能信号OE被使能为低电平时，驱动器使能电路520可以使能驱动器使能信号ENTX<r>为高电平。当传输信号DI<n>为高电平时，驱动控制信号发生电路530可以使能上拉信号UP<r>为低电平并且禁止下拉信号DN<r>而为低电平。当传输信号DI<n>为低电平时，驱动控制信号发生电路530可以禁止上拉信号UP<r>而为高电平，并且使能下拉信号DN<r>为高电平。根据这个事实，上拉信号UP<r>和下拉信号DN<r>可以根据输出使能信号OE被使能的定时输出，并且传输驱动器441可以用第一电源电压VDD和第二电源电压VSS中的一种来驱动冗余穿通通孔RTSV。因此，传输信号DI<n>可以经由替代正常穿通通孔TSVn的冗余穿通通孔RTSV来传输。
当正常穿通通孔TSVn和冗余穿通通孔RTSV中不存在缺陷时，整体缺陷信息DFA和个别缺陷信息DF<r>两者都可以被禁止而为低电平。多路复用器510可以基于被禁止而为低电平的整体缺陷信息DFA来输出补充电力控制信号SPC。基于被禁止而为低电平的整体缺陷信息DFA，驱动器使能电路520可以不管输出使能信号OE如何而使能驱动器使能信号ENTX<r>为高电平。驱动控制信号发生电路530可以基于补充电力控制信号SPC来使能上拉信号UP<r>和下拉信号DN<r>中的一种，并且传输驱动器441可以用第一电源电压VDD和第二电源电压VSS中的一种来驱动冗余穿通通孔RTSV。因此，冗余穿通通孔RTSV可以将额外电力供应给第一电源电压VDD的端子和第二电源电压VSS的端子，由此改善配电网络。
图6是示出图4中所示的传输控制电路451的配置的示例代表的示图。在图6中，传输控制电路451可以包括多路复用器610、驱动器使能电路620和驱动控制信号发生电路630。多路复用器610可以接收被分配为要经由相邻的正常穿通通孔传输的传输信号DI<n-1>、被分配为要经由正常穿通通孔TSVn传输的传输信号DI<n>以及整体缺陷信息DFA。多路复用器610可以基于整体缺陷信息DFA来输出传输信号DI<n-1>和传输信号DI<n>中的一种。当整体缺陷信息DFA被禁止而为低电平时，多路复用器610可以输出被分配为要经由正常穿通通孔TSVn传输的传输信号DI<n>，而当整体缺陷信息DFA被使能为高电平时，多路复用器610可以输出被分配为要经由相邻的正常穿通通孔传输的传输信号DI<n-1>。
驱动器使能电路620可以基于输出使能信号OE和个别缺陷信息DF<n>来使能驱动器使能信号ENTX<n>。驱动器使能电路620可以包括或非(NOR)门621。当个别缺陷信息DF<n>被禁止而为低电平并且输出使能信号OE被使能为低电平时，或非门621可以使能驱动器使能信号ENTX<n>为高电平。
驱动控制信号发生电路630可以接收多路复用器610的输出和驱动器使能信号ENTX<n>，并产生驱动控制信号UP<n>和DN<n>。驱动控制信号发生电路630可以包括与非(NAND)门631、反相器632和与(AND)门633。与非门631可以接收多路复用器610的输出和驱动器使能信号ENTX<n>，并且产生上拉信号UP<n>。反相器632可以使多路复用器610的输出反相并输出输出。与门633可以接收反相器632的输出和驱动器使能信号ENTX<n>，并且产生下拉信号DN<n>。
传输控制电路451和传输电路422可以如下操作。当正常穿通通孔TSVn中存在缺陷时，整体缺陷信息DFA和个别缺陷信息DF<n>两者都可以被使能为高电平。因此，驱动器使能电路620可以禁止驱动器使能信号ENTX<n>。驱动控制信号发生电路630可以禁止上拉信号UP<n>和下拉信号DN<n>两者，并且传输驱动器461可以不驱动正常穿通通孔TSVn。
当除了正常穿通通孔TSVn之外的多个穿通通孔中的任何一个穿通通孔中存在缺陷时，整体缺陷信息DFA可以被使能为高电平，而个别缺陷信息DF<n>可以被禁止而为低电平。基于被使能为高电平的整体缺陷信息DFA，多路复用器610可以输出被分配为要经由相邻的正常穿通通孔传输的传输信号DI<n-1>。由于驱动器使能电路620接收被禁止而为低电平的个别缺陷信息DF<n>，因此当输出使能信号OE被使能为低电平时，驱动器使能电路620可以使能驱动器使能信号ENTX<n>为高电平。驱动控制信号发生电路630可以基于传输信号DI<n-1>来产生上拉信号UP<n>和下拉信号DN<n>。当传输信号DI<n-1>为高电平时，驱动控制信号发生电路630可以使能上拉信号UP<n>为低电平并且禁止下拉信号DN<n>而为低电平。当传输信号DI<n-1>为低电平时，驱动控制信号发生电路630可以禁止上拉信号UP<n>而为高电平并且使能下拉信号DN<n>为高水平。传输驱动器461可以基于上拉信号UP<n>和下拉信号DN<n>而用第一电源电压VDD和第二电源电压VSS中的一种来驱动正常穿通通孔TSVn，并且被分配为要经由相邻的正常穿通通孔传输的传输信号DI<n-1>可以通过绕行而经由正常穿通通孔TSVn传输。
当包括正常穿通通孔TSVn的多个穿通通孔中不存在缺陷时，整体缺陷信息DFA和个别缺陷信息DF<n>两者都可以被禁止而为低电平。基于被禁止而为低电平的整体缺陷信息DFA，多路复用器610可以输出被分配为要经由正常穿通通孔TSVn传输的传输信号DI<n>。当输出使能信号OE被使能时，驱动器使能电路620可以使能驱动器使能信号ENTX<n>。驱动控制信号发生电路630可以基于传输信号DI<n>来产生上拉信号UP<n>和下拉信号DN<n>。传输驱动器461可以基于上拉信号UP<n>和下拉信号DN<n>而用第一电源电压VDD和第二电源电压VSS中的一种来驱动正常穿通通孔TSVn，并且传输信号DI<n>可以经由正常穿通通孔TSVn来传输。
图7是示出根据一个实施例的半导体装置7的配置的示例代表的示图。在图7中，半导体装置7可以包括多个芯片，并且多个芯片可以经由穿通通孔层叠。半导体装置7可以应用为图1所示的第一半导体装置130和第二半导体装置140中的任何一个。以下，将作为示例描述半导体装置7应用为第二半导体装置140的情况。半导体装置7可以包括多个沟道。半导体装置7可以通过被划分成多个沟道来执行数据输入/输出操作。多个沟道可以独立地接收命令信号和地址信号，并且可以共同使用时钟信号和数据。因此，多个沟道的数据输入/输出操作可以彼此独立地执行。在图7中，半导体装置7可以包括第一沟道CH1和第二沟道CH2，并且第一沟道CH1和第二沟道CH2中的每一个可以包括第一数据线DQ<1>和第二数据线DQ<2>。第一沟道CH1和第二沟道CH2的第一数据线DQ<1>和第二数据线DQ<2>可以共同与耦接有外部装置(例如，图1中所示的第一半导体装置130)的数据总线耦接。在图7中，为了解释清楚起见，示出了半导体装置7包括两个沟道，并且两个沟道中的每一个包括两条数据线。然而，应该注意的是，本实施例不限于此，并且根据应用示例可以不同地改变沟道的数量和数据线的数量。
半导体装置7可以包括第一芯片至第四芯片710、720、730和740，并且第一芯片至第四芯片710、720、730和740可以经由第一穿通通孔至第五穿通通孔TSV1、TSV2、TSV3、TSV4和TSV5电耦接。第一穿通通孔至第五穿通通孔TSV1、TSV2、TSV3、TSV4和TSV5可以经由微凸块701将一个芯片与另一个芯片电耦接。第一穿通通孔TSV1可以是第一沟道CH1的第一数据线DQ<1>，而第二穿通通孔TSV2可以是第一沟道CH1的第二数据线DQ<2>。第三穿通通孔TSV3可以是第二沟道CH2的第一数据线DQ<1>，而第四穿通通孔TSV4可以是第二沟道CH2的第二数据线DQ<2>。第一芯片至第四芯片710、720、730和740中的每一个可以包括多个传输电路TX和多个接收电路RX。在第一芯片至第四芯片710、720、730和740中的每一个中，多个传输电路TX和多个接收电路RX可以分别与第一穿通通孔至第四穿通通孔TSV1、TSV2、TSV3和TSV4耦接。多个传输电路TX可以将第一芯片至第四芯片710、720、730和740的数据传输到第一穿通通孔至第四穿通通孔TSV1、TSV2、TSV3和TSV4，并且多个接收电路RX可以接收经由第一穿通通孔至第四穿通通孔TSV1、TSV2、TSV3和TSV4传输的信号。
第五穿通通孔TSV5可以传输沟道使能信号ACH<1:2>。沟道使能信号ACH<1:2>可以基于从外部装置(例如，图1中所示的第一半导体装置130)传输的命令信号来产生。沟道使能信号ACH<1:2>是能够选择要执行数据输入/输出操作的沟道的信号。例如，在第一沟道使能信号ACH<1>被使能的情况下，第一沟道CH1可以被激活并且执行数据输入/输出操作。在第二沟道使能信号ACH<2>被使能的情况下，第二沟道CH2可以被激活并且执行数据输入/输出操作。沟道使能信号ACH<1:2>可以被输入到多个传输电路TX。第一沟道使能信号ACH<1>可以被输入到分别与第一穿通通孔TSV1和第二穿通通孔TSV2耦接的多个传输电路TX。第二沟道使能信号ACH<2>可以被输入到分别与第三穿通通孔TSV3和第四穿通通孔TSV4耦接的多个传输电路TX。
基于第一沟道使能信号ACH<1>，与第一穿通通孔TSV1和第二穿通通孔TSV2耦接的多个传输电路TX可以经由第一穿通通孔TSV1和第二穿通通孔TSV2传输数据，或者用电源电压驱动第一穿通通孔TSV1和第二穿通通孔TSV2。与第一穿通通孔TSV1和第二穿通通孔TSV2耦接的多个传输电路TX可以在第一沟道使能信号ACH<1>被使能时基于从第一芯片至第四芯片710、720、730和740输出的数据来驱动第一穿通通孔TSV1和第二穿通通孔TSV2，而可以在第一沟道使能信号ACH<1>被禁止时用电源电压驱动第一穿通通孔TSV1和第二穿通通孔TSV2。当第二沟道CH2被激活并执行数据输入/输出操作时，用电源电压驱动的第一穿通通孔TSV1和第二穿通通孔TSV2可以用作额外电力线，并且可以将额外电力提供给与第三穿通通孔TSV3和第四穿通通孔TSV4耦接的多个传输电路TX。
基于第二沟道使能信号ACH<2>，与第三穿通通孔TSV3和第四穿通通孔TSV4耦接的多个传输电路TX可以经由第三穿通通孔TSV3和第四穿通通孔TSV4来传输数据，或者用电源电压来驱动第三穿通通孔TSV3和第四穿通通孔TSV4。与第三穿通通孔TSV3和第四穿通通孔TSV4耦接的多个传输电路TX可以在第二沟道使能信号ACH<2>被使能时基于从第一芯片至第四芯片710、720、730和740输出的数据来驱动第三穿通通孔TSV3和第四穿通通孔TSV4，而可以在第二沟道使能信号ACH<2>被禁止时用电源电压驱动第三穿通通孔TSV3和第四穿通通孔TSV4。当第一沟道CH1被激活并执行数据输入/输出操作时，用电源电压驱动的第三穿通通孔TSV3和第四穿通通孔TSV4可以用作额外电力线，并且可以将额外电力提供给与第一穿通通孔TSV1和第二穿通通孔TSV2耦接的多个传输电路TX。
图8是示出根据一个实施例的半导体装置8的部分配置的示例代表的示图。在图8中，半导体装置8可以包括第一芯片810和第二芯片820。半导体装置8可以包括第一沟道CH1和第二沟道CH2。当从水平虚线看时，下部可以示出第一芯片810的配置，而上部可以示出第二芯片820的配置。当从垂直虚线看时，左部可以示出第一沟道CH1的配置，而右部可以示出第二沟道CH2的配置。第一芯片810和第二芯片820可以包括将第一芯片810与第二芯片820耦接的第一穿通通孔TSV1。第一芯片810和第二芯片820可以包括用于驱动第一穿通通孔TSV1的第一传输电路811和821。第一芯片810和第二芯片820可以包括将第一芯片810与第二芯片820耦接的第二穿通通孔TSV2。第一芯片810和第二芯片820可以包括用于驱动第二穿通通孔TSV2的第二传输电路812和822。第一穿通通孔TSV1可以是第一沟道CH1的数据线，而第二穿通通孔TSV2可以是第二沟道CH2的数据线。
当第一沟道CH1被激活时，第一传输电路811和821可以基于第一传输信号DI1来分别驱动第一穿通通孔TSV1，使得数据可以经由第一穿通通孔TSV1来传输。当第一沟道CH1被去激活时，第一传输电路811和821可以用电源电压来驱动第一穿通通孔TSV1。第一传输电路811和821可以分别包括传输控制电路831和833以及传输驱动器841和843。传输控制电路831和833可以接收第一传输信号DI1、补充电力控制信号SPC和第一沟道使能信号ACH<1>。根据第一沟道使能信号ACH<1>，传输控制电路831和833可以基于第一传输信号DI1和补充电力控制信号SPC中的一种来产生驱动控制信号UP<1>和DN<1>。当第一沟道使能信号ACH<1>被使能时，传输控制电路831和833可以基于第一传输信号DI1来产生驱动控制信号UP<1>和DN<1>。当第一沟道使能信号ACH<1>被禁止时，传输控制电路831和833可以基于补充电力控制信号SPC来产生驱动控制信号UP<1>和DN<1>。传输控制电路831和833中的每一个还可以接收输出使能信号OE。传输驱动器841和843可以基于驱动控制信号UP<1>和DN<1>来分别驱动第一穿通通孔TSV1。驱动控制信号UP<1>和DN<1>可以包括上拉信号UP<1>和下拉信号DN<1>，并且传输驱动器841和843可以分别包括上拉驱动器841-1和843-1以及下拉驱动器841-2和843-2。当上拉信号UP<1>被使能时，上拉驱动器841-1和843-1可以用第一电源电压VDD驱动第一穿通通孔TSV1，而当下拉信号DN<1>被使能时，下拉驱动器841-2和843-2可以用第二电源电压VSS驱动第一穿通通孔TSV1。
当第二沟道CH2被激活时，第二传输电路812和822可以基于第二传输信号DI2分别驱动第二穿通通孔TSV2，使得数据可以经由第二穿通通孔TSV2来传输。当第二沟道CH2被去激活时，第二传输电路812和822可以用电源电压驱动第二穿通通孔TSV2。第二传输电路812和822可以分别包括传输控制电路832和834以及传输驱动器842和844。传输控制电路832和834可以接收第二传输信号DI2、补充电力控制信号SPC和第二沟道使能信号ACH<2>。根据第二沟道使能信号ACH<2>，传输控制电路832和834可以基于第二传输信号DI2和补充电力控制信号SPC中的一种来产生驱动控制信号UP<2>和DN<2>。当第二沟道使能信号ACH<2>被使能时，传输控制电路832和834可以基于第二传输信号DI2来产生驱动控制信号UP<2>和DN<2>。传输控制电路832和834中的每一个还可以接收输出使能信号OE。当第二沟道使能信号ACH<2>被禁止时，传输控制电路832和834可以基于补充电力控制信号SPC来产生驱动控制信号UP<2>和DN<2>。传输驱动器842和844可以基于驱动控制信号UP<2>和DN<2>来分别驱动第二穿通通孔TSV2。驱动控制信号UP<2>和DN<2>可以包括上拉信号UP<2>和下拉信号DN<2>，并且传输驱动器842和844可以分别包括上拉驱动器842-1和844-1以及下拉驱动器842-2和844-2。当上拉信号UP<2>被使能时，上拉驱动器842-1和844-1可以用第一电源电压VDD驱动第二穿通通孔TSV2，而当下拉信号DN<2>被使能时，下拉驱动器842-2和844-2可以用第二电源电压VSS驱动第二穿通通孔TSV2。
半导体装置8可以经由激活沟道中的穿通通孔来传输传输信号，并且可以用去激活沟道中的电源电压来驱动穿通通孔。因此，额外电力可以经由去激活沟道的穿通通孔而被供应给电源电压的端子，并且可以改善半导体装置8的配电网络。此外，由于经由去激活沟道的穿通通孔改善配电网络，因此激活沟道可以以精确可靠的方式来执行信号传输。
图9是示出图8中所示的传输控制电路831的配置的示例代表的示图。传输控制电路833可以与图9中所示的传输控制电路831具有基本上相同的配置，并且除了接收第二沟道使能信号ACH<2>而不是第一沟道使能信号ACH<1>之外，传输控制电路832和834也可以与传输控制电路831具有基本相同的配置。在图9中，传输控制电路831可以包括多路复用器910、驱动器使能电路920和驱动控制信号发生电路930。多路复用器910可以接收第一沟道使能信号ACH<1>、第一传输信号DI1和补充电力控制信号SPC，并且可以基于第一沟道使能信号ACH<1>来输出第一传输信号DI1和补充电力控制信号SPC中的一种。
驱动器使能电路920可以接收第一沟道使能信号ACH<1>和输出使能信号OE。驱动器使能电路920可以包括(作为示例但不限于)：与非(NAND)门921。与非门921可以基于第一沟道使能信号ACH<1>和输出使能信号OE来产生驱动器使能信号ENTX<1>。当第一沟道使能信号ACH<1>被使能为高电平时，驱动器使能电路920可以基于输出使能信号OE来使能驱动器使能信号ENTX<1>为高电平。当第一沟道使能信号ACH<1>被禁止而为低电平时，驱动器使能电路920可以不管输出使能信号OE如何而使能驱动器使能信号ENTX<1>为高电平。
驱动控制信号发生电路930可以基于多路复用器910的输出和驱动器使能信号ENTX<1>来产生驱动控制信号UP<1>和DN<1>。驱动控制信号发生电路930可以包括(作为示例但不限于)：与非(NAND)门931、反相器932和与(AND)门933。与非门931可以接收多路复用器910的输出和驱动使能信号ENTX<1>，并产生上拉信号UP<1>。反相器932可以使多路复用器910的输出反相并输出输出。与门933可以接收反相器932的输出和驱动器使能信号ENTX<1>，并产生下拉信号DN<1>。
传输控制电路831和传输电路811可以如下操作。当第一沟道使能信号ACH<1>被使能为高电平时，多路复用器910可以输出第一传输信号DI1。当输出使能信号OE被使能为低电平时，驱动器使能电路920可以使能驱动器使能信号ENTX<1>为高电平。当驱动器使能信号ENTX<1>被使能时，驱动控制信号发生电路930可以基于从多路复用器910输出的第一传输信号DI1来产生上拉信号UP<1>和下拉信号DN<1>。当第一传输信号DI1为高电平时，上拉信号UP<1>可以被使能为低电平，并且下拉信号DN<1>可以被禁止而为低电平。传输驱动器841的上拉驱动器841-1可以基于上拉信号UP<1>而用第一电源电压VDD来驱动第一穿通通孔TSV1，并且高电平的第一传输信号DI1可以经由第一穿通通孔TSV1来传输。当第一传输信号DI1为低电平时，上拉信号UP<1>可以被禁止而为高电平，而下拉信号DN<1>可以被使能为高电平。传输驱动器841的下拉驱动器841-2可以基于下拉信号DN<1>而用第二电源电压VSS来驱动第一穿通通孔TSV1，并且低电平的第一传输信号DI1可以经由第一穿通通孔TSV1来传输。
当第一沟道使能信号ACH<1>被禁止而为低电平时，多路复用器910可以输出补充电力控制信号SPC，并且驱动器使能电路920可以不管输出使能信号OE如何而使能驱动器使能信号ENTX<1>。驱动控制信号发生电路930可以基于补充电力控制信号SPC来使能上拉信号UP<1>和下拉信号DN<1>中的一种，并且第一穿通通孔TSV1可以用第一电源电压VDD和第二电源电压VSS中的一种来驱动。因此，当第一沟道CH1被去激活时，第一穿通通孔TSV1可以用作额外电力线，并且可以在激活的第二沟道CH2中精确可靠地执行数据输入/输出操作。
虽然上面已经描述了各种实施例，但是本领域技术人员将会理解，所描述的实施例仅是示例。因此，本文描述的层叠式半导体装置和半导体系统不应该基于所描述的实施例进行限制。

Claims (20)

1.一种半导体装置，包括：
正常穿通通孔和冗余穿通通孔，其将第一芯片与第二芯片耦接；以及
传输电路，其被配置为当所述正常穿通通孔中存在缺陷时，使被分配为要经由所述正常穿通通孔传输的传输信号绕行到所述冗余穿通通孔，而当所述正常穿通通孔中不存在缺陷时，用电源电压驱动所述冗余穿通通孔。
2.根据权利要求1所述的半导体装置，其中，所述传输电路包括：
冗余控制电路，其被配置为根据穿通通孔缺陷信息而基于所述传输信号和补充电力控制信号中的一种来产生驱动控制信号；以及
传输驱动器，其被配置为基于所述驱动控制信号来驱动所述冗余穿通通孔。
3.根据权利要求2所述的半导体装置，其中，所述冗余控制电路包括：
多路复用器，其被配置为基于整体缺陷信息来输出所述传输信号和所述补充电力控制信号中的一种；
驱动器使能电路，其被配置为基于所述整体缺陷信息来产生驱动器使能信号或者基于个别缺陷信息和输出使能信号来产生所述驱动器使能信号；以及
驱动控制信号发生电路，其被配置为基于所述多路复用器的输出和所述驱动器使能信号来产生上拉信号和下拉信号。
4.根据权利要求3所述的半导体装置，其中，所述传输驱动器包括：
上拉驱动器，其被配置为基于所述上拉信号而用第一电源电压来驱动所述冗余穿通通孔；以及
下拉驱动器，其被配置为基于所述下拉信号而用第二电源电压来驱动所述冗余穿通通孔。
5.一种半导体装置，包括：
第一穿通通孔、第二穿通通孔和冗余穿通通孔，其将第一芯片与第二芯片耦接；以及
第一传输电路，其被配置为当所述第一穿通通孔和所述第二穿通通孔中的任何一个中存在缺陷时，使被分配为要经由所述第二穿通通孔传输的第一传输信号绕行到所述冗余穿通通孔，而当所述第一穿通通孔和所述第二穿通通孔中不存在缺陷时，用电源电压驱动所述冗余穿通通孔。
6.根据权利要求5所述的半导体装置，其中，所述第一传输电路包括：
冗余控制电路，其被配置为根据穿通通孔缺陷信息而基于所述第一传输信号和补充电力控制信号中的一种来产生驱动控制信号；以及
传输驱动器，其被配置为基于所述驱动控制信号来驱动所述冗余穿通通孔。
7.根据权利要求6所述的半导体装置，其中，所述冗余控制电路包括：
多路复用器，其被配置为基于整体缺陷信息来输出所述第一传输信号和所述补充电力控制信号中的一种；
驱动器使能电路，其被配置为基于所述整体缺陷信息来产生驱动器使能信号或者基于个别缺陷信息和输出使能信号来产生所述驱动器使能信号；以及
驱动控制信号发生电路，其被配置为基于所述多路复用器的输出和所述驱动器使能信号来产生上拉信号和下拉信号。
8.根据权利要求7所述的半导体装置，其中，所述传输驱动器包括：
上拉驱动器，其被配置为基于所述上拉信号而用第一电源电压来驱动所述冗余穿通通孔；以及
下拉驱动器，其被配置为基于所述下拉信号而用第二电源电压来驱动所述冗余穿通通孔。
9.根据权利要求5所述的半导体装置，还包括：
第二传输电路，其被配置为当所述第一穿通通孔中存在缺陷时，基于被分配为要经由所述第一穿通通孔传输的第二传输信号来驱动所述第二穿通通孔，而当所述第一穿通通孔和所述第二穿通通孔中不存在缺陷时，基于所述第一传输信号来驱动所述第二穿通通孔。
10.根据权利要求9所述的半导体装置，其中，所述第二传输电路包括：
传输控制电路，其被配置为根据穿通通孔缺陷信息而基于所述第二传输信号和所述第一传输信号中的一种来产生驱动控制信号；以及
传输驱动器，其被配置为基于所述驱动控制信号来驱动所述第二穿通通孔。
11.根据权利要求10所述的半导体装置，其中，所述传输控制电路包括：
多路复用器，其被配置为基于整体缺陷信息来输出所述第二传输信号和所述第一传输信号中的一种；
驱动器使能电路，其被配置为基于个别缺陷信息和输出使能信号来产生驱动器使能信号；以及
驱动控制信号发生电路，其被配置为基于所述多路复用器的输出和所述驱动器使能信号来产生上拉信号和下拉信号。
12.根据权利要求11所述的半导体装置，其中，所述传输驱动器包括：
上拉驱动器，其被配置为基于所述上拉信号而用第一电源电压来驱动所述第二穿通通孔；以及
下拉驱动器，其被配置为基于所述下拉信号而用第二电源电压来驱动所述第二穿通通孔。
13.一种半导体装置，包括：
第一穿通通孔，其被包括在第一沟道中并将第一芯片与第二芯片耦接；
第一传输电路，其被配置为基于被激活的第一沟道来经由所述第一穿通通孔传输第一信号，而基于被去激活的第一沟道来经由所述第一穿通通孔供应电源电压。
14.根据权利要求13所述的半导体装置，还包括：
第二穿通通孔，其设置在第二沟道中并将所述第一芯片与所述第二芯片耦接；
第二传输电路，其被配置为基于被激活的第二沟道来经由所述第二穿通通孔传输第二信号，而基于被去激活的第二沟道来经由所述第二穿通通孔供应电源电压。
15.根据权利要求13所述的半导体装置，
其中，所述第一传输电路通过基于第一传输信号来驱动所述第一穿通通孔而经由所述第一穿通通孔传输所述第一信号，以及
其中，所述第一传输电路通过用电源电压驱动所述第一穿通通孔来经由所述第一穿通通孔供应所述电源电压。
16.根据权利要求15所述的半导体装置，其中，所述第一传输电路包括：
传输控制电路，其被配置为根据第一沟道使能信号而基于所述第一传输信号和补充电力控制信号中的一种来产生驱动控制信号；以及
传输驱动器，其被配置为基于所述驱动控制信号来驱动所述第一穿通通孔。
17.根据权利要求16所述的半导体装置，其中，所述传输控制电路包括：
多路复用器，其被配置为基于所述第一沟道使能信号来输出所述第一传输信号和所述补充电力控制信号中的一种；
驱动器使能电路，其被配置为基于所述第一沟道使能信号和输出使能信号来产生驱动器使能信号；以及
驱动控制信号发生电路，其被配置为基于所述多路复用器的输出和所述驱动器使能信号来产生上拉信号和下拉信号。
18.根据权利要求17所述的半导体装置，其中，所述传输驱动器包括：
上拉驱动器，其被配置为基于所述上拉信号而用第一电源电压来驱动所述第一穿通通孔；以及
下拉驱动器，其被配置为基于所述下拉信号而用第二电源电压来驱动所述第一穿通通孔。
19.根据权利要求14所述的半导体装置，
其中，所述第二传输电路通过基于第二传输信号来驱动所述第二穿通通孔来经由所述第二穿通通孔传输所述第二信号，以及
其中，所述第二传输电路通过用电源电压驱动所述第二穿通通孔来经由所述第二穿通通孔供应所述电源电压。
20.一种半导体装置，包括：
穿通通孔和冗余穿通通孔，其将第一芯片与第二芯片耦接；以及
传输电路，其被配置为用所述冗余穿通通孔来对所述穿通通孔执行修复操作或者基于穿通通孔缺陷信息来将电源电压供应给所述冗余穿通通孔。
CN201810790501.2A 2017-11-13 2018-07-18 层叠式半导体装置和半导体系统 Active CN109785873B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0150573 2017-11-13
KR1020170150573A KR102416942B1 (ko) 2017-11-13 2017-11-13 적층 반도체 장치 및 반도체 시스템

Publications (2)

Publication Number Publication Date
CN109785873A true CN109785873A (zh) 2019-05-21
CN109785873B CN109785873B (zh) 2023-06-02

Family

ID=66432304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810790501.2A Active CN109785873B (zh) 2017-11-13 2018-07-18 层叠式半导体装置和半导体系统

Country Status (4)

Country Link
US (1) US10332829B2 (zh)
KR (1) KR102416942B1 (zh)
CN (1) CN109785873B (zh)
TW (1) TWI805592B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217144B2 (en) 2019-11-06 2022-01-04 Silicon Works Co., Ltd. Driver integrated circuit and display device including the same
US11531621B2 (en) 2020-01-30 2022-12-20 Microsoft Technology Licensing, Llc Selective endpoint isolation for self-healing in a cache and memory coherent system
US20220320045A1 (en) * 2021-03-31 2022-10-06 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device including power management die in a stack and methods of forming the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1117193A (zh) * 1994-04-11 1996-02-21 三星电子株式会社 修复半导体存储器器件中缺陷的方法和电路
KR101038996B1 (ko) * 2009-11-30 2011-06-03 주식회사 하이닉스반도체 리페어 회로 및 이를 포함하는 반도체 장치
CN102110482A (zh) * 2009-12-24 2011-06-29 海力士半导体有限公司 半导体装置的修复电路和修复方法
CN102467964A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 三维层叠半导体集成电路及其穿通硅通孔修复方法
CN102623063A (zh) * 2011-01-31 2012-08-01 海力士半导体有限公司 半导体装置及其修复方法
KR20130095044A (ko) * 2012-02-17 2013-08-27 에스케이하이닉스 주식회사 집적회로 시스템
CN107045894A (zh) * 2016-02-05 2017-08-15 爱思开海力士有限公司 层叠型半导体装置和包括层叠型半导体装置的系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6556658B2 (en) * 2001-09-17 2003-04-29 International Business Machines Corporation Method for adding redundant vias on VLSI chips
KR101143443B1 (ko) 2010-03-29 2012-05-23 에스케이하이닉스 주식회사 반도체 장치 및 그 리페어 방법
KR101728068B1 (ko) * 2010-06-01 2017-04-19 삼성전자 주식회사 적층 반도체 메모리 장치, 이를 포함하는 메모리 시스템, 및 관통전극 결함리페어 방법
WO2013057886A1 (ja) * 2011-10-17 2013-04-25 パナソニック株式会社 集積回路、マルチコアプロセッサ装置及び集積回路の製造方法
US8599595B1 (en) * 2011-12-13 2013-12-03 Michael C. Stephens, Jr. Memory devices with serially connected signals for stacked arrangements
WO2013095673A1 (en) * 2011-12-23 2013-06-27 Intel Corporation Self-repair logic for stacked memory architecture
WO2013095676A1 (en) * 2011-12-23 2013-06-27 Intel Corporation Separate microchannel voltage domains in stacked memory architecture
US9153533B2 (en) * 2013-03-13 2015-10-06 Invensas Corporation Microelectronic elements with master/slave configurability
US9461000B2 (en) * 2013-05-21 2016-10-04 Esilicon Corporation Parallel signal via structure
US9995785B2 (en) * 2016-09-30 2018-06-12 Intel Corporation Stacked semiconductor package and method for performing bare die testing on a functional die in a stacked semiconductor package
US10249590B2 (en) * 2017-06-06 2019-04-02 Globalfoundries Inc. Stacked dies using one or more interposers

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1117193A (zh) * 1994-04-11 1996-02-21 三星电子株式会社 修复半导体存储器器件中缺陷的方法和电路
KR101038996B1 (ko) * 2009-11-30 2011-06-03 주식회사 하이닉스반도체 리페어 회로 및 이를 포함하는 반도체 장치
CN102110482A (zh) * 2009-12-24 2011-06-29 海力士半导体有限公司 半导体装置的修复电路和修复方法
KR20110073945A (ko) * 2009-12-24 2011-06-30 주식회사 하이닉스반도체 반도체 장치의 리페어 회로 및 방법
KR101153796B1 (ko) * 2009-12-24 2012-06-14 에스케이하이닉스 주식회사 반도체 장치의 리페어 회로
CN102467964A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 三维层叠半导体集成电路及其穿通硅通孔修复方法
CN102623063A (zh) * 2011-01-31 2012-08-01 海力士半导体有限公司 半导体装置及其修复方法
KR20130095044A (ko) * 2012-02-17 2013-08-27 에스케이하이닉스 주식회사 집적회로 시스템
CN107045894A (zh) * 2016-02-05 2017-08-15 爱思开海力士有限公司 层叠型半导体装置和包括层叠型半导体装置的系统

Also Published As

Publication number Publication date
KR102416942B1 (ko) 2022-07-07
KR20190054382A (ko) 2019-05-22
US20190148285A1 (en) 2019-05-16
CN109785873B (zh) 2023-06-02
TW201919172A (zh) 2019-05-16
TWI805592B (zh) 2023-06-21
US10332829B2 (en) 2019-06-25

Similar Documents

Publication Publication Date Title
US8760181B2 (en) Semiconductor system and device for identifying stacked chips and method thereof
US8837191B2 (en) Semiconductor apparatus
CN102315845B (zh) 半导体集成电路
US12027513B2 (en) Layout design methodology for stacked devices
CN109785873A (zh) 层叠式半导体装置和半导体系统
US10615126B2 (en) Semiconductor apparatus and memory system
CN102592647B (zh) 半导体装置、分配芯片id的方法和设置芯片id的方法
US8625381B2 (en) Stacked semiconductor device
US8803597B2 (en) Semiconductor integraged circuit having compatible mode selection circuit
US8971108B2 (en) Semiconductor memory device and method for driving the same
US9576936B2 (en) Semiconductor system having semiconductor apparatus and method of determining delay amount using the semiconductor apparatus
CN104112469A (zh) 半导体芯片、半导体集成电路、半导体系统以及驱动半导体系统的方法
CN103887288B (zh) 半导体集成电路和具有半导体集成电路的半导体系统
KR20180138373A (ko) 반도체 장치
TWI497094B (zh) 半導體裝置及其測試方法
CN114255790A (zh) 半导体存储器器件、处理系统以及电力控制电路
US9940979B2 (en) Semiconductor device including a redistribution layer
KR100630761B1 (ko) 메모리 집적도가 다른 2개의 반도체 메모리 칩들을내장하는 반도체 멀티칩 패키지
US9343438B1 (en) Semiconductor apparatus having multiple channels
CN104751882B (zh) 用于初始化通道的3d半导体装置
CN105280242B (zh) 包括多个通道和通孔的半导体装置
CN104576577A (zh) 包括穿通孔的半导体装置
US11599484B2 (en) Semiconductor device having plural signal buses for multiple purposes
KR101965906B1 (ko) 반도체 장치
TWI428931B (zh) 三維積體電路晶片定址連接電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant