CN103887288B - 半导体集成电路和具有半导体集成电路的半导体系统 - Google Patents

半导体集成电路和具有半导体集成电路的半导体系统 Download PDF

Info

Publication number
CN103887288B
CN103887288B CN201310566623.0A CN201310566623A CN103887288B CN 103887288 B CN103887288 B CN 103887288B CN 201310566623 A CN201310566623 A CN 201310566623A CN 103887288 B CN103887288 B CN 103887288B
Authority
CN
China
Prior art keywords
chip
break
hole
semiconductor
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310566623.0A
Other languages
English (en)
Other versions
CN103887288A (zh
Inventor
李太龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103887288A publication Critical patent/CN103887288A/zh
Application granted granted Critical
Publication of CN103887288B publication Critical patent/CN103887288B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体集成电路可以包括：多个半导体芯片，被配置成以三维形式层叠；第一组穿通芯片通孔，被配置成分别穿过多个半导体芯片，并且用于半导体集成电路的密度扩展；以及第二组穿通芯片通孔，被配置成分别穿过多个半导体芯片，并且用于半导体集成电路的带宽扩展。多个半导体芯片中的每个半导体芯片包括：路径选择单元，被配置成响应于模式转换信号来选择布置在半导体芯片中的第一组穿通芯片通孔中的一个穿通芯片通孔、或者选择布置在半导体芯片中的第二组穿通芯片通孔中的一个穿通芯片通孔；以及内部电路，被配置成与通过路径选择单元选择的穿通芯片通孔选择性地耦接。

Description

半导体集成电路和具有半导体集成电路的半导体系统
相关申请的交叉引用
本申请要求2012年12月20日提交的申请号为10-2012-0150025的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种半导体设计技术，更具体而言，涉及一种具有层叠的封装结构的半导体集成电路和具有所述半导体集成电路的半导体系统。
背景技术
一般而言，用于半导体集成电路的封装技术已不断发展以满足对小型化和封装可靠性的要求。近来已经研究用于层叠封装的各种技术，以不仅满足电气/电子产品的小型化的要求，还满足电气/电子产品的高性能的要求。
在半导体器件领域中的“层叠”意为将至少两个半导体芯片或封装体堆叠以布置成三维。例如，层叠封装使得半导体存储器件在不改变半导体集成工艺的情况下，可以具有为二维封装的存储器件的两倍或者更多倍的每单位面积的存储密度。层叠封装的优点（诸如，密度和尺寸效率）已触发了层叠封装的研究和开发。
存在两种类型的层叠封装。第一种类型是在层叠之后封装的各个半导体芯片，而第二种类型是分别封装的半导体芯片中的一个。层叠封装的各个半导体芯片经由金属导线、穿通芯片通孔（through-chip via）等耦接。具体地，利用在附图和说明书中将被标注为穿通硅通孔（through-silicon via，TSV）的穿通芯片通孔的层叠封装具有如下配置：穿通芯片通孔形成在每个半导体芯片中以将三维层叠的半导体芯片物理和电耦接。
图1是说明根据相关技术的半导体集成电路的配置的示例性视图。
参见图1，半导体集成电路100包括：第一半导体芯片110至第四半导体芯片140，被配置成垂直层叠；第一组穿通芯片通孔至第四组穿通芯片通孔TSV00至TSV03、TSV10至TSV13、TSV20至TSV23以及TSV30至TSV33，被配置成分别垂直穿过第一半导体芯片110至第四半导体芯片140；第一组凸块焊盘至第四组凸块焊盘BP00至BP03、BP10至BP13、BP20至BP23以及BP30至BP33，被配置成设置在第一半导体芯片110至第四半导体芯片140的下部中，且在第一半导体芯片110至第四半导体芯片140之间将第一组穿通芯片通孔至第四组穿通芯片通孔TSV00至TSV03、TSV10至TSV13、TSV20至TSV23以及TSV30至TSV33耦接。第一半导体芯片110至第四半导体芯片140包括第一组内部电路至第四组内部电路111至117、121至127、131至137以及141至147，分别与第一组穿通芯片通孔至第四组穿通芯片通孔TSV00至TSV03、TSV10至TSV13、TSV20至TSV23以及TSV30至TSV33中的每组穿通芯片通孔耦接。
这里，每组穿通芯片通孔TSV00至TSV03、TSV10至TSV13、TSV20至TSV23或TSV30至TSV33中的穿通芯片通孔被配置成以直线的形式对准，并且在第一半导体芯片110至第四半导体芯片140之间垂直地相互耦接。即，第一组穿通芯片通孔TSV00至TSV03垂直耦接，第二组穿通芯片通孔TSV10至TSV13垂直耦接，第三组穿通芯片通孔TSV20至TSV23垂直耦接，以及第四组穿通芯片通孔TSV30至TSV33垂直耦接。
第一内部电路至第四内部电路111至117、121至127、131至137以及141至147可以包括输入/输出电路。
具有上述配置的半导体集成电路100具有如下优点：随着层叠的半导体芯片的数目增加，总的存储密度增加。
然而，在具有上述配置的半导体集成电路100中，每组穿通芯片通孔TSV00至TSV03、TSV10至TSV13、TSV20至TSV23或TSV30至TSV33中的穿通芯片通孔共享公共耦接节点。因此，不可以同时读取第一半导体芯片110至第四半导体芯片140。因此，不可能与层叠的半导体芯片的数目的增加无关地增大具有固定数目穿通芯片通孔的半导体集成电路的带宽。为了半导体集成电路的更宽带宽而增加穿通芯片通孔的数目导致占用用于增加的数目的穿通芯片通孔的内部电路的更多空间，由此增大半导体芯片的尺寸。
图2是说明根据另一个相关技术的半导体集成电路的配置的示例性视图。
参见图2，半导体集成电路200包括：第一半导体芯片210至第四半导体芯片240，被配置成垂直层叠；第一组穿通芯片通孔至第四组穿通芯片通孔TSV00至TSV03、TSV10至TSV13、TSV20至TSV23以及TSV30至TSV33，被配置成分别垂直穿过第一半导体芯片210至第四半导体芯片240；第一组凸块焊盘至第四组凸块焊盘BP00至BP03、BP10至BP13、BP20至BP23以及BP30至BP33，被配置成设置在第一半导体芯片210至第四半导体芯片240的下部，且在第一半导体芯片210至第四半导体芯片240之间将第一组穿通芯片通孔至第四组穿通芯片通孔TSV00至TSV03、TSV10至TSV13、TSV20至TSV23以及TSV30至TSV33耦接。第一半导体芯片210至第四半导体芯片240包括内部电路211、221、231以及241，分别与第一组穿通芯片通孔至第四组穿通芯片通孔TSV00至TSV03、TSV10至TSV13、TSV20至TSV23以及TSV30至TSV33中的至少一个穿通芯片通孔耦接。
这里，第一组穿通芯片通孔至第四组穿通芯片通孔TSV00至TSV03、TSV10至TSV13、TSV20至TSV23或TSV30至TSV33中的每一组中的穿通芯片通孔被配置成以直线的形式对准，且穿过半导体芯片与另一组中的穿通芯片通孔耦接。即，第一组穿通芯片通孔TSV00至TSV02（除了最上部的半导体芯片240的穿通芯片通孔TSV03之外）分别与上方层叠的半导体芯片的第二组穿通芯片通孔TSV11至TSV13耦接。第二组穿通芯片通孔TSV10至TSV12（除了最上部的半导体芯片240的穿通芯片通孔TSV13之外）分别与上方层叠的半导体芯片的第三组穿通芯片通孔TSV21至TSV23耦接。第三组穿通芯片通孔TSV20至TSV22（除了最上部的半导体芯片240的穿通芯片通孔TSV23之外）分别与上方层叠的半导体芯片的第四组穿通芯片通孔TSV31至TSV33耦接。第四组穿通芯片通孔TSV30至TSV32（除了最上部的半导体芯片240的穿通芯片通孔TSV33之外）分别与上方层叠的半导体芯片的第一组穿通芯片通孔TSV00至TSV02耦接。
内部电路211、221、231以及241可以包括输入/输出电路。
具有上述配置的半导体集成电路200具有的优点在于，可以最小化分别包括在半导体芯片中的内部电路211、221、231以及241的数目，且可以同时输入至第一半导体芯片210至第四半导体芯片240和同时从第一半导体芯片210至第四半导体芯片240输出，且因而使具有固定数目的穿通芯片通孔的半导体集成电路的带宽变宽。
然而，在具有上述配置的半导体集成电路200中，仅一个半导体芯片与每个穿通芯片通孔耦接，限制了每个穿通芯片通孔的存储密度的增加。换言之，在一个半导体芯片中，在数据输入和输出中仅涉及一个穿通芯片通孔。因此，在固定数目的穿通芯片通孔的情况下，不可能与层叠的半导体芯片的数目的增加无关地增大每个穿通芯片通孔的存储密度。
发明内容
各种示例性实施例涉及一种在必要时可以在用于密度扩展的接口和用于带宽扩展的接口之间转换的半导体集成电路，以及一种包括所述半导体集成电路的半导体系统。
在一个实施例中，一种半导体集成电路可以包括：多个半导体芯片，被配置成以三维形式层叠；第一组穿通芯片通孔，被配置成分别穿过多个半导体芯片，并且用于半导体集成电路的密度扩展；以及第二组穿通芯片通孔，被配置成分别穿过多个半导体芯片，并且用于半导体集成电路的带宽扩展。多个半导体芯片中的每个半导体芯片包括：路径选择单元，被配置成响应于模式转换信号来选择布置在半导体芯片中的第一组穿通芯片通孔中的一个穿通芯片通孔、或选择布置在半导体芯片中的第二组穿通芯片通孔中的一个穿通芯片通孔；以及内部电路，被配置成与通过路径选择单元选择的穿通芯片通孔选择性地耦接。
在另一个示例性实施例中，一种半导体集成电路可以包括：N（其中，N是等于或大于2的自然数）个半导体芯片，被配置成以三维形式层叠；以及N组穿通芯片通孔，每组穿通芯片通孔被配置成穿过N个半导体芯片。N组穿通芯片通孔包括：第一组穿通芯片通孔，第一组穿通芯片通孔中的每个穿通芯片通孔在N个半导体芯片之间相互耦接；以及第二组穿通芯片通孔，第二组穿通芯片通孔中的每个穿通芯片通孔在N个半导体芯片之间与第一组穿通芯片通孔一起相互耦接。
在另一个实施例中，一种半导体集成电路可以包括：多个半导体芯片，被配置成以三维形式层叠；第一组穿通芯片通孔，被配置成分别穿过多个半导体芯片、并且向多个半导体芯片提供共同连接；以及多个穿通芯片通孔组，每个穿通芯片通孔组被配置成分别穿过多个半导体芯片，并且每个穿通芯片通孔组中的一个穿通芯片通孔被配置成采用一对一的方式与多个内部电路中的每个内部电路耦接。多个半导体芯片中的每个半导体芯片包括：路径选择单元，被配置成响应于模式转换信号来选择布置在半导体芯片中的第一组穿通芯片通孔中的一个穿通芯片通孔、或选择布置在半导体芯片中的多个穿通芯片通孔组中的一个穿通芯片通孔；以及内部电路，被配置成与通过路径选择单元选择的穿通芯片通孔选择性地耦接。
在另一个实施例中，一种半导体系统可以包括：控制器；以及半导体集成电路，被配置成包括经由多个焊盘与控制器通信的多个半导体芯片，至少一个焊盘与半导体芯片共同耦接，而其余的焊盘按一对一的方式与半导体芯片耦接，或者全部的焊盘按一对一的方式与半导体芯片耦接。半导体集成电路针对半导体集成电路的密度扩展，经由至少一个焊盘将信号传输至控制器并从控制器接收信号，而半导体集成电路针对半导体集成电路的带宽扩展，经由其余的焊盘将信号传输至控制器并从控制器接收信号，或者半导体集成电路针对半导体集成电路的宽带扩展，经由全部的焊盘将信号传输至控制器并从控制器接收信号。
附图说明
图1是说明根据相关技术的半导体集成电路的配置的示例性视图。
图2是说明根据另一个相关技术的半导体集成电路的配置的示例性视图。
图3是说明根据本发明的一个实施例的半导体系统的配置的框图。
图4是说明根据本发明的第一实施例的图3中所示的半导体集成电路的示例性视图。
图5是说明图4中所示的路径选择单元的内部配置的视图。
图6是说明根据本发明的第二实施例的图3中所示的半导体集成电路的另一个实例的示例性视图。
具体实施方式
下面将参照附图更详细地描述各种示例性实施例。然而，本发明可以采用不同的方式实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本说明书充分与完整，并向本领域技术人员充分传达本发明的范围。在说明书中，附图标记在本发明的不同附图和实施例中表示相同编号的部分。也应当注意的是，在说明书中，“连接/耦接”不仅表示一个部件与另一个部件直接耦接，还表示经由中间部件与另一个部件间接耦接。另外，只要不在句子中特意提及，单数形式可以包括复数形式。
图3是说明根据本发明的一个实施例的半导体系统的框图。
参见图3，半导体系统包括控制器10和具有多个焊盘组PG0至PGm的半导体集成电路20，多个焊盘组PG0至PGm分别包括在控制器10与多个半导体芯片CHIP0至CHIPn之间通信的多个焊盘DQ0_0至DQ0_x、……、以及DQy_0至DQy_x。多个焊盘DQ0_0至DQ0_x、……、以及DQy_0至DQy_x中的一部分可以与多个半导体芯片CHIP0至CHIPn共同耦接，而多个焊盘DQ0_0至DQ0_x、……、以及DQy_0至DQy_x中的其余部分或全部可以按一对一的方式与多个半导体芯片CHIP0至CHIPn耦接。
这里，多个焊盘DQ0_0至DQ0_x、……、以及DQy_0至DQy_x中的一个涉及半导体集成电路20的密度扩展，而多个焊盘DQ0_0至DQ0_x、……、以及DQy_0至DQy_x的其余个或全部涉及半导体集成电路20的带宽扩展。半导体集成电路20的密度扩展和带宽扩展可以由控制器10控制、或者利用模式转换信号BW_EXTEND_T受包括在半导体集成电路20中的电路的控制。
在下文中，将参照图4至图6来描述半导体集成电路20的详细配置。将根据本发明的第一实施例和第二实施例描述半导体集成电路20。为了使描述便利和简化，根据第一实施例的半导体集成电路20的附图标记由‘300’表示，且根据第二实施例的半导体集成电路20的附图标记由‘400’表示。在本发明的示例性实施例中，将四个半导体芯片层叠的结构作为一个实例来进行描述，并且为了描述将说明与一个焊盘组PG0相对应的配置。
图4是说明根据本发明的第一个实施例的半导体集成电路20的配置的示例性视图。图5是说明图4中所示的路径选择单元的内部配置的视图。
参见图4，根据本发明的第一个实施例的半导体集成电路300包括：第一半导体芯片310至第四半导体芯片340，被配置成以三维形式层叠；第一组穿通芯片通孔TSV00至TSV03，其中的每个穿通芯片通孔被配置成分别穿过第一半导体芯片310至第四半导体芯片340，并且用于密度扩展和带宽扩展这两者；第二组穿通芯片通孔至第四组穿通芯片通孔TSV10至TSV13、TSV20至TSV23以及TSV30至TSV33，其中的每个穿通芯片通孔被配置成分别穿过第一半导体芯片310至第四半导体芯片340，并且用于带宽扩展；以及第一组凸块焊盘至第四组凸块焊盘BP00至BP03、BP10至BP13、BP20至BP23以及BP30至BP33，被配置成设置在第一半导体芯片310至第四半导体芯片340的下部中，且在第一半导体芯片310至第四半导体芯片340之间将第一组穿通芯片通孔至第四组穿通芯片通孔TSV00至TSV03、TSV10至TSV13、TSV20至TSV23以及TSV30至TSV33相互耦接。第一半导体芯片310至第四半导体芯片340分别包括：路径选择单元313至343，响应于模式转换信号BW_EXTEND_T和BW_EXTEND_B而选择第一组穿通芯片通孔TSV00至TSV03中的一个穿通芯片通孔和第二组穿通芯片通孔至第四组穿通芯片通孔TSV10至TSV13、TSV20至TSV23以及TSV30至TSV33中的一个穿通芯片通孔；以及内部电路311至341，通过路径选择单元313至343与第一组穿通芯片通孔TSV00至TSV03、或者第二组穿通芯片通孔至第四组穿通芯片通孔TSV10至TSV13、TSV20至TSV23以及TSV30至TSV33中的一组选择性地耦接。
这里，第一组穿通芯片通孔TSV00至TSV03中的穿通芯片通孔被配置成穿过半导体芯片310至340而实质上对准。第一组穿通芯片通孔TSV00至TSV03在通过路径选择单元313至343与内部电路311至341耦接时，可以经由第一组凸块焊盘BP00至BP03在半导体芯片310至340之间相互耦接，并且用作半导体集成电路20的密度扩展的接口。此外，第一组穿通芯片通孔TSV00至TSV03也可以在半导体芯片310至340之间与第二组穿通芯片通孔TSV10至TSV13中的一个耦接，以分别与第二组穿通芯片通孔至第四组穿通芯片通孔TSV10至TSV13、TSV20至TSV23以及TSV30至TSV33共同用作半导体集成电路20的带宽扩展的接口。
第二组穿通芯片通孔至第四组穿通芯片通孔TSV10至TSV13、TSV20至TSV23以及TSV30至TSV33的每一组中的穿通芯片通孔被配置成穿过半导体芯片310至340而实质上对准，并且在半导体芯片310至340之间与另一组穿通芯片通孔中的一个耦接。即，下部的半导体芯片310至330的第二组穿通芯片通孔TSV10至TSV12分别经由第二组凸块焊盘BP11至BP13与上部的半导体芯片320至340的第三组穿通芯片通孔TSV21至TSV23中的一个耦接。下部的半导体芯片310至330的第三组穿通芯片通孔TSV20至TSV22分别经由第三组凸块焊盘BP21至BP23与上部的半导体芯片320至340的第四组穿通芯片通孔TSV31至TSV33中的一个耦接。下部的半导体芯片310至330的第四组穿通芯片通孔TSV30至TSV32分别经由第四组凸块焊盘BP31至BP33与上部的半导体芯片320至340的路径选择单元323至343耦接。包括在第一半导体芯片或最下部的半导体芯片310中的路径选择单元313与第四组凸块焊盘中的最下部的一个凸块焊盘、即BP30耦接。
内部电路311、321、331以及341可以被配置成包括输入和输出电路。由于输入和输出电路是已知技术，所以将省略详细的描述。
图5是说明图4中所示的路径选择单元313、323、333以及343的内部配置的视图。由于路径选择单元313、323、333以及343具有实质上相同的配置，因此以下仅将包括在第一半导体芯片310中的路径选择单元313作为实例来进行描述。
参见图5，第一半导体芯片310的路径选择单元313包括：第一传输门，响应于模式转换信号BW_EXTEND_T和BW_EXTEND_B而将第一组凸块焊盘BP00至BP03中的凸块焊盘BP00与第一半导体芯片310的内部电路311选择性地耦接；以及第二传输门，响应于模式转换信号BW_EXTEND_T和BW_EXTEND_B而将第四组凸块焊盘BP30至BP33中的凸块焊盘BP30与内部电路311选择性地耦接。
这里，模式转换信号BW_EXTEND_T可以是在第一半导体芯片310至第四半导体芯片340中的一个中产生的信号，或者可以是从控制器10输入的信号。在模式转换信号BW_EXTEND_T是在第一半导体芯片310至第四半导体芯片340中的一个中产生的信号的情况下，第一半导体芯片310至第四半导体芯片340中的每个包括产生模式转换信号BW_EXTEND_T和BW_EXTEND_B的模式转换信号发生电路（附图中未示出）。例如，模式转换信号发生电路可以包括熔丝电路。在模式转换信号BW_EXTEND_T是从控制器10输入的信号的情况下，半导体集成电路300包括用于模式转换信号BW_EXTEND_T的第三组穿通芯片通孔（附图中未示出）。例如，第三组穿通芯片通孔被配置成分别穿过第一半导体芯片310至第四半导体芯片340，以在第一半导体芯片310至第四半导体芯片340之间相互耦接，并且分别给第一半导体芯片310至第四半导体芯片340提供模式转换信号BW_EXTEND_T。
将本发明的实施例作为层叠四个半导体芯片的一个实例来阐述，且因此布置在一个半导体芯片中的四个穿通芯片通孔中的每个穿通芯片通孔是来自第一组穿通芯片通孔至第四组穿通芯片通孔TSV00至TSV03、TSV10至TSV13、TSV20至TSV23以及TSV30至TSV33的每组中的一个，选择性地相互共同用作半导体集成电路20的密度扩展或带宽扩展的接口。然而，本发明的实施例可以扩展至层叠少于四个或多于四个半导体芯片的情况。即，一个半导体芯片中的多个穿通芯片通孔（其数目与层叠的半导体芯片的数目相同）可以选择性地相互共同用作半导体集成电路的密度扩展或带宽扩展的接口。例如，当层叠八个半导体芯片时，每个半导体芯片可以提供八个穿通芯片通孔，其中的第一个穿通芯片通孔可以用作密度扩展和带宽扩展这两者的接口，而其余的穿通芯片通孔可以用作带宽扩展的接口。
下文中，将描述根据本发明的第一个实施例的具有上述配置的半导体集成电路300的操作。
首先，将描述对于密度扩展的操作。
模式转换信号BW_EXTEND_T和BW_EXTEND_B为了密度扩展而被去激活，并且路径选择单元313、323、333以及343分别将第一组凸块焊盘BP00至BP03与内部电路311、321、331以及341耦接。
因此，内部电路311、321、331以及341经由第一组穿通芯片通孔TSV00至TSV03与控制器10通信。
在这种情况下，由于第一半导体芯片至第四半导体芯片310、320、330以及340共享一个焊盘DQ0_0，因此密度得到扩展。
接着，将描述对于带宽扩展的操作。
模式转换信号BW_EXTEND_T和BW_EXTEND_B为了带宽扩展而被激活，并且路径选择单元313、323、333以及343分别将第四组凸块焊盘BP30至BP33与内部电路311、321、331以及341耦接。
因此，内部电路311、321、331以及341经由全部的第一组穿通芯片通孔至第四组穿通芯片通孔TSV00至TSV03、TSV10至TSV13、TSV20至TSV23以及TSV30至TSV33与外部通信。
在这种情况下，由于第一半导体芯片至第四半导体芯片310、320、330以及340分别利用四个焊盘DQ0_0至DQ0_3，因此带宽得到扩展。
因而，根据本发明的第一个实施例，可以在必要时通过在用于密度扩展和带宽扩展的接口之间转换来实现扩展密度或带宽的效果。
图6是说明根据本发明的第二实施例的半导体集成电路400的配置的示例性视图。
如同本发明的第一个实施例，必要时本发明的第二实施例也提供用于扩展密度或带宽的技术。因此，在本发明的第二实施例中，将仅描述不同于本发明的第一个实施例的配置的配置。
参见图6，根据本发明的第二实施例的半导体集成电路400可以包括：第一组穿通芯片通孔TSV000至TSV003，其中的每个穿通芯片通孔分别穿过第一半导体芯片410至第四半导体芯片440，并且与第一半导体芯片410至第四半导体芯片440共同耦接；以及第二组穿通芯片通孔至第五组穿通芯片通孔TSV100至TSV103、TSV200至TSV203、TSV300至TSV303以及TSV400至TSV403，其中的每一组的每个穿通芯片通孔分别穿过第一半导体芯片410至第四半导体芯片440，并且其中的每一组中的一个穿通芯片通孔可以按一对一的方式与第一半导体芯片410至第四半导体芯片440中的每个内部电路411、421、431以及441唯一耦接。
例如，第二组穿通芯片通孔TSV100至TSV103中的一个穿通芯片通孔TSV001可以与第一半导体芯片410的内部电路411耦接。第三组穿通芯片通孔TSV200至TSV203中的一个穿通芯片通孔TSV201可以与第二半导体芯片420的内部电路421耦接。第四组穿通芯片通孔TSV300至TSV303中的一个穿通芯片通孔TSV302可以与第三半导体芯片430的内部电路431耦接。第五组穿通芯片通孔TSV400至TSV403中的一个穿通芯片通孔TSV403可以与第四半导体芯片440的内部电路441耦接。
导线ML000、ML100、ML200以及ML300分别经由路径选择单元413、423、433以及443，将内部电路411、421、431以及441与第二组穿通芯片通孔至第五组穿通芯片通孔TSV100至TSV103、TSV200至TSV203、TSV300至TSV303以及TSV400至TSV403中的每一组中的相应穿通芯片通孔耦接。
根据本发明的第二实施例，可以最小化导线的信号耦合噪声的影响，并且也可以最小化用于导线的面积。
尽管参照具体的实施例描述了本发明，但是应当注意的是，实施例是用于描述本发明而非限制本发明。另外，应当注意的是，在不脱离本发明的范围的情况下，可以通过本领域的技术人员，经由替换、改变以及修改采用各种方式来实现本发明。
例如，在本发明的实施例中，描述了第一半导体芯片至第四半导体芯片面向下地被层叠的面向下的凸起型结构。然而，本发明不局限于此。本发明也可以应用于第一半导体芯片至第四半导体芯片可以面向上地被层叠的面向上的凸起型结构。
由于可以选择性地利用密度扩展结构和带宽扩展结构，因此可以根据系统所需的条件来实现灵活交替的效果。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种半导体集成电路，包括：
多个半导体芯片，所述多个半导体芯片被配置成以三维形式层叠；
第一组穿通芯片通孔，所述第一组穿通芯片通孔被配置成分别穿过所述多个半导体芯片、并且用于所述半导体集成电路的密度扩展；以及
第二组穿通芯片通孔，所述第二组穿通芯片通孔被配置成分别穿过所述多个半导体芯片、并且用于所述半导体集成电路的带宽扩展，
其中，所述多个半导体芯片中的每个半导体芯片包括：
路径选择单元，所述路径选择单元被配置成响应于模式转换信号来选择布置在所述半导体芯片中的所述第一组穿通芯片通孔中的一个穿通芯片通孔、或者选择布置在所述半导体芯片中的所述第二组穿通芯片通孔中的一个穿通芯片通孔;以及
内部电路，所述内部电路被配置成与通过所述路径选择单元选择的穿通芯片通孔选择性地耦接。
技术方案2.如技术方案1所述的半导体集成电路，其中，所述第一组穿通芯片通孔用于所述半导体集成电路的所述带宽扩展。
技术方案3.如技术方案2所述的半导体集成电路，
其中，所述第一组穿通芯片通孔穿过所述多个半导体芯片实质上对准，并且在所述半导体芯片之间相互耦接，以及
其中，所述第二组穿通芯片通孔穿过所述多个半导体芯片实质上对准，并且布置在所述多个半导体芯片中的一个半导体芯片中的所述第二组穿通芯片通孔中的每个穿通芯片通孔与布置在所述多个半导体芯片中的另一个半导体芯片中的所述第一组穿通芯片通孔相互耦接。
技术方案4.如技术方案1所述的半导体集成电路，其中，所述路径选择单元包括：
第一耦接单元，所述第一耦接单元被配置成响应于所述模式转换信号而将所述内部电路与所述第一组穿通芯片通孔中的一个穿通芯片通孔耦接；以及
第二耦接单元，所述第二耦接单元被配置成响应于所述模式转换信号而将所述内部电路与所述第二组穿通芯片通孔中的一个穿通芯片通孔耦接。
技术方案5.如技术方案1所述的半导体集成电路，其中，所述多个半导体芯片中的每个半导体芯片还包括被配置成产生所述模式转换信号的熔丝电路单元。
技术方案6.如技术方案1所述的半导体集成电路，还包括：
第三组穿通芯片通孔，所述第三组穿通芯片通孔被配置成分别穿过所述多个半导体芯片，以在所述半导体芯片之间相互耦接，并且分别向所述多个半导体芯片提供从外部施加的所述模式转换信号。
技术方案7.一种半导体集成电路，包括：
N个半导体芯片，所述N个半导体芯片被配置成以三维形式层叠，其中，N为等于或大于2的自然数；以及
N组穿通芯片通孔，所述N组穿通芯片通孔中的每一组被配置成穿过所述N个半导体芯片，
其中，所述N组穿通芯片通孔包括：
第一组穿通芯片通孔，所述第一组穿通芯片通孔中的每个穿通芯片通孔在所述N个半导体芯片之间相互耦接;以及
第二组穿通芯片通孔，所述第二组穿通芯片通孔中的每个穿通芯片通孔在所述N个半导体芯片之间与所述第一组穿通芯片通孔一起相互耦接。
技术方案8.如技术方案7所述的半导体集成电路，其中，每一组穿通芯片通孔中的穿通芯片通孔穿过所述N个半导体芯片实质上对准。
技术方案9.如技术方案7所述的半导体集成电路，其中，所述N个半导体芯片中的每个半导体芯片包括：
路径选择单元，所述路径选择单元被配置成响应于模式转换信号来选择布置在所述半导体芯片中的所述第一组穿通芯片通孔中的一个穿通芯片通孔、或选择布置在所述半导体芯片中的所述第二组穿通芯片通孔中的一个穿通芯片通孔;以及
输入/输出单元，所述输入/输出单元被配置成与通过所述路径选择单元选择的穿通芯片通孔选择性地耦接。
技术方案10.如技术方案9所述的半导体集成电路，其中，所述路径选择单元包括：
第一选择单元，所述第一选择单元被配置成响应于所述模式转换信号而将所述输入/输出单元与所述第一组穿通芯片通孔中的一个穿通芯片通孔选择性地耦接;以及
第二选择单元，所述第二选择单元被配置成响应于所述模式转换信号而将所述输入/输出单元与所述第二组穿通芯片通孔中的一个穿通芯片通孔选择性地耦接。
技术方案11.如技术方案7所述的半导体集成电路，其中，所述N个半导体芯片中的每个半导体芯片还包括被配置成产生所述模式转换信号的熔丝电路单元。
技术方案12.如技术方案7所述的半导体集成电路，还包括：
第三组穿通芯片通孔，所述第三组穿通芯片通孔被配置成分别穿过所述N个半导体芯片，以在所述半导体芯片之间相互耦接，并且分别向所述N个半导体芯片提供从外部施加的所述模式转换信号。
技术方案13.一种半导体集成电路，包括：
多个半导体芯片，所述多个半导体芯片被配置成以三维形式层叠；
第一组穿通芯片通孔，所述第一组穿通芯片通孔被配置成分别穿过所述多个半导体芯片、并且向所述多个半导体芯片提供共同连接；以及
多个穿通芯片通孔组，所述多个穿通芯片通孔组中的每一组穿通芯片通孔被配置成分别穿过所述多个半导体芯片，并且所述多个穿通芯片通孔组的每一组穿通芯片通孔中的一个穿通芯片通孔被配置成按一对一的方式与多个内部电路中的每个内部电路耦接，
其中，所述多个半导体芯片中的每个半导体芯片包括：
路径选择单元，所述路径选择单元被配置成响应于模式转换信号来选择布置在所述半导体芯片中的所述第一组穿通芯片通孔中的一个穿通芯片通孔、或者选择布置在所述半导体芯片中的所述多个穿通芯片通孔组中的一个穿通芯片通孔;以及
内部电路，所述内部电路被配置成与通过所述路径选择单元选择的穿通芯片通孔选择性地耦接。
技术方案14.如技术方案13所述的半导体集成电路，其中，所述多个半导体芯片和所述多个穿通芯片通孔组根据所述多个半导体芯片的层叠次序和所述多个穿通芯片通孔组的设置次序按一对一的方式相互耦接。
技术方案15.如技术方案13所述的半导体集成电路，
其中，所述多个半导体芯片中的每个半导体芯片还包括导线，所述导线将所述内部电路与所述多个穿通芯片通孔组中由所述路径选择单元选择的所述穿通芯片通孔耦接。
技术方案16.一种半导体系统，包括：
控制器；以及
半导体集成电路，所述半导体集成电路被配置成包括经由多个焊盘与所述控制器通信的多个半导体芯片，至少一个所述焊盘与所述半导体芯片共同耦接，而其余的所述焊盘按一对一的方式与所述半导体芯片耦接，或者全部的所述焊盘按一对一的方式与所述半导体芯片耦接，
其中，所述半导体集成电路针对所述半导体集成电路的密度扩展，经由至少一个所述焊盘将信号传输至所述控制器、并从所述控制器接收所述信号，而所述半导体集成电路针对所述半导体集成电路的带宽扩展，经由其余的所述焊盘将所述信号传输至所述控制器、并从所述控制器接收所述信号，或者所述半导体集成电路针对所述半导体集成电路的所述宽带扩展，经由全部的所述焊盘将所述信号传输至所述控制器、并从所述控制器接收所述信号。
技术方案17.如技术方案16所述的半导体系统，其中，所述控制器控制所述半导体集成电路的所述密度扩展和所述带宽扩展。
技术方案18.如技术方案16所述的半导体系统，其中，所述半导体集成电路的所述密度扩展和所述带宽扩展由包括在所述半导体集成电路中的电路控制。
技术方案19.如技术方案16所述的半导体系统，其中，所述半导体集成电路具有所述多个半导体芯片以三维形式层叠的结构。

Claims (14)

1.一种半导体集成电路，包括：
多个半导体芯片，所述多个半导体芯片被配置成以三维形式层叠；
第一组穿通芯片通孔，所述第一组穿通芯片通孔被配置成分别穿过所述多个半导体芯片、并且用于所述半导体集成电路的密度扩展和带宽扩展；以及
第二组穿通芯片通孔，所述第二组穿通芯片通孔被配置成分别穿过所述多个半导体芯片、并且用于所述半导体集成电路的带宽扩展，
其中，所述多个半导体芯片中的每个半导体芯片包括：
路径选择单元，所述路径选择单元被配置成响应于模式转换信号来选择布置在所述半导体芯片中的所述第一组穿通芯片通孔中的一个穿通芯片通孔、或者选择布置在所述半导体芯片中的所述第二组穿通芯片通孔中的一个穿通芯片通孔；以及
内部电路，所述内部电路被配置成与通过所述路径选择单元选择的穿通芯片通孔选择性地耦接。
2.如权利要求1所述的半导体集成电路，
其中，所述第一组穿通芯片通孔穿过所述多个半导体芯片实质上对准，并且在所述半导体芯片之间相互耦接，以及
其中，所述第二组穿通芯片通孔穿过所述多个半导体芯片实质上对准，并且布置在所述多个半导体芯片中的一个半导体芯片中的所述第二组穿通芯片通孔中的每个穿通芯片通孔与布置在所述多个半导体芯片中的另一个半导体芯片中的所述第一组穿通芯片通孔相互耦接。
3.如权利要求1所述的半导体集成电路，其中，所述路径选择单元包括：
第一耦接单元，所述第一耦接单元被配置成响应于所述模式转换信号而将所述内部电路与所述第一组穿通芯片通孔中的一个穿通芯片通孔耦接；以及
第二耦接单元，所述第二耦接单元被配置成响应于所述模式转换信号而将所述内部电路与所述第二组穿通芯片通孔中的一个穿通芯片通孔耦接。
4.如权利要求1所述的半导体集成电路，其中，所述多个半导体芯片中的每个半导体芯片还包括被配置成产生所述模式转换信号的熔丝电路单元。
5.如权利要求1所述的半导体集成电路，还包括：
第三组穿通芯片通孔，所述第三组穿通芯片通孔被配置成分别穿过所述多个半导体芯片，以在所述半导体芯片之间相互耦接，并且分别向所述多个半导体芯片提供从外部施加的所述模式转换信号。
6.一种半导体集成电路，包括：
N个半导体芯片，所述N个半导体芯片被配置成以三维形式层叠，其中，N为等于或大于2的自然数；以及
N组穿通芯片通孔，所述N组穿通芯片通孔中的每一组被配置成穿过所述N个半导体芯片，
其中，所述N组穿通芯片通孔包括：
一个第一组穿通芯片通孔，所述一个第一组穿通芯片通孔被配置成分别穿过所述N个半导体芯片、并且用于所述半导体集成电路的密度扩展和带宽扩展；以及
N-1个第二组穿通芯片通孔，所述N-1个第二组穿通芯片通孔被配置成分别穿过所述N个半导体芯片、并且用于N个所述半导体集成电路的带宽扩展。
7.如权利要求6所述的半导体集成电路，其中，每一组穿通芯片通孔中的穿通芯片通孔穿过所述N个半导体芯片实质上对准。
8.如权利要求6所述的半导体集成电路，其中，所述N个半导体芯片中的每个半导体芯片包括：
路径选择单元，所述路径选择单元被配置成响应于模式转换信号来选择布置在所述半导体芯片中的所述第一组穿通芯片通孔中的一个穿通芯片通孔、或选择布置在所述半导体芯片中的所述第二组穿通芯片通孔中的一个穿通芯片通孔；以及
输入/输出单元，所述输入/输出单元被配置成与通过所述路径选择单元选择的穿通芯片通孔选择性地耦接。
9.如权利要求8所述的半导体集成电路，其中，所述路径选择单元包括：
第一选择单元，所述第一选择单元被配置成响应于所述模式转换信号而将所述输入/输出单元与所述第一组穿通芯片通孔中的一个穿通芯片通孔选择性地耦接；以及
第二选择单元，所述第二选择单元被配置成响应于所述模式转换信号而将所述输入/输出单元与所述第二组穿通芯片通孔中的一个穿通芯片通孔选择性地耦接。
10.如权利要求8所述的半导体集成电路，其中，所述N个半导体芯片中的每个半导体芯片还包括被配置成产生所述模式转换信号的熔丝电路单元。
11.如权利要求8所述的半导体集成电路，还包括：
第三组穿通芯片通孔，所述第三组穿通芯片通孔被配置成分别穿过所述N个半导体芯片，以在所述半导体芯片之间相互耦接，并且分别向所述N个半导体芯片提供从外部施加的所述模式转换信号。
12.一种半导体集成电路，包括：
多个半导体芯片，所述多个半导体芯片被配置成以三维形式层叠；
第一组穿通芯片通孔，所述第一组穿通芯片通孔被配置成分别穿过所述多个半导体芯片、并且向所述多个半导体芯片提供共同连接；以及
多个穿通芯片通孔组，所述多个穿通芯片通孔组中的每一组穿通芯片通孔被配置成分别穿过所述多个半导体芯片，并且所述多个穿通芯片通孔组的每一组穿通芯片通孔中的一个穿通芯片通孔被配置成按一对一的方式与多个内部电路中的每个内部电路耦接，
其中，所述多个半导体芯片中的每个半导体芯片包括：
路径选择单元，所述路径选择单元被配置成响应于模式转换信号来选择布置在所述半导体芯片中的所述第一组穿通芯片通孔中的一个穿通芯片通孔、或者选择布置在所述半导体芯片中的所述多个穿通芯片通孔组中的一个穿通芯片通孔；以及
内部电路，所述内部电路被配置成与通过所述路径选择单元选择的穿通芯片通孔选择性地耦接，
其中，所述第一组穿通芯片通孔用于所述半导体集成电路的密度扩展和带宽扩展，
所述多个穿通芯片通孔组用于所述半导体集成电路的带宽扩展。
13.如权利要求12所述的半导体集成电路，其中，所述多个半导体芯片和所述多个穿通芯片通孔组根据所述多个半导体芯片的层叠次序和所述多个穿通芯片通孔组的设置次序按一对一的方式相互耦接。
14.如权利要求12所述的半导体集成电路，
其中，所述多个半导体芯片中的每个半导体芯片还包括导线，所述导线将所述内部电路与所述多个穿通芯片通孔组中由所述路径选择单元选择的所述穿通芯片通孔耦接。
CN201310566623.0A 2012-12-20 2013-11-13 半导体集成电路和具有半导体集成电路的半导体系统 Active CN103887288B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0150025 2012-12-20
KR1020120150025A KR102058101B1 (ko) 2012-12-20 2012-12-20 반도체 집적회로

Publications (2)

Publication Number Publication Date
CN103887288A CN103887288A (zh) 2014-06-25
CN103887288B true CN103887288B (zh) 2018-07-27

Family

ID=50956113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310566623.0A Active CN103887288B (zh) 2012-12-20 2013-11-13 半导体集成电路和具有半导体集成电路的半导体系统

Country Status (4)

Country Link
US (1) US9356000B2 (zh)
KR (1) KR102058101B1 (zh)
CN (1) CN103887288B (zh)
TW (2) TWI667766B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150026002A (ko) * 2013-08-30 2015-03-11 에스케이하이닉스 주식회사 반도체 집적회로
CN109860121B (zh) * 2017-11-30 2020-09-25 长鑫存储技术有限公司 一种半导体封装结构及其接口功能切换方法
US10804255B1 (en) * 2019-05-10 2020-10-13 Xilinx, Inc. Circuit for and method of transmitting a signal in an integrated circuit device
US11462519B2 (en) * 2020-06-01 2022-10-04 Nanya Technology Corporation Semiconductor device with active interposer and method for fabricating the same
CN115411005A (zh) 2021-05-26 2022-11-29 长鑫存储技术有限公司 半导体结构和半导体结构的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1540665A (zh) * 2003-04-21 2004-10-27 ���ش�洢����ʽ���� 存储器模块和存储器系统
CN1610109A (zh) * 2003-10-16 2005-04-27 尔必达存储器株式会社 层叠半导体器件及半导体芯片的控制方法
CN101248363A (zh) * 2005-08-23 2008-08-20 日本电气株式会社 半导体器件、半导体芯片、芯片间互连测试方法以及芯片间互连切换方法
TW201117220A (en) * 2009-06-30 2011-05-16 Hitachi Ltd Semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364635B1 (ko) * 2001-02-09 2002-12-16 삼성전자 주식회사 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법
JP4063796B2 (ja) * 2004-06-30 2008-03-19 日本電気株式会社 積層型半導体装置
JP4708176B2 (ja) * 2005-12-08 2011-06-22 エルピーダメモリ株式会社 半導体装置
US8400781B2 (en) * 2009-09-02 2013-03-19 Mosaid Technologies Incorporated Using interrupted through-silicon-vias in integrated circuits adapted for stacking
US8492905B2 (en) * 2009-10-07 2013-07-23 Qualcomm Incorporated Vertically stackable dies having chip identifier structures
US8604593B2 (en) * 2009-10-19 2013-12-10 Mosaid Technologies Incorporated Reconfiguring through silicon vias in stacked multi-die packages
US8315068B2 (en) * 2009-11-12 2012-11-20 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with fuses and methods of manufacturing the same
KR101211044B1 (ko) * 2010-05-27 2012-12-12 에스케이하이닉스 주식회사 멀티칩 구조를 가지는 반도체 집적 회로
JP2013531891A (ja) * 2010-06-17 2013-08-08 モサイド・テクノロジーズ・インコーポレーテッド シリコン貫通孔を有する半導体デバイス
JP5649888B2 (ja) * 2010-09-17 2015-01-07 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2013004601A (ja) * 2011-06-14 2013-01-07 Elpida Memory Inc 半導体装置
KR20130042078A (ko) 2011-10-18 2013-04-26 에스케이하이닉스 주식회사 반도체 장치
US8669780B2 (en) * 2011-10-31 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit connection structure and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1540665A (zh) * 2003-04-21 2004-10-27 ���ش�洢����ʽ���� 存储器模块和存储器系统
CN1610109A (zh) * 2003-10-16 2005-04-27 尔必达存储器株式会社 层叠半导体器件及半导体芯片的控制方法
CN101248363A (zh) * 2005-08-23 2008-08-20 日本电气株式会社 半导体器件、半导体芯片、芯片间互连测试方法以及芯片间互连切换方法
TW201117220A (en) * 2009-06-30 2011-05-16 Hitachi Ltd Semiconductor device

Also Published As

Publication number Publication date
KR102058101B1 (ko) 2019-12-20
TW201832346A (zh) 2018-09-01
TWI632663B (zh) 2018-08-11
US20140175667A1 (en) 2014-06-26
CN103887288A (zh) 2014-06-25
US9356000B2 (en) 2016-05-31
TWI667766B (zh) 2019-08-01
TW201426962A (zh) 2014-07-01
KR20140080338A (ko) 2014-06-30

Similar Documents

Publication Publication Date Title
US11693801B2 (en) Stacked semiconductor device assembly in computer system
US9177911B2 (en) Package substrates with multiple dice
CN103887288B (zh) 半导体集成电路和具有半导体集成电路的半导体系统
US7791175B2 (en) Method for stacking serially-connected integrated circuits and multi-chip device made from same
JP2014533895A (ja) スタック半導体素子のためのインターポーザー
TW201431010A (zh) 半導體裝置
CN103066067A (zh) 半导体装置
CN107431065A (zh) 堆叠式封装配置及其制造方法
CN113451260B (zh) 一种基于系统总线的三维芯片及其三维化方法
KR20160069275A (ko) 관통 비아 및 메탈 레이어를 이용하여 전기적 연결을 갖는 반도체 장치 및 그 적층 방법
CN102738129B (zh) 用于增加堆叠管芯带宽的装置和方法
CN106205670A (zh) 包括再分布层的半导体器件
CN104751882B (zh) 用于初始化通道的3d半导体装置
JP2014220473A (ja) 集積回路装置およびその構成方法
CN215955274U (zh) 一种三维异质集成的可编程芯片结构和电子设备
CN113629044A (zh) 一种三维异质集成的可编程芯片结构和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant