CN102738129B - 用于增加堆叠管芯带宽的装置和方法 - Google Patents

用于增加堆叠管芯带宽的装置和方法 Download PDF

Info

Publication number
CN102738129B
CN102738129B CN201110298675.5A CN201110298675A CN102738129B CN 102738129 B CN102738129 B CN 102738129B CN 201110298675 A CN201110298675 A CN 201110298675A CN 102738129 B CN102738129 B CN 102738129B
Authority
CN
China
Prior art keywords
tube core
carrier
component pipe
described multiple
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110298675.5A
Other languages
English (en)
Other versions
CN102738129A (zh
Inventor
汲世安
彭迈杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102738129A publication Critical patent/CN102738129A/zh
Application granted granted Critical
Publication of CN102738129B publication Critical patent/CN102738129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明用于增加堆叠管芯带宽的装置和方法提供一种封装结构，其包括多个彼此相同的多个管芯载具。多个管芯载具中的每一个中的各个部件与该多个管芯载具的其他管芯载具中的对应部件垂直重叠。多个管芯载具中每一个包括具有多个数据总线的多个衬底通孔(TSV)。多个管芯载具堆叠并且通过多个TSV相互电连接。该封装结构进一步包括多个器件管芯。多个器件管芯中每一个与多个管芯载具之一接合。将多个数据总线中的每一个设置成专用于多个器件管芯之一的数据传送。

Description

用于增加堆叠管芯带宽的装置和方法
技术领域
本发明涉及一种堆叠管芯的封装结构及其形成方法。
背景技术
为增加数据存储能力和带宽而将管芯堆叠起来。堆叠管芯还具有减小封装面积的优势。通常，衬底通孔(TSV)用于在堆叠管芯之间传送数据。
通常需要使数据带宽和每个堆叠管芯中制造的TSV的数量平衡。随着对数据存储能力和带宽更严格的要求，需要在管芯中形成更多的TSV。不过，增加TSV的数量要求堆叠管芯的尺寸增加，并且更需要定制堆叠管芯以用于具体封装结构。相应地，堆叠管芯不能再用于其他封装结构。这产生了对TSV总数量的限制，其转而引起了对封装结构的数据带宽的限制。
发明内容
根据本发明的一个方面，提供一种封装结构，包括：多个管芯载具，所述多个管芯载具相互电连接，并且其中所述多个管芯载具中每一个包括：多个电连接件，所述多个电连接件连接相邻管芯载具；多个数据总线；以及多个第一器件管芯，其中所述多个第一器件管芯中每一个与所述多个管芯载具之一接合，以及其中将所述多个数据总线中的每一个设置成专用于所述多个第一器件管芯之一的数据传送。
优选地，所述多个第一器件管芯彼此相同。
优选地，所述多个管芯载具彼此相同。
优选地，所述多个管芯载具中每个均包括管芯载具ID线，设置所述管芯载具ID线以接收来自下层的管芯载具的第一载具ID，并且将不同于所述第一载具ID的第二载具ID传送至上层的管芯载具。
优选地，该封装结构进一步包括：多个启用信号产生电路，设置所述多个启用信号产生电路以利用所述管芯载具ID线上的信号作为输入产生启用信号；以及多个传输门，所述多个传输门中每个将所述多个器件管芯之一连接至所述多个数据总线之一，其中所述多个启用信号产生电路中每一个的输出控制所述多个传输门之一。
优选地，该封装结构进一步包括：中介层，所述中介层堆叠有所述多个管芯载具，其中所述中介层包括多个数据总线，并且其中所述多个管芯载具中的所述多个数据总线中每一个与所述中介层中的所述多个数据总线之一电连接。
优选地，该封装结构进一步包括：附加器件管芯，所述附加器件管芯与所述多个第一器件管芯相同，其中所述附加器件管芯与所述中介层接合；以及附加总线，所述附加总线将所述附加器件管芯连接至所述中介层中的所述多个数据总线之一。
优选地，该封装结构进一步包括：多个地址线以及控制线，所述多个地址线以及控制线通过所述多个管芯载具中的多个TSV与所述多个器件管芯电连接。
优选地，该封装结构进一步包括：多个第二器件管芯，其中所述多个第二器件管芯中每一个与所述多个管芯载具之一接合。
优选地，所述多个第一器件管芯之一和所述多个第二器件管芯之一接合在所述多个管芯载具中的相应一个的相同侧。
优选地，所述多个第一器件管芯之一和所述多个第二器件管芯之一接合在所述多个管芯载具中的相应一个的相对侧。
根据本发明的另一方面，提供一种封装结构，包括：中介层，所述中介层包括多个第一数据总线；多个第一器件管芯，所述多个第一器件管芯彼此相同；以及多个管芯载具，所述多个管芯载具堆叠在所述中介层上并且所述多个管芯载具相互电连接，其中所述多个第一器件管芯中每一个与所述多个管芯载具之一或中介层接合，其中将所述多个第一数据总线中的每一个设置成专用于所述多个第一器件管芯之一的数据传送，以及其中所述多个管芯载具中每一个包括多个电连接件，所述多个电连接件使与所述中介层相邻的和多个管芯载具互连。
优选地，所述多个管芯载具中每一个包括载具ID线，设置所述载具ID线以接收来自下层管芯载具的第一载具ID，并且将不同于所述第一载具ID的第二载具ID传送至上层管芯载具。
优选地，该封装结构进一步包括：多个启用信号产生电路，设置所述多个启用信号产生电路以利用所述载具ID线上的信号作为输入产生启用信号；以及多个传输门，所述多个传输门中每一个将所述多个第一器件管芯之一连接至所述多个第一数据总线之一，其中设置所述启用信号产生电路中的每一个的输出以控制所述多个传输门之一。
根据本发明的再一方面，提供一种封装结构，包括：多个器件管芯，所述多个器件管芯彼此相同；
中介层；以及
多个管芯载具，所述多个管芯载具堆叠在一起，其中所述多个器件管芯中的第一个和第二个与所述多个管芯载具中的两个以及所述中介层接合，以及其中所述多个管芯载具中每一个包括：多个电连接件，所述多个电连接件使与所述中介层相邻的和所述多个管芯载互连；以及多个数据总线，其中将所述多个数据总线中的每一个设置成专用于所述多个器件管芯之一的数据传送。
优选地，所述多个器件管芯的所述第一个和所述第二个接合在所述多个管芯载具中的相应一个的相同侧。
优选地，所述多个器件管芯的所述第一个和所述第二个接合在所述多个管芯载具中的相应一个的相对侧。
优选地，该封装结构进一步包括：中介层，所述中介层堆叠有所述多个管芯载具，其中所述中介层包括多个数据总线，以及其中所述多个管芯载具中的所述多个数据总线中每一个与所述中介层中的所述多个数据总线之一电连接。
优选地，所述多个管芯载具中每一个包括管芯载具ID线，设置所述管芯载具ID线以接收来自下层管芯载具的第一载具ID，并且将不同于所述第一载具ID的第二载具ID传送至上层的管芯载具。
优选地，该封装结构进一步包括：多个启用信号产生电路，设置所述多个启用信号产生电路以利用所述管芯载具ID线上的信号作为输入产生启用信号；以及多个传输门，所述多个传输门中每一个连接所述多个器件管芯之一和所述多个数据总线之一，其中设置所述启用信号产生电路中的每一个的输出以控制所述多个传输门之一。
附图说明
为更完整的理解实施例及其优点，现结合附图对以下描述进行说明，其中：
图1、2和图3是根据多个实施例的封装结构的截面图、俯视图、以及立体图；
图4描绘了封装结构的截面图，其中描绘了示例管芯载具ID线；
图5描绘了启用信号产生电路，其根据管芯载具ID线上的信号产生启用信号；
图6和图7分别描绘了根据多个可选实施例的封装结构的立体图和俯视图，其中堆叠了8个器件管芯；
图8和图9分别描绘了根据多个可选实施例的封装结构的立体图和俯视图，其中两个器件管芯与相同管芯载具的同一个侧面接合；
图10、11和图12分别描绘了根据多个可选实施例的封装结构的截面图、立体图、以及俯视图，其中两个器件管芯与相同管芯载具的同一个侧面接合，并且其中堆叠了八个器件管芯；以及
图13、14和图15分别描绘了根据多个可选实施例的封装结构的截面图、俯视图和仰视图，其中两个器件管芯与相同管芯载具的相对的侧面接合，并且堆叠了八个器件管芯。
具体实施方式
下面，详细讨论本发明各实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅是示例性的，而不用于限制本发明的范围。
根据一个实施例，提供一种包括堆叠管芯的封装结构及其形成方法。然后讨论实施例的变型和操作。在所有视图和描述的实施例中，同样的参考标号表示相同的元件。
图1描绘了封装结构20的截面图，该封装结构包括中介层22、管芯载具200(包括200A、200B、以及200C)、器件管芯100(包括100A、100B、100C、以及100D)、载具ID线24、地址和控制线26(以下称作地址/控制线)、以及数据总线28。器件管芯100A、100B、以及100C通过例如倒装芯片接合或引线接合分别与管芯载具200A、200B、以及200C接合。器件管芯100D可以直接接合在中介层22上。通过电连接件32(其可以是管芯载具200中的金属线)，在器件管芯100和地址/控制线26以及数据总线28之间传送数据。
器件管芯100A、100B、100C、以及100D可以是存储管芯或其他类型的管芯，并且可以彼此相同。管芯载具200A、200B、以及200C可以彼此相同，并且可以与中介层22相同或不同。在一个实施例中，在封装结构20的俯视图中，管芯载具200A、200B、以及200C以相同方向设置，并且不可以相对彼此转动或翻转，以便管芯载具200之一中的相应部件24、26、32以及36与其他管芯载具200中的相应部件垂直对齐。在一个实施例中，器件管芯100中不包括衬底通孔(TSV)。不过，管芯载具200中包括TSV36，其用于载具ID线24、地址/控制线26、以及数据总线28的互连。TSV36还形成了载具ID线24、地址/控制线26、以及数据总线28的部件。在整个说明中，在截面图中，每个管芯载具200中所描绘的一个TSV 36的实际表示多个TSV。在一个实施例中，相邻管芯载具200中的TSV36可以通过焊接凸点38连接。在整个说明中，TSV36和/焊接凸点38也被称作连接件，其用于连接相邻的管芯载具200。可以将TSV36形成为，或不形成为凸出超过管芯载具200表面的金属柱，并且相邻管芯载具200中的TSV36直接或通过焊接凸点38相互接合。相邻管芯载具200之间的间距足够大，以供设置器件管芯100。
图2描绘了管芯载具200(其可以是管芯载具200A、200B、200C中任一个)以及与所描绘的管芯载具200接合的相应管芯100(其可以是管芯100A、100B、以及100C中任一个)的俯视图。在一个实施例中，多个TSV36形成数据总线28A，其专用于器件管芯100A的数据传送，从而不用于包括起器件管芯100B、100C以及100D的任意其他器件管芯的数据传送。类似地，数据总线28B、28C分别专用于器件管芯100B和100C的数据传送，并且不用于其他器件管芯的数据传送。可以由金属线和过孔形成的连接件32(包括32A、32B、以及32C)可以由传输门40(包括40A、40B、以及40C)控制。传输门40的控制输入端42(包括42A、42B、以及42C)接收来自启用信号产生电路46(包括46A、46B、以及46C)的启用信号(enablement signal)，该电路进一步接收来自管芯载具ID线24(图1中未示出，参见图4)的输入信号。当启用信号为“1”时，传输门40接通，并且当启用信号为“0”时，传输门断开。而且，多个TSV36形成地址/控制线26，该地址/控制线还与器件管芯100连接。
不同管芯载具200中的连接件32可以彼此相同。另外要说明的是，堆叠一层器件管芯和管芯载具(例如器件管芯100B和管芯载具200B)可以是堆叠下层器件管芯和管芯载具(例如器件管芯100A和管芯载具200A)的简单重复，而不需要改变连接件32。
图3描绘了部分封装结构20的示意性立体图，其中用线条示意性地描绘了每组数据总线28(包括从28A至28D)，尽管实际上每个线条包括多条线和/或TSV。由于每个数据总线28A、28B、28C、以及28D(如图1中，数据总线28D与器件管芯100D连接)专用于一个器件管芯100，器件管芯100A、100B、100C、以及100D可以同时被读取或同时被写入。因此，中介层22上的数据总线28的带宽增加至每个数据总线28A、28B、28C、以及28D的带宽的四倍。
图4和图5描绘了用于产生启用信号的示例实施例，该启用信号用于控制图2中的传输门40，其中利用管芯载具200中的管芯载具ID产生启用信号。每个管芯载具200A、200B、200C的位(bit)包括ID[3]、ID[2]、ID[1]、以及ID[0]，其中添加后缀“A”、“B”、以及“C”用于表明ID所属的管芯载具。在所描绘的示例实施例中，以转动的方式连接器件ID线24，并且因此中介层22的管芯载具ID和管芯载具200A、200B、200C也相比于各自下层管芯载具的位，向左转动一位。要注意的是中介层22还可以具有管芯载具ID。当中介层22具有管芯载具ID[0001]时，管芯载具200A、200B、以及200C分别具有管芯载具ID[0010]、[0100]、以及[1000]。在可选实施例中，管芯载具ID的转动可以向右转而不是向左转。在其他实施例中，可以使用其他方法构造基于下层管芯载具的管芯载具ID的上层管芯载具的管芯载具ID。例如，管芯载具的每个管芯载具ID可以是下层管芯载具的管芯载具ID加1。应该说明的是，虽然描绘了四条ID线24，但是ID线24可以有更多，例如8或16条，从而如果堆叠更多层管芯载具和器件管芯，不需要改变管芯载具200的设计。
图5描绘了用于产生启用信号的示例启用信号产生电路46(包括46A、46B、以及46C)，该启用信号用于为具体器件管芯100启用数据传送。启用信号carrier1_data_en、carrier2_data_en、以及carrier_3data_en分别与节点42A、42B、以及42C连接(参见图2)，并且分别用于启用管芯载具200A/管芯100A、管芯载具200B/管芯100B、以及管芯载具200C/管芯100C。在一个实施例中，启用信号产生电路46包括“AND”门。如果中介层22的管芯载具ID为[0001]，启用信号的推理方式可以如下表示：
carrier1_data_en＝～ID[3]AND～ID[2]AND ID[1]AND～ID[0][Eq.1]
carrier2_data_en＝～ID[3]AND ID[2]AND～ID[1]AND～ID[0][Eq.2]
carrier3_data_en＝ID[3]AND～ID[2]AND～ID[1]AND～ID[0][Eq.3]
可以将用于产生启用信号的电路(例如“AND”门46)内置在管芯载具200中。可以发现，对于管芯载具200A，carrier1_data_en为“1”，而carrier2_data_en和carrier3_data_en为“0”。对于管芯载具200B，carrier2_data_en为“1”，而carrier1_data_en和carrier3_data_en为“0”。对于管芯载具200C，carrier3_data_en为“1”，而carrier1_data_en和carrier2_data_en为“0”。相应地，参见图2，可以发现，每条数据总线28A、28B、28C分别被器件管芯100A、100B、以及100C专用于数据传送。进一步，图3中的数据总线28D用于器件管芯100D，而不是器件管芯100A、100B、以及100C。从而实现专用数据传送。
图6和图7描绘了根据可选实施例的封装结构。除非明确表示，以下可选实施例中的参考标号表示图1至图5描绘的实施例中的相似元件。而且，为简化论述，在可选实施例中未描述图1至图5中的所有部件，例如24、26、36、40、46等。对这些未示出部件的论述也已经省略。不过，当适用的时候，也可以存在这些部件，并且从图1至图5所示实施例的描述中也可以发现这些部件的详细说明。
图6描绘了示意性立体图，其中堆叠了七个管芯载具200A至200G和八个器件管芯100A至100H。器件管芯100H可以直接接合在中介层22上，同时每个器件管芯100A至100G与管芯载具200A至200G中的相应的一个接合。八条总线28A至28H，每条都专用于器件管芯100A至100H之一的数据传送。载具ID线24(未示出，参见图4)可以采用与图4和图5中所示类似的结构(除了可以为八条或更多ID线之外)，以产生用于每个载具200和器件管芯100的适当的启用信号。如图7中，提供启用信号以控制传输门40。类似地，器件管芯100A至100H可以彼此相同，并且管芯载具200A至200G可以彼此相同。而且，管芯载具200A至200H相互对齐，并且不能相对彼此转动或翻转。
图7描绘了每个管芯载具200以及相应的器件管芯100的俯视图。电连接件32连接管芯100和地址/控制线26以及七个数据总线组28(包括28A至28G)。通过控制传输门40的启用信号，数据总线28A至28H(再参见图6)专用于相应的器件管芯100A至100H的数据传送。由于每个所示器件管芯100与每个数据总线28A至28G均具有电连接件，管芯载具200可以彼此相同。在该实施例中，由于有八个专用数据总线28(28A至28H)，带宽增加至每个数据总线28的带宽的八倍。
图8和图9描绘了根据其他实施例的封装结构。图8描绘了示意性立体图，其中堆叠了四个器件管芯100(包括100A、100A’、100B、以及100B’)。器件管芯100B和100B’可以直接接合在中介层22上，同时器件管芯100A和100A’接合在管芯载具200A上。四条总线28A至28D，每条均专用于一个器件管芯100的数据传送。在该实施例中，由于有四条专用数据总线28(28A至28D)，带宽增加至每个数据总线28的带宽的四倍。类似地，器件管芯100A至100B’可以相同。
图9描绘了管芯载具200A以及相应的器件管芯100A和100A’的俯视图。电连接件32包括命名为32A至32A’的两组。在该实施例中，只有一层管芯载具200与中介层22接合，并且可以省略传输门40。不过，为改进扩展性，可以添加传输门40，以便能堆叠更多层管芯载具200和器件管芯100。
图10至图12描绘根据其他实施例的封装结构。图10是截面图，其示出了通过管芯载具200(包括200A、200B、以及200C)堆叠八个器件管芯100(包括100A、100A’、100B、100B’、100C、100C’、100D、以及100D’)。而且，中介层22与堆叠管芯接合，其中，器件管芯100D和100D’直接接合在中介层22上。图11描绘了示意性立体图。八条总线28(28A至28H)，每个均专用于器件管芯100A至100D’之一的数据传送。在该实施例中，由于有八条专用数据总线28，带宽增加至一个数据总线28的带宽的八倍。类似地，器件管芯100A至100D’可以相同，管芯载具200A至200C可以相同，并且不能相对彼此转动或翻转。
图12描绘了每个管芯载具200(200A、200B、或200C)以及与所示管芯载具200接合的相应器件管芯100的俯视图。电连接件32(包括32A至32F)将相应的器件管芯100连接至数据总线28(包括28A至28F)，并且连接至地址/控制线26。可以发现，由于电连接件32A和32B相互分隔开，并且不与相同的器件管芯100连接，所以可以利用相同的启用信号carrier1_data_en控制电连接件32A和32B。类似地，可以利用相同的启用信号carrier2_data_en控制电连接件32C和32D，并且可以利用相同的启用信号carrier3_data_en控制电连接件32E和32F。通过利用启用信号控制传输门40，数据总线28A至28F专用于相应的器件管芯100A至100C’。管芯载具200可以彼此相同。而且，管芯载具200可以彼此相同，相互对齐并且不能相对彼此转动或翻转。载具ID线24(未示出，参见图1至图4)可以采用图4和图5中示出的类似结构，以产生用于每个载具200的适当的启用信号。在图12中，将启用信号提供至传输门40的控制输入端。
图13至15描绘了根据其他实施例的封装结构。图13是截面图，其中示出了通过管芯载具200(包括200A以及200B)堆叠四个器件管芯100(包括100A、100A’、100B、以及100B’)。管芯100A和100A’分别接合在管芯载具200A的顶部和底部。管芯100B和100B’分别接合在管芯载具200B的顶部和底部。在一个实施例中，管芯100A和100A’对齐。在可选实施例中，管芯100A/100B与相应的管芯100A’/100B’(如利用点划线示出的)不对齐。
中介层22与堆叠管芯100和管芯载具200接合。数据总线28可以包括四条总线28A至28D，每个均专用于器件管芯100A、100A’、100B、以及100B’中的一个的数据传送。如图14和图15所示，启用信号产生电路46(未示出，参见图5)可以采用类似于图4和图5中所示结构，以产生适当的启用信号carrier1_data_en以及carrier2_data_en。在图14和图15中，提供启用信号以控制传输门40。在该实施例中，由于有四条专用数据总线28(28A至28D，图14和图15)，带宽增加至任一数据总线28的带宽的四倍。类似地，器件管芯100A至100B’可以相同，并且管芯载具200A和200B可以相同。
图14描绘管芯载具200A和200B以及相应的器件管芯100A和100B的俯视图。管芯载具200A和200B顶部的电连接件32包括命名为32A和32B的两组，其将相应的器件管芯100连接至地址/控制线26，并且连接至相应的数据总线28(包括28A和28B)。数据启用信号carrier1_data_en和carrier2_data_en用于控制对数据总线28的数据传送，以便每个数据总线28A和28B专用于一个器件管芯100A和100B。
图15描绘了管芯载具200A和200B以及相应的器件管芯100A’和100B’的仰视图。管芯载具200A和200B底部的电连接件32包括命名为32A’和32B’的两组，其将相应的器件管芯100连接至地址/控制线26，并且连接至相应的数据总线组28(包括28C和28D)。数据启用信号carrier1_data_en和carrier2_data_en用于控制对数据总线28的数据传送，以便每个数据总线28C和28D专用于一个器件管芯100A’和100B’。
在以上所述的每个实施例中，通过堆叠更多的与管芯载具200A相同的管芯载具，并且堆叠更多的与接合至管芯载具200A的器件管芯相同的器件管芯，可以扩展堆叠。由于管芯载具200相同，器件管芯100相同，并且相应的连接件32也相同，因此不需要重新设计器件管芯和管芯载具。而且，由于器件管芯具有专用总线，由此得到的封装结构的带宽增加。
根据实施例，封装结构包括多个彼此相同的管芯载具。该多个管芯载具中每一个的相应部件与该多个管芯载具中的其他管芯载具的相应部件垂直重叠。多个管芯载具中每一个均包括具有多个数据总线的多个TSV。堆叠多个管芯载具，并且通过多个TSV使该多个管芯载具相互电连接。封装结构进一步包括多个器件管芯。多个器件管芯中每一个均与多个管芯载具之一接合。设置多个数据总线中的每一个，使其均专用于多个器件管芯之一的数据传送。
根据其他实施例，封装结构包括中介层，其具有多个第一数据总线；彼此相同的多个器件管芯；以及彼此相同并堆叠在中介层上的多个管芯载具。多个器件管芯中每一个均与多个管芯载具之一接合。多个管芯载具中每一个均包括具有多个第二数据总线的多个TSV，其中多个第二数据总线中每一个与多个第一数据总线之一连接；以及多个电连接件，该多个电连接件将多个器件管芯中相应的一个连接至多个第一和第二数据总线。
仍是根据其他实施例，封装结构包括彼此相同的多个第一器件管芯以及多个第二器件管芯；以及堆叠在一起的彼此相同的多个管芯载具。多个第一器件管芯中每一个与多个管芯载具之一接合。多个第二器件管芯中每一个与多个管芯载具之一接合。多个管芯载具中每一个都包括接合于其上的两个器件管芯，并且都包括多个TSV。多个TSV包括多个数据总线。设置多个数据总线，使其中每一个均专用于多个第一和第二器件管芯之一的数据传送。多个TSV进一步包括与多个第一和第二器件管芯连接的多个地址和控制线。
尽管已经详细地描述了实施例及其优势，应该理解，可以在不背离所附权利要求限定的实施例的主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本公开，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本公开可以被使用。相应地，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本公开的范围内。

Claims (19)

1.一种封装结构，包括：
多个管芯载具，所述多个管芯载具相互电连接，并且其中所述多个管芯载具中每一个包括：
多个电连接件，所述多个电连接件连接相邻管芯载具；
多个数据总线；以及
多个第一器件管芯，其中所述多个第一器件管芯中每一个与所述多个管芯载具之一接合，以及其中将所述多个数据总线中的每一个设置成专用于所述多个第一器件管芯之一的数据传送；
中介层，所述中介层堆叠有所述多个管芯载具，其中所述中介层包括多个数据总线，并且其中所述多个管芯载具中的所述多个数据总线中每一个与所述中介层中的所述多个数据总线之一电连接。
2.根据权利要求1所述的封装结构，其中所述多个第一器件管芯彼此相同。
3.根据权利要求1所述的封装结构，其中所述多个管芯载具彼此相同。
4.根据权利要求1所述的封装结构，其中所述多个管芯载具中每个均包括管芯载具ID线，设置所述管芯载具ID线以接收来自下层的管芯载具的第一载具ID，并且将不同于所述第一载具ID的第二载具ID传送至上层的管芯载具。
5.根据权利要求4所述的封装结构，
进一步包括：
多个启用信号产生电路，设置所述多个启用信号产生电路以利用所述管芯载具ID线上的信号作为输入产生启用信号；以及
多个传输门，所述多个传输门中每个将所述多个器件管芯之一连接至所述多个数据总线之一，其中所述多个启用信号产生电路中每一个的输出控制所述多个传输门之一。
6.根据权利要求1所述的封装结构，进一步包括：
附加器件管芯，所述附加器件管芯与所述多个第一器件管芯相同，其中所述附加器件管芯与所述中介层接合；以及
附加总线，所述附加总线将所述附加器件管芯连接至所述中介层中的所述多个数据总线之一。
7.根据权利要求1所述的封装结构，进一步包括：
多个地址线以及控制线，所述多个地址线以及控制线通过所述多个管芯载具中的多个TSV与所述多个器件管芯电连接。
8.根据权利要求1所述的封装结构，进一步包括：
多个第二器件管芯，其中所述多个第二器件管芯中每一个与所述多个管芯载具之一接合。
9.根据权利要求8所述的封装结构，其中所述多个第一器件管芯之一和所述多个第二器件管芯之一接合在所述多个管芯载具中的相应一个的相同侧。
10.根据权利要求8所述的封装结构，其中所述多个第一器件管芯之一和所述多个第二器件管芯之一接合在所述多个管芯载具中的相应一个的相对侧。
11.一种封装结构，包括：
中介层，所述中介层包括多个第一数据总线；
多个第一器件管芯，所述多个第一器件管芯彼此相同；以及
多个管芯载具，所述多个管芯载具堆叠在所述中介层上并且所述多个管芯载具相互电连接，其中所述多个第一器件管芯中每一个与所述多个管芯载具之一或中介层接合，其中将所述多个第一数据总线中的每一个设置成专用于所述多个第一器件管芯之一的数据传送，以及其中所述多个管芯载具中每一个包括多个电连接件，所述多个电连接件使与所述中介层相邻的多个管芯载具互连。
12.根据权利要求11所述的封装结构，其中所述多个管芯载具中每一个包括载具ID线，设置所述载具ID线以接收来自下层管芯载具的第一载具ID，并且将不同于所述第一载具ID的第二载具ID传送至上层管芯载具。
13.根据权利要求12所述的封装结构，进一步包括：
多个启用信号产生电路，设置所述多个启用信号产生电路以利用所述载具ID线上的信号作为输入产生启用信号；以及
多个传输门，所述多个传输门中每一个将所述多个第一器件管芯之一连接至所述多个第一数据总线之一，其中设置所述启用信号产生电路中的每一个的输出以控制所述多个传输门之一。
14.一种封装结构，包括：
多个器件管芯，所述多个器件管芯彼此相同；
中介层；以及
多个管芯载具，所述多个管芯载具堆叠在一起，其中所述多个器件管芯中的第一个和第二个与所述多个管芯载具中的两个以及所述中介层接合，以及其中所述多个管芯载具中每一个包括：
多个电连接件，所述多个电连接件使与所述中介层相邻的和所述多个管芯载具互连；以及
多个数据总线，其中将所述多个数据总线中的每一个设置成专用于所述多个器件管芯之一的数据传送。
15.根据权利要求14所述的封装结构，其中所述多个器件管芯的所述第一个和所述第二个接合在所述多个管芯载具中的相应一个的相同侧。
16.根据权利要求14所述的封装结构，其中所述多个器件管芯的所述第一个和所述第二个接合在所述多个管芯载具中的相应一个的相对侧。
17.根据权利要求14所述的封装结构，进一步包括：
中介层，所述中介层堆叠有所述多个管芯载具，其中所述中介层包括多个数据总线，以及其中所述多个管芯载具中的所述多个数据总线中每一个与所述中介层中的所述多个数据总线之一电连接。
18.根据权利要求14所述的封装结构，其中所述多个管芯载具中每一个包括管芯载具ID线，设置所述管芯载具ID线以接收来自下层管芯载具的第一载具ID，并且将不同于所述第一载具ID的第二载具ID传送至上层的管芯载具。
19.根据权利要求18所述的封装结构，进一步包括：
多个启用信号产生电路，设置所述多个启用信号产生电路以利用所述管芯载具ID线上的信号作为输入产生启用信号；以及
多个传输门，所述多个传输门中每一个连接所述多个器件管芯之一和所述多个数据总线之一，其中设置所述启用信号产生电路中的每一个的输出以控制所述多个传输门之一。
CN201110298675.5A 2011-03-31 2011-09-28 用于增加堆叠管芯带宽的装置和方法 Active CN102738129B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/077,654 US8952548B2 (en) 2011-03-31 2011-03-31 Apparatus and method for increasing bandwidths of stacked dies
US13/077,654 2011-03-31

Publications (2)

Publication Number Publication Date
CN102738129A CN102738129A (zh) 2012-10-17
CN102738129B true CN102738129B (zh) 2014-12-03

Family

ID=46927024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110298675.5A Active CN102738129B (zh) 2011-03-31 2011-09-28 用于增加堆叠管芯带宽的装置和方法

Country Status (2)

Country Link
US (2) US8952548B2 (zh)
CN (1) CN102738129B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013057886A1 (ja) * 2011-10-17 2013-04-25 パナソニック株式会社 集積回路、マルチコアプロセッサ装置及び集積回路の製造方法
US11599299B2 (en) * 2019-11-19 2023-03-07 Invensas Llc 3D memory circuit
KR20210095754A (ko) * 2020-01-23 2021-08-03 삼성전자주식회사 반도체 장치
US12033947B2 (en) * 2021-04-15 2024-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package structure and method for forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832165A (zh) * 2004-12-10 2006-09-13 因芬尼昂技术股份公司 双列存储器模块的堆叠式dram存储器芯片
US7111149B2 (en) * 2003-07-07 2006-09-19 Intel Corporation Method and apparatus for generating a device ID for stacked devices
CN101577268A (zh) * 2008-05-08 2009-11-11 南茂科技股份有限公司 用于一堆叠式集成电路芯片的封装结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4828251B2 (ja) 2006-02-22 2011-11-30 エルピーダメモリ株式会社 積層型半導体記憶装置及びその制御方法
US7772708B2 (en) 2006-08-31 2010-08-10 Intel Corporation Stacking integrated circuit dies
KR101430166B1 (ko) 2007-08-06 2014-08-13 삼성전자주식회사 멀티 스택 메모리 장치
KR101213175B1 (ko) 2007-08-20 2012-12-18 삼성전자주식회사 로직 칩에 층층이 쌓인 메모리장치들을 구비하는반도체패키지
KR101448150B1 (ko) 2007-10-04 2014-10-08 삼성전자주식회사 메모리 칩이 적층된 멀티 칩 패키지 메모리, 메모리 칩의적층 방법 및 멀티 칩 패키지 메모리의 동작 제어 방법
JP2010021306A (ja) 2008-07-10 2010-01-28 Hitachi Ltd 半導体装置
US8198717B1 (en) * 2009-05-08 2012-06-12 Micron Technology, Inc. Signal shifting to allow independent control of identical stacked memory modules

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7111149B2 (en) * 2003-07-07 2006-09-19 Intel Corporation Method and apparatus for generating a device ID for stacked devices
CN1832165A (zh) * 2004-12-10 2006-09-13 因芬尼昂技术股份公司 双列存储器模块的堆叠式dram存储器芯片
CN101577268A (zh) * 2008-05-08 2009-11-11 南茂科技股份有限公司 用于一堆叠式集成电路芯片的封装结构

Also Published As

Publication number Publication date
US9177892B2 (en) 2015-11-03
US20120250286A1 (en) 2012-10-04
CN102738129A (zh) 2012-10-17
US20150145147A1 (en) 2015-05-28
US8952548B2 (en) 2015-02-10

Similar Documents

Publication Publication Date Title
US11693801B2 (en) Stacked semiconductor device assembly in computer system
US7791175B2 (en) Method for stacking serially-connected integrated circuits and multi-chip device made from same
JP5548803B2 (ja) データ記憶装置及び積層可能構成
US8624375B2 (en) Semiconductor package for selecting semiconductor chip from a chip stack
US9349707B1 (en) Contact arrangements for stackable microelectronic package structures with multiple ranks
CN102738129B (zh) 用于增加堆叠管芯带宽的装置和方法
CN113410223B (zh) 芯片组及其制造方法
JP2013088426A (ja) 半導体装置
CN103887288B (zh) 半导体集成电路和具有半导体集成电路的半导体系统
CN113451260B (zh) 一种基于系统总线的三维芯片及其三维化方法
CN215955274U (zh) 一种三维异质集成的可编程芯片结构和电子设备
CN215451404U (zh) 一种三维异质集成的可编程芯片结构
CN113745197B (zh) 一种三维异质集成的可编程阵列芯片结构和电子器件
CN113629044A (zh) 一种三维异质集成的可编程芯片结构和电子设备
CN113629043A (zh) 一种三维异质集成的可编程芯片结构
CN117712089A (zh) 半导体芯片、半导体器件及其形成方法
CN114446924A (zh) 半导体结构及芯片封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant