CN117712089A - 半导体芯片、半导体器件及其形成方法 - Google Patents

半导体芯片、半导体器件及其形成方法 Download PDF

Info

Publication number
CN117712089A
CN117712089A CN202211090956.6A CN202211090956A CN117712089A CN 117712089 A CN117712089 A CN 117712089A CN 202211090956 A CN202211090956 A CN 202211090956A CN 117712089 A CN117712089 A CN 117712089A
Authority
CN
China
Prior art keywords
signal
semiconductor chip
conductive
electrically connected
groups
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211090956.6A
Other languages
English (en)
Inventor
张家瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202211090956.6A priority Critical patent/CN117712089A/zh
Priority to PCT/CN2022/126585 priority patent/WO2024050930A1/zh
Priority to US18/530,329 priority patent/US20240234309A9/en
Publication of CN117712089A publication Critical patent/CN117712089A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开涉及一种半导体芯片、半导体器件及其形成方法。所述半导体芯片包括：基底，包括顶面和底面；多对相互独立的信号通孔组，各所述信号通孔组在基底中间隔排布，且每对所述信号通孔组中的两个所述信号通孔组关于所述基底的顶面上的一条轴线对称分布，且分别分布于所述轴线两侧的第一区域和第二区域，所述轴线平行于第一方向或第二方向，每个所述信号通孔组包括以多边形形状排布的多个信号通孔，每个所述信号通孔组中任意两个所述信号通孔电性隔离，每个所述信号通孔沿第三方向贯穿所述基底。本公开减少了形成半导体器件的过程中所需要的掩膜版数量，降低了半导体器件的制造难度。

Description

半导体芯片、半导体器件及其形成方法
技术领域
本公开涉及半导体制造技术领域，尤其涉及一种半导体芯片、半导体器件及其形成方法。
背景技术
随着集成电路技术的发展，半导体器件的生产工艺取得了巨大的进步。但是最近几年，二维半导体技术的发展遇到了各种挑战：物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下，为解决二维半导体器件遇到的困难以及追求更低的单位存储单元的生产成本，三维结构的半导体器件应运而生。
当前可以通过键合工艺将多片芯片堆叠，从而形成具有三维堆叠芯片结构的半导体器件。但是，当前实现多片芯片堆叠的工艺较为复杂，例如需要使用多套掩膜版、或者需要在芯片内部设置多个连接插塞(Contact)，从而导致半导体器件制造成本和制造难度的增大，且不利于半导体器件良率的提高。
因此，如何简化形成具有多片芯片堆叠结构的半导体器件的制程工艺，降低半导体器件的制造成本，同时改善半导体器件的良率，是当前亟待解决的技术问题。
发明内容
本公开一些实施例提供的半导体芯片、半导体器件及其形成方法，简化了具有多片芯片堆叠结构的半导体器件的制程工艺，降低半导体器件的制造成本，同时改善半导体器件的良率。
基于此，一方面，本公开提供了一种半导体芯片，包括：
基底，所述基底包括顶面、以及与所述顶面相对的底面；
多对相互独立的信号通孔组，各所述信号通孔组在所述基底中间隔排布，且每对所述信号通孔组中的两个所述信号通孔组关于所述基底的顶面上的一条轴线对称分布，且分别分布于所述轴线两侧的第一区域和第二区域，所述轴线平行于第一方向或第二方向，每个所述信号通孔组包括以多边形形状排布的多个信号通孔，每个所述信号通孔组中任意两个所述信号通孔电性隔离，每个所述信号通孔沿第三方向贯穿所述基底，其中，所述第一方向和所述第二方向相互垂直且均平行于所述顶面，所述第三方向为垂直于所述基底的顶面的方向。
在一些实施例中，还包括：
多个顶层金属互连结构，多个所述顶层金属互连结构均位于所述基底的顶面，且多个所述顶层金属互连结构与多个所述信号通孔组一一对应电连接，每个所述顶层金属互连结构包括与对应的所述信号通孔组中的多个所述信号通孔一一对应电连接的多条导电通路。
在一些实施例中，所述顶层金属互连结构包括：
第一导电层，位于所述基底的顶面上，所述第一导电层包括多个间隔排布的第一导电元件，多个所述第一导电元件以所述多边形形状排布，且多个所述第一导电元件与对应的所述信号通孔组中的多个所述信号通孔一一对应电连接；
第二导电层，位于所述第一导电层上，所述第二导电层包括间隔排布、且与多个所述第一导电元件一一对应的多个第二导电元件，多个所述第二导电元件以所述多边形形状排布，且每个所述第二导电元件和与其对应的所述第一导电元件部分重叠设置；
多个连接元件，多个所述连接元件分别与多个所述第一导电元件和多个所述第二导电元件一一对应，每个所述连接元件用于电连接与其对应的所述第一导电元件和所述第二导电元件，构成所述导电通路。
在一些实施例中，所述第一导电元件包括沿其延伸方向相对分布的第一端部和第二端部，所述第二导电元件包括沿其延伸方向相对分布的第三端部和第四端部；
多个所述第一导电元件的所述第一端部与多个所述信号通孔一一对应电连接；
对于相互对应的所述第一导电元件和所述第二导电元件，所述连接元件的一端电连接所述第二导电元件的所述第三端部、所述连接元件的另一端电连接所述第一导电元件的所述第二端部。
在一些实施例中，还包括：
多个内部电路，与多个所述顶层金属互连结构一一对应，每个所述内部电路和与其对应的所述顶层金属互连结构中的一条导电通路电连接。
在一些实施例中，还包括：
多条引出线，与多个所述内部电路一一对应，每条所述引出线的一端电连接一个所述内部电路、另一端仅与所述顶层金属互连结构中的一个所述第一导电元件电连接。
在一些实施例中，每个所述信号通孔组包括四个所述信号通孔，且四个所述信号通孔以正方形形状或者菱形形状排布。
另一方面，本公开还提供了一种半导体器件，包括：
基板；
堆叠结构，位于所述基板上，包括沿所述第三方向依次堆叠、且电连接的N个单元结构，每个所述单元结构包括四个如权利要求1所述的半导体芯片，其中，N为正整数；
所述单元结构中的四个所述半导体芯片沿第三方向依次堆叠，位于最底层的第一半导体芯片与位于其上的第二半导体芯片以面对面的方式堆叠、所述第二位半导体芯片与位于其上的第三半导体芯片以背对背的方式堆叠、所述第三半导体芯片与位于其上的第四半导体芯片以面对面的方式堆叠；
所述堆叠结构中任意相邻的两个所述半导体芯片的所述轴线对准，且其中一个所述半导体芯片的所述第一区域与另一个所述半导体芯片的所述第二区域对准；
其中，面对面是指相邻两个半导体芯片的顶面相对，背对背是指相邻两个半导体芯片的底面相对。
在一些实施例中，还包括：
多对信号传输链路组，多对信号传输链路组分别与每个所述半导体芯片中的多对信号通孔组一一对应，所述信号传输链路组包括多条信号传输链路，所述信号传输链路组中的多条所述信号传输链路相互独立、且均沿所述第三方向呈螺旋状延伸，每个所述信号传输链路组中的多条所述信号传输链路与每个所述半导体芯片中对应的所述信号通孔组中的多个所述信号通孔一一对应，且每条所述信号传输链路包括每个所述半导体芯片中一个对应的所述信号通孔。
在一些实施例中，还包括：
多对键合柱组，所述键合柱组仅位于以面对面的方式堆叠的所述半导体芯片之间，并且分别与以面对面的方式堆叠的两个所述半导体芯片的多对所述信号通孔组一一对应，用于实现以面对面方式堆叠的所述半导体芯片之间的信号传递，每个所述键合柱组中包括多个所述键合柱，每个所述键合柱分别与以面对面的方式堆叠的两个所述半导体芯片的多个所述信号通孔一一对应；多对信号传输链路组与以面对面的方式堆叠的每两个所述半导体芯片之间的所述多对键合柱组一一对应，每个所述信号传输链路组中的多条所述信号传输链路与所述多对键合柱组中的多个所述键合柱一一对应，每条所述信号传输链路包括以面对面方式堆叠的两个所述半导体芯片之间一个对应的所述键合柱。
在一些实施例中，对于以背对背的方式堆叠的两个所述半导体芯片，其中一个所述半导体芯片中的多个所述信号通孔与另一个所述半导体芯片中的多个所述信号通孔一一对应且直接接触电连接。
在一些实施例中，每个所述半导体芯片均包括多个顶层金属互连结构，多个所述顶层金属互连结构均位于所述基底的顶面，且多个所述顶层金属互连结构与多个所述信号通孔组一一对应电连接，每个所述顶层金属互连结构包括与对应的所述信号通孔组中的多个所述信号通孔一一对应电连接的多条导电通路，每条所述信号传输链路包括每个所述半导体芯片中一个对应的所述信号通孔及一条对应的所述导电通路；
所述顶层金属互连结构包括第一导电层、第二导电层和多个连接元件，所述第一导电层位于所述基底的顶面上，所述第一导电层包括多个间隔排布的第一导电元件，多个所述第一导电元件以所述多边形形状排布，且多个所述第一导电元件与对应的所述信号通孔组中的多个所述信号通孔一一对应电连接；所述第二导电层位于所述第一导电层上，所述第二导电层包括间隔排布、且与多个所述第一导电元件一一对应的多个第二导电元件，多个所述第二导电元件以所述多边形形状排布，且每个所述第二导电元件和与其对应的所述第一导电元件部分重叠设置；多个所述连接元件分别与多个所述第一导电元件和多个所述第二导电元件一一对应，每个所述连接元件用于电连接与其对应的所述第一导电元件和所述第二导电元件，构成所述导电通路；
所述第一导电元件包括沿其延伸方向相对分布的第一端部和第二端部，所述第二导电元件包括沿其延伸方向相对分布的第三端部和第四端部；多个所述第一导电元件的所述第一端部与多个所述信号通孔一一对应电连接；对于相互对应的所述第一导电元件和所述第二导电元件，所述连接元件的一端电连接所述第二导电元件的所述第三端部、所述连接元件的另一端电连接所述第一导电元件的所述第二端部。
在一些实施例中，对于以所述面对面的方式堆叠的两个所述半导体芯片，多对所述键合柱组分别与两个所述半导体芯片的多个顶层金属互连结构一一对应，每个所述键合柱的一端电连接一个所述半导体芯片中对应的一个所述第二导电元件的所述第四端部、所述键合柱的另一端电连接另一个所述半导体芯片中对应的一个所述第二导电元件的所述第四端部。
在一些实施例中，每个所述半导体芯片还包括多个内部电路，多个所述内部电路与多个所述顶层金属互连结构一一对应，每个所述内部电路和与其对应的所述顶层金属互连结构中的一条导电通路电连接；
多条引出线，与多个所述内部电路一一对应，每条所述引出线的一端电连接一个所述内部电路、另一端仅与对应的所述顶层金属互连结构中的一个所述第一导电元件电连接。
在一些实施例中，对于每个所述单元结构，一条所述信号传输链路仅电连接一个所述半导体芯片中的一条所述引出线。
在一些实施例中，还包括：
接口电路，位于所述基板内，且电连接多对所述信号传输链路组，所述接口电路用于向所述信号传输链路组传输与所述信号传输链路组内的多条所述信号传输链路一一对应的多个控制信号，且每个所述控制信号仅从每个所述单元结构中的一个所述半导体芯片中一条所述引出线引出；
对于一个所述半导体芯片中的每对所述信号通孔组，所述接口电路通过一条对应的所述信号传输链路向与一个所述信号通孔组的一个所述信号通孔电连接的所述引出线输出第一控制信号、并通过另一条对应的所述信号传输链路向与另一个所述信号通孔组中的一个所述信号通孔电连接的所述引出线传输不同于所述第一控制信号的第二控制信号。
又一方面，本公开还提供了一种半导体器件的形成方法，包括如下步骤：
提供基板；
形成半导体芯片，所述半导体芯片包括基底和多对相互独立的信号通孔组，所述基底包括顶面、以及与所述顶面相对的底面；各所述信号通孔组在基底中间隔排布，且每对所述信号通孔组中的两个所述信号通孔组关于所述基底的顶面上的一条轴线对称分布，且分别分布于所述轴线两侧的第一区域和第二区域，所述轴线平行于第一方向或第二方向，每个所述信号通孔组包括以多边形形状排布的多个信号通孔，每个所述信号通孔组中任意两个所述信号通孔电性隔离，每个所述信号通孔沿第三方向贯穿所述基底，其中，所述第一方向和所述第二方向相互垂直且均平行于所述顶面，所述第三方向为垂直于所述基底的顶面的方向；
基于所述多个半导体芯片于所述基板上形成堆叠结构，所述堆叠结构包括沿所述第三方向依次堆叠且电连接的N个单元结构，每个所述单元结构包括四个所述半导体芯片，所述单元结构中的四个所述半导体芯片沿第三方向依次堆叠，位于最底层的第一半导体芯片与位于其上的第二半导体芯片以面对面的方式堆叠、所述第二位半导体芯片与位于其上的第三半导体芯片以背对背的方式堆叠、所述第三半导体芯片与位于其上的第四半导体芯片以面对面的方式堆叠，其中，N为正整数；
所述堆叠结构中任意相邻的两个所述半导体芯片的所述轴线对准，且其中一个所述半导体芯片的所述第一区域与另一个所述半导体芯片的所述第二区域对准；
其中，面对面是指相邻两个半导体芯片的顶面相对，背对背是指相邻两个半导体芯片的底面相对。
在一些实施例中，形成半导体芯片的具体步骤包括：
形成所述基底，并于所述基底中定义位于所述轴线两侧的所述第一区域和所述第二区域；
于所述第一区域和所述第二区域形成沿所述第三方向贯穿所述基底的所述信号通孔组；
形成多个顶层金属互连结构于所述基底的顶面，且多个所述顶层金属互连结构与多个所述信号通孔组一一对应电连接，每个所述顶层金属互连结构包括与对应的所述信号通孔组中的多个所述信号通孔一一对应电连接的多条导电通路。
在一些实施例中，形成顶层金属互连结构于所述基底的顶面的具体步骤包括：
形成第一导电层于所述基底的顶面上，所述第一导电层包括多个间隔排布的第一导电元件，多个所述第一导电元件以所述多边形形状排布，所述第一导电元件包括沿其延伸方向相对分布的第一端部和第二端部，且多个所述第一导电元件的所述第一端部与对应的所述信号通孔组中的多个所述信号通孔一一对应电连接；
形成第二导电层于所述第一导电层上方，所述第二导电层包括间隔排布、且与多个所述第一导电元件一一对应的多个第二导电元件，多个所述第二导电元件以所述多边形形状排布，所述第二导电元件包括沿其延伸方向相对分布的第三端部和第四端部，且每个所述第二导电元件和与其对应的所述第一导电元件部分重叠设置；
形成连接元件于所述第一导电层和所述第二导电层之间，对于相互对应的所述第一导电元件和所述第二导电元件，所述连接元件的一端电连接所述第二导电元件的所述第三端部、所述连接元件的另一端电连接所述第一导电元件的所述第二端部，形成所述导电通路。
在一些实施例中，基于所述多个半导体芯片于所述基板上形成堆叠结构的具体步骤包括：
提供四个所述半导体芯片；
于所述基板上放置第一半导体芯片；
于所述第一半导体芯片上方以面对面的方式堆叠第二半导体芯片；
于所述第二半导体芯片上方以背对背的方式堆叠第三半导体芯片；
于所述第三半导体芯片上方以面对面的方式堆叠第四半导体芯片，形成包括所述第一半导体芯片、所述第二半导体芯片、所述第三半导体芯片和所述第四半导体芯片的所述单元结构；
在形成的所述单元结构上重复执行以上步骤，依次形成沿所述第三方向堆叠的N个所述单元结构；
其中，所述堆叠结构中任意相邻的两个所述半导体芯片的所述轴线对准，且其中一个所述半导体芯片的所述第一区域与另一个所述半导体芯片的所述第二区域对准。
在一些实施例中，于第一半导体芯片上方以面对面的方式堆叠第二半导体芯片的具体步骤包括：
形成键合柱组于所述第一半导体芯片的所述顶层金属互连结构上，所述键合柱组中包括多个所述键合柱，所述键合柱的底端与所述第一半导体芯片中的一个所述第二导电元件的所述第四端部键合连接；
所述键合柱的顶端与所述第二半导体芯片的所述顶层金属互连结构键合连接，所述键合柱的顶端与所述第二半导体芯片的一个所述第二导电元件的所述第四端部键合连接。
在一些实施例中，于所述第二半导体芯片上方以背对背的方式堆叠第三半导体芯片的具体步骤包括：
将位于所述第二半导体芯片中的多个所述信号通孔与位于所述第三半导体芯片中对应的多个所述信号通孔直接接触或直接电连接。
在一些实施例中，所述半导体芯片还包括多个内部电路，多个所述内部电路与多个所述顶层金属互连结构一一对应，所述半导体器件的形成方法还包括：
于所述内部电路和对应的所述顶层金属互连结构之间形成引出线，使得每个所述内部电路和与其对应的所述顶层金属互连结构中的一条导电通路电连接。
在一些实施例中，还包括如下步骤：
形成接口电路于所述基板内；
电连接所述堆叠结构中任意相邻的两个所述半导体芯片，形成与每个半导体芯片中的多对信号通孔组一一对应的多对信号传输链路组，每个所述信号传输链路组包括多条信号传输链路，每条所述信号传输链路包括每个所述半导体芯片中一个对应的所述信号通孔、每个所述半导体芯片中一条对应的所述导电通路和以面对面方式堆叠的两个半导体芯片之间一个对应的所述键合柱；
电连接所述接口电路与所述堆叠结构中位于最底层的所述半导体芯片中的多对信号通孔组，将所述接口电路电连接至多对所述信号传输链路组，用于向所述信号传输链路组传输与所述信号传输链路组内的多条所述信号传输链路一一对应的多个控制信号，且每个所述控制信号仅通过每个所述单元结构中的一个所述半导体芯片中的一条所述引出线引出至一个对应的所述内部电路；对于一个所述半导体芯片中的每对所述信号通孔组，所述接口电路还用于通过一条对应的所述信号传输链路向与一个所述信号通孔组的一个所述信号通孔电连接的所述引出线输出第一控制信号、并通过另一条对应的所述信号传输链路向与另一个所述信号通孔组中的一个所述信号通孔电连接的所述引出线传输不同于所述第一控制信号的第二控制信号。
本公开一些实施例提供的半导体芯片、半导体器件及其形成方法，通过在半导体芯片中设置多对相互独立的信号通孔组，各所述信号通孔组在基底中间隔排布，且每对所述信号通孔组中的两个所述信号通孔组关于所述基底的顶面上的一条轴线对称分布，且分别分布于所述轴线两侧的第一区域和第二区域，使得在堆叠多片所述半导体芯片时，仅需进行简单的旋转操作，即可实现半导体芯片的面对面堆叠连接，确保了所述半导体器件中的同一种控制信号按照一种方向向上传播，减少了形成半导体器件的过程中所需要的掩膜版数量，简化了多个半导体芯片依次堆叠的操作，降低了半导体器件的制造难度，且有助于提高所述半导体器件的良率。
附图说明
附图1是本公开具体实施方式中半导体芯片的俯视结构示意图；
附图2是本公开具体实施方式中半导体芯片的第一区域的立体结构示意图；
附图3是本公开具体实施方式中半导体芯片的第二区域的立体结构示意图；
附图4A-图4C是本公开具体实施方式中半导体器件的堆叠结构示意图；
附图5是本公开具体实施方式中第一半导体芯片的第一区域与第二半导体芯片的第二区域键合后的结构示意图；
附图6是本公开具体实施方式中第一半导体芯片的第二区域与第二半导体芯片的第一区域键合后的结构示意图；
附图7是本公开具体实施方式中半导体器件的截面示意图；
附图8是本公开具体实施方式中半导体器件的形成方法流程图。
具体实施方式
下面结合附图对本公开提供的半导体器件及其形成方法的具体实施方式做详细说明。
本具体实施方式提供了一种半导体器件的形成方法，附图1是本公开具体实施方式中半导体芯片的俯视结构示意图，附图2是本公开具体实施方式中半导体芯片的第一区域的立体结构示意图，附图3是本公开具体实施方式中半导体芯片的第二区域的立体结构示意图。如图1-图3所示，半导体芯片，包括：
基底10，基底10包括顶面31、以及与顶面31相对的底面30；
多对相互独立的信号通孔组，各信号通孔组在基底10中间隔排布，且每对信号通孔组中的两个信号通孔组关于基底10的顶面31上的一条轴线AA对称分布，且分别分布于轴线AA两侧的第一区域P1和第二区域P2，轴线AA平行于第一方向D1或第二方向D2，每个信号通孔组包括以多边形形状排布的多个信号通孔，每个信号通孔组中任意两个信号通孔电性隔离，每个信号通孔沿第三方向D3贯穿基底，其中，第一方向D1和第二方向D2相互垂直且均平行于顶面31，第三方向D3为垂直于基底10的顶面31的方向。
具体来说，半导体芯片为DRAM(Dynamic Random Access Memory，动态随机存储器)芯片。本具体实施方式中的多对可以是两对以上。以下以半导体芯片其中的一对信号通孔组、且每个信号通孔组包括四个信号通孔为例进行说明。如图1所示，半导体芯片包括关于轴线AA对称分布的第一区域P1和第二区域P2，一对信号通孔组包括位于第一区域P1的第一信号通孔组20和位于第二区域P2的第二信号通孔组21，且第一信号通孔组20与第二信号通孔组21关于轴线AA对称分布。第一信号通孔组20和第二信号通孔组21均包括以多边形形状排布的多个信号通孔，且多个信号通孔一一用于传输多种不同的控制信号。这种信号通孔组的分布可以保证，在半导体芯片堆叠(例如面对面堆叠)时，无需更改单个半导体芯片的制造工艺，简化工艺流程。在一示例中，第一信号通孔组20中的多个信号通孔与第二信号通孔组21中的多个信号通孔的具体数量、结构和材料均相同，不仅能够简化半导体芯片的制造工艺，而且还便于不同种类的控制信号通过多个信号通孔分别传输，从而能够减小半导体芯片的驱动负载。以上仅是举例说明，在其他具体实施方式中，半导体芯片还可以包括两对以上的信号通孔组，且每对信号通孔组中的两个信号通孔组关于轴线AA对称分布，且位于轴线AA同一侧的多个信号通孔组间隔排布。
举例来说，继续参考图1，第一信号通孔组20包括沿逆时针方向依次排布的第一信号通孔201、第二信号通孔202、第三信号通孔203和第四信号通孔204，第二信号通孔组21包括沿顺时针方向依次排布的第五信号通孔211、第六信号通孔212、第七信号通孔213和第八信号通孔214。
参考图2和图3，在一些实施例中，半导体芯片还包括：
多个顶层金属互连结构，多个顶层金属互连结构均位于基底10的顶面31，且多个顶层金属互连结构与多个信号通孔组一一对应电连接，每个顶层金属互连结构包括与对应的信号通孔组中的多个信号通孔一一对应电连接的多条导电通路。
具体来说，通过在半导体芯片的顶层金属互连结构中设置多条相互独立的导电通路，从而使得多种控制信号能够沿多条导电通路一一传输，在确保每种控制信号在半导体芯片内部稳定传输的同时，又能减少不同控制信号之间的串扰，而且还能保证在半导体芯片堆叠时，实现螺旋上升的信号传输通路，从而改善半导体芯片的电性能。
继续参考图2和图3，在一些实施例中，顶层金属互连结构包括：
第一导电层，位于基底10的顶面上，第一导电层包括多个间隔排布的第一导电元件，多个第一导电元件以多边形形状排布，且多个第一导电元件与对应的信号通孔组中的多个信号通孔一一对应电连接；
第二导电层，位于第一导电层上，第二导电层包括间隔排布、且与多个第一导电元件一一对应的多个第二导电元件，多个第二导电元件以多边形形状排布，且每个第二导电元件和与其对应的第一导电元件部分重叠设置；
多个连接元件35，多个连接元件35与多个第二导电元件一一对应，每个连接元件用于电连接第二导电元件和与其对应的第一导电元件。
具体来说，顶层金属互连结构包括沿第三方向D3分层设置的第一导电层和第二导电层。第一导电层中第一导电元件的数量、第二导电层中第二导电元件的数量、以及连接元件35的数量均相同。以下以半导体芯片包括位于第一信号通孔组20上的第一顶层金属互连结构、以及位于第二信号通孔组21上的第二顶层金属互连结构为例进行说明。如图2所示，第一顶层金属互连结构中的第一导电层包括与第一信号通孔组20中的四个信号通孔(即第一信号通孔201、第二信号通孔202、第三信号通孔203和第四信号通孔204)一一对应电连接的四个第一导电元件(即与第一信号通孔201电连接的左侧第一导电元件321、与第二信号通孔202电连接的前侧第一导电元件322、与第三信号通孔203电连接的右侧第一导电元件323、以及与第四信号通孔电连接的后侧第一导电元件324)。第二导电层包括与多个第一导电元件一一对应电连接的多个第二导电元件(即通过连接元件35与左侧第一导电元件321电连接的左侧第二导电元件331、通过连接元件35与前侧第一导电元件322电连接的前侧第二导电元件332、通过连接元件35与右侧第一导电元件323电连接的右侧第二导电元件333、以及通过连接元件35与后侧第一导电元件324电连接的后侧第二导电元件334)。如图3所示，位于第二信号通孔组21上的第二顶层金属互连结构与第一顶层金属互连结构的具体构造相同。
在一些实施例中，第一导电元件包括沿其延伸方向相对分布的第一端部和第二端部，第二导电元件包括沿其延伸方向相对分布的第三端部和第四端部；
多个第一导电元件的第一端部与多个信号通孔一一对应电连接；
对于相互对应的第一导电元件和第二导电元件，连接元件35的一端电连接第二导电元件的第三端部、连接元件的另一端电连接第一导电元件的第二端部。
举例来说，如图2和图3所示，第一导电层中的左侧第一导电元件321和右侧第一导电元件323沿第二方向D2延伸，左侧第一导电元件321和右侧第一导电元件323沿第二方向D2均包括沿第二方向D2相对分布的第一端部和第二端部，前侧第一导电元件322和后侧第一导电元件324均沿第一方向D1延伸，前侧第一导电元件322和后侧第一导电元件324均包括沿第一方向D1相对分布的第一端部和第二端部。第一导电层中沿逆时针方向或者顺时针方向任意相邻的两个第一导电元件中，一个第一导电元件的第一端部与另一个第一导电元件的第二端部相邻但不连接，从而使得第一导电层中的多个第一导电元件以首尾(例如第一导电元件的第一端部为首端、第二端部为尾端)相对的方式排布呈多边形形状(例如正方形形状或者菱形形状)。第二导电层中的左侧第二导电元件331和右侧第二导电元件333沿第二方向D2延伸，左侧第二导电元件331和右侧第二导电元件333均包括沿第二方向D2相对分布的第三端部和第四端部。前侧第二导电元件332和后侧第二导电元件334均沿第一方向D1延伸，前侧第二导电元件332和后侧第二导电元件334均包括沿第一方向D1相对分布的第三端部和第四端部。第二导电层中沿逆时针方向或者顺时针方向任意相邻的两个第二导电元件中，一个第二导电元件的第三端部与另一个第二导电元件的第四端部相邻，从而使得第二导电层中的多个第二导电元件以首尾(例如第二导电元件的第三端部为首端、第四端部为尾端)相对的方式排布呈多边形形状(例如正方形形状或者菱形形状)。连接元件35的一端电连接第二导电元件的第三端部、连接元件的另一端电连接第一导电元件的第二端部。采用上述包括第一导电层和第二导电层的顶层金属互连结构，可以简化顶层金属互连结构的具体结构，降低顶层金属互连结构的制造难度。在一示例中，顶层金属互连结构还包括位于第一导电层和第二导电层之间的绝缘介质层，以电性隔离第一导电元件的第一端部与第二导电元件。
在一些实施例中，半导体芯片还包括：
多个内部电路，与多个顶层金属互连结构一一对应，每个内部电路和与其对应的顶层金属互连结构中的一条导电通路电连接。
在一些实施例中，半导体芯片还包括：
多条引出线，与多个内部电路一一对应，每条引出线50的一端电连接一个内部电路、另一端仅与顶层金属互连结构中的一个第一导电元件电连接，以通过引出线将来自于外界的控制信号传输至半导体芯片内部的内部电路中。
举例来说，如图1所示，半导体芯片中的一对信号通孔组中的第一信号通孔组20通过第一引出线50电连接半导体芯片内的第一内部电路，第二信号通孔组通过第二引出线51电连接半导体芯片内的第二内部电路。
在一些实施例中，每个信号通孔组包括四个信号通孔，且四个信号通孔以正方形形状或者菱形形状排布。在其他实施例中，信号通孔组还可以包括五个以上的信号通孔，例如信号通孔组包括五个、六个、七个或者八个信号通孔。
本具体实施方式还提供了一种半导体器件，附图4A-附图4C是本公开具体实施方式中半导体器件的堆叠结构示意图，附图5是本公开具体实施方式中第一半导体芯片的第一区域与第二半导体芯片的第二区域键合后的结构示意图，附图6是本公开具体实施方式中第一半导体芯片的第二区域与第二半导体芯片的第一区域键合后的结构示意图，附图7是本公开具体实施方式中半导体器件的截面示意图。图7中每个半导体芯片中的第一区域P1和第二区域P2对称分布于轴线AA(参见图1)的相对两侧，在图7所示视角下，轴线AA不可见。如图4A、图7所示，半导体器件，包括：
基板110；
堆叠结构，位于基板110上，包括沿第三方向D3依次堆叠、且电连接的N个单元结构，每个单元结构包括四个如上的半导体芯片，其中，N为正整数；
单元结构中的四个半导体芯片沿第三方向D3依次堆叠，位于最底层的第一半导体芯片101与位于其上的第二半导体芯片102以面对面的方式堆叠、第二位半导体芯片102与位于其上的第三半导体芯片103以背对背的方式堆叠、第三半导体芯片103与位于其上的第四半导体芯片104以面对面的方式堆叠；
堆叠结构中任意相邻的两个半导体芯片的轴线AA对准，且其中一个半导体芯片的第一区域P1与另一个半导体芯片的第二区域P2对准；
其中，面对面是指相邻两个半导体芯片的顶面相对，背对背是指相邻两个半导体芯片的底面相对。
继续参考图4A、图7，位于最底层的第一半导体芯片101与位于其上的第二半导体芯片102以面对面的方式堆叠是指，第一半导体芯片101和第二半导体芯片102以第一半导体芯片101的基底10的顶面31与第二半导体芯片102的基底10的顶面31相对的方式堆叠。第二位半导体芯片102与位于其上的第三半导体芯片103以背对背的方式堆叠是指，第二半导体芯片102和第三半导体芯片103以第二半导体芯片102的基底10的底面30与第三半导体芯片103的基底10的底面30相对的方式堆叠。本具体实施方式中的第一半导体芯片101、第二半导体芯片102、第三半导体芯片103和第四半导体芯片104均与图1-图3所示的半导体芯片具有相同的结构。本具体实施方式仅示出了两个单元结构，即包括第一半导体芯片101、第二半导体芯片102、第三半导体芯片103和第四半导体芯片104的第一单元结构70、以及包括第五半导体芯片105、第六半导体芯片106、第七半导体芯片107和第八半导体芯片108的第二单元结构71。堆叠结构中任意相邻的两个单元结构(例如第一单元结构70和第二单元结构71)的轴线AA对准，且每个单元结构(例如第一单元结构70或第二单元结构71)内任意相邻的两个半导体芯片(例如第一单元结构70内的第一半导体芯片101和第二半导体芯片102)的轴线AA对准，即堆叠结构中任意相邻的两个半导体芯片的轴线AA对准。
本具体实施方式通过形成关于轴线AA对称分布的一对信号通孔组，且每对信号通孔组中的两个信号通孔组中均包括呈多边形形状排布的多个信号通孔，从而使得多个半导体芯片在基板110上堆叠时，无需更改单个半导体芯片的制造工艺，简化半导体芯片的工艺流程。而且，本具体实施方式的一些实施例中通过基板内的接口电路向半导体器件中的多个半导体芯片依次传输控制信号，从而无需针对每个半导体芯片单独设置驱动器和接口电路，简化了半导体器件的驱动操作，且能够降低半导体器件的驱动负载，增大数据眼图，并减少半导体器件的功耗。另外，本具体实施方式一些实施例中的一对信号通孔组中的两个信号通孔组相互独立，无需对两个信号通孔组同时驱动，即可以通过基板内的接口电路同时向一对信号通孔组中的两个信号通孔组传输不同的控制信号，从而能够提高半导体器件的驱动效率，简化半导体器件的驱动操作。
在一些实施例中，半导体器件还包括：
多对信号传输链路组，多对信号传输链路组分别与每个半导体芯片中的多对信号通孔组一一对应，信号传输链路组包括多条信号传输链路，信号传输链路组中的多条信号传输链路相互独立、且均沿第三方向D3呈螺旋状延伸，每个信号传输链路组中的多条信号传输链路与每个半导体芯片中对应的信号通孔组中的多个信号通孔一一对应，且每条信号传输链路包括每个半导体芯片中一个对应的信号通孔。
具体来说，多对信号传输链路组与半导体芯片中的多个信号通孔组一一对应，每对信号传输链路组包括与每对信号通孔组中的两个信号通孔组一一对应的两个信号传输链路组，每个信号传输链路组包括与信号通孔组中的多个信号通孔一一对应的多条信号传输链路，每条信号传输链路包括每个半导体芯片内与其对应的一个信号通孔。例如，如图4B所示，一条信号传输链路包括第一半导体芯片101中的第一信号通孔201、第二半导体芯片102中的第八信号通孔214、第三半导体芯片103中的第三信号通孔203和第四半导体芯片104中的第六信号通孔212。再例如，如图4C所示，另一条信号传输链路包括第一半导体芯片101中的第二信号通孔202、第二半导体芯片102中的第七信号通孔213、第三半导体芯片103中的第四信号通孔204和第四半导体芯片104中的第五信号通孔211。信号传输链路组中的多条信号传输链路相互独立、且均沿第三方向D3呈螺旋状延伸，且避免信号传输链路之间的信号串扰。
在一些实施例中，对于以面对面的方式堆叠的两个半导体芯片，电连接在同一条信号线传输链路上的两个半导体芯片中的信号通孔在任一基底的顶面上的投影呈中心对称分布，对称中心为多边形在基底的顶面上的投影。在一示例中，对于一个信号传输链路组中的任意两条信号传输链路，连接在一条信号传输链路上的两个信号通孔之间的虚拟直线与堆叠结构的中心线之间具有第一夹角，连接在另一条信号传输链路上的两个信号通孔之间的虚拟直线与堆叠结构的中心线之间具有第二夹角，且第一夹角等于第二夹角。
在一些实施例中，信号传输链路组还包括：
多对键合柱组，键合柱组仅位于以面对面的方式堆叠的半导体芯片之间，并且分别与以面对面的方式堆叠的两个半导体芯片的多对信号通孔组一一对应，用于实现以面对面方式堆叠的半导体芯片之间的信号传递，每个键合柱组中包括多个键合柱80，每个键合柱80分别与以面对面的方式堆叠的两个半导体芯片的多个信号通孔一一对应；多对信号传输链路组与以面对面的方式堆叠的每两个半导体芯片之间的多对键合柱组一一对应，每个信号传输链路组中的多条信号传输链路与多对键合柱组中的多个键合柱80一一对应，每条信号传输链路包括以面对面方式堆叠的两个半导体芯片之间一个对应的键合柱80。
例如，如图5所示，以面对面的方式堆叠的第一半导体芯片101和第二半导体芯片102之间具有一个键合柱组，键合柱组中的四个键合柱80与第一半导体芯片101中的四个信号通孔(即第一信号通孔201、第二信号通孔202、第三信号通孔203和第四信号通孔204)一一对应、且与第二半导体芯片102中的四个信号通孔(即第五信号通孔211、第六信号通孔212、第七信号通孔213和第八信号通孔214)一一对应。举例来说，在如图5所示的结构中，一条信号传输链路包括第一半导体芯片101中的第一信号通孔201、第二半导体芯片102中的第八信号通孔214、以及用于电连接第一半导体芯片101中的第一信号通孔201和第二半导体芯片102中的第八信号通孔214的键合柱80。
在一些实施例中，对于以背对背的方式堆叠的两个半导体芯片，其中一个半导体芯片中的多个信号通孔与另一个半导体芯片中的多个信号通孔一一对应且直接接触电连接。
例如，如图4B所示，以背对背的方式堆叠的第二半导体芯片102和第三半导体芯片103中，第二半导体芯片102中的第八信号通孔214与第三半导体芯片103中的第三信号通孔203直接接触电连接。再例如，如图4C所示，以背对背方式堆叠的第二半导体芯片102和第三半导体芯片103中，第二半导体芯片102中的第七信号通孔213与第三半导体芯片103中的第四信号通孔204直接接触电连接。
在一些实施例中，每个半导体芯片均包括多个顶层金属互连结构，多个顶层金属互连结构均位于基底10的顶面，且多个顶层金属互连结构与多个信号通孔组一一对应电连接，每个顶层金属互连结构包括与对应的信号通孔组中的多个信号通孔一一对应电连接的多条导电通路，每条信号传输链路包括每个半导体芯片中一个对应的信号通孔及一条对应的导电通路；
顶层金属互连结构包括第一导电层、第二导电层和多个连接元件35，第一导电层位于基底的顶面上，第一导电层包括多个间隔排布的第一导电元件，多个第一导电元件以多边形形状排布，且多个第一导电元件与对应的信号通孔组中的多个信号通孔一一对应电连接；第二导电层位于第一导电层上，第二导电层包括间隔排布、且与多个第一导电元件一一对应的多个第二导电元件，多个第二导电元件以多边形形状排布，且每个第二导电元件和与其对应的第一导电元件部分重叠设置；多个连接元件分别与多个第一导电元件和多个第二导电元件一一对应，每个连接元件用于电连接与其对应的第一导电元件和第二导电元件，构成导电通路；
第一导电元件包括沿其延伸方向相对分布的第一端部和第二端部，第二导电元件包括沿其延伸方向相对分布的第三端部和第四端部；多个第一导电元件的第一端部与多个信号通孔一一对应电连接；对于相互对应的第一导电元件和第二导电元件，连接元件35的一端电连接第二导电元件的第三端部、连接元件的另一端电连接第一导电元件的第二端部。
在一些实施例中，对于以面对面的方式堆叠的两个半导体芯片，多对键合柱组分别与两个半导体芯片的多个顶层金属互连结构一一对应，每个键合柱80的一端电连接一个半导体芯片中对应的一个第二导电元件的第四端部、键合柱80的另一端键合电连接另一个半导体芯片中对应的一个第二导电元件的第四端部。
具体来说，单元结构内的四个半导体芯片(即第一半导体芯片101、第二半导体芯片102、第三半导体芯片103和第四半导体芯片104)的结构均相同，因而仅通过简单的旋转(例如翻转)操作即可实现半导体芯片的面对面键合。举例来说，第一半导体芯片101中的多个第二导电元件通过键合柱80一一与第二半导体芯片102中的多个第二导电元件键合连接。第二半导体芯片102中的多个信号通孔与第三半导体芯片103中的多个信号通孔一一对应且直接接触电连接。
例如，如图4A和图5所示，第一半导体芯片101中与第一信号通孔组20电连接的顶层金属互连结构包括四条导电通路，即第一导电通路、第二导电通路、第三导电通路和第四导电通路。其中，第一半导体芯片101中的第一导电通路由依次电连接的左侧第一导电元件321、电连接左侧第一导电元件321和左侧第二导电元件331的连接元件35、以及左侧第二导电元件331。第一半导体芯片101中的第二导电通路由依次电连接的前侧第一导电元件322、电连接前侧第一导电元件322和前侧第二导电元件332的连接元件35、以及前侧第二导电元件332。第一半导体芯片101中的第三导电通路由依次电连接的右侧第一导电元件323、电连接右侧第一导电元件323和右侧第二导电元件333的连接元件35、以及右侧第二导电元件333。第一半导体芯片101中的第四导电通路由依次电连接的后侧第一导电元件324、电连接后侧第一导电元件324和后侧第二导电元件334的连接元件35、以及后侧第二导电元件334。第一半导体芯片101中与第二信号通孔组21电连接的顶层金属互连结构也包括四条导电通路，即第一导电通路、第二导电通路、第三导电通路和第四导电通路。且第一半导体芯片101中与第一信号通孔组20电连接的顶层金属互连结构和与第二信号通孔组21电连接的顶层金属互连结构相同，参见图4A和图6。
如图4A和图5所示，一条信号传输链路包括第一半导体芯片101中的第一信号通孔201、第一半导体芯片101中的第一导电通路、电连接第一半导体芯片101中的第一导电通路与第二半导体芯片102中的第四导电通路的键合柱80、第二半导体芯片102中的第四导电通路、第二半导体芯片102中的第八信号通孔214。
在一些实施例中，每个半导体芯片还包括多个内部电路，多个内部电路与多个顶层金属互连结构一一对应，每个内部电路和与其对应的顶层金属互连结构中的一条导电通路电连接；
多条引出线50，与多个内部电路一一对应，每条引出线50的一端电连接一个内部电路、另一端仅与对应的顶层金属互连结构中的一个第一导电元件电连接。
在一些实施例中，对于每个单元结构，一条信号传输链路仅电连接一个半导体芯片中的一条引出线。
举例来说，如图4A和图5所示，第一半导体芯片101包括与第一信号通孔组20电连接的左侧第一导电元件321、以及与左侧第一导电元件201电连接的第一引出线50，第一引出线50位于第一半导体芯片101的第一区域P1(参见图1)。如图6所示，第一半导体芯片101还包括与第二组信号通孔组21电连接的左侧第一导电元件321、以及与左侧第一导电元件201电连接的第二引出线51，第二引出线51位于第一半导体芯片101的第二区域P2(参见图1)。第一半导体芯片101中的第一引出线50与第一半导体芯片101内部的第一内部电路(图中未示出)电连接，第一半导体芯片101中的第二引出线51与第一半导体芯片101内部的第二内部电路(未示出)电连接。
在一些实施例中，半导体器件还包括：
接口电路，位于基板110内，且电连接多对信号传输链路组，接口电路用于向信号传输链路组传输与信号传输链路组内的多条信号传输链路一一对应的多个控制信号，且每个控制信号仅从每个单元结构中的一个半导体芯片中一条引出线引出；
对于一个半导体芯片中的每对信号通孔组，接口电路通过一条对应的信号传输链路向与一个信号通孔组的一个信号通孔电连接的引出线输出第一控制信号、并通过另一条对应的信号传输链路向与另一个信号通孔组中的一个信号通孔电连接的引出线传输不同于第一控制信号的第二控制信号。
举例来说，如图7所示，对于每对信号传输链路组中的两个信号传输链路组，接口电路向其中一个信号传输链路组传输与一个信号传输链路组内的四条信号传输链路一一对应的四个第一子控制信号(即CS_0信号、CS_2信号、WE_1信号、WE_3信号)，且接口电路向另一个信号传输链路组传输与另一个信号传输链路组内的四条信号传输链路一一对应的四个第二子控制信号(即CS_1信号、CS_3信号、WE_0信号、WE_2信号)。对于一个半导体芯片内由第一信号通孔组20和第二信号通孔组21组成的一对信号通孔组，接口电路通过第一信号通孔组20向半导体芯片内的第一引出线输出CS_0信号，使得CS_0信号传输至半导体芯片内的第一内部电路中；且接口电路通过第二信号通孔组21向半导体芯片内的第二引出线51输出WE_0信号，使得WE_0信号传输至半导体芯片内的第二内部电路中。如图4B和图7所示，对于传输CS_0信号的信号传输链路，仅与第一单元结构70中的第一半导体芯片101中的第一引线50电连接。
举例来说，如图4A和图7所示，CS_0信号经基板内的接口电路传输至第一单元结构70中的第一半导体芯片101中的第一信号通孔201，并依次经与第一信号通孔201电连接的左侧第一导电元件321、第一引线50输出至第一半导体芯片101内部的第一内部电路中。WE_1信号经基板内的接口电路传输至第一单元结构70，并经第一单元结构70内的第一半导体芯片101传输至第二半导体芯片102，并经第二半导体芯片102中的第五信号通孔传输至第二半导体芯片102中的第二引线51，并经第二引线51输出至第二半导体芯片102内的第二内部电路中。CS_2信号经基板内的接口电路传输至第一单元结构70，并将第一单元结构70内的第一半导体芯片101和第二半导体芯片102传输至第三半导体芯片103，并经第三半导体芯片103中的第一信号通孔传输至第三半导体芯片103中的第一引线50，并经第一引线50输出至第三半导体芯片103中的第一内部电路中。WE_3信号经基板内的接口电路传输至第一单元结构70，并将第一单元结构70内的第一半导体芯片101、第二半导体芯片102和第三半导体芯片103后，传输至第四半导体芯片104，并经第四半导体芯片104中的第五信号通孔传输至第四半导体芯片104中的第二引线51，并经第二引线51输出至第四半导体芯片104中的第二内部电路中。以此类推，基板中的接口电路通过信号传输链路将对应的第一子控制信号和第二子控制信号分别传输至堆叠结构中其他单元结构的对应半导体芯片中，例如图7中的第二单元结构71中的半导体芯片105-108。
以下举例说明信号传输链路组中的多条信号传输链路相互独立、且均沿第三方向D3呈螺旋状延伸。
具体地，如图4B所示，堆叠结构中的一条信号传输链路包括一个单元结构内的第一半导体芯片101中的第一信号通孔201、第一半导体芯片101内的左侧第一导电元件321、第一半导体芯片101内电连接左侧第一导电元件321和左侧第二导电元件331的连接元件35、第一半导体芯片内的左侧第二导电元件331、以面对面的方式堆叠的第一半导体芯片101和第二半导体芯片102之间的键合柱80、第二半导体芯片102中的后侧第二导电元件334、第二半导体芯片102内电连接后侧第二导电元件334和后侧第一导电元件324的连接元件35、第二半导体芯片102内的后侧第一导电元件324、第二半导体芯片102中的第八信号通孔214、第三半导体芯片103中的第三信号通孔203、第三半导体芯片103中的右侧第一导电元件323、第三半导体芯片103内电连接右侧第一导电元件323和右侧第二导电元件333的连接元件35、第三半导体芯片103中的右侧第二导电元件333传输、第三半导体芯片103和第四半导体芯片104之间的键合柱80、第四半导体芯片104中的前侧第二导电元件332、第四半导体芯片104中电连接前侧第二导电元件332和前侧第一导电元件322的连接元件35、第四半导体芯片104中的前侧第一导电元件322、第四半导体芯片104中的第六信号通孔212。
堆叠结构通过每条信号传输链路在芯片间传输一个对应的控制信号，继续参考图4B和图7，来自于外界的CS_0信号通过基板110内的接口电路传输至一个单元结构内的第一半导体芯片101中的第一信号通孔201之后，依次经第一半导体芯片101内与第一信号通孔201电连接的左侧第一导电元件321、连接元件35、左侧第二导电元件331传输至键合柱80，经键合柱80传输至第二半导体芯片102中的后侧第二导电元件334，之后依次经第二半导体芯片102内的连接元件35、后侧第一导电元件324传输至第二半导体芯片102中的第八信号通孔214，之后通过与第二半导体芯片102中的第八信号通孔214电连接的第三半导体芯片103中的第三信号通孔203传输至第三半导体芯片103的顶层金属互连结构中，并依次经第三半导体芯片103中的右侧第一导电元件323、连接元件35、右侧第二导电元件333传输至键合柱80，并经键合柱80传输至第四半导体芯片104中，并在第四半导体芯片104中依次经前侧第二导电元件332、连接元件35、前侧第一导电元件322、第六信号通孔212后，传输至下一个单元结构，即同一种类型的控制信号沿着一条独立的信号传输路径螺旋向上传输。
再例如，图4C和图7所示，堆叠结构中另一条信号传输链路包括一个单元结构中的第一半导体芯片101中的第二信号通孔202、第一半导体芯片101中的前侧第一导电元件322、第一半导体芯片101中电连接前侧第一导电元件322和前侧第二导电元件332的连接元件35、第一半导体芯片101中的前侧第二导电元件332、第一半导体芯片101和第二半导体芯片102中的键合柱80、第二半导体芯片102中的右侧第二导电元件333、第二半导体芯片102中电连接右侧第二导电元件333和右侧第一导电元件323的连接元件35、第二半导体芯片102中的右侧第一导电元件323、第二半导体芯片102中的第七信号通孔213、第三半导体芯片103中的第四信号通孔204、第三半导体芯片103中的后侧第一导电元件324、第三半导体芯片103中电连接后侧第一导电元件324和右侧第二导电元件334的连接元件35、第三半导体芯片103中的后侧第二导电元件334、第三半导体芯片103和第四半导体芯片104之间的键合柱80、第四半导体芯片104中的左侧第二导电元件331、第四半导体芯片104中电连接左侧第二导电元件331和左侧第一导电元件321的连接元件35、第四半导体芯片104中的左侧第一导电元件321、第四半导体芯片104中的第五信号通孔211。
继续参考图4C、图7，来自于外界的WE_1信号通过基板110内的接口电路传输至第一半导体芯片101中的第二信号通孔202之后，依次经第一半导体芯片101内与第二信号通孔202电连接的前侧第一导电元件322、连接元件35、前侧第二导电元件332传输至键合柱80，经键合柱80传输至第二半导体芯片102中的右侧第二导电元件333、连接元件35、右侧第一导电元件323传输至第二半导体芯片102中的第七信号通孔213，之后通过与第二半导体芯片102中的第七信号通孔213电连接的第三半导体芯片103中的第四信号通孔204传输至第三半导体芯片103的顶层金属互连结构中，并依次经第三半导体芯片103中的后侧第一导电元件324、连接元件35、后侧第二导电元件334传输至键合柱80，并经键合柱80传输至第四半导体芯片104中，并在第四半导体芯片104中依次经左侧第二导电元件331、连接元件35、左侧第一导电元件321、第五信号通孔211后，传输至下一个单元结构，即同一种类型的控制信号沿着一条独立的信号传输路径螺旋向上传输。
本具体实施方式还提供了一种半导体器件的形成方法，附图8是本公开具体实施方式中半导体器件的形成方法流程图。本具体实施方式形成的半导体器件的结构可以参见图1-图7。如图1-图8所示，半导体器件的形成方法，包括如下步骤：
步骤S81，提供基板110；
步骤S82，形成半导体芯片，半导体芯片包括基底10和多对相互独立的信号通孔组，基底10包括顶面31、以及与顶面31相对的底面30；各信号通孔组在基底中间隔排布，且每对信号通孔组中的两个信号通孔组关于基底10的顶面上的一条轴线AA对称分布，且分别分布于轴线两侧的第一区域P1和第二区域P2，轴线AA平行于第一方向D1或第二方向D2，每个信号通孔组包括以多边形形状排布的多个信号通孔111，每个信号通孔组中任意两个信号通孔111电性隔离，每个信号通孔111沿第三方向D3贯穿基底10，其中，第一方向D1和第二方向D2相互垂直且均平行于顶面31，第三方向D3为垂直于基底10的顶面31的方向；
步骤S83，基于多个半导体芯片于基板110上形成堆叠结构上，堆叠结构包括沿第三方向D3依次堆叠且电连接的N个单元结构，每个单元结构包括四个半导体芯片，单元结构中的四个半导体芯片沿第三方向D3依次堆叠，位于最底层的第一半导体芯片101与位于其上的第二半导体芯片102以面对面的方式堆叠、第二位半导体芯片102与位于其上的第三半导体芯片103以背对背的方式堆叠、第三半导体芯片103与位于其上的第四半导体芯片104以面对面的方式堆叠，其中，N为正整数；
堆叠结构中任意相邻的两个半导体芯片的轴线AA对准，且其中一个半导体芯片的第一区域P1与另一个半导体芯片的第二区域P2对准；
其中，面对面是指相邻两个半导体芯片的顶面相对，背对背是指相邻两个半导体芯片底面相对。
在一些实施例中，形成半导体芯片的具体步骤包括：
形成基底10，并于基底10中定义位于轴线AA两侧的第一区域P1和第二区域P2；
于第一区域P1和第二区域P2形成沿第三方向D2贯穿基底10的信号通孔组；
形成多个顶层金属互连结构于基底10的顶面31，且多个顶层金属互连结构与多个信号通孔组一一对应电连接，每个顶层金属互连结构包括与对应的信号通孔组中的多个信号通孔111一一对应电连接的多条导电通路。
在一些实施例中，形成顶层金属互连结构于基底的顶面的具体步骤包括：
形成第一导电层于基底10的顶面31上，第一导电层包括多个间隔排布的第一导电元件，多个第一导电元件以多边形形状排布，第一导电元件包括沿其延伸方向相对分布的第一端部和第二端部，且多个第一导电元件的第一端部与对应的信号通孔组中的多个信号通孔111一一对应电连接；
形成第二导电层于第一导电层上方，第二导电层包括间隔排布、且与多个第一导电元件一一对应的多个第二导电元件，多个第二导电元件以多边形形状排布，第二导电元件包括沿其延伸方向相对分布的第三端部和第四端部，且每个第二导电元件和与其对应的第一导电元件部分重叠设置；
形成连接元件35于第一导电层和第二导电层之间，对于相互对应的第一导电元件和第二导电元件，连接元件的一端电连接第二导电元件的第三端部、连接元件的另一端电连接第一导电元件的第二端部，形成导电通路。
在一些实施例中，基于多个半导体芯片于基板110上形成堆叠结构的具体步骤包括：
提供四个半导体芯片序；
于基板110上放置第一半导体芯片；
于第一半导体芯片上方上以面对面的方式堆叠第二半导体芯片102；
于第二半导体芯片102上方以背对背的方式堆叠第三半导体芯片103；
于第三半导体芯片103上方以面对面的方式堆叠第四半导体芯片104，形成包括第一半导体芯片101、第二半导体芯片102、第三半导体芯片103和第四半导体芯片104的单元结构；
在形成的单元结构上重复执行以上步骤，依次形成沿第三方向D3堆叠的N个单元结构；
其中，堆叠结构中任意相邻的两个半导体芯片的轴线AA对准，且其中一个半导体芯片的第一区域P1与另一个半导体芯片的第二区域P2对准。。
在一些实施例中，于第一半导体芯片101上方以面对面的方式堆叠第二半导体芯片102的具体步骤包括：
形成键合柱组于第一半导体芯片101的顶层金属互连结构上，键合柱组中包括多个键合柱80，键合柱80的底端与第一半导体芯片101中的一个第二导电元件的第四端部键合连接；
键合柱的顶端与第二半导体芯片102的顶层金属互连结构键合连接，键合柱的顶端与第二半导体芯片102的一个第二导电元件的第四端部键合连接。
在一些实施例中，于第二半导体芯片102上方以背对背的方式堆叠第三半导体芯片103方的具体步骤包括：
将位于第二半导体芯片102中的多个信号通孔111一一与位于第三半导体芯片103中对应的多个信号通孔111直接接触或直接电连接。
在一些实施例中，半导体芯片还包括多个内部电路，多个内部电路与多个顶层金属互连结构一一对应；半导体器件的形成方法还包括：
于内部电路和对应的顶层金属互连结构之间形成引出线，使得每个内部电路和与其对应的顶层金属互连结构中的一条导电通路电连接。
在一些实施例中，还包括如下步骤：
形成接口电路于基板110内；
电连接堆叠结构中任意相邻的两个半导体芯片，形成与每个半导体芯片中的多对信号通孔组一一对应的多对信号传输链路组，每个信号传输链路组包括多条信号传输链路，每条信号传输链路包括每个半导体芯片中一个对应的信号通孔、每个半导体芯片中一条对应的导电通路和以面对面方式堆叠的两个半导体芯片之间一个对应的键合柱80；
电连接接口电路与堆叠结构中位于最底层的半导体芯片中的多对信号通孔组，将接口电路电连接至多对信号传输链路组，用于向信号传输链路组传输与信号传输链路组内的多条信号传输链路一一对应的多个控制信号，且每个控制信号仅通过每个单元结构中的一个半导体芯片中的一条引出线引出至一个对应的内部电路；对于一个半导体芯片中的每对信号通孔组，接口电路还用于通过一条对应的信号传输链路向与一个信号通孔组的一个信号通孔电连接的引出线输出第一控制信号、并通过另一条对应的信号传输链路向与另一个信号通孔组中的一个信号通孔电连接的引出线传输不同于第一控制信号的第二控制信号。
本具体实施方式一些实施例提供的半导体芯片、半导体器件及其形成方法，通过在半导体芯片中设置多对相互独立的信号通孔组，各信号通孔组在基底中间隔排布，且每对信号通孔组中的两个信号通孔组关于基底的顶面上的一条轴线对称分布，且分别分布于轴线两侧的第一区域和第二区域，使得在堆叠多片半导体芯片时，仅需进行简单的旋转操作，即可实现半导体芯片的面对面堆叠连接，确保了半导体器件中的同一种控制信号按照一种方向向上传播，减少了形成半导体器件的过程中所需要的掩膜版数量，简化了多个半导体芯片依次堆叠的操作，降低了半导体器件的制造难度，且有助于提高半导体器件的良率。
以上仅是本公开的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本公开原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本公开的保护范围。

Claims (24)

1.一种半导体芯片，其特征在于，包括：
基底，所述基底包括顶面、以及与所述顶面相对的底面；
多对相互独立的信号通孔组，各所述信号通孔组在所述基底中间隔排布，且每对所述信号通孔组中的两个所述信号通孔组关于所述基底的顶面上的一条轴线对称分布，且分别分布于所述轴线两侧的第一区域和第二区域，所述轴线平行于第一方向或第二方向，每个所述信号通孔组包括以多边形形状排布的多个信号通孔，每个所述信号通孔组中任意两个所述信号通孔电性隔离，每个所述信号通孔沿第三方向贯穿所述基底，其中，所述第一方向和所述第二方向相互垂直且均平行于所述顶面，所述第三方向为垂直于所述基底的顶面的方向。
2.根据权利要求1所述的半导体芯片，其特征在于，还包括：
多个顶层金属互连结构，多个所述顶层金属互连结构均位于所述基底的顶面，且多个所述顶层金属互连结构与多个所述信号通孔组一一对应电连接，每个所述顶层金属互连结构包括与对应的所述信号通孔组中的多个所述信号通孔一一对应电连接的多条导电通路。
3.根据权利要求2所述的半导体芯片，其特征在于，所述顶层金属互连结构包括：
第一导电层，位于所述基底的顶面上，所述第一导电层包括多个间隔排布的第一导电元件，多个所述第一导电元件以所述多边形形状排布，且多个所述第一导电元件与对应的所述信号通孔组中的多个所述信号通孔一一对应电连接；
第二导电层，位于所述第一导电层上，所述第二导电层包括间隔排布、且与多个所述第一导电元件一一对应的多个第二导电元件，多个所述第二导电元件以所述多边形形状排布，且每个所述第二导电元件和与其对应的所述第一导电元件部分重叠设置；
多个连接元件，多个所述连接元件分别与多个所述第一导电元件和多个所述第二导电元件一一对应，每个所述连接元件用于电连接与其对应的所述第一导电元件和所述第二导电元件，构成所述导电通路。
4.根据权利要求3所述的半导体芯片，其特征在于，所述第一导电元件包括沿其延伸方向相对分布的第一端部和第二端部，所述第二导电元件包括沿其延伸方向相对分布的第三端部和第四端部；
多个所述第一导电元件的所述第一端部与多个所述信号通孔一一对应电连接；
对于相互对应的所述第一导电元件和所述第二导电元件，所述连接元件的一端电连接所述第二导电元件的所述第三端部、所述连接元件的另一端电连接所述第一导电元件的所述第二端部。
5.根据权利要求3所述的半导体芯片，其特征在于，还包括：
多个内部电路，与多个所述顶层金属互连结构一一对应，每个所述内部电路和与其对应的所述顶层金属互连结构中的一条所述导电通路电连接。
6.根据权利要求5所述的半导体芯片，其特征在于，还包括：
多条引出线，与多个所述内部电路一一对应，每条所述引出线的一端电连接一个所述内部电路、另一端仅与所述顶层金属互连结构中的一个所述第一导电元件电连接。
7.根据权利要求1所述的半导体芯片，其特征在于，每个所述信号通孔组包括四个所述信号通孔，且四个所述信号通孔以正方形形状或者菱形形状排布。
8.一种半导体器件，其特征在于，包括：
基板；
堆叠结构，位于所述基板上，包括沿所述第三方向依次堆叠、且电连接的N个单元结构，每个所述单元结构包括四个如权利要求1所述的半导体芯片，其中，N为正整数；
所述单元结构中的四个所述半导体芯片沿第三方向依次堆叠，位于最底层的第一半导体芯片与位于其上的第二半导体芯片以面对面的方式堆叠、所述第二位半导体芯片与位于其上的第三半导体芯片以背对背的方式堆叠、所述第三半导体芯片与位于其上的第四半导体芯片以面对面的方式堆叠；
所述堆叠结构中任意相邻的两个所述半导体芯片的所述轴线对准，且其中一个所述半导体芯片的所述第一区域与另一个所述半导体芯片的所述第二区域对准；
其中，面对面是指相邻两个半导体芯片的顶面相对，背对背是指相邻两个半导体芯片的底面相对。
9.根据权利要求8所述的半导体器件，其特征在于，还包括：
多对信号传输链路组，多对信号传输链路组分别与每个所述半导体芯片中的多对信号通孔组一一对应，所述信号传输链路组包括多条信号传输链路，所述信号传输链路组中的多条所述信号传输链路相互独立、且均沿所述第三方向呈螺旋状延伸，每个所述信号传输链路组中的多条所述信号传输链路与每个所述半导体芯片中对应的所述信号通孔组中的多个所述信号通孔一一对应，且每条所述信号传输链路包括每个所述半导体芯片中一个对应的所述信号通孔。
10.根据权利要求9所述的半导体器件，其特征在于，还包括：
多对键合柱组，所述键合柱组仅位于以面对面的方式堆叠的所述半导体芯片之间，并且分别与以面对面的方式堆叠的两个所述半导体芯片的多对所述信号通孔组一一对应，用于实现以面对面方式堆叠的所述半导体芯片之间的信号传递，每个所述键合柱组中包括多个所述键合柱，每个所述键合柱分别与以面对面的方式堆叠的两个所述半导体芯片的多个所述信号通孔一一对应；多对信号传输链路组与以面对面的方式堆叠的每两个所述半导体芯片之间的所述多对键合柱组一一对应，每个所述信号传输链路组中的多条所述信号传输链路与所述多对键合柱组中的多个所述键合柱一一对应，每条所述信号传输链路包括以面对面方式堆叠的两个所述半导体芯片之间一个对应的所述键合柱。
11.根据权利要求9所述的半导体器件，其特征在于，对于以背对背的方式堆叠的两个所述半导体芯片，其中一个所述半导体芯片中的多个所述信号通孔与另一个所述半导体芯片中的多个所述信号通孔一一对应且直接接触电连接。
12.根据权利要求10所述的半导体器件，其特征在于，每个所述半导体芯片均包括多个顶层金属互连结构，多个所述顶层金属互连结构均位于所述基底的顶面，且多个所述顶层金属互连结构与多个所述信号通孔组一一对应电连接，每个所述顶层金属互连结构包括与对应的所述信号通孔组中的多个所述信号通孔一一对应电连接的多条导电通路，每条所述信号传输链路包括每个所述半导体芯片中一个对应的所述信号通孔及一条对应的所述导电通路；
所述顶层金属互连结构包括第一导电层、第二导电层和多个连接元件，所述第一导电层位于所述基底的顶面上，所述第一导电层包括多个间隔排布的第一导电元件，多个所述第一导电元件以所述多边形形状排布，且多个所述第一导电元件与对应的所述信号通孔组中的多个所述信号通孔一一对应电连接；所述第二导电层位于所述第一导电层上，所述第二导电层包括间隔排布、且与多个所述第一导电元件一一对应的多个第二导电元件，多个所述第二导电元件以所述多边形形状排布，且每个所述第二导电元件和与其对应的所述第一导电元件部分重叠设置；多个所述连接元件分别与多个所述第一导电元件和多个所述第二导电元件一一对应，每个所述连接元件用于电连接与其对应的所述第一导电元件和所述第二导电元件，构成所述导电通路；
所述第一导电元件包括沿其延伸方向相对分布的第一端部和第二端部，所述第二导电元件包括沿其延伸方向相对分布的第三端部和第四端部；多个所述第一导电元件的所述第一端部与多个所述信号通孔一一对应电连接；对于相互对应的所述第一导电元件和所述第二导电元件，所述连接元件的一端电连接所述第二导电元件的所述第三端部、所述连接元件的另一端电连接所述第一导电元件的所述第二端部。
13.根据权利要求12所述的半导体器件，其特征在于，对于以所述面对面的方式堆叠的两个所述半导体芯片，多对所述键合柱组分别与两个所述半导体芯片的多个顶层金属互连结构一一对应，每个所述键合柱的一端电连接一个所述半导体芯片中对应的一个所述第二导电元件的所述第四端部、所述键合柱的另一端电连接另一个所述半导体芯片中对应的一个所述第二导电元件的所述第四端部。
14.根据权利要求12所述的半导体器件，其特征在于，每个所述半导体芯片还包括多个内部电路，多个所述内部电路与多个所述顶层金属互连结构一一对应，每个所述内部电路和与其对应的所述顶层金属互连结构中的一条导电通路电连接；
多条引出线，与多个所述内部电路一一对应，每条所述引出线的一端电连接一个所述内部电路、另一端仅与对应的所述顶层金属互连结构中的一个所述第一导电元件电连接。
15.根据权利要求14所述的半导体器件，其特征在于，对于每个所述单元结构，一条所述信号传输链路仅电连接一个所述半导体芯片中的一条所述引出线。
16.根据权利要求15所述的半导体器件，其特征在于，还包括：
接口电路，位于所述基板内，且电连接多对所述信号传输链路组，所述接口电路用于向所述信号传输链路组传输与所述信号传输链路组内的多条所述信号传输链路一一对应的多个控制信号，且每个所述控制信号仅从每个所述单元结构中的一个所述半导体芯片中一条所述引出线引出；
对于一个所述半导体芯片中的每对所述信号通孔组，所述接口电路通过一条对应的所述信号传输链路向与一个所述信号通孔组的一个所述信号通孔电连接的所述引出线输出第一控制信号、并通过另一条对应的所述信号传输链路向与另一个所述信号通孔组中的一个所述信号通孔电连接的所述引出线传输不同于所述第一控制信号的第二控制信号。
17.一种半导体器件的形成方法，其特征在于，包括如下步骤：
提供基板；
形成半导体芯片，所述半导体芯片包括基底和多对相互独立的信号通孔组，所述基底包括顶面、以及与所述顶面相对的底面；各所述信号通孔组在基底中间隔排布，且每对所述信号通孔组中的两个所述信号通孔组关于所述基底的顶面上的一条轴线对称分布，且分别分布于所述轴线两侧的第一区域和第二区域，所述轴线平行于第一方向或第二方向，每个所述信号通孔组包括以多边形形状排布的多个信号通孔，每个所述信号通孔组中任意两个所述信号通孔电性隔离，每个所述信号通孔沿第三方向贯穿所述基底，其中，所述第一方向和所述第二方向相互垂直且均平行于所述顶面，所述第三方向为垂直于所述基底的顶面的方向；
基于所述多个半导体芯片于所述基板上形成堆叠结构，所述堆叠结构包括沿所述第三方向依次堆叠且电连接的N个单元结构，每个所述单元结构包括四个所述半导体芯片，所述单元结构中的四个所述半导体芯片沿第三方向依次堆叠，位于最底层的第一半导体芯片与位于其上的第二半导体芯片以面对面的方式堆叠、所述第二位半导体芯片与位于其上的第三半导体芯片以背对背的方式堆叠、所述第三半导体芯片与位于其上的第四半导体芯片以面对面的方式堆叠，其中，N为正整数；
所述堆叠结构中任意相邻的两个所述半导体芯片的所述轴线对准，且其中一个所述半导体芯片的所述第一区域与另一个所述半导体芯片的所述第二区域对准；
其中，面对面是指相邻两个半导体芯片的顶面相对，背对背是指相邻两个半导体芯片的底面相对。
18.根据权利要求17所述的半导体器件的形成方法，其特征在于，形成半导体芯片的具体步骤包括：形成所述基底，并于所述基底中定义位于所述轴线两侧的所述第一区域和所述第二区域；
于所述第一区域和所述第二区域形成沿所述第三方向贯穿所述基底的所述信号通孔组；
形成多个顶层金属互连结构于所述基底的顶面，且多个所述顶层金属互连结构与多个所述信号通孔组一一对应电连接，每个所述顶层金属互连结构包括与对应的所述信号通孔组中的多个所述信号通孔一一对应电连接的多条导电通路。
19.根据权利要求18所述的半导体器件的形成方法，其特征在于，形成顶层金属互连结构于所述基底的顶面的具体步骤包括：
形成第一导电层于所述基底的顶面上，所述第一导电层包括多个间隔排布的第一导电元件，多个所述第一导电元件以所述多边形形状排布，所述第一导电元件包括沿其延伸方向相对分布的第一端部和第二端部，且多个所述第一导电元件的所述第一端部与对应的所述信号通孔组中的多个所述信号通孔一一对应电连接；
形成第二导电层于所述第一导电层上方，所述第二导电层包括间隔排布、且与多个所述第一导电元件一一对应的多个第二导电元件，多个所述第二导电元件以所述多边形形状排布，所述第二导电元件包括沿其延伸方向相对分布的第三端部和第四端部，且每个所述第二导电元件和与其对应的所述第一导电元件部分重叠设置；
形成连接元件于所述第一导电层和所述第二导电层之间，对于相互对应的所述第一导电元件和所述第二导电元件，所述连接元件的一端电连接所述第二导电元件的所述第三端部、所述连接元件的另一端电连接所述第一导电元件的所述第二端部，形成所述导电通路。
20.根据权利要求19所述的半导体器件的形成方法，其特征在于，基于所述多个半导体芯片于所述基板上形成堆叠结构的具体步骤包括：
提供四个所述半导体芯片；
于所述基板上放置第一半导体芯片；
于所述第一半导体芯片上方以面对面的方式堆叠第二半导体芯片；
于所述第二半导体芯片上方以背对背的方式堆叠第三半导体芯片；
于所述第三半导体芯片上方以面对面的方式堆叠第四半导体芯片，形成包括所述第一半导体芯片、所述第二半导体芯片、所述第三半导体芯片和所述第四半导体芯片的所述单元结构；
在形成的所述单元结构上重复执行以上步骤，依次形成沿所述第三方向堆叠的N个所述单元结构；其中，所述堆叠结构中任意相邻的两个所述半导体芯片的所述轴线对准，且其中一个所述半导体芯片的所述第一区域与另一个所述半导体芯片的所述第二区域对准。
21.根据权利要求20所述的半导体器件的形成方法，其特征在于，于第一半导体芯片上方以面对面的方式堆叠第二半导体芯片的具体步骤包括：
形成键合柱组于所述第一半导体芯片的所述顶层金属互连结构上，所述键合柱组中包括多个所述键合柱，所述键合柱的底端与所述第一半导体芯片中的一个所述第二导电元件的所述第四端部键合连接；
所述键合柱的顶端与所述第二半导体芯片的所述顶层金属互连结构键合连接，所述键合柱的顶端与所述第二半导体芯片的一个所述第二导电元件的所述第四端部键合连接。
22.根据权利要求20所述的半导体器件的形成方法，其特征在于，于所述第二半导体芯片上方以背对背的方式堆叠第三半导体芯片的具体步骤包括：
将位于所述第二半导体芯片中的多个所述信号通孔与位于所述第三半导体芯片中对应的多个所述信号通孔直接接触或直接电连接。
23.根据权利要求22所述的半导体器件的形成方法，其特征在于，所述半导体芯片还包括多个内部电路，多个所述内部电路与多个所述顶层金属互连结构一一对应，所述半导体器件的形成方法还包括：
于所述内部电路和对应的所述顶层金属互连结构之间形成引出线，使得每个所述内部电路和与其对应的所述顶层金属互连结构中的一条导电通路电连接。
24.根据权利要求23所述的半导体器件的形成方法，其特征在于，还包括如下步骤：
形成接口电路于所述基板内；
电连接所述堆叠结构中任意相邻的两个所述半导体芯片，形成与每个半导体芯片中的多对信号通孔组一一对应的多对信号传输链路组，每个所述信号传输链路组包括多条信号传输链路，每条所述信号传输链路包括每个所述半导体芯片中一个对应的所述信号通孔、每个所述半导体芯片中一条对应的所述导电通路和以面对面方式堆叠的两个半导体芯片之间一个对应的所述键合柱；
电连接所述接口电路与所述堆叠结构中位于最底层的所述半导体芯片中的多对信号通孔组，将所述接口电路电连接至多对所述信号传输链路组，用于向所述信号传输链路组传输与所述信号传输链路组内的多条所述信号传输链路一一对应的多个控制信号，且每个所述控制信号仅通过每个所述单元结构中的一个所述半导体芯片中的一条所述引出线引出至一个对应的所述内部电路；对于一个所述半导体芯片中的每对所述信号通孔组，所述接口电路还用于通过一条对应的所述信号传输链路向与一个所述信号通孔组的一个所述信号通孔电连接的所述引出线输出第一控制信号、并通过另一条对应的所述信号传输链路向与另一个所述信号通孔组中的一个所述信号通孔电连接的所述引出线传输不同于所述第一控制信号的第二控制信号。
CN202211090956.6A 2022-09-07 2022-09-07 半导体芯片、半导体器件及其形成方法 Pending CN117712089A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202211090956.6A CN117712089A (zh) 2022-09-07 2022-09-07 半导体芯片、半导体器件及其形成方法
PCT/CN2022/126585 WO2024050930A1 (zh) 2022-09-07 2022-10-21 半导体芯片、半导体器件及其形成方法
US18/530,329 US20240234309A9 (en) 2022-09-07 2023-12-06 Semiconductor die, semiconductor device and method for forming semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211090956.6A CN117712089A (zh) 2022-09-07 2022-09-07 半导体芯片、半导体器件及其形成方法

Publications (1)

Publication Number Publication Date
CN117712089A true CN117712089A (zh) 2024-03-15

Family

ID=90157546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211090956.6A Pending CN117712089A (zh) 2022-09-07 2022-09-07 半导体芯片、半导体器件及其形成方法

Country Status (3)

Country Link
US (1) US20240234309A9 (zh)
CN (1) CN117712089A (zh)
WO (1) WO2024050930A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110137565A (ko) * 2010-06-17 2011-12-23 삼성전자주식회사 반도체 칩 패키지 및 반도체 칩 패키지의 제조 방법
US8546946B2 (en) * 2011-04-20 2013-10-01 Nanya Technology Corp. Chip stack package having spiral interconnection strands
KR102264548B1 (ko) * 2014-11-21 2021-06-16 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102312384B1 (ko) * 2017-06-21 2021-10-15 에스케이하이닉스 주식회사 반도체 장치
WO2021155522A1 (en) * 2020-02-06 2021-08-12 Alibaba Group Holding Limited Hybrid bonding based integrated circuit device and method of manufacturing the same

Also Published As

Publication number Publication date
US20240136284A1 (en) 2024-04-25
US20240234309A9 (en) 2024-07-11
WO2024050930A1 (zh) 2024-03-14

Similar Documents

Publication Publication Date Title
CN111710681B (zh) 三维存储器及三维存储器的制造方法
CN101842896B (zh) 堆叠串行连接的集成电路的方法和由其制成的多芯片装置
US7777330B2 (en) High bandwidth cache-to-processing unit communication in a multiple processor/cache system
EP0915516A2 (en) Substrate for stacked module and stacked module
CN102290404A (zh) 半导体芯片封装及其制造方法
KR20160090706A (ko) 협폭 인터포저를 갖는 반도체 패키지
US6011695A (en) External bus interface printed circuit board routing for a ball grid array integrated circuit package
CN103258806A (zh) 具桥接结构的半导体封装构造及其制造方法
WO2013052320A4 (en) Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
CN111211126B (zh) 三维存储器及其形成方法
CN104779218A (zh) 芯片封装结构
US8004848B2 (en) Stack module, card including the stack module, and system including the stack module
CN100525578C (zh) 用于提高电路板的定线密度的方法和这种电路板
TWM627099U (zh) 畫素封裝模組及其顯示裝置
CN112366193B (zh) 一种桥接芯片及半导体封装结构
CN102738129B (zh) 用于增加堆叠管芯带宽的装置和方法
CN117712089A (zh) 半导体芯片、半导体器件及其形成方法
JPS6135547A (ja) 三次元実装回路モジユ−ル
JP6109013B2 (ja) 半導体ソケット及び半導体モジュール
CN215451404U (zh) 一种三维异质集成的可编程芯片结构
CN217426742U (zh) 电子器件
US20240014174A1 (en) Interface for a semiconductor chip with adaptive via region arrangement and semiconductor device with stacked semiconductor chips
CN211376635U (zh) 一种嵌入式无源桥接芯片及其封装结构
JP2024041688A (ja) 半導体装置
CN113629043A (zh) 一种三维异质集成的可编程芯片结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination