TWM627099U - 畫素封裝模組及其顯示裝置 - Google Patents

Abstract

提供一種畫素封裝模組，包含：基板，具有由貫穿基板的多個第一通孔與一個第二通孔所形成的通孔陣列；複數個金屬連接部，分別形成於第一通孔與第二通孔中；至少一個畫素單元，包含相互間隔設置的多個垂直式發光二極體（LED），各個垂直式LED的下金屬電極分別電性連接第一通孔中的金屬連接部，垂直式LED的上金屬電極電性連接第二通孔中該金屬連接部。

Description

畫素封裝模組及其顯示裝置

本創作是關於顯示面板的技術領域，特別是應用於mini LED的封裝技術。

隨著不斷革新的LED顯示技術與日益增加市場需求，既有的HD與FHD已無法滿足消費者，因此面板廠商開始聚焦規格更高的QHD（即2K解析度）與UHD（即4K與8K解析度）。解析度的提高意味著面板廠商需要設置更多畫素，以4K與8K為例，分別需要800萬與3200萬畫素。換句話說，相較於FHD，在QHD與UHD的規格上，面板廠商需要設置的畫素數量以倍數成長。然而，面板的模組基板並不會相應的擴大，因此面板廠商需要在有限的空間內盡可能設置更多的畫素。此時，需要藉由點距（Pixel Pitch，或稱畫素間距）來鑑別面板的解析度。點距，指兩個像素內的同色發光二極體之間的距離；在相同面積下，點距越小，解析度越高，呈現出來的畫面也就越細緻。一般來說，作為當前LED顯示技術的目標，Micro LED的點距小於0.1毫米。然而，考量良率、可靠性、成本與效率等技術瓶頸，一些面板廠商正積極發展點距介於0.1至0.9毫米的過渡方案，即Mini LED。

目前應用於Mini LED封裝的技術，主要包括SMD（Surface Mounted Device）、IMD（Integrated Mounted Devices）以及COB（Chip on Board）三種方案。SMD技術是將單個LED晶片封裝，並將其組裝至基板的封裝方案；COB技術是將多顆LED晶片直接與PCB電路板相連接，並進行整體封裝；而作為COB與SMD的折衷技術，IMD技術是將多個由LED晶片組封裝於單一個封裝結構後，然後將其組裝到基板上。一般來說，IMD 封裝結構中的LED晶片的數量可為2顆、4顆或8顆，因此又被稱為N合1技術。

關於四合一的IMD技術，專利號CN207425855U公開一種四連體8引腳型的RGB-LED封裝模組。在該篇說明書公開的基板表面上，設置有由多個晶片固晶區、多個共極區與多個鍵合區形成的佈線（如該篇說明書的圖1所示）；而基板背面則設有8個貫穿基板的金屬孔所形成的引腳焊盤。在固晶機將各個LED晶片組合於晶片固晶區後，接著將各個子畫素與鍵合區及共極區進行焊線以完成電性連接。由於基板表面形成有錯綜複雜的佈線，使得各個LED晶片的間距較大，例如分佈在基板的四個角落。如此一來，基板的面積與的點距皆無法縮少，最終導致封裝結構的尺寸無法縮小，混光效果也無法獲得改善。

為了簡化Layout的設計、縮小封裝結構的尺寸以及改善混光效果，本創作的目的在於拉近畫素之間的距離。

本創作提供畫素封裝模組，包含：一基板，具有至少一通孔陣列，每一通孔陣列具有多個第一通孔與一第二通孔，其中，這些第一通孔與第二通孔貫穿該基板的上下表面；複數個金屬連接部，分別形成於至少一通孔陣列的這些第一通孔與第二通孔中，以將基板的上下表面形成電性連接，以及，至少一畫素單元，接合於基板上，至少一畫素單元包含相互間隔設置的多個垂直式發光二極體（LED），這些垂直式LED的下金屬電極分別電性連接這些第一通孔，這些垂直式LED的上金屬電極電性連接第二通孔。

在一些實施例中，至少一通孔陣列與至少一畫素單元的數量皆為至少兩個。

在一些實施例中，多個通孔陣列的第二通孔為相鄰設置。

在一些實施例中，多個通孔陣列的第二通孔為不相鄰設置。

在一些實施例中，多個通孔陣列的第二通孔為部分相鄰設置與部分不相鄰設置。

本創作之實施例將藉由下文配合相關圖式進一步加以解說。盡可能的，於圖式與說明書中，相同標號係代表相同或相似構件。於圖式中，基於簡化與方便標示，形狀與厚度可能經過誇大表示。可以理解的是，未特別顯示於圖式中或描述於說明書中之元件，為所屬技術領域中具有通常技術者所知之形態。本領域之通常技術者可依據本創作之內容而進行多種之改變與修改。

在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而，所屬技術領域中具有通常知識者應可理解，同樣的元件可能會用不同的名詞來稱呼。說明書及申請專利範圍並不以名稱的差異做為區分元件的方式，而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語， 故應解釋成「包含但不限定於」。另外，「耦接」在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件，或者通過其他元件或連接手段間接地電性或信號連接至該第二元件。

於下文中關於“一個實施例”或“一實施例”之描述係指關於至少一實施例內所相關連之一特定元件、結構或特徵。因此，於下文中多處所出現之“一個實施例”或 “一實施例”之多個描述並非針對同一實施例。再者，於一或多個實施例中之特定構件、結構與特徵可依照一適當方式而結合。

除非特別說明，一些條件句或字詞，例如「可以(can)」、「可能(could)」、「也許(might)」，或「可(may)」，通常是試圖表達本案實施例具有，但是也可以解釋成可能不需要的特徵、元件，或步驟。在其他實施例中，這些特徵、元件，或步驟可能是不需要的。

首先請合併參照第一圖與第二圖，第一圖是在本創作中一個實施例的畫素封裝模組的示意圖，第二圖是基於標示在第一圖中的AA所繪示的剖視圖。畫素封裝模組100主要包括基板110、複數個金屬連接部121與至少一個畫素單元。在基板110上形成有至少一個通孔陣列120，每一個通孔陣列120中都具有複數個第一通孔111與一個第二通孔113。第一通孔111與第二通孔113均貫穿於基板110上下表面。在第一圖中具有三個第一通孔121，其分別位於紅光發光二極體131、綠光發光二極體133與藍光發光二極體135的下方。金屬連接部121具體可包含兩個部分：沉積於前述通孔中的金屬層121a（或稱沉積物）；以及分別形成於基板上下表面的墊121b（PAD）。通過金屬連接部121，設置於基板110上表面的元件與下表面形成電性導通。每一個通孔陣列120的第一通孔111與第二通孔113可以是排列為m*n的矩陣，而m與n都是大於或等於2的正整數，因此前述矩陣可以如第一圖所示的2*2陣列。但本創作不應以此為限制，根據實務上的佈局設計、上下游產線的整合、或基於良率與效率的考量，前述矩陣當然可以是2*3、3*3、2*4或2*5等不同的態樣。由於是作為承載畫素的基板，而畫素是通常由紅、綠、藍色共三個子畫素所形成，因此每一個通孔陣列120中的第一通孔111的數量為三個。畫素單元可以理解為LED晶片。一般來說，畫素單元是由紅光發光二極體131、綠光發光二極體133與藍光發光二極體135所組成。

在本創作中，為有效減少形成於基板110上表面的佈線，因此各個圖式所示的紅光發光二極體131、綠光發光二極體133與藍光發光二極體135均為垂直式發光二極體。與平面式發光二極體不同，垂直式發光二極體的p-接觸金屬與n-接觸金屬分別設置於主動層的上下兩側。垂直式發光二極體的結構，除了有效增加發光面積，在本創作中也起到了簡化佈線的作用。具體來說，紅光發光二極體131的下金屬電極（圖未示）接合於第一通孔111中的金屬連接部121，從而與基板110下表面形成電性連接；而紅光發光二極體131的上金屬電極（圖未示）則通過金屬引線接合（Wire Bonding）連接於第二通孔113中的金屬連接部121（如圖所示的金屬引線123），從而與基板110下表面形成電性連接。應注意的，於基板110的下表面對應於第一通孔111上的金屬連接部121是電性連接於周邊線路，並經由開關元件（如雙極性電晶體）與資料驅動器的位元線形成電性連接；另一方面，於基板110的下表面對應的第二通孔113上的金屬連接部121則是作為共極區，提供各個發光二極體接地或參考電壓。關於綠光發光二極體133及藍光發光二極體135各自的上、下金屬電極的連接方式，由於與紅光發光二極體131的連接方式相同，因此不予贅述。

在一些實施例中，基板110選用矽基板、玻璃基板、或絕緣層上覆矽（Silicon On Insulator）基板。

在一些實施例中，連接於垂直式發光二極體的上接觸電極與第二通孔113的金屬連接部121的金屬引線接合，是通過熱壓鍵合（Thermo-compression Bonding）或熱聲壓鍵合（Thermo-sonic Bonding）完成。以熱壓鍵合為例，該技術是利用微電弧融化直徑25至50μm的導線端頭直至球狀，接著通過送壓按頭將其一球狀端頭焊壓在垂直式發光二極體的上接觸電極以形成第一鍵合點，最後通過送壓按頭的上升與位移，將另一球狀端頭按壓在第二通孔113上的金屬連接部121以形成第二鍵合點（如第二圖所繪示）。

在一些實施例中，金屬連接部121是無縫隙地填滿於第一通孔111與第二通孔113中，如第三圖所示，其繪示本創作的金屬連接部的另一實施態樣。在第三圖的實施例中，金屬連接部121是形成於第一通孔111與第二通孔113的內壁，即共形結構。

在一些實施例中，第二圖與第三圖所示的第一通孔111與第二通孔113可以是利用矽穿孔（Through Silicon Via）或玻璃穿孔（Through Glass Via）所獲得。矽穿孔是經由乾蝕刻法或Bosche工藝所製得。在矽穿孔製程中，沉積於通孔中的金屬層（或稱沉積物）普遍包含絕緣層、阻障層、金屬填充層。絕緣層以對矽襯底作充分的電氣隔離。絕緣層為二氧化矽或氮化矽等，其沉積製程可選用常壓電漿輔助化學氣相沉積、次常壓化學氣相沉積或原子層沉積。關於金屬填充層的電鍍方式，以銅金屬為例，可以選用共形電鍍、超共形電鍍（Super Conforming Plating）、或由下而上的密封凸點電鍍。考量矽穿孔的製造成本、避免矽材質帶來的電磁藕荷效應，本創作中的第一通孔111與第二通孔113也可通過玻璃穿孔所獲得。玻璃穿孔可通過噴砂法、光敏玻璃法、聚焦放電法、等離子蝕刻法、雷射燒蝕法、電化學法、或雷射誘導蝕刻法等技術獲得。在一些實施例中，填充於第一通孔111與第二通孔113之中的金屬連接部可以包括銅、鈷、鎳、金、銀、錫、鋁或上述的合金。在一些實施例中，第一通孔111與第二通孔113各自的孔徑可以在大約20μm到大約150μm的範圍內，較佳為40μm、50μm、60μm或70μm。

在一些實施例中，第一通孔111與第二通孔113形成於與基板110邊緣具有間隔距離的位置上（如第一圖所示），這有助於在通孔陣列與畫素單元的數量通孔為複數個的情況下，彰顯線路簡化的優勢。

在一些實施例中，在單一基板110上，通孔陣列與畫素單元的數量可為至少兩個，較佳的，可為四個、六個或八個。請參照第四圖與第五圖，第四圖為本創作中通孔陣列與畫素單元的數量皆為兩個的示意圖，第五圖為本創作中通孔陣列與畫素單元的數量皆為四個的示意圖。儘管第五圖被省略了多數的元件編號，但應理解其用意是尋求畫面的簡潔，以利聚焦在通孔陣列與畫素單元的數量、在通孔陣列之間第二通孔與第二通孔的相對位置、以及各個畫素單元的紅光、綠光、藍光發光二極體的配置等。儘管在第四圖所示的通孔陣列120a與通孔陣列120b各自的第二通孔113為相鄰設置，但本創作不應以此為限制，這些第二通孔113亦可為不相鄰設置。同樣的，儘管第五圖所示的多個第二通孔113為相鄰設置，但亦可為不相鄰設置（如第六圖所示）或為部分相鄰設置、部分不相鄰設置（如第七圖所示）的態樣。

本創作還包括了一種顯示裝置，其包含了前文所敘述的畫素封裝模組，以及本領域中具有通常知識者熟知的資料驅動回路、選址驅動回路、訊號控制回路及電源回路等器件。

通過本創作提供的畫素封裝模組，在佈線設計上獲得了大幅簡化，並且實現封裝結構尺寸的縮小，而色光的混色效果也因點距的縮小而獲得改善。

100:畫素封裝模組； 110:基板； 111:第一通孔； 113:第二通孔； 120、120a、120b:通孔陣列； 121:金屬連接部； 121a:金屬層； 121b:墊； 123:金屬引線； 131:紅光發光二極體； 133:綠光發光二極體； 135:藍光發光二極體；

第一圖是在本創作中一個實施例的畫素封裝模組的示意圖； 第二圖是在一實施例中，基於標示在第一圖中的AA所繪示的剖視圖； 第三圖是在另一實施例中，基於標示在第一圖中的AA所繪示的剖視圖； 第四圖為本創作中通孔陣列與畫素單元的數量皆為兩個的示意圖； 第五圖為本創作中通孔陣列與畫素單元的數量皆為四個的示意圖； 第六圖為本創作中多個第二通孔之間為不相鄰設置的示意圖； 第七圖為本創作中多個第二通孔之間為部分相鄰設置、部分不相鄰設置的的示意圖。

100:畫素封裝模組

110:基板

113:第二通孔

120:通孔陣列

121:金屬連接部

123:金屬引線

131:紅光發光二極體

133:綠光發光二極體

135:藍光發光二極體

Claims (11)

1. 一種畫素封裝模組，包含： 一基板，具有至少一通孔陣列，每一該通孔陣列具有多個第一通孔與一第二通孔，其中，該些第一通孔與該第二通孔貫穿該基板的上下表面 ； 複數個金屬連接部，分別形成於該至少一通孔陣列的該些第一通孔與該第二通孔中，以將該基板的上下表面形成電性連接，以及 至少一畫素單元，接合於該基板上，該至少一畫素單元包含相互間隔設置的多個垂直式發光二極體（LED），該些垂直式LED的下金屬電極分別電性連接該些第一通孔中的該金屬連接部，該些垂直式LED的上金屬電極電性連接該第二通孔中的該金屬連接部。
2. 如請求項1所述的畫素封裝模組，其中，該至少一通孔陣列與該至少一畫素單元的數量皆為至少兩個。
3. 如請求項1所述的畫素封裝模組，其中，該至少一通孔陣列與該至少一畫素單元的數量皆為四個。
4. 如請求項2或3所述的畫素封裝模組，該些通孔陣列的該第二通孔皆為相鄰設置。
5. 如請求項2或3所述的畫素封裝模組，該些通孔陣列的該第二通孔為不相鄰設置。
6. 如請求項2或3所述的畫素封裝模組，該些通孔陣列的該第二通孔為部分相鄰設置與部分不相鄰設置。
7. 如請求項1所述的畫素封裝模組，該金屬連接部的材質為銅、鈷、鎳、金、銀、錫、鋁或上述的合金。
8. 如請求項1所述的畫素封裝模組，每一該第一通孔及該第二通孔的孔徑約為20 μm至150 μm的範圍內。
9. 如請求項1所述的畫素封裝模組，每一該第一通孔與該第二通孔是經由玻璃穿孔（TGV）或矽穿孔（TSV）製程所形成。
10. 如請求項1所述的畫素封裝模組，該金屬連接部填滿每一該第一通孔與該第二通孔，或僅形成於每一該第一通孔與該第二通孔的內壁。
11. 一種顯示裝置，包含如請求項1至10任一項所述的畫素封裝模組。

Images