JP7491769B2 - 回路基板、ｌｅｄモジュール及び表示装置、並びにｌｅｄモジュールの作製方法及び表示装置の作製方法 - Google Patents

回路基板、ｌｅｄモジュール及び表示装置、並びにｌｅｄモジュールの作製方法及び表示装置の作製方法 Download PDF

Info

Publication number
JP7491769B2
JP7491769B2 JP2020132462A JP2020132462A JP7491769B2 JP 7491769 B2 JP7491769 B2 JP 7491769B2 JP 2020132462 A JP2020132462 A JP 2020132462A JP 2020132462 A JP2020132462 A JP 2020132462A JP 7491769 B2 JP7491769 B2 JP 7491769B2
Authority
JP
Japan
Prior art keywords
bump
electrode
layer
led chip
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020132462A
Other languages
English (en)
Other versions
JP2022029226A (ja
Inventor
雅延 池田
義典 青木
耀博 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2020132462A priority Critical patent/JP7491769B2/ja
Priority to TW110126837A priority patent/TWI798759B/zh
Priority to CN202110828554.0A priority patent/CN114068507A/zh
Priority to US17/444,071 priority patent/US20220045242A1/en
Publication of JP2022029226A publication Critical patent/JP2022029226A/ja
Application granted granted Critical
Publication of JP7491769B2 publication Critical patent/JP7491769B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明の一実施形態は、発光ダイオード（ＬＥＤ：Light Emitting Diode）が配列されたＬＥＤモジュール及び画素にＬＥＤが実装された表示装置、並びにＬＥＤが実装される前の回路基板に関する。
マトリクス状に配列される画素にマイクロＬＥＤと呼ばれる微小な発光ダイオードが実装されたマイクロＬＥＤディスプレイが知られている。マイクロＬＥＤディスプレイは、ウェハ等から固片化されたマイクロＬＥＤを、バックプレーンと呼ばれる回路が形成された基板に実装した構造を有する。マイクロＬＥＤは微小なチップであるため、平面視の面積に対して断面の面積の割合が大きくなる。その結果、マイクロＬＥＤは、活性層の側壁で発生する非放射再結合の影響が無視できなくなり、発光効率が低下するという問題を有している。
光取り出し効率を高めるために、透明なサファイア基板を通して光を取り出す構造としたフリップチップ型のマイクロＬＥＤが知られている（例えば、特許文献１参照）。フリップチップ型のマイクロＬＥＤにおいて、非放射再結合を防ぐために活性層の側壁にパッシベーション膜が設けられた構造が開示されている（例えば、特許文献２参照）。
フリップチップ型のＬＥＤはカソード電極とアノード電極の高さが異なっている。特許文献１、２に開示されるマイクロＬＥＤでは、アノード電極側のバンプに対してカソード電極側のバンプの厚さが大きくされている。これに対し、フリップチップ型のＬＥＤの電極構造として、ｐ型半導体層及び活性層を貫通しｎ型半導体層に達する溝を形成し、プレーナ型の電極構造としたものが開示されている（例えば、特許文献３参照）。また、マイクロＬＥＤの電極構造として、カソード電極をｎ型半導体層とｐ型半導体層との間の段差部を乗り越えるように形成して、バンプとの接続部分をｐ型半導体層上に設けた構造が開示されている（特許文献４参照）。
米国特許第１０４４６７１４号明細書 米国特許公開第２０２０／０１６１４９９号明細書 中国特許公開第１１１０６３７７９号明細書 特開２０２０－０８８３８３号公報
マイクロＬＥＤ、ミニＬＥＤと呼ばれる微小なＬＥＤは、カソード電極とアノード電極の高さが異なるため、フリップチップ実装するときにバンプの形状、又はカソード電極の形状を工夫する必要がある。しかし、バンプをカソード用とアノード用とで作り分けることは、製造工程が煩雑となり製造コストが増加する要因となる。一方、プレーナ型電極構造やｐ型半導体層上にカソード電極を引き出す構造では、電極間の短絡が問題となる。すなわち、ＬＥＤのチップサイズが微小であることから、カソード電極とアノード電極との電極間隔が狭くなり、実装工程においてバンプを形成するはんだが流動すると、カソード電極とアノード電極が短絡してしまうことが問題となる。
このような課題に対し、本発明の一実施形態は、フリップチップ型のＬＥＤでありながら、安定した接続構造を形成することのできるマイクロＬＥＤモジュール、マイクロＬＥＤで画素が形成される表示装置、その作製方法を提供することを目的とする。
本発明の一実施形態に係るＬＥＤモジュールは、基板上に設けられた第１電極及び第２電極と、第１電極上及び第２電極上に配置されたＬＥＤチップと、ＬＥＤチップと第１電極との間の第１バンプと、ＬＥＤチップと第２電極との間の第２バンプとを含む。ＬＥＤチップは、第１電極に対向するカソード電極と、第２電極に対向するアノード電極と、カソード電極とアノード電極との間の段差部とを有する。第１電極とカソード電極との間の距離が、第２電極とアノード電極との間の距離より大きく、第１バンプは、段差部を埋め込むように設けられている。
本発明の一実施形態に係る表示装置は、画素に設けられた第１電極及び第２電極と、第１電極上及び第２電極上に配置された少なくとも１つのＬＥＤチップと、少なくとも１つのＬＥＤチップと第１電極との間の第１バンプと、少なくとも１つのＬＥＤチップと第２電極との間の第２バンプとを含む。少なくとも１つのＬＥＤチップは、第１電極に対向するカソード電極と、第２電極に対向するアノード電極と、カソード電極とアノード電極との間の段差部とを有する。第１電極とカソード電極との間の距離が、第２電極とアノード電極との間の距離より大きく、第１バンプは、段差部を埋め込むように設けられている。
本発明の一実施形態に係るＬＥＤモジュールの作製方法は、基板上の第１電極上に第１バンプを、第２電極上に第２バンプを、それぞれ形成し、第１バンプ上及び第２バンプ上にＬＥＤチップを配置し、第１バンプ及び第２バンプを加熱して、ＬＥＤチップを第１電極及び第２電極と電気的に接続することを含む。ＬＥＤチップは、第１バンプ及び第２バンプに対向する面に段差部を有し、第１バンプが段差部を埋め込むように形成することを含む。
本発明の一実施形態に係る表示装置の作製方法は、画素に設けられた第１電極上に第１バンプを、第２電極上に第２バンプを、それぞれ形成し、第１バンプ上及び第２バンプ上にＬＥＤチップを配置し、第１バンプ及び第２バンプを加熱して、ＬＥＤチップを第１電極及び第２電極と電気的に接続することを含む。ＬＥＤチップは、第１バンプ及び第２バンプに対向する面に段差部を有し、第１バンプが前記段差部を埋め込むように形成することを含む。
本発明の一実施形態に係る回路基板は、ＬＥＤのカソード電極を接続するための第１電極と、ＬＥＤのアノード電極を接続するための第２電極と、第１電極上に形成される第１バンプと、第２電極上に形成される第２バンプとを備えた回路基板である。第１バンプは、第１電極上において第１球状体と第２球状体とを有し、第１球状体と第２球状体はそれぞれ大きさが異なり、第１バンプは第１球状体及び第２球状体が遊行した形状を有している。
本発明の一実施形態に係るＬＥＤモジュールの構成を示し、（Ａ）は平面図、（Ｂ）はＡ１－Ａ２間に対応する断面図を示す。 本発明の一実施形態に係るＬＥＤモジュールのバンプの構造を示し、（Ａ）は平面図、（Ｂ）は断面図を示す。 本発明の一実施形態に係るＬＥＤモジュールのバンプの構造を示し、（Ａ）は平面図、（Ｂ）は断面図を示す。 本発明の一実施形態に係るＬＥＤモジュールのバンプの構造を示す図である。 本発明の一実施形態に係るＬＥＤモジュールの作製方法を説明する図である。 本発明の一実施形態に係るＬＥＤモジュールの作製方法を説明する図である。 本発明の一実施形態に係るＬＥＤモジュールの作製方法を説明する図である。 本発明の一実施形態に係るＬＥＤモジュールの作製方法を説明する図である。 本発明の一実施形態に係るＬＥＤモジュールの作製方法を説明する図である。 本発明の一実施形態に係るＬＥＤモジュールの作製方法を説明する図である。 本発明の一実施形態に係るＬＥＤモジュールの作製方法を説明する図である。 本発明の一実施形態に係る表示装置の構成を示す図である。 本発明の一実施形態に係る表示装置の画素の断面構造を示す図である。 本発明の一実施形態に係る表示装置の画素におけるＬＥＤチップと第１電極及び第２電極の配置の一例を示す図である。
以下、本発明の実施の形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号（又は数字の後にａ、ｂなどを付した符号）を付して、詳細な説明を適宜省略することがある。さらに各要素に対する「第１」、「第２」と付記された文字は、各要素を区別するために用いられる便宜的な標識であり、特段の説明がない限りそれ以上の意味を有しない。
本明細書において、ある部材又は領域が他の部材又は領域の「上に（又は下に）」あるとする場合、特段の限定がない限りこれは他の部材又は領域の直上（又は直下）にある場合のみでなく他の部材又は領域の上方（又は下方）にある場合を含み、すなわち、他の部材又は領域の上方（又は下方）において間に別の構成要素が含まれている場合も含む。なお、以下の説明では、特に断りのない限り、断面視において、基板に対して第１電極パターン及び第２電極パターンが設けられる方向を「上」、「上方」、「上面」又は「上面側」というものとし、その逆を「下」、「下方」、「下面」又は「下面側」というものとする。
本発明の一実施形態において、マイクロＬＥＤとは、チップサイズが数マイクロメートル以上、１００μｍ以下、ミニＬＥＤとは、チップサイズが１００μｍ以上のものをいう。本発明の一実施形態はいずれのサイズのＬＥＤも用いることができ、発光装置の用途及び形態に応じて適宜使い分けることができる。
１．ＬＥＤモジュールの構造
本発明の一実施形態に係るＬＥＤモジュールの構造について説明する。以下においては、ＬＥＤチップと基板側に設けられるバッドとを電気的に接続するバンプの構造を中心に説明する。
（１）ＬＥＤチップの実装構造
図１（Ａ）及び図１（Ｂ）は、本発明の一実施形態に係るＬＥＤモジュール１００の構成を示す。図１（Ａ）は、基板１２０の上に実装されたＬＥＤモジュール１００の平面図を示す。図１（Ｂ）は、図１（Ａ）に示すＡ１－Ａ２間の断面図を示す。
ＬＥＤチップ１０２はカソード電極１０６とアノード電極１０８を有する２端子素子であり、第１バンプ１１０及び第２バンプ１１２によって基板１２０上にフリップチップ実装される。基板１２０には、ＬＥＤチップ１０２のカソード電極１０６及びアノード電極１０８に対応して、第１電極１１６及び第２電極１１８が設けられている。ＬＥＤチップ１０２のカソード電極１０６に対応して第１バンプ１１０が設けられ、アノード電極１０８に対応して第２バンプ１１２が設けられる。
図１（Ｂ）では詳細に示されないが、ＬＥＤチップ１０２はｎ型半導体層、活性層、ｐ型半導体層が積層された構造を有する。ＬＥＤチップ１０２の側面には、表面再結合を防止するためにパッシベーション膜１１４が設けられていてもよい。パッシベーション膜１１４は、カソード電極１０６及びアノード電極１０８上にも形成される。そのため、パッシベーション膜１１４には、カソード電極１０６を露出させる第１開口部１１５ａと、アノード電極１０８を露出させる第２開口部１１５ｂが形成される。第１開口部１１５ａによって第１バンプ１１０とカソード電極１０６が接続され、第２開口部１１５ｂによって第２バンプ１１２とアノード電極１０８が接続される。
図１（Ｂ）に示すように、ＬＥＤチップ１０２はカソード電極１０６とアノード電極１０８との高さが異なっている。カソード電極１０６は半導体層の一部（ｐ型半導体層、活性層）が除去された領域に設けられるため、カソード電極１０６とアノード電極１０８との間には段差部１０４が形成されている。ＬＥＤチップ１０２を実装する場合、第１電極１１６とカソード電極１０６との間隔は、第２電極１１８とアノード電極１０８との間隔に比べて大きくなっている。
ＬＥＤチップ１０２は、発光領域の面積（活性層の面積）をなるべく大きくするために、カソード電極１０６を形成する領域の面積を可能な限り小さくされている。一方、ＬＥＤチップ１０２を基板１２０の上で安定した実装構造を形成するには、カソード側の第１バンプ１１０及びアノード側の第２バンプ１１２を可能な限り大きくすることが好ましいと考えられる。
そこで、本実施形態に係るＬＥＤモジュール１００は、図１（Ａ）及び図１（Ｂ）に示すように、カソード側の第１バンプ１１０がＬＥＤチップ１０２の段差部１０４を超えて設けられ、段差部１０４を埋め込む構造を有する。そして、ＬＥＤチップ１０２は、第１バンプ１１０と第２バンプ１１２との高さが同じ高さとなるように設けられる。また、ＬＥＤチップ１０２は、第１バンプ１１０の幅が、第２バンプ１１２に比べて大きくなるように形成されていてもよい。第１バンプ１１０がこのような形状を有することで、ＬＥＤチップ１０２は安定な接続を形成することができる。すなわち、第１バンプ１１０が段差部１０４を埋め込む形状を有することで、ＬＥＤチップ１０２を水平に実装することができる。別言すれば、第１バンプ１１０が厚さの異なる領域を有するようにすることで第１バンプ１１０の幅を広げることができ、ＬＥＤチップ１０２を水平状態に保持して安定した状態で基板１２０に実装することができる。また、第１バンプ１１０が段差部１０４を埋めるように幅広に設けられることで、ＬＥＤチップ１０２を基板上に安定状態で実装することができる。
ところで、ＬＥＤチップ１０２の段差部１０４を埋めるように厚さの異なるバンプを形成するには、１つのバンプの中に厚さの異なる領域を作り込む必要がある。しかし、厚さの異なるバンプを個々に形成したり、バンプの一部を切削する加工をしたりするのは工程数が増加し、加工が難しくなるので適切ではない。そこで、本実施形態では、バンプを融点の低いはんだを使用して形成するものとし、その特性を利用することでこのような問題を解消している。すなわち、はんだの融点が低く軟らかい性質を利用してその初期形状を工夫することで、第１バンプ１１０を、図１（Ｂ）に示すように段差部１０４を埋め込むように厚さの異なる領域が含まれる形状となるようにしている。
（２）バンプの構造
図２（Ａ）及び図２（Ｂ）は、本実施形態に係る第１バンプ１１０及び第２バンプ１１２の初期構造（ＬＥＤチップ１０２が実装される前の形状）を示す。図２（Ａ）は、第１電極１１６及び第２電極１１８上に形成された第１バンプ１１０及び第２バンプ１１２のそれぞれの初期構造の平面図を示す。図２（Ｂ）は、図２（Ａ）に示すＢ１－Ｂ２間に対応する断面構造を示す。
図２（Ａ）及び図２（Ｂ）に示すように、第１バンプ１１０は第１電極１１６上に形成され、第２バンプ１１２は第２電極上に形成される。第２バンプ１１２は一つの球状表面を有する形状であるのに対し、第１バンプ１１０は大きさの異なる２つの球状（又は半球状）体が融合した形状を有する。別言すれば、第１バンプ１１０は、球状表面を有しつつ、厚さｄ１の領域と厚さｄ２の領域を含む形状を有する。厚さｄ１は厚さｄ２よりも大きな値を有する（ｄ１＞ｄ２）。
第１バンプ１１０は、ＬＥＤチップ１０２に対し、厚さｄ１の領域が段差部１０４の低い側領域に対応し、厚さｄ２の領域が段差部１０４の高い側の領域に対応する。したがって、第１バンプ１１０は、厚さｄ２の領域が第１バンプ１１０に近い側に形成され、厚さｄ１の領域が第１バンプ１１０から離れた側に形成される。なお、第２バンプ１１２の厚さｄ０は、ｄ１より小さく、ｄ２と同程度であってもよい。
第１バンプ１１０及び第２バンプ１１２は、ＬＥＤチップ１０２を実装するときに加熱され流動化されることにより、図２（Ａ）及び図２（Ｂ）に示すような形状から、図１（Ｂ）に示すような形状に変化する。図２（Ａ）に示すような半球状体が融合した形状の初期構造を有する第１バンプ１１０を用いることにより、ＬＥＤチップ１０２の段差部１０４を跨ぐようなバンプを形成することができ、厚さの異なる領域を含むバンプを形成することができる。すなわち、第１バンプ１１０の初期構造に厚さの異なる領域が含まれるようにすることで、図１（Ｂ）に示すように、第１バンプ１１０が厚さの異なる領域を有し、段差部１０４を埋め込んでアノード電極１０８の側に広がった形状とすることができる。
図３（Ａ）及び図３（Ｂ）は、第１バンプ１１０及び第２バンプ１１２の初期構造の他の一態様を示す。図３（Ａ）は、第１電極１１６及び第２電極１１８上に形成された第１バンプ１１０及び第２バンプ１１２のそれぞれの初期構造の平面図を示す。図３（Ｂ）は、図３（Ａ）に示すＣ１－Ｃ２間に対応する断面構造を示す。
図３（Ａ）及び図３（Ｂ）は、第１バンプ１１０が厚さの異なる領域を含むように、大きさの異なるバンプが積層された構造を示す。すなわち、第１バンプ１１０は、ＬＥＤチップ１０２の段差部１０４に合わせて、カソード電極１０６側の部分を埋め込むことができるように、球状表面を有する複数の構造体が部分的に積層された形状を有する。別言すれば、第１バンプ１１０は、球状表面を有する第１の構造体の上に球状表面を有する第２の構造体が突出するように設けられた初期構造を有する。第１バンプ１１０は、厚さｄ１の領域と、厚さｄ１に対して小さな厚さｄ２の領域を含む。ここで、厚さｄ１の領域は、第２バンプ１１２から遠い位置に設けられ、厚さｄ２の領域は第２バンプ１１２に近い位置に設けられる。
図３（Ａ）及び図３（Ｂ）に示すような初期構造を有する第１バンプ１１０及び第２バンプ１１２によっても、ＬＥＤチップ１０２の段差部１０４を跨ぐようなバンプを形成することができ、厚さの異なる領域を含むバンプを形成することができる。すなわち、第１バンプ１１０の初期構造に厚さの異なる領域が含まれるようにすることで、図１（Ｂ）に示すように、第１バンプ１１０が厚さの異なる領域を有し、段差部１０４を埋め込んでアノード電極１０８の側に広がった形状とすることができる。
図４（Ａ）は、第１バンプ１１０が階段状の段差形状を有し、第２バンプ１１２が段差形状を有しない形状を示す。第１バンプ１１０の段差形状は、ＬＥＤチップ１０２の段差部１０４に対応する形状を有する。第１バンプ１１０は、厚さｄ１の領域と厚さｄ２の領域を有し（ｄ１＞ｄ２）、この膜厚の差（ｄ１－ｄ２）が段差部１０４の高さに相当する大きさを有する。すなわち、第１バンプ１１０は、段差の高い側が第２バンプ１１２から離れた位置に配置され、段差の低い側が第２バンプ１１２に近い位置に設けられた初期構造を有する。
第１バンプ１１０の厚さｄ０は、第１バンプの厚さｄ２の領域と同じ厚さを有する。このような初期形状を有する第１バンプ１１０及び第２バンプ１１２を用いることで、図１（Ｂ）に示すようにＬＥＤチップ１０２を基板１２０上に実装することができる。
図４（Ｂ）は、第１バンプ１１０の上面が斜めに傾斜した形状を有する。第１バンプ１１０は断面視において、外側の一端から内側の一端にかけて、厚さがｄ１からｄ２へ連続的に減少する形状を有する。第１バンプ１１０の厚さｄ２は、第２バンプ１１２の厚さｄ０と同じである。このような第１バンプ１１０の形状によれば、膜厚がｄ２からｄ１まで増加する領域を含むことにより、その体積の増加分でＬＥＤチップ１０２の段差部１０４を埋め込むことができる。図４（Ｂ）に示す第１バンプ１１０及び第２バンプ１１２の初期構造によっても、ＬＥＤチップ１０２を実装する際に加熱処理をすることにより流動化を促進することで、図１（Ｂ）に示すような第１バンプ１１０及び第２バンプ１１２の形状にすることができる。
図４（Ｃ）は、第１電極１１６に段差部１２２が設けられた構造を示す。第１バンプ１１０は、第１電極１１６の段差部１２２と重なり、段差部１２２を埋め込むように設けられる。第１電極１１６は、膜厚ｔ１の領域と、この領域より膜厚の小さな膜厚ｔ２の領域を有し（ｔ１＞ｔ２）、この膜厚の差により形成される段差部１２２を有する。このような第１電極１１６の段差部１２２は、その上に実装されるＬＥＤチップ１０２の段差部１０４と咬み合うような位置に設けられる。第１バンプ１１０は、第１電極１１６の段差部１２２により高くなった分かさ上げされ、実質的に部分的に膜厚を増加させたときと等価の構造を得ることができる。このような第１電極１１６の段差部１２２は、導電膜を積層することで形成することができる。図４（Ｃ）に示すような初期形状を有する第１バンプ１１０を用いることによっても、ＬＥＤチップ１０２の段差部１０４を跨ぐようなバンプを形成することができ、厚さの異なる領域を含むバンプを形成することができる。
２．ＬＥＤモジュールの作製方法
本発明の一実施形態に係るＬＥＤモジュール１００の作製方法を説明する。以下においては、第１電極１１６の上に第１バンプ１１０を、第２電極１１８の上に第２バンプ１１２をそれぞれ形成する工程を中心に説明する。
（１）バンプの第１の作製方法
図５（Ａ）～図５（Ｃ）、及び図６（Ａ）～図６（Ｃ）を参照して、図２（Ａ）及び図２（Ｂ）に示す第１バンプ１１０及び第２バンプ１１２を作製する工程（第１の作製方法）を説明する。
図５（Ａ）は、基板１２０上に第１電極１１６、第２電極１１８、絶縁膜１２４、及び下地金属膜１２６が設けられた段階を示す。第１電極１１６及び第２電極１１８はアルミニウム（Ａｌ）等の金属膜で形成される。絶縁膜１２４は、酸化シリコン膜、窒化シリコン膜等で形成される。絶縁膜１２４には第１電極１１６及び第２電極１１８の上面を露出させる１２５ａ、１２５ｂが形成される。下地金属膜１２６は、絶縁膜１２４の上に設けられ、開口部１２５ａ、１２５ｂにおいて第１電極１１６及び第２電極１１８と接触するように形成される。下地金属膜１２６は、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ニッケル・パラジウム（ＮｉＰｄ）等の金属材料で形成される。例えば、下地金属膜１２６は、チタン（Ｔｉ）膜とニッケル・パラジウム（ＮｉＰｄ）膜を積層して形成されてもよい。
図５（Ｂ）は、下地金属膜１２６の上に第１レジストマスク１２８が形成された状態を示す。第１レジストマスク１２８は、例えば、２０～７０μｍ程度の厚さを有し、所謂厚膜レジストにより形成される。第１レジストマスク１２８は、第１電極１１６に対応して第１開口部１２９が形成され、第２電極１１８に対応して第２開口部１３０が形成される。第２開口部１３０は中心位置が、第２電極１１８の中心と重なるように形成される。第１開口部１２９は、その中心位置が第１電極１１６の中心から外れ、図示されるように第２電極１１８寄りの位置に形成される。
図５（Ｃ）は、第１バンプ層１３２、第２バンプ層１３４を形成する段階を示す。第１バンプ層１３２及び第２バンプ層１３４は、融点が３００℃以下、好ましくは２５０℃以下の低融点金属材料で形成される。例えば、第１バンプ層１３２及び第２バンプ層１３４は、はんだで形成される。はんだ材料としては、スズ（Ｓｎ）、スズ合金（ＳｎＰｂ合金、ＳｎＣｕ合金、ＳｎＢｉ合金、ＳｎＡｇ合金等）、インジウム・ズス合金（ＩｎＳｎ）等が用いられる。このような低融点金属材料で形成される第１バンプ層１３２及び第２バンプ層１３４は、例えば、はんだメッキで作製される。第１バンプ層１３２及び第２バンプ層１３４が形成された後、第１レジストマスク１２８は除去される。
図６（Ａ）は、基板１２０上に第２レジストマスク１３８が形成された段階を示す。第２レジストマスク１３８は、第１レジストマスク１２８と同様に厚膜レジストが用いられ、第１バンプ層１３２及び第２バンプ層１３４を覆うように形成される。第２レジストマスク１３８は第３開口部１３９を有し、第３開口部１３９は第１電極１１６上の第１バンプ層１３２が形成されていない領域に形成される。
図６（Ａ）に示す状態で、第３バンプ層１３６が形成される。第３バンプ層１３６は、第１バンプ層１３２及び第２バンプ層１３４と同じ低融点金属材料を用い、同じ製法で作製される。
図６（Ｂ）は、第３バンプ層１３６が形成された後、第２レジストマスク１３８が除去された状態を示す。第３バンプ層１３６は、第１電極１１６の上で第１バンプ層１３２に隣接するように形成される。第３バンプ層１３６は、第１バンプ層１３２に対して厚さ及び幅が大きな形状を有する。
図６（Ｂ）に示す状態の第１バンプ層１３２、第２バンプ層１３４、及び第３バンプ層１３６に対しリフローをするための加熱処理を行う。第１バンプ層１３２と第３バンプ層１３６は加熱処理により流動化し、一体化する。そして第１バンプ層１３２及び第２バンプ層１３４は、球状表面を有するように形状が変化して第１バンプ１１０が形成される。また、第２バンプ層１３４はリフローにより球状表面を有するように形状が変化して第２バンプ１１２が形成される。第１バンプ１１０は、第１バンプ層１３２と第３バンプ層１３６との膜厚差により、図２（Ａ）を参照して説明したように、厚さｄ１の領域と厚さｄ２の領域を含むように形成される。
その後、第１バンプ１１０及び第２バンプ１１２をマスクとして下地金属膜１２６をエッチングすることにより、図６（Ｃ）に示すように、第１電極１１６の上に第１バンプ１１０が設けられ、第２電極１１８上に第２バンプ１１２が設けられた初期構造を形成することができる。
図７（Ａ）は、基板１２０上にＬＥＤチップ１０２を実装する段階を示す。ＬＥＤチップ１０２は、カソード電極１０６及びアノード電極１０８を基板１２０側に向けて、第１バンプ１１０及び第２バンプ１１２の上に配置される。この状態で、第１バンプ１１０及び第２バンプ１１２を形成するはんだ材料の融点以上の温度に加熱する処理が行われる。この加熱処理は、例えば、レーザ光の照射により行われる。これにより、図７（Ｂ）に示すように、第１バンプ１１０及び第２バンプ１１２をＬＥＤチップ１０２のカソード電極１０６及びアノード電極１０８に接合することができる。
はんだで形成されるバンプをＬＥＤチップに接続するときに、バンプにボイドが形成されると接続不良（断線）が発生するおそれがある。はんだは電子回路の接続に使用されるが、クリープ破壊により断線が生じることが知られている。はんだ材料で形成されるバンプにボイドが内在していると、応力が作用することによってボイドが成長し、クリープ破壊が起きやすくなることが問題となる。しかし、本実施形態で示す第１バンプ１１０のように、ＬＥＤチップ１０２の段差部１０４に対応して厚さの異なる形状を予め形成しておくことで、加熱処理による接合時にボイドの発生を防ぎ、クリープ破壊の発生を抑制することができる。
図５（Ａ）～図５（Ｃ）、及び図６（Ａ）～図６（Ｃ）に示すバンプの製造方法によれば、２回のレジストマスクを作製する工程と、２回のはんだ形成工程、及びそれに続くリフローの工程により、第１バンプ１１０と第２バンプ１１２の形状を異ならせることができ、第１バンプ１１０においては大きさの異なる２つの球状（又は半球状）体が融合した形状を形成することができる。このような第１バンプ１１０の形状により、ＬＥＤチップ１０２の段差の影響を受けることなく、安定した接続構造を形成することができる。
（２）バンプの第２の作製方法
図８（Ａ）～図８（Ｃ）、及び図９（Ａ）～図９（Ｃ）を参照して、図３（Ａ）及び図３（Ｂ）に示す第１バンプ１１０及び第２バンプ１１２を作製する工程（第２の作製方法）を説明する。
図８（Ａ）は、下地金属膜１２６を介して、第１電極１１６の上に第１バンプ層１３２が、第２電極１１８の上に第２バンプ層１３４が、それぞれ形成された状態を示す。第１バンプ層１３２と第２バンプ層１３４の厚さは異なっている。第１バンプ層１３２は、第２バンプ層１３４に比べて厚く形成されることが好ましい。厚さが異なる第１バンプ層１３２と第２バンプ層１３４は、個別のはんだメッキ工程で作製され得る。はんだメッキによるバンプ層の作製方法は、第１の作製方法で述べた方法と同様である。
図８（Ｂ）は、加熱処理を行い第１バンプ層１３２及び第２バンプ層１３４をリフローさせた段階を示す。第１バンプ層１３２及び第２バンプ層１３４は、リフローにより球状表面が形成される。第１バンプ層１３２は厚さｄ２で形成され、第２バンプ層１３４は厚さｄ０で形成される。第２バンプ層１３４に対し第１バンプ層１３２の方が大きくなるように形成される（ｄ２＞ｄ０）。
図８（Ｃ）は、基板１２０上に第４レジストマスク１４０が形成された段階を示す。第４レジストマスク１４０は、リフロー後の第１バンプ層１３２及び第２バンプ層１３４を覆うように設けられ、第１バンプ層１３２の上端側の一部の領域を露出させる第４開口部１４１を有している。
図９（Ａ）は、第４バンプ層１４２を形成する段階を示す。第４バンプ層１４２は、第４レジストマスク１４０の第４開口部１４１を埋め込むように形成される。第４バンプ層１４２は、第１バンプ層１３２と同じ低融点金属材料を用い、同じ製法で作製することができる。
図９（Ｂ）は、第４レジストマスク１４０を除去した段階を示す。第４レジストマスク１４０が除去されることにより、第１バンプ層１３２の上に第４バンプ層１４２が突出するように設けられた構造が形成される。
図９（Ｃ）は、加熱処理により第４バンプ層１４２をリフローさせた状態を示す。リフロー工程により、第１バンプ層１３２の上部に球状表面を有する第４バンプ層１４２が突出する形状が形成される。このような工程により、図３（Ａ）に示す形状の第１バンプ１１０及び第２バンプ１１２が形成される。第１バンプ１１０は、膜厚の大きなｄ１の領域と、膜厚ｄ１に対して小さな膜厚ｄ２の領域を含む構造を有する。下地金属膜１２６は、第１バンプ１１０及び第２バンプ１１２をマスクとしてエッチングされる。
図８（Ａ）～図８（Ｃ）、及び図９（Ａ）～図９（Ｃ）に示すバンプの製造方法によれば、３回のレジストマスクを作製する工程と、３回のはんだ層の形成工程、及びそれに続く２回のリフローの工程により、第１バンプ１１０と第２バンプ１１２の形状を異ならせることができ、第１バンプ１１０においては大きさの異なる２つの球状（又は半球状）体が融合した形状を形成することができる。このような第１バンプ１１０の形状により、ＬＥＤチップ１０２の段差の影響を受けることなく、安定した接続構造を形成することができる。
（３）バンプの第３の作製方法
図１０（Ａ）～図１０（Ｃ）、及び図１１（Ａ）～図１１（Ｃ）を参照して、図４（Ａ）に示す第１バンプ１１０及び第２バンプ１１２を作製する方法（第３の作製方法）を説明する。以下において、第１の作製方法と重複する説明は適宜省略する。
図１０（Ａ）は、基板１２０上に第１電極１１６、第２電極１１８、絶縁膜１２４、及び下地金属膜１２６が設けられた段階を示す。第１電極１１６及び第２電極１１８、絶縁膜１２４、下地金属膜１２６の構成は、図５（Ａ）を参照して説明したものと同様である。
図１０（Ｂ）は、下地金属膜１２６の上に第１レジストマスク１２８が形成された状態を示す。第１レジストマスク１２８は、下地金属膜１２６が第１電極１１６及び第２電極１１８と重なる領域の上面を、それぞれ露出させる大きさの第１開口部１２９及び第２開口部１３０を有する。
図１０（Ｃ）は、第１バンプ層１３２、第２バンプ層１３４を形成する段階を示す。第１バンプ層１３２及び第２バンプ層１３４は、融点が３００℃以下、好ましくは２５０℃以下の低融点金属材料で形成される。第１バンプ層１３２及び第２バンプ層１３４が形成された後、第１レジストマスク１２８は除去される。
図１１（Ａ）は、基板１２０上に第２レジストマスク１３８が形成された段階を示す。第２レジストマスク１３８は、第１バンプ層１３２の一部分、及び第２バンプ層１３４を覆うように形成される。第２レジストマスク１３８は、第１バンプ層１３２の上面の一部を露出させる第３開口部１３９が設けられる。
図１１（Ｂ）は、第３バンプ層１３６が形成される段階を示す。第３バンプ層１３６は、第２レジストマスク１３８の第３開口部１３９を埋め込むように形成される。第３バンプ層１３６は、第１バンプ層１３２及び第２バンプ層１３４と同じ低融点金属材料を用い、同じ製法で作製される。
図１１（Ｃ）は、第２レジストマスク１３８が除去され、さらに下地金属膜１２６がエッチングされた状態を示す。第１バンプ１１０は階段状の段差を有し膜厚の異なる領域を含む形状を有する。すなわち、第１バンプ１１０は、図２（Ｂ）に示すように断面視で階段状の形状を有し、厚さｄ１の領域と厚さｄ２の領域を有する（ｄ１＞ｄ２）。一方、第２バンプ１１２は一定の厚さｄ０で形成される。この厚さｄ０は第１バンプ１１０の厚さｄ２と同じ厚さを有する（ｄ０＝ｄ２）。
図１０（Ａ）～図１０（Ｃ）、及び図１１（Ａ）～図１１（Ｃ）に示すバンプの製造方法によれば、２回のレジストマスクを作製する工程と、２回のはんだ形成工程により、第１バンプ１１０と第２バンプ１１２の形状を異ならせることができ、第１バンプ１１０においては膜厚の異なる少なくとも２つの領域を含むように作製することができる。このような第１バンプ１１０の形状により、ＬＥＤチップ１０２の段差の影響を受けることなく、安定した接続構造を形成することができる。
本節において示す、バンプに関する第１の作製方法、第２の作製方法、及び第３の作製方法は、少なくとも２回のレジストマスク作製工程と、少なくとも２回のはんだ膜の作製工程を必要とするが、これらの工程は大面積基板に展開することができ、広い面積を均一に処理することができる。例えば、マイクロＬＥＤディスプレイの画素領域に、本節で示すバンプ作製工程を適用することができる。
３．表示装置
本発明の一実施形態に係る表示装置の構成について示す。本実施形態に係る表示装置は、画素にＬＥＤチップが設けられた構造を有する。画素は、ＬＥＤチップが、図１（Ａ）及び図１（Ｂ）に示すバンプによってバックプレーンと呼ばれる回路基板に形成された第１電極及び第２電極に接続された構造を有する。すなわち、本実施形態に示す表示装置は、図１に示すＬＥＤ、モジュールの実装構造と同じ構造でＬＥＤチップが実装された構造を有する。
図１２は、本実施形態に係る表示装置２００の構成を示す。表示装置２００は、基板１２０上に、複数の画素２０４がマトリクス状に配列された表示部２０２を有する。画素２０４にはＬＥＤチップ１０２が実装される。各画素には、放射される光の波長が異なるＬＥＤチップ１０２が適宜実装されてもよい。例えば、複数の画素２０４は、赤色光を出射するＬＥＤチップが実装された画素、緑色を出射するＬＥＤチップが実装された画素、青色を出射するＬＥＤチップが適宜実装された画素が含まれていてもよい。また、カラーフィルタ方式の表示装置として、白色光を出射するＬＥＤチップが各画素に実装されていてもよく、あるいは量子ドット表示装置として青色又は紫外線を出射するＬＥＤチップが各画素に実装されていてもよい。
表示部２０２には画素２０４に走査信号を入力する走査信号線２０６と、映像信号を入力するデータ信号線２０８が配設される。走査信号線２０６とデータ信号線２０８は交差するように配設される。基板１２０の周縁部には、走査信号線２０６の入力端子部２１０ａとデータ信号線２０８の入力端子部２１０ｂが設けられる。入力端子部２１０ａ、２１０ｂは、フレキシブルプリント配線基板２１２が接続される。フレキシブルプリント配線基板２１２にはドライバＩＣ２１４が実装されていてもよい。
図１３は、画素２０４の断面構造の一例を示す。画素２０４は、第１絶縁層１４４、第２絶縁層１４６、第３絶縁層１４８、第４絶縁層１５０が積層され、第１絶縁層１４４と第２絶縁層１４６との間に走査信号線２０６、第２絶縁層１４６と第３絶縁層１４８との間にデータ信号線２０８が設けられた構造を有する。
第１電極１１６及び第２電極１１８は第３絶縁層１４８上に設けられる。第１電極１１６は、第２絶縁層１４６及び第２絶縁層１４６を貫通する第１コンタクトホール１５８ａもより走査信号線２０６と電気的に接続され、第２電極１１８は第３絶縁層１４８を貫通する第２コンタクトホール１５８ｂによりデータ信号線２０８と電気的に接続される。第１電極１１６及び第２電極１１８の上層側には第４絶縁層１５０が設けられる。第１電極１１６及び第２電極１１８は、第１バンプ１１０及び第２バンプ１１２が設けられる位置において、第４絶縁層１５０に形成された開口部によって露出される。
ＬＥＤチップ１０２は、窒化ガリウム等の半導体材料で形成されたｎ型半導体層１５２、活性層１５４、ｐ型半導体層１５６を含む。ＬＥＤチップ１０２の中でカソード電極１０６は、ｐ型半導体層１５６及び活性層１５４が除去された領域に設けられ、アノード電極１０８はｐ型半導体層１５６の上に設けられる。
ＬＥＤチップ１０２は、第１電極１１６及び第２電極１１８上に配置される。ＬＥＤチップ１０２は、カソード電極１０６が第１バンプ１１０によって第１電極１１６と電気的に接続され、アノードが第２バンプ１１２によって第２電極１１８と電気的に接続される。第１バンプ１１０と第１電極１１６の間、第２バンプ１１２と第２電極１１８との間には下地金属膜１２６が設けられていてもよい。
図１３に示すように、第１バンプ１１０が厚さの異なる領域を有し段差部１０４を埋め込むように設けられることで、ＬＥＤチップ１０２を第１電極１１６及び第２電極１１８上に水平に実装することができる。また、カソード電極１０６と第１バンプ１１０との接触面積を増加させることができ、安定した実装構造を形成することができる。すなわち、第１バンプ１１０が、厚さの異なる領域を有することで、ＬＥＤチップ１０２の段差を埋め込むことが出来、第１電極１１６との接触面積を確保し、ＬＥＤチップ１０２を水平に保持することができる。
ここで、第１バンプ１１０及び第２バンプ１１２は、ＬＥＤチップ１０２を実装する前の初期構造として、図２（Ａ）及び図２（Ｂ）、図３（Ａ）及び図３（Ｂ）、並びに図４（Ａ）及び図４（Ｂ）に示す構造のものを適用することができる。また、第１電極１１６として図４（Ｃ）に示す構造のものを適用することができる。また、第１バンプ１１０及び第２バンプ１１２の作製方法として、図５（Ａ）～図５（Ｃ）、図６（Ａ）～図６（ｃ）及び図７（Ａ）～図７（Ｂ）に示す作製方法、図８（Ａ）～図８（Ｃ）及び図９（Ａ）～図９（Ｃ）に示す作製方法、図１０（Ａ）～図１０（Ｃ）及び図１１（Ａ）～図１１（Ｃ）に示す作製方法、を適用して表示装置を作製することができる。
なお、図１３はパッシブマトリクス型の表示装置２００の一例を示すが、本実施形態はこれに限定されず、個々の画素の発光がトランジスタによる画素回路で制御されるアクティブマトリクス型の表示装置にも適用することもできる。
図１４（Ａ）及び図１４（Ｂ）は、画素２０４におけるＬＥＤチップ１０２と第１電極１１６及び第２電極１１８の配置の一例を示す。図１４（Ａ）は、画素２０４に第１のＬＥＤチップ１０２ａ、第２のＬＥＤチップ１０２ｂ、第３のＬＥＤチップ１０２ｃが配置された例を示す。これらのＬＥＤチップは、それぞれ異なる波長帯域の光を放射する。例えば、第１のＬＥＤチップ１０２ａは赤色に対応する波長帯域の光を放射し、第２のＬＥＤチップ１０２ｂは緑色に対応する波長帯域の光を放射し、第３のＬＥＤチップ１０２ｃは青色に対応する波長帯域の光を放射する。このようなＬＥＤチップ１０２を画素２０４に実装する場合、カソード電極１０６（１０６ａ、１０６ｂ、１０６ｃ）と接続される第１電極１１６を共通とし、アノード電極１０８（１０８ａ、１０８ｂ、１０８ｃ）と接続される第２電極１１８（１１８ａ、１１８ｂ、１１８ｃ）を各ＬＥＤチップ１０２に対応して設けることができる。第１バンプ１１０ａ、１１０ｂ、１１０ｃ、及び第２バンプ１１２ａ、１１２ｂ、１１２ｃは、各ＬＥＤチップ１０２に対して設けられる。このような画素２０４の構造によれば、電極の形状を簡略化することができ、第１電極１１６が幅広に設けられることにより、ＬＥＤチップ１０２の実装位置に冗長性を持たせることができ、製造歩留まりを向上させることができる。
図１４（Ｂ）は、画素２０４内に、予備の第２電極１１８を設けた例を示す。予備の第２電極１１８ｄは、第１電極１１６に隣接して設けられる。第２電極１１８ｄは、画素２０４内のＬＥＤチップに不良が発生した場合、リペア用に用いることができる。例えば、第１電極１１６と第２電極１１８ｄとにリペア用のＬＥＤチップ１０２ｄを実装することができる。また、第２電極１１８の配置に関しても、第１電極１１６を挟むように両側に設けることができる。
図１３、図１４（Ａ）、及び図１４（Ｂ）に示す画素２０４の構造は、ミニＬＥＤチップ、マイクロＬＥＤチップを実装する表示装置に適用することができる。ＬＥＤチップとして、カソードとアノードの高さが異なるベアチップを用いる場合でも、本実施形態で示すバンプ（第１バンプ１１０及び第２バンプ１１２）を用いることで、接続の安定性を確保することができ、信頼性の向上を図ることができる。
本発明の一実施形態として上述した表示装置の画素構造を基にして、当業者が適宜設計変更して実施し得る画素の構造も、本発明の要旨を包含する限り、本発明の技術的範囲に属する。
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の技術的範囲に属するものなる。例えば、上述の本発明の一実施形態において、当御者が適宜、追加、削除、変更を行ったもの、及び工程の追加、省略、並びに条件の変更を行ったものも、本発明の要旨から逸脱するものでない限り、本発明の技術的範囲に属する。
また、本発明の一実施形態で述べた態様によりもたらされる作用効果について、本明細書の記載から明らかなもの、及び当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと理解される。
１００・・・ＬＥＤモジュール、１０２・・・ＬＥＤチップ、１０４・・・段差部、１０６・・・カソード電極、１０８・・・アノード電極、１１０・・・第１バンプ、１１２・・・第２バンプ、１１４・・・パッシベーション膜、１１５・・・開口部、１１６・・・第１電極、１１８・・・第２電極、１２０・・・基板、１２２・・・段差部、１２４・・・絶縁膜、１２５・・・開口部、１２６・・・下地金属膜、１２８・・・第１レジストマスク、１２９・・・第１開口部、１３０・・・第２開口部、１３２・・・第１バンプ層、１３４・・・第２バンプ層、１３６・・・第３バンプ層、１３８・・・第２レジストマスク、１３９・・・第３開口部、１４０・・・第４レジストマスク、１４１・・・第４開口部、１４２・・・第４バンプ層、１４４・・・第１絶縁層、１４６・・・第２絶縁層、１４８・・・第３絶縁層、１５０・・・第４絶縁層、１５２・・・ｎ型半導体層、１５４・・・活性層、１５６・・・ｐ型半導体層、１５８・・・コンタクトホール、２００・・・表示装置、２０２・・・表示部、２０４・・・画素、２０６・・・走査信号線、２０８・・・データ信号線、２１０・・・入力端子部、２１２・・・フレキシブルプリント配線基板、２１４・・・ドライバＩＣ

Claims (12)

  1. 基板上の第１電極上に第１バンプを、第２電極上に第２バンプを、それぞれ形成し、
    前記第１バンプ上及び前記第２バンプ上にＬＥＤチップを配置し、
    前記第１バンプ及び前記第２バンプを加熱して、前記ＬＥＤチップを前記第１電極及び第２電極と電気的に接続することを含み、
    前記ＬＥＤチップは、前記第１バンプ及び前記第２バンプに対向する面に段差部を有し、前記第１バンプが前記段差部を埋め込むように形成する、ことを含み、
    前記第１バンプ及び前記第２バンプの形成は、
    前記第１電極上に第１バンプ層を、前記第２電極上に第２バンプ層を形成し、
    さらに、前記第１電極上に前記第１バンプ層の前記第２バンプ層側とは反対側の位置に第３バンプ層を形成することを含み、
    前記第３バンプ層を前記第１バンプ層より厚く形成する、ＬＥＤモジュールの作製方法。
  2. 前記第１バンプ層、前記第２バンプ層、及び前記第３バンプ層を形成した後で第１の加熱処理を行い、前記第１電極上で第１バンプ層及び前記第３バンプ層をリフローさせて前記第１バンプを形成し、前記第２電極上で前記第２バンプ層をリフローさせて前記第２バンプを形成する、請求項１に記載のＬＥＤモジュールの作製方法。
  3. 基板上の第１電極上に第１バンプを、第２電極上に第２バンプを、それぞれ形成し、
    前記第１バンプ上及び前記第２バンプ上にＬＥＤチップを配置し、
    前記第１バンプ及び前記第２バンプを加熱して、前記ＬＥＤチップを前記第１電極及び第２電極と電気的に接続することを含み、
    前記ＬＥＤチップは、前記第１バンプ及び前記第２バンプに対向する面に段差部を有し、前記第１バンプが前記段差部を埋め込むように形成する、ことを含み、
    前記第１バンプ及び前記第２バンプの形成は、
    前記第１電極上に第１バンプ層を、前記第２電極上に第２バンプ層を形成し、
    前記第１バンプ層上であって、前記第１バンプ層の前記第２バンプ層側とは反対側の位置に第３バンプ層を形成する、ＬＥＤモジュールの作製方法。
  4. 前記第１バンプ層及び前記第２バンプ層を形成した後に第１の加熱処理を行い前記第１バンプ層及び前記第２バンプ層をリフローさせ、
    前記第３バンプ層を形成した後に第２の加熱処理を行い、前記第３バンプ層をリフローさせる、請求項３に記載のＬＥＤモジュールの作製方法。
  5. 基板上の第１電極上に第１バンプを、第２電極上に第２バンプを、それぞれ形成し、
    前記第１バンプ上及び前記第２バンプ上にＬＥＤチップを配置し、
    前記第１バンプ及び前記第２バンプを加熱して、前記ＬＥＤチップを前記第１電極及び第２電極と電気的に接続することを含み、
    前記ＬＥＤチップは、前記第１バンプ及び前記第２バンプに対向する面に段差部を有し、前記第１バンプが前記段差部を埋め込むように形成する、ことを含み、
    前記第１バンプ及び前記第２バンプの形成は、
    前記第１電極上に第１バンプ層を、前記第２電極上に第２バンプ層を形成し、
    前記第１バンプ層上の一部の領域に第３バンプ層を形成することを含み、
    前記第３バンプ層を前記第２バンプ層側とは反対側に寄せて形成する、ＬＥＤモジュールの作製方法。
  6. 基板上の第１電極上に第１バンプを、第２電極上に第２バンプを、それぞれ形成し、
    前記第１バンプ上及び前記第２バンプ上にＬＥＤチップを配置し、
    前記第１バンプ及び前記第２バンプを加熱して、前記ＬＥＤチップを前記第１電極及び第２電極と電気的に接続することを含み、
    前記ＬＥＤチップは、前記第１バンプ及び前記第２バンプに対向する面に段差部を有し、前記第１バンプが前記段差部を埋め込むように形成する、ことを含み、
    前記第１バンプ及び前記第２バンプの形成は、
    前記第１電極上に第１バンプ層を、前記第２電極上に第２バンプ層を形成することを含み、
    前記第１バンプ層をテーパ状の上面を有するように形成し、前記第２バンプ層を平坦な上面を有するように形成する、ＬＥＤモジュールの作製方法。
  7. 画素に設けられた第１電極上に第１バンプを、第２電極上に第２バンプを、それぞれ形成し、
    前記第１バンプ上及び前記第２バンプ上にＬＥＤチップを配置し、
    前記第１バンプ及び前記第２バンプを加熱して、前記ＬＥＤチップを前記第１電極及び第２電極と電気的に接続することを含み、
    前記ＬＥＤチップは、前記第１バンプ及び前記第２バンプに対向する面に段差部を有し、前記第１バンプが前記段差部を埋め込むように形成する、ことを含み、
    前記第１バンプ及び前記第２バンプの形成は、
    前記第１電極上に第１バンプ層を、前記第２電極上に第２バンプ層を形成し、
    さらに、前記第１電極上に前記第１バンプ層の前記第２バンプ層側とは反対側の位置に第３バンプ層を形成することを含み、
    前記第３バンプ層を前記第１バンプ層より厚く形成する、表示装置の作製方法。
  8. 前記第１バンプ層、前記第２バンプ層、及び前記第３バンプ層を形成した後で第１の加熱処理を行い、前記第１電極上で第１バンプ層及び前記第３バンプ層をリフローさせて前記第１バンプを形成し、前記第２電極上で前記第２バンプ層をリフローさせて前記第２バンプを形成する、請求項７に記載の表示装置の作製方法。
  9. 画素に設けられた第１電極上に第１バンプを、第２電極上に第２バンプを、それぞれ形成し、
    前記第１バンプ上及び前記第２バンプ上にＬＥＤチップを配置し、
    前記第１バンプ及び前記第２バンプを加熱して、前記ＬＥＤチップを前記第１電極及び第２電極と電気的に接続することを含み、
    前記ＬＥＤチップは、前記第１バンプ及び前記第２バンプに対向する面に段差部を有し、前記第１バンプが前記段差部を埋め込むように形成する、ことを含み、
    前記第１バンプ及び前記第２バンプの形成は、
    前記第１電極上に第１バンプ層を、前記第２電極上に第２バンプ層を形成し、
    前記第１バンプ層上であって、前記第１バンプ層の前記第２バンプ層側とは反対側の位置に第３バンプ層を形成する、表示装置の作製方法。
  10. 前記第１バンプ層及び前記第２バンプ層を形成した後に第１の加熱処理を行い前記第１バンプ層及び前記第２バンプ層をリフローさせ、
    前記第３バンプ層を形成した後に第２の加熱処理を行い、前記第３バンプ層をリフローさせる、請求項９に記載の表示装置の作製方法。
  11. 画素に設けられた第１電極上に第１バンプを、第２電極上に第２バンプを、それぞれ形成し、
    前記第１バンプ上及び前記第２バンプ上にＬＥＤチップを配置し、
    前記第１バンプ及び前記第２バンプを加熱して、前記ＬＥＤチップを前記第１電極及び第２電極と電気的に接続することを含み、
    前記ＬＥＤチップは、前記第１バンプ及び前記第２バンプに対向する面に段差部を有し、前記第１バンプが前記段差部を埋め込むように形成する、ことを含み、
    前記第１バンプ及び前記第２バンプの形成は、
    前記第１電極上に第１バンプ層を、前記第２電極上に第２バンプ層を形成することを含み、
    前記第１バンプ層上の一部の領域に第３バンプ層を形成することを含み、
    前記第３バンプ層を前記第２バンプ層側とは反対側に寄せて形成する、表示装置の作製方法。
  12. 画素に設けられた第１電極上に第１バンプを、第２電極上に第２バンプを、それぞれ形成し、
    前記第１バンプ上及び前記第２バンプ上にＬＥＤチップを配置し、
    前記第１バンプ及び前記第２バンプを加熱して、前記ＬＥＤチップを前記第１電極及び第２電極と電気的に接続することを含み、
    前記ＬＥＤチップは、前記第１バンプ及び前記第２バンプに対向する面に段差部を有し、前記第１バンプが前記段差部を埋め込むように形成する、ことを含み、
    前記第１バンプ及び前記第２バンプの形成は、
    前記第１電極上に第１バンプ層を、前記第２電極上に第２バンプ層を形成することを含み、
    前記第１バンプ層をテーパ状の上面を有するように形成し、前記第２バンプ層を平坦な上面を有するように形成する、表示装置の作製方法。
JP2020132462A 2020-08-04 2020-08-04 回路基板、ｌｅｄモジュール及び表示装置、並びにｌｅｄモジュールの作製方法及び表示装置の作製方法 Active JP7491769B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020132462A JP7491769B2 (ja) 2020-08-04 2020-08-04 回路基板、ｌｅｄモジュール及び表示装置、並びにｌｅｄモジュールの作製方法及び表示装置の作製方法
TW110126837A TWI798759B (zh) 2020-08-04 2021-07-21 Ｌｅｄ模組之製造方法與顯示裝置之製造方法
CN202110828554.0A CN114068507A (zh) 2020-08-04 2021-07-22 电路基板、led模块及显示装置、以及led模块的制造方法及显示装置的制造方法
US17/444,071 US20220045242A1 (en) 2020-08-04 2021-07-30 Led module, method for manufacturing led module, and circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020132462A JP7491769B2 (ja) 2020-08-04 2020-08-04 回路基板、ｌｅｄモジュール及び表示装置、並びにｌｅｄモジュールの作製方法及び表示装置の作製方法

Publications (2)

Publication Number Publication Date
JP2022029226A JP2022029226A (ja) 2022-02-17
JP7491769B2 true JP7491769B2 (ja) 2024-05-28

Family

ID=80114204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020132462A Active JP7491769B2 (ja) 2020-08-04 2020-08-04 回路基板、ｌｅｄモジュール及び表示装置、並びにｌｅｄモジュールの作製方法及び表示装置の作製方法

Country Status (4)

Country Link
US (1) US20220045242A1 (ja)
JP (1) JP7491769B2 (ja)
CN (1) CN114068507A (ja)
TW (1) TWI798759B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI807909B (zh) * 2022-07-08 2023-07-01 宏齊科技股份有限公司 晶圓級全彩顯示裝置及其製造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136399A (ja) 2003-10-07 2005-05-26 Matsushita Electric Ind Co Ltd 半導体素子の実装方法、及び半導体素子実装基板
JP2003273148A5 (ja) 2002-03-19 2005-06-02
JP2006216933A (ja) 2005-02-03 2006-08-17 Epistar Corp 発光素子及びその製造方法
JP2012009848A (ja) 2010-05-28 2012-01-12 Citizen Holdings Co Ltd 半導体発光素子
JP2012023328A (ja) 2010-06-18 2012-02-02 Citizen Holdings Co Ltd 半導体発光素子及びその製造方法
JP2013026538A (ja) 2011-07-25 2013-02-04 Seiko Epson Corp 電子部品の実装構造および実装方法
US20130092962A1 (en) 2011-10-18 2013-04-18 Samsung Electronics Co., Ltd. Light emitting device (led), manufacturing method thereof, and led module using the same
JP2014067894A (ja) 2012-09-26 2014-04-17 Sharp Corp 半導体発光素子及びその製造方法
WO2015125777A1 (ja) 2014-02-24 2015-08-27 オリンパス株式会社 撮像装置および撮像装置の製造方法
US20160381751A1 (en) 2015-06-26 2016-12-29 Samsung Electronics Co., Ltd. Light emitting device (led) driving apparatus and lighting device including the same
JP2017175092A (ja) 2016-03-25 2017-09-28 デクセリアルズ株式会社 電子部品、異方性接続構造体、電子部品の設計方法
JP2019062199A (ja) 2017-09-20 2019-04-18 エーエスエム・テクノロジー・シンガポール・ピーティーイー・リミテッド 発光素子のマトリックスを組み立てるためのギャングボンディングプロセス
US20190360673A1 (en) 2018-05-28 2019-11-28 Lumens Co., Ltd. Micro-led module and method for fabricating the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3746719B2 (ja) 2002-03-19 2006-02-15 オリンパス株式会社 フリップチップ実装方法
CN100487931C (zh) * 2004-09-27 2009-05-13 松下电器产业株式会社 半导体发光元件及其制造方法和安装方法、发光器件
TWI331413B (en) * 2007-02-16 2010-10-01 Epistar Corp Led flip chip package structure and manufacture method thereof
TW200941761A (en) * 2008-03-27 2009-10-01 Liung Feng Ind Co Ltd Packaging process of a light emitting component
TWI395313B (zh) * 2012-11-07 2013-05-01 Wire technology co ltd 銲球凸塊結構及其形成方法
US20150123160A1 (en) * 2013-11-06 2015-05-07 Tekcore Co., Ltd. Flip chip light-emitting diode package structure
CN112164737A (zh) * 2013-11-18 2021-01-01 晶元光电股份有限公司 发光装置及其制作方法
CN111063779A (zh) * 2018-10-16 2020-04-24 合肥彩虹蓝光科技有限公司 一种发光二极管结构制备方法及其用途

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273148A5 (ja) 2002-03-19 2005-06-02
JP2005136399A (ja) 2003-10-07 2005-05-26 Matsushita Electric Ind Co Ltd 半導体素子の実装方法、及び半導体素子実装基板
JP2006216933A (ja) 2005-02-03 2006-08-17 Epistar Corp 発光素子及びその製造方法
JP2012009848A (ja) 2010-05-28 2012-01-12 Citizen Holdings Co Ltd 半導体発光素子
JP2012023328A (ja) 2010-06-18 2012-02-02 Citizen Holdings Co Ltd 半導体発光素子及びその製造方法
JP2013026538A (ja) 2011-07-25 2013-02-04 Seiko Epson Corp 電子部品の実装構造および実装方法
US20130092962A1 (en) 2011-10-18 2013-04-18 Samsung Electronics Co., Ltd. Light emitting device (led), manufacturing method thereof, and led module using the same
JP2014067894A (ja) 2012-09-26 2014-04-17 Sharp Corp 半導体発光素子及びその製造方法
WO2015125777A1 (ja) 2014-02-24 2015-08-27 オリンパス株式会社 撮像装置および撮像装置の製造方法
US20160381751A1 (en) 2015-06-26 2016-12-29 Samsung Electronics Co., Ltd. Light emitting device (led) driving apparatus and lighting device including the same
JP2017175092A (ja) 2016-03-25 2017-09-28 デクセリアルズ株式会社 電子部品、異方性接続構造体、電子部品の設計方法
JP2019062199A (ja) 2017-09-20 2019-04-18 エーエスエム・テクノロジー・シンガポール・ピーティーイー・リミテッド 発光素子のマトリックスを組み立てるためのギャングボンディングプロセス
US20190360673A1 (en) 2018-05-28 2019-11-28 Lumens Co., Ltd. Micro-led module and method for fabricating the same

Also Published As

Publication number Publication date
CN114068507A (zh) 2022-02-18
US20220045242A1 (en) 2022-02-10
JP2022029226A (ja) 2022-02-17
TW202209503A (zh) 2022-03-01
TWI798759B (zh) 2023-04-11

Similar Documents

Publication Publication Date Title
CN111081688B (zh) 背板上的发光二极管阵列及其制造方法
JP6853882B2 (ja) 発光ダイオード、ディスプレイデバイス、および、直視型ディスプレイデバイス
US10593658B2 (en) Light emitting device and method of forming the same
US10886264B2 (en) Manufacturing method of light-emitting diode package structure
US7554126B2 (en) Semiconductor light-emitting element, manufacturing method and mounting method of the same and light-emitting device
EP1878052B1 (en) Light emitting diode structure
TWI427815B (zh) 半導體發光裝置的互連
CN110233200B (zh) 一种Micro LED的三维集成结构和制作方法
JP7534325B2 (ja) 発光ダイオードディスプレイパネル及びそれを有するディスプレイ装置
US20220123191A1 (en) Led module and display device having led module
JP7491769B2 (ja) 回路基板、ｌｅｄモジュール及び表示装置、並びにｌｅｄモジュールの作製方法及び表示装置の作製方法
TWI797305B (zh) 具有平面狀接合表面之發光二極體背板及其製造方法
WO2021010034A1 (ja) Ｌｅｄモジュール及びｌｅｄモジュールを含む表示装置
CN213071133U (zh) 显示器用发光元件及显示装置
CN112578598B (zh) 直下式背光装置
US20240021757A1 (en) Display device, method for manufacturing display device, and method for inspecting display device
CN216362025U (zh) 显示面板
TW202412341A (zh) Led安裝基板及其製造方法
TW202345313A (zh) 電子裝置
TW202316402A (zh) 顯示面板
TW202315046A (zh) 發光裝置及其製造方法
CN115832159A (zh) 显示面板
JP2007200991A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240516

R150 Certificate of patent or registration of utility model

Ref document number: 7491769

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150