TWI798759B - Ｌｅｄ模組之製造方法與顯示裝置之製造方法 - Google Patents

Ｌｅｄ模組之製造方法與顯示裝置之製造方法 Download PDF

Info

Publication number
TWI798759B
TWI798759B TW110126837A TW110126837A TWI798759B TW I798759 B TWI798759 B TW I798759B TW 110126837 A TW110126837 A TW 110126837A TW 110126837 A TW110126837 A TW 110126837A TW I798759 B TWI798759 B TW I798759B
Authority
TW
Taiwan
Prior art keywords
bump
electrode
layer
bump layer
manufacturing
Prior art date
Application number
TW110126837A
Other languages
English (en)
Other versions
TW202209503A (zh
Inventor
池田雅延
青木義典
小川耀博
Original Assignee
日商日本顯示器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本顯示器股份有限公司 filed Critical 日商日本顯示器股份有限公司
Publication of TW202209503A publication Critical patent/TW202209503A/zh
Application granted granted Critical
Publication of TWI798759B publication Critical patent/TWI798759B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明之目的在於提供一種雖為覆晶型之LED，但形成與背板穩定之連接構造。
LED模組包含：設置於基板上之第1電極及第2電極、配置於第1電極上與第2電極上之LED晶片、LED晶片與第1電極之間之第1凸塊、及LED晶片與第2電極之間之第2凸塊。LED晶片具有與第1電極對向之陰極電極、與第2電極對向之陽極電極、及陰極電極與陽極電極之間之階差部。第1電極與陰極電極之間之距離大於第2電極與陽極電極之間之距離，第1凸塊以嵌入階差部之方式設置。

Description

LED模組之製造方法與顯示裝置之製造方法
本發明之一實施形態係關於排列有發光二極體(LED：Light Emitting Diode)之LED模組及於像素安裝有LED之顯示裝置、以及安裝LED前之電路基板。
已知有於矩陣狀排列之像素安裝有稱為微型LED之微小發光二極體之微型LED顯示器。微型LED顯示器具有將由晶圓等固片化而成之微型LED，安裝於稱為背板之形成有電路之基板的構造。由於微型LED係微小晶片，故剖面面積相對於俯視面積之比例變大。其結果，微型LED變得無法忽略於活性層之側壁產生之非放射再耦合之影響，而有發光效率低下之問題。
為提高光提取效率，已知有一種通過透明藍寶石基板提取光之構造之覆晶型之微型LED(例如，參照專利文獻1)。揭示有一種於覆晶型之微型LED中，為了防止非放射再耦合而於活性層之側壁設置有鈍化膜之構造(例如，參照專利文獻2)。
覆晶型之LED之陰極電極與陽極電極之高度不同。專利文獻1、2所揭示之微型LED中，相對於陽極電極側之凸塊，陰極電極側之凸塊之厚度變大。相對於此，作為覆晶型之LED之電極構造，揭示有一種形成貫通p型半導體層及活性層到達n型半導體層之溝槽，設為平面型之電極構造者(例如，參照專利文獻3)。又，作為微型LED之電極構造，揭示有一種將陰極電極以越過n型半導體層與p型半導體層之間之階差部之方式形成，將與凸塊之連接部分設置於p型半導體層上之構造(參照專利文獻4)。
[先前技術文獻] [專利文獻]
[專利文獻1] 美國專利第10446714號說明書
[專利文獻2] 美國專利公開第2020/0161499號說明書
[專利文獻3] 中國專利公開第111063779號說明書
[專利文獻4] 日本專利特開2020-088383號公報
微型LED，稱為迷你LED之微小之LED因陰極電極與陽極電極之高度不同，故必須於覆晶安裝時對凸塊之形狀，或陰極電極之形狀下工夫。然而，根據陰極用與陽極用分開製造凸塊會引起製造步驟煩瑣且製造成本增加。另一方面，於平面型電極構造或p型半導體層上引出陰極電極之構造中，問題在於電極之間會短路。即，由於LED之晶片尺寸微小，故陰極電極與陽極電極之電極間隔變窄，若於安裝步驟中形成凸塊之焊料流動， 則問題在於會引起陰極電極與陽極電極短路。
對於此種問題，本發明之一實施形態之目的在於提供一種雖為覆晶型之LED，但可形成穩定之連接構造的微型LED模組，由微型LED形成像素之顯示裝置、及其製造方法。
本發明之一實施形態之LED模組包含：設置於基板上之第1電極及第2電極、配置於第1電極上及第2電極上之LED晶片、LED晶片與第1電極之間之第1凸塊、及LED晶片與第2電極之間之第2凸塊。LED晶片具有與第1電極對向之陰極電極、與第2電極對向之陽極電極、及陰極電極與陽極電極之間之階差部。第1電極與陰極電極之間之距離大於第2電極與陽極電極之間之距離，第1凸塊以嵌入階差部之方式設置。
本發明之一實施形態之顯示裝置包含：設置於像素之第1電極及第2電極、配置於第1電極上及第2電極上之至少一個LED晶片、至少一個LED晶片與第1電極之間之第1凸塊、及至少1個LED晶片與第2電極之間之第2凸塊。至少1個LED晶片具有與第1電極對向之陰極電極、與第2電極對向之陽極電極、及陰極電極與陽極電極之間之階差部。第1電極與陰極電極之間之距離大於第2電極與陽極電極之間之距離，第1凸塊以嵌入階差部之方式設置。
本發明之一實施形態之LED模組之製造方法包含：分別於基板上之 第1電極上形成第1凸塊、於第2電極上形成第2凸塊；於第1凸塊上及第2凸塊上配置LED晶片；以及加熱第1凸塊及第2凸塊，將LED晶片與第1電極及第2電極電性連接。包含LED晶片於與第1凸塊及第2凸塊對向之面具有階差部，第1凸塊以嵌入階差部之方式形成。
本發明之一實施形態之顯示裝置之製造方法包含：分別於設置在像素之第1電極上形成第1凸塊、於第2電極上形成第2凸塊；於第1凸塊上及第2凸塊上配置LED晶片；以及加熱第1凸塊及第2凸塊，將LED晶片與第1電極及第2電極電性連接。包含LED晶片於與第1凸塊及第2凸塊對向之面具有階差部，第1凸塊以嵌入上述階差部之方式形成。
本發明之一實施形態之電路基板係具備以下者：用於連接LED之陰極電極之第1電極、用於連接LED之陽極電極之第2電極、形成於第1電極上之第1凸塊、及形成於第2電極上之第2凸塊。第1凸塊於第1電極上具有第1球狀體與第2球狀體，第1球狀體與第2球狀體各者之大小不同，第1凸塊具有由第1球狀體及第2球狀體熔合而成之形狀。
100:LED模組
102:LED晶片
104:階差部
106:陰極電極
108:陽極電極
110:第1凸塊
112:第2凸塊
114:鈍化膜
115:開口部
115a:第1開口部
115b:第2開口部
116:第1電極
118:第2電極
120:基板
122:階差部
124:絕緣膜
125:開口部
125a:開口部
125b:開口部
126:基底金屬膜
128:第1抗蝕劑遮罩
129:第1開口部
130:第2開口部
132:第1凸塊層
134:第2凸塊層
136:第3凸塊層
138:第2抗蝕劑遮罩
139:第3開口部
140:第4抗蝕劑遮罩
141:第4開口部
142:第4凸塊層
144:第1絕緣層
146:第2絕緣層
148:第3絕緣層
150:第4絕緣層
152:n型半導體層
154:活性層
156:p型半導體層
158:接觸孔
158a:接觸孔
158b:接觸孔
200:顯示裝置
202:顯示部
204:像素
206:掃描信號線
208:資料信號線
210:輸入端子部
210a:輸入端子部
210b:輸入端子部
212:可撓性印刷配線基板
214:驅動器IC
d0:厚度
d1:厚度
d2:厚度
t1:膜厚
t2:膜厚
圖1A係顯示本發明之一實施形態之LED模組之俯視圖。
圖1B係顯示本發明之一實施形態之LED模組之剖視圖，顯示與圖1A顯示之A1-A2間對應之構成。
圖2A係顯示本發明之一實施形態之LED模組之凸塊之俯視圖。
圖2B係顯示本發明之一實施形態之LED模組之凸塊之剖視圖。
圖3A係顯示本發明之一實施形態之LED模組之凸塊之俯視圖。
圖3B係顯示本發明之一實施形態之LED模組之凸塊之剖視圖。
圖4A顯示本發明之一實施形態之LED模組之凸塊之剖面構造。
圖4B顯示本發明之一實施形態之LED模組之凸塊之剖面構造。
圖4C顯示本發明之一實施形態之LED模組之凸塊之剖面構造。
圖5A顯示本發明之一實施形態之LED模組之製造方法，顯示於基板上形成第1電極、第2電極、絕緣膜、及基底金屬膜之階段。
圖5B顯示本發明之一實施形態之LED模組之製造方法，顯示於基層金屬膜之上形成有第1抗蝕劑遮罩之階段。
圖5C顯示本發明之一實施形態之LED模組之製造方法，顯示形成有第1凸塊層、第2凸塊層之階段。
圖6A顯示本發明之一實施形態之LED模組之製造方法，顯示於基板上形成有第2抗蝕劑遮罩之階段。
圖6B顯示本發明之一實施形態之LED模組之製造方法，顯示形成有第3凸塊層後，去除第2抗蝕劑遮罩之階段。
圖6C顯示本發明之一實施形態之LED模組之製造方法，顯示於第1電極之上設置有第1凸塊，於第2電極上設置有第2凸塊之階段。
圖7A顯示本發明之一實施形態之LED模組之製造方法，顯示於基板上安裝LED晶片之階段。
圖7B顯示本發明之一實施形態之LED模組之製造方法，顯示將第1凸塊及第2凸塊接合於LED晶片之陰極電極及陽極電極之階段。
圖8A顯示本發明之一實施形態之LED模組之製造方法，顯示於第1電極上介隔基底金屬膜，分別於第1電極之上形成第1凸塊層，於第2電極之 上形成第2凸塊層之階段。
圖8B顯示本發明之一實施形態之LED模組之製造方法，顯示進行加熱處理使第1凸塊層及第2凸塊層回流焊之階段。
圖8C顯示本發明之一實施形態之LED模組之製造方法，顯示於基板上形成有第4抗蝕劑遮罩之階段。
圖9A顯示本發明之一實施形態之LED模組之製造方法，顯示形成有第4凸塊層之階段。
圖9B顯示本發明之一實施形態之LED模組之製造方法，顯示去除第4抗蝕劑遮罩之階段。
圖9C顯示本發明之一實施形態之LED模組之製造方法，顯示藉由加熱處理使第4凸塊層回流焊之階段。
圖10A顯示本發明之一實施形態之LED模組之製造方法，顯示於基板上設置有第1電極、第2電極、絕緣膜、及基底金屬膜之階段。
圖10B顯示本發明之一實施形態之LED模組之製造方法，顯示於基底金屬膜之上形成有第1抗蝕劑遮罩之階段。
圖10C顯示本發明之一實施形態之LED模組之製造方法，顯示形成有第1凸塊層，第2凸塊層之階段。
圖11A顯示本發明之一實施形態之LED模組之製造方法，顯示於基板上形成有第2抗蝕劑遮罩之階段。
圖11B顯示本發明之一實施形態之LED模組之製造方法，顯示形成有第3凸塊層之階段。
圖11C顯示本發明之一實施形態之LED模組之製造方法，顯示去除第2抗蝕劑遮罩，蝕刻基底金屬膜之階段。
圖12係顯示本發明之一實施形態之顯示裝置之構成之圖。
圖13係顯示本發明之一實施形態之顯示裝置之像素之剖面構造之圖。
圖14A顯示本發明之一實施形態之顯示裝置之像素中LED晶片與第1電極及第2電極之配置之一例。
圖14B顯示本發明之一實施形態之顯示裝置之像素中LED晶片與第1電極及第2電極之配置之一例。
以下，一面參照圖式等一面說明本發明之實施形態。然而，本發明可以多種不同之態樣下實施，並非限定於以下例示之實施形態之記載內容而解釋者。圖式係為了使說明更明確，而有與實際態樣相比，模式性顯示各部之寬度、厚度、形狀等之情形，但僅為一例，並非限定本發明之解釋者。又，於本說明書與各圖中，有時對與已出之圖所述者相同之要件，標註相同符號(或於數字之後標註a，b等符號)，而適當省略詳細說明。再者，對各要件標註「第1」，「第2」之文字係為了區分各要件而使用之便利之標識，只要無特殊說明，不具有進一步之涵義。
於本說明書中，某構件或區域位於其他構件或區域之「上(或下)」之情形時，只要無特殊限定，不僅包含其位於其他構件或區域之正上方(或正下方)之情形，亦包含位於其他構件或區域之上方(或下方)之情形，即，亦包含於其他部材或區域之上方(或下方)間隔包含有其他構成要件之情形。另，於以下之說明中，只要未特別說明，則於剖視時，將對基板設 置第1電極圖案及第2電極圖案之方向稱為「上」、「上方」、「上面」或「上面側」，與其相反方向稱為「下」、「下方」、「下面」或「下面側」。
於本發明之一實施形態中，所謂微型LED係晶片尺寸為數微米以上，100μm以下，所謂迷你LED係晶片尺寸為100μm以上者。本發明之一實施形態可使用任意尺寸之LED，可根據發光裝置之用途及形態適當分開使用。
1.LED模組之構造
對本發明之一實施形態之LED模組之構造進行說明。以下，以將LED晶片與設置於基板側之墊片電性連接之凸塊之構造為中心進行說明。
(1)LED晶片之安裝構造
圖1A及圖1B顯示本發明之一實施形態之LED模組100之構成。圖1A係顯示安裝於基板120之上之LED模組100之俯視圖。圖1B顯示圖1A所示之A1-A2之間之剖視圖。
LED晶片102係具有陰極電極106與陽極電極108之雙端子元件，藉由第1凸塊110及第2凸塊112覆晶安裝於基板120上。基板120中，對應LED晶片102之陰極電極106及陽極電極108，設置有第1電極116及第2電極118。對應LED晶片102之陰極電極106設置第1凸塊110，對應陽極電極108設置第2凸塊112。
圖1B中雖未詳細顯示，但LED晶片102具有將n型半導體層、活性層、p型半導體層加以積層之構造。於LED晶片102之側面，為了防止表面再耦合，亦可設置有鈍化膜114。鈍化膜114亦可形成於陰極電極106及陽極電極108上。因此，於鈍化膜114中，形成使陰極電極106露出之第1開口部115a、與使陽極電極108露出之第2開口部115b。藉由第1開口部115a將第1凸塊110與陰極電極106連接，藉由第2開口部115b將第2凸塊112與陽極電極108連接。
如圖1B所示，LED晶片102之陰極電極106與陽極電極108之高度不同。因陰極電極106設置於半導體層之一部分(p型半導體、活性層)被去除後之區域，故於陰極電極106與陽極電極108之間形成階差部104。安裝LED晶片102時，第1電極116與陰極電極106之間隔大於第2電極118與陽極電極108之間隔。
為了盡量增大LED晶片102之發光區域之面積(活性層之面積)，而將形成陰極電極106之區域之面積盡可能減小。另一方面，為了形成使LED晶片102於基板120上穩定之安裝構造，認為較佳為將陰極側之第1凸塊110及陽極側之第2凸塊112盡可能增大。
因此，本實施形態之LED模組100如圖1A及圖1B所示，陰極側之第1凸塊110乃超過LED晶片102之階差部104而設置，具有嵌入階差部104之構造。且，LED晶片102以第1凸塊110與第2凸塊112之高度成為相同高度之方式設置。又，LED晶片102亦可以第1凸塊110之寬度大於第2凸塊112 之方式形成。因第1凸塊110具有此種形狀，從而LED晶片102可形成穩定之連接。即，因第1凸塊110具有嵌入階差部104之形狀，而可將LED晶片102水平地安裝。換言之，藉由使第1凸塊110具有厚度不同之區域，而可擴大第1凸塊110之寬度，可將LED晶片102保持水平狀態而以穩定之狀態安裝於基板120。又，藉由以填埋階差部104之方式將第1凸塊110設置得較寬，可將LED晶片102於基板上以穩定狀態安裝。
然而，為了以填埋LED晶片102之階差部104之方式形成厚度不同之凸塊，必須於一個凸塊中形成厚度不同之區域。但，因個別地形成厚度不同之凸塊，或切削凸塊之一部分之加工會致使步驟增加，難以加工，故較為不妥。因此，於本實施形態中，藉由使用熔點低之焊料形成凸塊，用其特性來消除此問題。即，利用焊料熔點低且軟之性質，對其初始形狀下工夫，使第1凸塊110如圖1B所示成為以嵌入階差部104之方式包含厚度不同之區域之形狀。
(2)凸塊之構造
圖2A及圖2B顯示本實施形態之第1凸塊110及第2凸塊112之初始構造(安裝LED晶片102前之形狀)。圖2A顯示形成於第1電極116及第2電極118上之第1凸塊110及第2凸塊112各自之初始構造之俯視圖。圖2B顯示與圖2A所示之B1-B2之間對應之剖面構造。
如圖2A與圖2B所示，第1凸塊110形成於第1電極116上，第2凸塊112形成於第2電極上。第2凸塊112具有一個球狀表面之形狀，相對於此，第 1凸塊110具有大小不同之2個球狀(或半球狀)體熔合之形狀。換言之，第1凸塊110具有球狀表面，且具有包含厚度d1之區域與厚度d2之區域之形狀。厚度d1具有較厚度d2大之值(d1>d2)。
第1凸塊110相對於LED晶片102，厚度d1之區域與階差部104之低側區域對應，厚度d2之區域與階差部104之高側區域對應。因此，第1凸塊110之厚度d2之區域形成於靠近第1凸塊110之側，厚度d1之區域形成於遠離第1凸塊110之側。另，第2凸塊112之厚度d0小於d1，亦可與d1相同程度。
第1凸塊110及第2凸塊112因於安裝LED晶片102時被加熱流動化，而自如圖2A及圖2B所示之形狀，變化為如圖1B所示之形狀。藉由使用具有如圖2A所示之半球狀體熔合而成之形狀之初始構造之第1凸塊110，可形成如跨越LED晶片102之階差部104之凸塊，可形成包含厚度不同之區域之凸塊。即，藉由於第1凸塊110之初始構造包含厚度不同之區域，如圖1B所示，可使第1凸塊110具有厚度不同之區域，可設為嵌入階差部104且朝陽極電極108側擴展之形狀。
圖3A及圖3B顯示第1凸塊110及第2凸塊112之初始構造之另一態樣。圖3A係顯示形成於第1電極116及第2電極118上之第1凸塊110及第2凸塊112各自之初始構造之俯視圖。圖3B顯示與圖3A所示之C1-C2間對應之剖面構造。
圖3A及圖3B顯示以第1凸塊110包含厚度不同之區域之方式，將大小不同之凸塊加以積層之構造。即，第1凸塊110具有如下之形狀：配合LED晶片102之階差部104，以可嵌入陰極電極106側之部分之方式，局部積層具有球狀表面之複數個構造體。換言之，第1凸塊110具有以具有球狀表面之第2構造體於具有球狀表面之第1構造體之上突出之方式設置之初始構造。第1凸塊110包含厚度d1之區域、與相對於厚度d1較小之厚度d2之區域。此處，厚度d1之區域設置於遠離第2凸塊112之位置，厚度d2之區域設置於靠近第2凸塊112之位置。
藉由具有如圖3A及圖3B所示之初始構造之第1凸塊110及第2凸塊112，亦可形成如跨越LED晶片102之階差部之凸塊，可形成包含厚度不同之區域之凸塊。即，藉由使第1凸塊110之初始構造包含厚度不同之區域，而如圖1B所示，可使第1凸塊110具有厚度不同之區域，可設為嵌入階差部104且朝陽極電極108側擴展之形狀。
圖4A顯示第1凸塊110具有階梯狀之階差形狀，第2凸塊112不具有階差形狀之形狀。第1凸塊110之階差形狀具有與LED晶片102之階差部104對應之形狀。第1凸塊110具有厚度d1之區域與厚度d2之區域(d1>d2)，其等膜厚之差(d1-d2)具有與階差部104之高度相當之大小。即，第1凸塊110具有如下之初始構造：階差之高側配置於遠離第2凸塊112之位置，階差之低側配置於靠近第2凸塊112之位置。
第1凸塊110之厚度d0具有與第1凸塊之厚度d2之區域相同之厚度。藉 由使用具有此種初始形狀之第1凸塊110及第2凸塊112，可如圖1B所示，將LED晶片102安裝於基板120上。
圖4B具有第1凸塊110之上表面斜向傾斜之形狀。第1凸塊110於剖視圖中，具有自外側之一端至內側之一端，厚度自d1連續減少為d2之形狀。第1凸塊110之厚度d2與第2凸塊112之厚度d0相同。根據此種第1凸塊110之形狀，藉由包含膜厚自d2增加至d1之區域，可以該體積之增加量嵌入LED晶片102之階差部104。根據圖4B所示之第1凸塊110及第2凸塊112之初始構造，亦可於安裝LED晶片102時藉由進行加熱處理而促進流動化，從而可設為如圖1B所示之第1凸塊110及第2凸塊112之形狀。
圖4C顯示於第1電極116設置有階差部122之構造。第1凸塊110與第1電極116之階差部122重疊，以嵌入階差部122之方式設置。第1電極116具有膜厚t1之區域、與膜厚較該區域小之膜厚t2之區域(t1>t2)，具有藉由該膜厚差形成之階差部122。此種第1電極116之階差部122設置於如與安裝於其之上之LED晶片102之階差部104咬合之位置。第1凸塊110提高藉由第1電極116之階差部122提高之量，可獲得與實質上使膜厚局部增加時等效之構造。此種第1電極116之階差部122可藉由積層導電膜而形成。藉由使用具有如圖4C所示之初始形狀之第1凸塊110，亦可形成如跨越LED晶片102之階差部104之凸塊，可形成包含厚度不同區域之凸塊。
2.LED模組之製造方法
說明本發明之一實施形態之LED模組100之製造方法。以下，以分別 於第1電極116之上形成第1凸塊110，於第2電極118之上形成第2凸塊112之步驟為中心進行說明。
(1)凸塊之第1個製造方法
參照圖5A~圖5C、及圖6A~圖6C，說明製造圖2A及圖2B所示之第1凸塊110及第2凸塊112之步驟(第1個製造方法)。
圖5A顯示於基板120上設置有第1電極116、第2電極118、絕緣膜124、及基底金屬膜126之階段。第1電極116及第2電極118由鋁(Al)等金屬膜形成。絕緣膜124由氧化矽膜、氮化矽膜等形成。於絕緣膜124形成使第1電極116及第2電極118之上表面露出之125a、125b。基底金屬膜126設置於絕緣膜124之上，以於開口部125a、125b中與第1電極116及第2電極118接觸之方式形成。基底金屬膜126由鈦(Ti)、鎳(Ni)、鎳-鈀(NiPd)等金屬材料形成。例如，基底金屬膜126亦可積層鈦(Ti)膜與鎳-鈀(NiPd)膜而形成。
圖5B顯示於基底金屬膜126之上形成有第1抗蝕劑遮罩128之狀態。第1抗蝕劑遮罩128例如具有20~70μm左右之厚度，藉由所謂厚膜抗蝕劑形成。第1抗蝕劑遮罩128與第1電極116對應形成第1開口部129，與第2電極118對應形成第2開口部130。第2開口部130以中心位置與第2電極118之中心重疊之方式形成。第1開口部129之中心位置偏離第1電極116之中心，如圖示般形成於接近第2電極之位置。
圖5C顯示形成第1凸塊層132、第2凸塊層134之階段。第1凸塊層132及第2凸塊層134由熔點300℃以下，較佳為250℃以下之低熔點金屬材料形成。例如，第1凸塊層132及第2凸塊層134由焊料形成。作為焊料之材料，使用錫(Sn)、錫合金(SnPb合金、SnCu合金、SnBi合金、SnAg合金等)、銦-錫合金(InSn)等。由此種低熔點金屬材料形成之第1凸塊層132及第2凸塊層134例如以焊料鍍覆製造。形成第1凸塊層132及第2凸塊層143後，去除第1抗蝕劑遮罩128。
圖6A顯示於基板120上形成有第2抗蝕劑遮罩138之階段。第2抗蝕劑遮罩138與第1抗蝕劑遮罩128同樣地使用膜厚抗蝕劑，以覆蓋第1凸塊層132及第2凸塊層134之方式形成。第2抗蝕劑遮罩138具有第3開口部139，第3開口部139形成於第1電極116上未形成第1凸塊層132之區域。
於圖6A所示之狀態下，形成第3凸塊層136。第3凸塊層136使用與第1凸塊層132及第2凸塊層134相同之低熔點金屬材料，以相同製法製造。
圖6B顯示形成第3凸塊層136後，去除第2抗蝕劑遮罩138之狀態。第3凸塊層136於第1電極116上以與第1凸塊層132相鄰之方式形成。第3凸塊層136具有厚度及寬度相對於第1凸塊層132較大之形狀。
對圖6B所示之狀態之第1凸塊層132、第2凸塊層134、及第3凸塊層136進行用以回流焊之加熱處理。第1凸塊層132與第3凸塊層136藉由加熱處理而流動化、一體化。且，第1凸塊層132及第2凸塊層134以具有球狀 表面之方式作形狀變化而形成第1凸塊110。又，第2凸塊層134藉由回流焊以具有球狀表面之方式作形狀變化而形成第2凸塊層112。第1凸塊110藉由第1凸塊層132與第3凸塊層136之膜厚差，如參照圖2A所說明，以包含厚度d1之區域與厚度d2之區域之方式形成。
其後，藉由以第1凸塊110及第2凸塊112為遮罩對基底金屬膜126進行蝕刻，而如圖6C所示，可形成於第1電極116上設置有第1凸塊110，於第2電極118上設置有第2凸塊112之初始構造。
圖7A顯示於基板120上安裝LED晶片102之階段。LED晶片102將陰極電極106及陽極電極108朝向基板120側地配置於第1凸塊110及第2凸塊112之上。於該狀態下，進行加熱至形成第1凸塊110及第2凸塊112之焊料之材料之熔點以上之溫度之處理。該加熱處理例如藉由照射雷射光進行。藉此，如圖7B所示，可將第1凸塊110及第2凸塊112與LED晶片102之陰極電極106及陽極電極108接合。
將由焊料形成之凸塊連接於LED晶片時，若於凸塊形成空隙，則有發生連接不良(斷線)之虞。已知焊料使用於電子電路之連接，但會因蠕變破壞而產生斷線。若於由焊料之材料形成之凸塊內部存在空隙，會因應力作用使得空隙生長，而有容易發生蠕變破壞之問題。但，如本實施形態所示之第1凸塊110，可藉由與LED晶片102之階差部104對應地預先形成厚度不同之形狀，而防止在加熱處理之接合時產生空隙，可抑制蠕變破壞發生。
根據圖5A~圖5C及圖6A~圖6C所示之凸塊之製造方法，藉由2次製造抗蝕劑遮罩之步驟、2次焊料形成步驟、及接續於其之回流焊步驟，可使第1凸塊110與第2凸塊112之形狀不同，於第1凸塊110中可形成由大小不同之2個球狀(或半球狀)體熔合之形狀。藉由此種第1凸塊110之形狀，可不受LED晶片102之階差之影響，形成穩定之連接構造。
(2)凸塊之第2製造方法
參照圖8A~圖8C及圖9A~圖9C，說明製造圖3A及圖3B所示之第1凸塊110及第2凸塊112之步驟(第2製造方法)。
圖8A顯示介隔基底金屬膜126，分別於第1電極116之上形成第1凸塊層132、於第2電極118之上形成有第2凸塊層134之狀態。第1凸塊層132與第2凸塊層134之厚度不同。較佳為第1凸塊層132形成得較第2凸塊層134為厚。厚度不同之第1凸塊層132與第2凸塊層134可藉由個別之焊料鍍覆步驟製造而得。藉由焊料鍍覆之凸塊層之製造方法與第1個製造方法中所述之方法相同。
圖8B顯示進行加熱處理使第1凸塊層132及第2凸塊層134回流焊之階段。第1凸塊層132及第2凸塊層134藉由回流焊形成球狀表面。第2凸塊層132以厚度d2形成，第2凸塊層134以厚度d0形成。以第1凸塊層132相對於第2凸塊層134較大之方式形成(d2>d0)。
圖8C顯示於基板120上形成有第4抗蝕劑遮罩140之階段。第4抗蝕劑遮罩140以覆蓋回流焊後之第1凸塊層132及第2凸塊層134之方式設置，具有使第1凸塊層132之上端側之一部分區域露出之第4開口部141。
圖9A顯示形成第4凸塊層142之階段。第4凸塊層142以嵌入第4抗蝕劑遮罩140之第4開口部141之方式形成。第4凸塊層142可使用與第1凸塊層132相同之低熔點金屬材料，以相同製法製造。
圖9B顯示去除第4抗蝕劑遮罩140後之階段。藉由去除第4抗蝕劑遮罩140，形成以第4凸塊層142於第1凸塊層132之上突出之方式設置之構造。
圖9C顯示藉由加熱處理使第4凸塊層142回流焊之狀態。藉由回流焊步驟，形成具有球狀表面之第4凸塊層142於第1凸塊層143之上部突出之形狀。藉由此種步驟，形成圖3A所示之形狀之第1凸塊110及第2凸塊112。第1凸塊110具有包含膜厚較大之d1區域、與相對於膜厚d1較小之膜厚d2區域之構造。以第1凸塊110及第2凸塊112為遮罩蝕刻基底金屬膜126。
根據圖8A~圖8C及圖9A~圖(C)所示之製造方法，藉由3次製造抗蝕劑遮罩之步驟、3次焊料層形成步驟、及接續於其之2次回流焊步驟，可使第1凸塊110與第2凸塊112之形狀不同，可形成第1凸塊110中大小不同之2個球狀(或半球狀)體熔合之形狀。藉由此種第1凸塊110之形狀，可不受 LED晶片102之階差之影響，形成穩定之連接構造。
(3)凸塊之第3製造方法
參照圖10A~圖10C及圖11A~圖11C，說明製造圖4A所示之第1凸塊110及第2凸塊112之方法(第3製造方法)。以下，適當省略與第1個製造法重複之說明。
圖10A顯示於基板120上設置有第1電極116、第2電極118、絕緣膜124、及基底金屬膜126之階段。第1電極116及第2電極118、絕緣膜124、基底金屬膜126之構成與參照圖5A所說明者相同。
圖10B顯示於基底金屬膜126之上形成有第1抗蝕劑遮罩128之狀態。第1抗蝕劑遮罩128具有使基底金屬膜126與第1電極116及第2電極118重疊之區域之上表面分別露出之大小的第1開口部129及第2開口部130。
圖10C顯示形成第1凸塊層132、第2凸塊層134之階段。第1凸塊層132及第2凸塊層134由熔點300℃以下，較佳為250℃以下之低熔點金屬材料形成。形成第1凸塊層132及第2凸塊層134後，去除第1抗蝕劑遮罩128。
圖11A顯示於基板120上形成有第2抗蝕劑遮罩138之階段。第2抗蝕劑遮罩138以覆蓋第1凸塊層132之一部分及第2凸塊層134之方式形成。第2抗蝕劑遮罩138設置有使第1凸塊層132之上表面之一部分露出之第3開口 部139。
圖11B顯示形成有第3凸塊層136之階段。第3凸塊136以嵌入第2抗蝕劑遮罩138之第3開口部139之方式形成。第3凸塊層136使用與第1凸塊層132及第2凸塊層134相同之低熔點金屬材料，以相同之製法製造。
圖11C顯示去除第2抗蝕劑遮罩138，進而蝕刻基底金屬膜126之狀態。第1凸塊110具有如下之形狀：具有階梯狀之階差且包含膜厚不同之區域。即，第1凸塊110如圖2B所示，於剖視時，具有階梯狀之形狀，具有厚度d1之區域與厚度d2之區域(d1>d2)。另一方面，第2凸塊112以恆定之厚度d0形成。該厚度d0具有與第1凸塊110之厚度d2相同之厚度(d0=d2)。
根據圖10A~圖10C及圖11A~圖11C所示之凸塊之製造方法，藉由2次製造抗蝕劑遮罩之步驟與2次焊料形成步驟，可使第凸塊110與第2凸塊112之形狀不同，可以第1凸塊110中包含膜厚不同之至少2個區域之方式製造。藉由此種第1凸塊110之形狀，可不受LED晶片102之階差之影響，形成穩定之連接構造。
本節所示之凸塊相關之第1製造法、第2製造方法、及第3個製造方法需要至少2次之抗蝕劑遮罩製造步驟、與至少2次之焊料膜製造步驟，但該等步驟可於大面積基板上展開，可於大面積均一地進行處理。例如，可將本節所示之凸塊製造步驟應用於微型LED顯示器之像素區域。
3.顯示裝置
顯示本發明之一實施形態之顯示裝置之構成。本實施形態之顯示裝置具有於像素設置有LED晶片之構造。像素具有將LED晶片藉由圖1A及圖1B所示之凸塊連接於形成在稱為背板之電路基板之第1電極及第2電極之構造。即，本實施形態所示之顯示裝置具有以與圖1所示之LED、模組之安裝構造相同之構造安裝LED晶片之構造。
圖12顯示本實施形態之顯示裝置200之構成。顯示裝置200於基板120上，具有複數個像素204矩陣狀排列之顯示部202。於像素204安裝LED晶片102。亦可於各像素適當安裝放射光之波長不同之LED晶片102。例如，複數個像素204亦可包含安裝有出射紅色光之LED晶片之像素、安裝有出射綠色之LED晶片之像素、適當安裝有出射藍色之LED晶片之像素。又，作為彩色濾光器方式之顯示裝置，亦可將出射白色光之LED晶片安裝於各像素，或者，亦可將出射藍色或紫外線之LED晶片安裝於各像素而作為量子點顯示裝置。
於顯示部202，配設對像素204輸入掃描信號之掃描信號線206、與輸入影像信號之資料信號線208。掃描信號線206與資料信號線208以交叉之方式配設。於基板120之周邊部，設置掃描信號線206之輸入端子部210a與資料信號線208之輸入端子部210b。輸入端子部210a、210b連接可撓性印刷配線基板212。亦可於可撓性印刷配線基板212安裝有驅動器IC214。
圖13顯示像素204之剖面構造之一例。像素204具有以下構造：將第1 絕緣層144、第2絕緣層146、第3絕緣層148、第4絕緣層150積層，於第1絕緣層144與第2絕緣層146之間設置有掃描信號線206，於第2絕緣層146與第3絕緣層148之間設置有資料信號線208。
第1電極116及第2電極118設置於第3絕緣層148上。第1電極116藉由第2絕緣層146及貫通第2絕緣層146之接觸孔158a與掃描信號線206電性連接，第2電極118藉由貫通第3絕緣層148之第2接觸孔158b與資料信號線208電性連接。於第1電極116及第2電極118之上層側設置第4絕緣層150。第1絕緣層116及第2電極118於設置第1凸塊110及第2凸塊112之位置，藉由形成於第4絕緣膜150之開口部而露出。
LED晶片102包含由氮化鎵等之半導體材料形成之n型半導體層152、活性層154、p型半導體156。LED晶片102中，陰極電極106設置於將p型半導體層156及活性層154去除之區域，陽極電極108設置於p型半導體層156之上。
LED晶片102配置於第1電極116及第2電極118上。LED晶片102之陰極電極106藉由第1凸塊110與第1電極116電性連接，陽極藉由第2凸塊112與第2電極118電性連接。亦可於第1凸塊110與第1電極116之間、第2凸塊112與第2電極118之間，設置基底金屬膜126。
如圖13所示，藉由以第1凸塊110具有厚度不同之區域且嵌入階差部104之方式設置，可將LED晶片102水平地安裝於第1電極116及第2電極 118上。又，可增加陰極電極106與第1凸塊110之接觸面積，可形成穩定之安裝構造。即，藉由使第1凸塊110具有厚度不同之區域，可嵌入LED晶片102之階差，確保與第1電極116之接觸面積，可將LED晶片102水平地保持。
此處，第1凸塊110及第2凸塊112作為安裝LED晶片102前之初始構造，可應用圖2A及圖2B、圖3A及圖3B、以及圖4A及圖4B所示之構造者。又，作為第1電極116可應用圖4C所示之構造者。又，作為第1凸塊110及第2凸塊112之製造方法，可應用圖5A~圖5C、圖6A~圖6C及圖7A~圖7B所示之製造方法，圖8A~圖8C及圖9A~圖9C所示之製造方法，圖10A~圖10C及圖11A~圖11C所示之製造方法而製造顯示裝置。
另，圖13係顯示被動式矩陣型之顯示裝置200之一例，但本實施形態並未限制於此，亦可應用於由電晶體之像素電路控制各個像素之發光之主動式矩陣型之顯示裝置。
圖14A及圖14B係顯示像素204中LED晶片102與第1電極116及第2電極118之配置之一例。圖14A顯示於像素204配置有第1 LED晶片102a、第2 LED晶片102b、第3 LED晶片102c之例。該等LED晶片放射各不相同之波長域之光。例如，第1 LED晶片102a放射與紅色對應之波長域之光，第2 LED晶片102b放射與綠色對應之波長域之光，第3 LED晶片102c放射與藍色對應之波長域之光。將此種LED晶片102安裝於像素204之情形時，可將與陰極電極106(106a、106b、106c)連接之第1電極116設為共用，將 與陽極電極108(108a、108b、108c)連接之第2電極118(118a、118b、118c)與各LED晶片102對應而設置。第1凸塊110a、110b、110c、及第2凸塊112a、112b、112c對各LED晶片102設置。根據此種像素204之構造，可簡化電極之形狀，藉由將第1電極116設置得較寬，可使LED晶片102之安裝位置具有冗餘性，而提高製造良率。
圖14B係顯示於像素204內設置有預備之第2電極118之例。預備之第2電極118d與第1電極116相鄰而設置。第2電極118d於像素204內之LED晶片發生不良之情形時，可用於修復用。例如，可於第1電極116與第2電極118d安裝修復用之LED晶片102d。又，關於第2電極118之配置，亦可以隔著第1電極116之方式設置於兩側。
圖13、圖14A、及圖14B所示之像素204之構造，可應用於安裝迷你LED晶片、微型LED晶片之顯示裝置。作為LED晶片，即使於使用陰極與陽極高度不同之裸片之情形時，藉由使用本實施形態所示之凸塊(第1凸塊110及第2凸塊112)，亦可確保連接之穩定，可謀求提高可靠性。
作為本發明之實施形態，本領域技術人員基於上述之顯示裝置之像素構造，適當進行設計變更而得之像素構造只要包含本發明之主旨，則亦屬於本發明之技術範圍內。
於本發明之思想範疇內，若為本領域技術人員，則可想到各種變更例及修正例，關於該等變更例及修正例，亦為屬於本發明之範圍者。例 如，於上述之本發明之一實施形態中，本領域技術人員適當進行追加、刪除、變更者、及進行步驟之追加、省略、以及條件之變更者，只要為未脫離本發明之主旨者，則皆屬於本發明之技術範圍內。
又，應理解關於藉由本發明之一實施形態所述之態樣發揮之作用效果，關於自本說明書之記載而明瞭者、及本領域技術人員可適當想到者，當然為藉由本發明而得者。
100:LED模組
102:LED晶片
104:階差部
106:陰極電極
108:陽極電極
110:第1凸塊
112:第2凸塊
114:鈍化膜
115a:第1開口部
115b:第2開口部
116:第1電極
118:第2電極
120:基板

Claims (14)

  1. 一種LED模組之製造方法，其特徵在於包含：分別於電路基板上之第1電極上形成第1凸塊、於第2電極上形成與上述第1凸塊形狀不同之第2凸塊，於上述第1凸塊上及上述第2凸塊上配置LED晶片，及加熱上述第1凸塊及上述第2凸塊，將上述LED晶片與上述第1電極及第2電極電性連接；上述LED晶片於與上述第1凸塊及上述第2凸塊對向之面具有階差部，且上述第1凸塊以嵌入上述階差部之方式形成。
  2. 如請求項1之LED模組之製造方法，其中上述第1凸塊及第2凸塊之形成，包含：於上述第1電極上形成第1凸塊層，於上述第2電極上形成第2凸塊層，進而於上述第1電極上之與上述第1凸塊層之與上述第2凸塊層側為相反側之位置，並排形成較上述第1凸塊層厚之第3凸塊層；且進行加熱處理使上述第1凸塊層、上述第2凸塊層及上述第3凸塊層回流焊，使上述第1凸塊層與上述第3凸塊層一體化。
  3. 如請求項1之LED模組之製造方法，其中上述第1凸塊及上述第2凸塊之形成，包含：於上述第1電極上形成第1凸塊層，於上述第2電極上形成第2凸塊 層，於上述第1凸塊層上、且於上述第1凸塊層之與上述第2凸塊層側為相反側之位置形成第3凸塊層。
  4. 如請求項3之LED模組之製造方法，其中於形成上述第1凸塊層及上述第2凸塊層後進行第1之加熱處理，使上述第1凸塊及上述第2凸塊回流焊，於形成上述第2凸塊層後進行第2加熱處理，使上述第3凸塊層回流焊。
  5. 如請求項1之LED模組之製造方法，其中上述第1凸塊及上述第2凸塊層之形成，包含：於上述第1電極上形成第1凸塊層，於上述第2電極上形成第2凸塊層，於上述第1凸塊層上之一部分區域形成第3凸塊層，且靠近與上述第2凸塊層側為相反之側而形成上述第3凸塊層。
  6. 如請求項1之LED模組之製造方法，其中上述第1凸塊及上述第2凸塊之形成，包含：於上述第1電極上形成第1凸塊層，於上述第2電極上形成第2凸塊層，將上述第1凸塊層以具有錐狀之上表面之方式形成，將第2凸塊層以具有平坦之上表面之方式形成。
  7. 一種顯示裝置之製造方法，其特徵在於包含：分別於設置在像素之第1電極上形成第1凸塊層、第2電極上形成與上述第1凸塊形狀不同之第2凸塊層，於上述第1凸塊上及上述第2凸塊上配置LED晶片，及加熱上述第1凸塊及上述第2凸塊，將上述LED晶片與第1電極及第2電極電性連接；上述LED晶片於與上述第1凸塊及上述第2凸塊對向之面具有階差部，且上述第1凸塊以嵌入上述階差部之方式形成。
  8. 如請求項7之顯示裝置之製造方法，其中上述第1凸塊及上述第2凸塊之形成，包含：於上述第1電極上形成第1凸塊層，於上述第2電極上形成第2凸塊層，進而於上述第1電極上之與上述第1凸塊層之與上述第2凸塊層側為相反側之位置，並排形成較上述第1凸塊層厚之第3凸塊層；且進行加熱處理使上述第1凸塊層、上述第2凸塊層及上述第3凸塊層回流焊，使上述第1凸塊層與上述第3凸塊層一體化。
  9. 如請求項7之顯示裝置之製造方法，其中上述第1凸塊及上述第2凸塊之形成，包含：於上述第1電極上形成第1凸塊層，於上述第2電極上形成第2凸塊層， 於上述第1凸塊層上、且上述第1凸塊層之與上述第2凸塊層側為相反側之位置形成第3凸塊層。
  10. 如請求項8之顯示裝置之製造方法，其中於形成上述凸塊層及上述第2凸塊層後進行第1加熱處理，使上述第1凸塊及上述第2凸塊回流焊，於形成上述第2凸塊層後進行第2加熱處理，使上述第3凸塊層回流焊。
  11. 如請求項8之顯示裝置之製造方法，其中上述第1凸塊及上述第2凸塊之形成，包含：於上述第1電極上形成第1凸塊層，於上述第2電極上形成第2凸塊層，於上述第1凸塊層上之一部分區域形成第3凸塊層，且靠近與上述第2凸塊層側為相反之側而形成上述第3凸塊層。
  12. 如請求項7之顯示裝置之製造方法，其中上述第1凸塊及上述第2凸塊之形成，包含：於上述第1電極上形成第1凸塊層，於上述第2電極上形成第2凸塊層，將上述第1凸塊層以具有錐狀之上表面之方式形成，將第2凸塊層以具有平坦之上表面之方式形成。
  13. 一種電路基板，其特徵在於具備以下者：用於連接LED之陰極電極之第1電極； 用於連接上述LED之陽極電極之第2電極；形成於上述第1電極上之第1凸塊；及形成於上述第2電極上之與上述第1凸塊形狀不同之第2凸塊；且上述第1凸塊於上述第1電極上具有第1球狀體與第2球狀體，上述第1球狀體與上述第2球狀體各者之大小不同，上述第1凸塊具有由上述第1球狀體及上述第2球狀體熔合而成之形狀。
  14. 如請求項13之電路基板，其中上述第2球狀體大於上述第1球狀體，上述第1球狀體配置於靠近上述第2凸塊之側。
TW110126837A 2020-08-04 2021-07-21 Ｌｅｄ模組之製造方法與顯示裝置之製造方法 TWI798759B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020132462A JP7491769B2 (ja) 2020-08-04 2020-08-04 回路基板、ｌｅｄモジュール及び表示装置、並びにｌｅｄモジュールの作製方法及び表示装置の作製方法
JP2020-132462 2020-08-04

Publications (2)

Publication Number Publication Date
TW202209503A TW202209503A (zh) 2022-03-01
TWI798759B true TWI798759B (zh) 2023-04-11

Family

ID=80114204

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110126837A TWI798759B (zh) 2020-08-04 2021-07-21 Ｌｅｄ模組之製造方法與顯示裝置之製造方法

Country Status (4)

Country Link
US (1) US20220045242A1 (zh)
JP (1) JP7491769B2 (zh)
CN (1) CN114068507A (zh)
TW (1) TWI798759B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI807909B (zh) * 2022-07-08 2023-07-01 宏齊科技股份有限公司 晶圓級全彩顯示裝置及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200836365A (en) * 2007-02-16 2008-09-01 Epistar Corp LED flip chip package structure and manufacture method thereof
TW201312716A (zh) * 2012-11-07 2013-03-16 Wire technology co ltd 銲球凸塊結構及其形成方法
TW201921732A (zh) * 2013-11-18 2019-06-01 晶元光電股份有限公司 發光裝置及其製作方法
CN111063779A (zh) * 2018-10-16 2020-04-24 合肥彩虹蓝光科技有限公司 一种发光二极管结构制备方法及其用途

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3746719B2 (ja) 2002-03-19 2006-02-15 オリンパス株式会社 フリップチップ実装方法
JP4246134B2 (ja) 2003-10-07 2009-04-02 パナソニック株式会社 半導体素子の実装方法、及び半導体素子実装基板
WO2006035664A1 (ja) * 2004-09-27 2006-04-06 Matsushita Electric Industrial Co., Ltd. 半導体発光素子、その製造方法及びその実装方法、並びに発光装置
TWI244228B (en) 2005-02-03 2005-11-21 United Epitaxy Co Ltd Light emitting device and manufacture method thereof
TW200941761A (en) * 2008-03-27 2009-10-01 Liung Feng Ind Co Ltd Packaging process of a light emitting component
JP5693375B2 (ja) 2010-05-28 2015-04-01 シチズンホールディングス株式会社 半導体発光素子
JP2012023328A (ja) 2010-06-18 2012-02-02 Citizen Holdings Co Ltd 半導体発光素子及びその製造方法
JP2013026538A (ja) 2011-07-25 2013-02-04 Seiko Epson Corp 電子部品の実装構造および実装方法
KR20130042154A (ko) 2011-10-18 2013-04-26 삼성전자주식회사 발광 소자 및 그 제조 방법, 이를 이용한 발광 소자 모듈
JP6087096B2 (ja) 2012-09-26 2017-03-01 シャープ株式会社 半導体発光素子及びその製造方法
US20150123160A1 (en) * 2013-11-06 2015-05-07 Tekcore Co., Ltd. Flip chip light-emitting diode package structure
JP6416200B2 (ja) 2014-02-24 2018-10-31 オリンパス株式会社 撮像装置および撮像装置の製造方法
KR102374267B1 (ko) 2015-06-26 2022-03-15 삼성전자주식회사 Led 구동 장치 및 그를 포함하는 조명 장치
JP6769721B2 (ja) 2016-03-25 2020-10-14 デクセリアルズ株式会社 電子部品、異方性接続構造体、電子部品の設計方法
US10186549B1 (en) 2017-09-20 2019-01-22 Asm Technology Singapore Pte Ltd Gang bonding process for assembling a matrix of light-emitting elements
KR20190135285A (ko) 2018-05-28 2019-12-06 주식회사 루멘스 마이크로 엘이디 모듈 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200836365A (en) * 2007-02-16 2008-09-01 Epistar Corp LED flip chip package structure and manufacture method thereof
TW201312716A (zh) * 2012-11-07 2013-03-16 Wire technology co ltd 銲球凸塊結構及其形成方法
TW201921732A (zh) * 2013-11-18 2019-06-01 晶元光電股份有限公司 發光裝置及其製作方法
CN111063779A (zh) * 2018-10-16 2020-04-24 合肥彩虹蓝光科技有限公司 一种发光二极管结构制备方法及其用途

Also Published As

Publication number Publication date
JP2022029226A (ja) 2022-02-17
JP7491769B2 (ja) 2024-05-28
CN114068507A (zh) 2022-02-18
US20220045242A1 (en) 2022-02-10
TW202209503A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
US10593658B2 (en) Light emitting device and method of forming the same
JP6853882B2 (ja) 発光ダイオード、ディスプレイデバイス、および、直視型ディスプレイデバイス
CN107210293B (zh) 背板上的发光二极管阵列及其制造方法
US7554126B2 (en) Semiconductor light-emitting element, manufacturing method and mounting method of the same and light-emitting device
EP3387882B1 (en) Laser lift-off on isolated iii-nitride light islands for inter-substrate led transfer
US7271426B2 (en) Semiconductor light emitting device on insulating substrate and its manufacture method
EP1878052B1 (en) Light emitting diode structure
US8350276B2 (en) Alternating current light emitting device
CN110233200B (zh) 一种Micro LED的三维集成结构和制作方法
US8129739B2 (en) Semiconductor light emitting device and semiconductor light emitting device mounted board
US20220123191A1 (en) Led module and display device having led module
TWI798759B (zh) Ｌｅｄ模組之製造方法與顯示裝置之製造方法
US7655997B2 (en) Wafer level electro-optical semiconductor manufacture fabrication mechanism and a method for the same
TWI797305B (zh) 具有平面狀接合表面之發光二極體背板及其製造方法
TWI720725B (zh) 畫素結構及其製造方法、以及具有此種畫素結構的顯示器
CN213071133U (zh) 显示器用发光元件及显示装置
CN216362025U (zh) 显示面板
TWI830256B (zh) Ｌｅｄ晶片之移載方法
TWI769082B (zh) 發光裝置及其製造方法
US20240021757A1 (en) Display device, method for manufacturing display device, and method for inspecting display device
US20240178345A1 (en) Light-emitting device, display apparatus including the same and method for manufacturing the same
TW202412341A (zh) Led安裝基板及其製造方法
TW202422870A (zh) 顯示面板及其製造方法
JP2006147629A (ja) 半導体装置およびその評価方法
TW202316402A (zh) 顯示面板