JP2013026538A - 電子部品の実装構造および実装方法 - Google Patents

電子部品の実装構造および実装方法 Download PDF

Info

Publication number
JP2013026538A
JP2013026538A JP2011161715A JP2011161715A JP2013026538A JP 2013026538 A JP2013026538 A JP 2013026538A JP 2011161715 A JP2011161715 A JP 2011161715A JP 2011161715 A JP2011161715 A JP 2011161715A JP 2013026538 A JP2013026538 A JP 2013026538A
Authority
JP
Japan
Prior art keywords
electronic component
electrodes
row
electrode
component mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011161715A
Other languages
English (en)
Inventor
Ikuya Miyazawa
郁也 宮沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011161715A priority Critical patent/JP2013026538A/ja
Publication of JP2013026538A publication Critical patent/JP2013026538A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14151—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】高密度化する電子部品の実装技術において、より簡便な方法で、より高品質、より高信頼性の接続構造を提供する。
【解決手段】電子部品１００の実装構造は、複数の電極１１を有する電子部品１０を、複数の電極１１がそれぞれ接合される複数の電極２１を有する電子部品２０に実装する構造であって、電極１１と電極２１とが接合されたそれぞれの接合面５０は、電極１１あるいは電極２１が配列されている実装面１０ｓ，２０ｓ方向に対して傾斜しており、接合面５０の傾斜方向は、少なくとも、第一の方向と、第二の方向とを有し、第一の方向と第二の方向は、電子部品１０を電子部品２０に実装した後に、電子部品１０あるいは電子部品２０のいずれか一方が他方より高い収縮率で、実装面１０ｓ，２０ｓの方向に収縮した場合に、第一の方向の接合面５０と第二の方向の接合面５０とにそれぞれ応力が発生する方向に傾斜している。
【選択図】図２

Description

本発明は、電子部品の実装構造、およびその実装方法に関する。
近年、携帯情報端末といった分野を中心に、ますます電子機器の小型化、薄型化および低価格化が進み、半導体デバイスなどの電子部品を基板に高密度実装するための構造や方法の簡略化を目的とした様々な技術が提案されている。
例えば、特許文献１には、高密度実装を実現しながらも半導体デバイスと基板との機械的接続力が向上した実装方法の提案がされている。具体的には、半導体デバイスに形成されたバンプと基板に形成された実装用パッドとの接合において、少なくともどちらか一方の電極（バンプあるいはパッド）に複数の針状の突起を設けてアンカー接合する方法である。
また、例えば、特許文献２には、ファインピッチ化が進んで高さ方向のアスペクト比が大きくなったリードに対して、接合時のリードの倒れ現象が発生しにくい実装方法が提案されている。具体的には、半導体デバイスに形成されたバンプと基板に形成されたリードとの接合において、リードにバンプが嵌合する凹部を形成することで、接合時の加圧によってリードが変形することを低減し、リードの倒れ減少を防止する方法である。
特開２００２−２２２８３２号公報 特開２００９−２７７９８７号公報
しかしながら、特許文献１に記載される方法は、電極に針状の突起を形成する工程が複雑でコストがかかるという問題や、電極材料の選択に制限があるという問題があった。
また、特許文献２に記載される方法は、リードに凹部を形成する工程や、凹部にバンプを嵌合させる工程で高精度の位置合わせが要求され、高価な生産設備を必要としたり、歩留まりを下げてしまったりという問題があった。
つまり、ますます高密度化する電子部品の実装技術においては、より簡便な方法で、より高品質、より高信頼性の接続構造を提供することが課題であった。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
［適用例１］本適用例に係る電子部品の実装構造は、複数の第一の電極を有する第一の電子部品を、複数の第一の電極がそれぞれ接合される複数の第二の電極を有する第二の電子部品に実装する構造であって、第一の電極と第二の電極とが接合されたそれぞれの接合面は、第一の電極あるいは第二の電極が配列されている実装面方向に対して傾斜しており、接合面の傾斜方向は、少なくとも、第一の方向と、第二の方向とを有し、第一の方向と第二の方向は、第一の電子部品を第二の電子部品に実装した後に、第一の電子部品あるいは第二の電子部品のいずれか一方が他方より高い収縮率で、実装面方向に収縮した場合に、第一の方向の接合面と第二の方向の接合面とにそれぞれ応力が発生する方向に傾斜していることを特徴とする。
本適用例によれば、複数の第一の電極と複数の第二の電極とが接合されたそれぞれの接合面は、実装面方向に対して傾斜しており、第一の電子部品あるいは第二の電子部品のいずれか一方が他方より高い収縮率で実装面方向に収縮することにより接合面に応力が発生する。接合部分に発生するこの応力によって接合面の変形、新生面の生成、固相拡散の生成などが行われることで、接続抵抗の低減や接続強度の向上などが可能となり、より高品質、より高信頼性の接続構造が提供される。
［適用例２］上記適用例に係る電子部品の実装構造において、第一の電子部品と第二の電子部品とは、硬化収縮性を有する接着剤を介して接着されていることを特徴とする。
本適用例によれば、第一の電子部品と第二の電子部品とは、硬化収縮性を有する接着剤を介して接着されるため、上述した第一の電子部品あるいは第二の電子部品の実装面方向の収縮で発生する応力に加えてさらに接着剤が収縮することによる応力が接合部に加わる。そのため、接合面の変形、新生面の生成、固相拡散の生成などがさらに積極的に行われることで、接続抵抗の低減や接続強度の向上などがさらに高い程度で可能となり、より高品質、より高信頼性の接続構造が提供される。
［適用例３］上記適用例に係る電子部品の実装構造において、第一の電極は、列を成して配置され、列の略中心から列の一方の端までの間に形成される接合面は、第一の方向に傾斜し、列の略中心から列の他方の端までの間に形成される接合面は、第二の方向に傾斜し、第一の方向と第二の方向は、列の延在方向で互いに逆向きの方向であることを特徴とする。
本適用例によれば、列を成して形成される接合面の第一の方向と第二の方向は、列の略中心を境に、列の延在方向で互いに逆向きの方向を向いている。そのため、第一の電子部品あるいは第二の電子部品が列の延在方向に収縮する場合に、その応力が、接合面に効率良く、またバランス良く加わる。その結果、接続抵抗の低減や接続強度の向上などがさらに高い程度で可能となり、より高品質、より高信頼性の接続構造が提供される。
［適用例４］上記適用例に係る電子部品の実装構造において、第一の電極は、列を成して配置され、列の特定の位置から列の一方の端までの間に形成される接合面は、第一の方向に傾斜し、列の特定の位置から列の他方の端までの間に形成される接合面は、第二の方向に傾斜し、第一の方向と第二の方向は、互いに逆向きの方向であり、特定の位置は、第一の方向の接合面の面積の総和と第二の方向の接合面の面積の総和とが略等しくなるように配置される位置であることを特徴とする。
本適用例によれば、列を成して形成される接合面の第一の方向と第二の方向は、列の延在方向で互いに逆向きの方向を向いており、また第一の方向の接合面の面積の総和と第二の方向の接合面の面積の総和とが略等しくなるように配置されている。そのため、第一の電極や第二の電極の大きさが異なることで接合面の面積が何種類かになる場合など、第一の方向と第二の方向に働く応力のバランスを取ることが可能となる。その結果、より安定的に接続抵抗の低減や接続強度の向上などを図ることが可能となる。
［適用例５］上記適用例に係る電子部品の実装構造において、複数の第一の電極あるいは複数の第二の電極のいずれか一方が、予め第一の方向あるいは第二の方向に傾斜する面を備え、傾斜する面を備えた、複数の第一の電極あるいは複数の第二の電極のいずれか一方を構成する材料の硬度が、傾斜する面を備えていない他方を形成する材料より高い（硬い）ことを特徴とする。
本適用例によれば、複数の第一の電極あるいは複数の第二の電極のいずれかの内、傾斜する面を備えた一方が、傾斜する面を備えていない他方より高い硬度の材料で構成されている。そのため、複数の第一の電極と複数の第二の電極のそれぞれを押圧して接合させた場合、傾斜面を持った硬度の高い材料が、傾斜面を持たない平坦な面を変形させることにより、傾斜した接合面を形成させることができる。つまり、複数の第一の電極と複数の第二の電極の両方を予め傾斜させておく必要はなく、硬度の高い材料で構成された第一の電極あるいは第二の電極を予め傾斜をもつ形状に成形しておくだけで良い。
［適用例６］上記適用例に係る電子部品の実装構造において、接合面の少なくとも一部が固相拡散接合によって形成されていることを特徴とする。
本適用例によれば、接合面の少なくとも一部が固相拡散接合によって形成されるため、接続抵抗の低減や接続強度の向上などが図られる。その結果、より高品質、より高信頼性の接続構造が提供される。
［適用例７］上記適用例に係る電子部品の実装構造において、接着剤には、導電性粒子を含んでいることを特徴とする。
本適用例によれば、接着剤に導電性粒子を含んでいるため、複数の第一の電極と複数の第二の電極のそれぞれを押圧して接合させた場合、導電性粒子が接合面に残ることにより、第一の電極と第二の電極との接続抵抗を低減させることができる。その結果、より高品質、より高信頼性の接続構造が提供される。
［適用例８］上記適用例に係る電子部品の実装構造において、導電性粒子が、接着剤に対して５重量％以上かつ３０重量％以下であることを特徴とする。
本適用例によれば、導電性粒子が、接着剤に対して５重量％以上かつ３０重量％以下であることにより、複数の第一の電極と複数の第二の電極のそれぞれを押圧して接合させた場合、導電性粒子を効率的に接合面に残すことができ、また第一の電極間、第二の電極間の充分な絶縁性を維持することができる。その結果、より高品質、より高信頼性の接続構造が提供される。
［適用例９］上記適用例に係る電子部品の実装構造において、導電性粒子が、金属粉であることを特徴とする。
本適用例によれば、導電性粒子が、金属粉であることにより、複数の第一の電極と複数の第二の電極のそれぞれを押圧して接合させた場合、金属粉が接合面に残ることにより、第一の電極と第二の電極との接続抵抗を低減させることができる。その結果、より高品質、より高信頼性の接続構造が提供される。
［適用例１０］上記適用例に係る電子部品の実装構造において、導電性粒子が、導電性の金属でコーティングされている樹脂であることを特徴とする。
本適用例によれば、導電性粒子が、導電性の金属でコーティングされている樹脂であることにより、複数の第一の電極と複数の第二の電極のそれぞれを押圧して接合させた場合、導電性の金属でコーティングされている樹脂が接合面に残ることにより、第一の電極と第二の電極との接続抵抗を低減させることができる。その結果、より高品質、より高信頼性の接続構造が提供される。
［適用例１１］上記適用例に係る電子部品の実装構造において、導電性粒子が、非金属の導電性素材でコーティングされている樹脂であることを特徴とする。
本適用例によれば、導電性粒子が、非金属の導電性素材でコーティングされている樹脂であることにより、複数の第一の電極と複数の第二の電極のそれぞれを押圧して接合させた場合、非金属の導電性素材でコーティングされている樹脂が接合面に残ることにより、第一の電極と第二の電極との接続抵抗を低減させることができる。その結果、より高品質、より高信頼性の接続構造が提供される。
［適用例１２］本適用例に係る電子部品の実装方法は、複数の第一の電極を有する第一の電子部品を、複数の第一の電極がそれぞれ接合される複数の第二の電極を有する第二の電子部品に実装する方法であって、複数の第一の電極あるいは複数の第二の電極の少なくともいずれか一方のそれぞれの接合面を、第一の電極あるいは第二の電極が配列されている実装面方向に対して、予め、少なくとも第一の方向と、第二の方向とに傾斜させて形成するステップと、第一の電子部品あるいは第二の電子部品の少なくともいずれか一方を予め加熱して熱膨張させるステップと、第一の電子部品と第二の電子部品とを、接着剤を介して接着し、第一の電極と第二の電極とを接合するステップと、第一の電子部品と第二の電子部品との接着後に冷却し、第一の電子部品あるいは第二の電子部品のいずれか一方を他方より高い収縮率で収縮させるステップと、第一の電子部品あるいは第二の電子部品のいずれか一方を他方より収縮させることで、第一の方向の接合面と第二の方向の接合面とに発生する応力によって、それぞれの接合面を押圧するステップと、を含むことを特徴とする。
本適用例によれば、第一の電極と第二の電極とが接合されたそれぞれの接合面は、実装面方向に対して傾斜して形成され、第一の電子部品あるいは第二の電子部品のいずれか一方が他方より高い収縮率で実装面方向に収縮することにより接合面に応力が発生する。接合部分に発生するこの応力によって接合面の変形、新生面の生成、固相拡散の生成などが行われることで、接続抵抗の低減や接続強度の向上などが可能となり、より高品質、より高信頼性の接続構造が提供される。
［適用例１３］上記適用例に係る電子部品の実装方法において、接着剤は、硬化収縮性を有する接着剤であることを特徴とする。
本適用例によれば、第一の電子部品と第二の電子部品とは、硬化収縮性を有する接着剤を介して接着されるため、上述した第一の電子部品あるいは第二の電子部品の実装面方向の収縮で発生する応力に加えてさらに接着剤が収縮することによる応力が接合部に加わる。そのため、接合面の変形、新生面の生成、固相拡散の生成などがさらに積極的に行われることで、接続抵抗の低減や接続強度の向上などがさらに高い程度で可能となり、より高品質、より高信頼性の接続構造が提供される。
［適用例１４］上記適用例に係る電子部品の実装方法において、第一の電極は、列を成すように配置し、列の略中心から列の一方の端までの間に形成する接合面が傾斜する方向を第一の方向とし、列の略中心から列の他方の端までの間に形成する接合面が傾斜する方向を第二の方向としたときに、第一の方向と第二の方向が、列の延在方向で互いに逆向きとなるようにそれぞれの接合面を形成することを特徴とする。
本適用例によれば、接合面の第一の方向と第二の方向は、列の略中心を境に、列の延在方向で互いに逆向きの方向を向いて形成される。そのため、第一の電子部品あるいは第二の電子部品が列の延在方向に収縮する場合に、その応力が、接合面に効率良く、またバランス良く加わる。その結果、接続抵抗の低減や接続強度の向上などがさらに高い程度で可能となり、より高品質、より高信頼性の接続構造が提供される。
［適用例１５］上記適用例に係る電子部品の実装方法において、第一の電極は、列を成すように配置し、列の特定の位置から列の一方の端までの間に形成する接合面が傾斜する方向を第一の方向とし、列の特定の位置から列の他方の端までの間に形成する接合面が傾斜する方向を第二の方向としたときに、第一の方向と第二の方向が、列の延在方向で互いに逆向きとなるようにそれぞれの接合面を形成し、特定の位置は、第一の方向の接合面の面積の総和と第二の方向の接合面の面積の総和とが略等しくなるように配置される位置とすることを特徴とする。
本適用例によれば、接合面の第一の方向と第二の方向は、列の延在方向で互いに逆向きの方向を向いており、また第一の方向の接合面の面積の総和と第二の方向の接合面の面積の総和とが略等しくなるように配置される。そのため、第一の電極や第二の電極の大きさが異なることで接合面の面積が何種類かになる場合など、第一の方向と第二の方向に働く応力のバランスを取ることが可能となる。その結果、より安定的に接続抵抗の低減や接続強度の向上などを図ることが可能となる。
［適用例１６］上記適用例に係る電子部品の実装方法において、複数の第一の電極あるいは複数の第二の電極のいずれか一方を構成する材料が、他方を構成する材料より硬度の高い硬い材料で構成され、硬い材料によって構成される複数の第一の電極あるいは複数の第二の電極のいずれか一方を、予め第一の方向あるいは第二の方向に傾斜するように形成することを特徴とする。
本適用例によれば、複数の第一の電極あるいは複数の第二の電極のいずれかの内、傾斜する面を備えた一方を、傾斜する面を備えていない他方より高い硬度の材料で構成している。そのため、複数の第一の電極と複数の第二の電極のそれぞれを押圧して接合させた場合、傾斜面を持った硬度の高い材料が、傾斜面を持たない平坦な面を変形させることにより、傾斜した接合面を形成させることができる。つまり、複数の第一の電極と複数の第二の電極の両方を予め傾斜させておく必要はなく、硬度の高い材料で構成された第一の電極あるいは第二の電極を予め傾斜をもつ形状に成形しておくだけで良い。
［適用例１７］上記適用例に係る電子部品の実装方法において、接合面の少なくとも一部を固相拡散接合によって形成することを特徴とする。
本適用例によれば、接合面の少なくとも一部が固相拡散接合によって形成されるため、接続抵抗の低減や接続強度の向上などが図られる。その結果、より高品質、より高信頼性の接続構造が提供される。
［適用例１８］上記適用例に係る電子部品の実装方法において、接着剤には、導電性粒子を含んでいることを特徴とする。
本適用例によれば、接着剤に導電性粒子を含めるため、複数の第一の電極と複数の第二の電極のそれぞれを押圧して接合させた場合、導電性粒子が接合面に残ることにより、第一の電極と第二の電極との接続抵抗を低減させることができる。その結果、より高品質、より高信頼性の接続構造が提供される。
［適用例１９］上記適用例に係る電子部品の実装方法において、導電性粒子が、接着剤に対して５重量％以上かつ３０重量％以下であることを特徴とする。
本適用例によれば、導電性粒子を、接着剤に対して５重量％以上かつ３０重量％以下とすることにより、複数の第一の電極と複数の第二の電極のそれぞれを押圧して接合させた場合、導電性粒子を効率的に接合面に残すことができ、また第一の電極間、第二の電極間の充分な絶縁性を維持することができる。その結果、より高品質、より高信頼性の接続構造が提供される。
［適用例２０］上記適用例に係る電子部品の実装方法において、導電性粒子が、金属粉であることを特徴とする。
本適用例によれば、導電性粒子を、金属粉とすることにより、複数の第一の電極と複数の第二の電極のそれぞれを押圧して接合させた場合、金属粉が接合面に残ることにより、第一の電極と第二の電極との接続抵抗を低減させることができる。その結果、より高品質、より高信頼性の接続構造が提供される。
［適用例２１］上記適用例に係る電子部品の実装方法において、導電性粒子が、導電性の金属でコーティングされている樹脂であることを特徴とする。
本適用例によれば、導電性粒子を、導電性の金属でコーティングされている樹脂とすることにより、複数の第一の電極と複数の第二の電極のそれぞれを押圧して接合させた場合、導電性の金属でコーティングされている樹脂が接合面に残ることにより、第一の電極と第二の電極との接続抵抗を低減させることができる。その結果、より高品質、より高信頼性の接続構造が提供される。
［適用例２２］上記適用例に係る電子部品の実装方法において、導電性粒子が、非金属の導電性素材でコーティングされている樹脂であることを特徴とする。
本適用例によれば、導電性粒子を、非金属の導電性素材でコーティングされている樹脂とすることにより、複数の第一の電極と複数の第二の電極のそれぞれを押圧して接合させた場合、非金属の導電性素材でコーティングされている樹脂が接合面に残ることにより、第一の電極と第二の電極との接続抵抗を低減させることができる。その結果、より高品質、より高信頼性の接続構造が提供される。
（ａ），（ｂ）実施形態１に係る電子部品を示す斜視図。 （ａ），（ｂ）電子部品の実装構造および実装方法の概略を説明する断面図。 （ａ）〜（ｃ）接合のメカニズムを説明する断面図。 （ａ），（ｂ）所望の傾斜接合面を形成する方法の一例を示す説明図。 （ａ）〜（ｅ）実施形態１に係る電子部品の実装工程を説明する断面図。 （ａ），（ｂ）実施形態２に係る電子部品の実装構造を説明する断面図。 （ａ）実施形態３に係る電子部品の実装構造を説明する斜視図、（ｂ）同平面図。 （ａ）変形例１に係る電子部品の実装構造を説明する断面図、（ｂ）同斜視図。 （ａ），（ｂ）変形例２に係る電子部品の実装構造を説明する断面図。
以下に本発明を具体化した実施形態について、図面を参照して説明する。以下は、本発明の一実施形態であって、本発明を限定するものではない。なお、以下の各図においては、説明を分かりやすくするため、実際とは異なる尺度で記載している場合がある。
（実施形態１）
図１（ａ），（ｂ）は、実施形態１に係る電子部品１００の組み立て前後の状態を示す斜視図である。電子部品１００は、第一の電子部品としての電子部品１０が第二の電子部品としての電子部品２０に接着剤３０を介して実装される形態で構成されている。
電子部品１０は、片方の面に複数の第一の電極としての電極１１を列状に備える平板状の電子部品である。電子部品１０の平板を成す基材には、好適例としてポリイミドを使用している。なお、ポリイミドに限定するものではなく、液晶ポリマー、ガラスエポキシ、フェノール樹脂、ポリエステル（ＰＥＴ；Polyethylene Terephthalate）、ポリエチレンナフタレート（ＰＥＮ；Polyethylene Naphthalate）などを用いても良い。
電子部品２０は、片方の面に複数の第二の電極としての電極２１を列状に備える平板状の電子部品である。電子部品２０の平板を成す基材には、好適例としてシリコン（Ｓｉ）を使用している。なお、シリコンに限定するものではなく、フェノール、コンポジット、ガラスエポキシ、ＢＴレジン、セラミック、ガラス、石英などを用いても良い。
電子部品１０と電子部品２０とは、互いに電極１１と電極２１とを内側に向けて対向し、個々の電極１１と電極１１の配列に合わせて配置された個々の電極２１とが、熱圧着されることで電気的に接続される。
電極１１は、好適例として銅（Ｃｕ）電極に対して金（Ａｕ）メッキ処理を行って形成している。電極２１は、好適例として金バンプにより形成している。なお、電極１１，２１に使用される材料は、これらに限定するものではなく、それぞれ、例えば、銅にニッケル／金メッキ、銅に錫（Ｓｎ）メッキ、銅に錫系メッキ（厚さ０．１〜１０μｍ、錫銀、錫銅、錫ビスマス、錫鉛、錫亜鉛など）、クロム（Ｃｒ）金などのスパッタ膜の上に金メッキ（０．１〜１０μｍ）、クロム金などのスパッタ膜の上に金メッキ（０．１〜１μｍ）/ニッケル（Ｎｉ）メッキ（０．１〜０．５μｍ）、クロム金などのスパッタ膜の上に金メッキ（０．１〜１μｍ）/ニッケルメッキ（０．１〜０．５μｍ）／金メッキ（０．０５〜１μｍ）などであっても良い。
接着剤３０には、熱硬化収縮性を有する接着剤を使用している。また、接着剤３０には、導電性粒子を接着剤に対して５重量％以上かつ３０重量％以下の比率で含有させている。導電性粒子としては、好適例として、導電性の金属でコーティングされている樹脂を使用しているが、これに限定するものではなく、例えば金属粉や、非金属の導電性素材でコーティングされている樹脂であっても良い。なお、必ずしも導電性粒子を含有する必要はない。
次に、本実施形態の実装構造および実装方法の概略を説明する。
図２（ａ）は、電子部品１０が電子部品２０に実装される前の状態を示す図１のＡ−Ａ’断面図である。図２（ａ）において、電極１１は、電子部品１０の実装面１０ｓ（図において下面）に列状に形成されている。また、電極２１は、電子部品２０の実装面２０ｓ（図において上面）に電極１１の配置に合わせて列状に形成されている。さらに接着剤３０が実装面２０ｓの上に電極２１を覆って塗布されている。
電極１１が電極２１と接合される被接合面１１ｓは、それぞれ実装面１０ｓに対して傾斜して形成されている。その傾斜方向には第一の方向と第二の方向との２つの方向があり、それぞれ列の延在方向で互いに逆向きの方向となっている。
なお、以降の説明において、電極の傾斜方向とは、図２（ａ）破線円内の斜視図に示すように、電極の被接合面が傾斜して形成されることによって、１つの電極内の被接合面の高さ（電極の厚さ）が部位により変わっている場合において、電極の高い（厚い）側から低い（薄い）側に向かう方向として説明する。
また、接合面とは、電極同士が接合して形成された面を言い、接合する前のそれぞれの電極の面を被接合面として説明する。
上記の傾斜をより具体的に説明すると、電極１１の列の略中心から列の一方の端（例えば図において左端）までの間の被接合面１１ｓが第一の方向に傾斜しており、各電極１１の高さ（電極１１の厚み）は、左側が高く（厚く）、列の中心側（右側）が低い（薄い）高さとなるように傾いている。電極１１の配列の略中心から列の他方の端（例えば図において右端）までの間の被接合面１１ｓが第一の方向とは逆の第二の方向に傾斜しており、各電極１１の高さ（電極１１の厚み）は、右側が高く（厚く）、列の中心側（左側）が低い（薄い）高さとなるように傾いている。つまり、被接合面１１ｓは、列の中心部を境に両側から中心部を向くような方向で傾斜している。
一方、電極２１が電極１１と接合される被接合面２１ｓも同様に実装面２０ｓに対して傾斜して形成されている。この傾斜方向は、電極１１と電極２１とが面で接合される方向であり、図示するように第一の方向と第二の方向との２つの方向がある。具体的には、電極１１の高さが高い（厚い）側は低く（薄く）、電極１１の高さが低い（薄い）側は高く（厚く）なるように、電極１１に合わせた傾斜となっている。換言すると、被接合面１１ｓと相対する被接合面２１ｓとが略平行に傾斜して形成されている。つまり、被接合面２１ｓは、列の中心部を境に中心部から両側を向くような方向で傾斜している。
図２（ｂ）は、電子部品１０が電子部品２０に実装された状態を示す図１のＢ−Ｂ’断面図である。電子部品１０が押圧され熱圧着により電子部品２０に実装されている。接着剤３０は、電極１１と電極２１とによって挟まれて押し出され、被接合面１１ｓと被接合面２１ｓとが接合して接合面５０が形成されている。この接合面５０は、実装面１０ｓ，２０ｓに対して傾斜をもって形成されている。接着剤３０は、実装時の熱で硬化し収縮することで電子部品１０と電子部品２０とを固定保持している。また、実装後に電子部品１００が冷却されると、熱膨張していた電子部品１０が収縮し、電極１１の間隔が狭まる方向で配列の中心方向に移動する。この移動方向は、被接合面１１ｓが被接合面２１ｓを押圧する方向に働くため、良好な接合が行われ維持される。
次に、このような実装構造において、接合部に発生する本実施形態の特徴としての接合のメカニズムについて詳しく説明する。図３（ａ）〜（ｃ）は、図２（ｂ）に破線で示すＣ部を拡大して接合のメカニズムを説明する断面図である。各図において、電子部品１０を熱圧着の際に押圧する力を押圧Ｆａ、接着剤３０が硬化収縮することで発生する力を収縮圧Ｆｂ、電子部品１０が冷却収縮することで発生する力を収縮圧Ｆｃとして説明する。
図３（ａ）は、電子部品１０が押圧され、電極１１と電極２１とが熱圧着される直前の状態を示している。
電子部品２０を固定保持して、加熱された電子部品１０を電子部品２０に押圧（押圧Ｆａ）していくと、接着剤３０は、電極１１と電極２１とによって挟まれながら押し出されていく。加熱された電子部品１０は、熱膨張するため、本来の電極１１の位置からややずれた位置（電極１１の列中心から列端部に向かう方向にずれた位置）で電極２１と接触する。
図３（ｂ）は、被接合面１１ｓと被接合面２１ｓとが接触し、熱圧着が進んでいる状態を示している。
被接合面１１ｓと被接合面２１ｓとが接触し押圧（押圧Ｆａ）されると接触部位が変形し新生面が形成されそれぞれを構成する金属の固相拡散が開始する。
加熱された電子部品１０の熱により接着剤３０が加熱され、接着剤３０の硬化収縮が開始し電子部品１０と電子部品２０とが引き付けられる（収縮圧Ｆｂ）。
電子部品１０への加熱を終え冷え始めると、熱膨張していた電子部品１０は、収縮を開始する（収縮圧Ｆｃ）。
押圧Ｆａ、収縮圧Ｆｂ，Ｆｃは、被接合面１１ｓと被接合面２１ｓとが押し合う応力Ｆｒを発生させる。特に、被接合面１１ｓと被接合面２１ｓとが傾斜して接触しているため、電子部品１０が冷却収縮することで発生する収縮圧Ｆｃが応力Ｆｒをより大きくすることに貢献している。加熱および応力Ｆｒにより、接合面５０の固相拡散が進み、良好な接合が形成される。
図３（ｃ）は、実装完了後の状態を示している。
押圧Ｆａは取り除かれているが、収縮圧Ｆｂ，Ｆｃは弱まりながらも残留し応力Ｆｒを発生し続けている。この残留する応力Ｆｒにより、接合面５０の接合状態は良好に維持され、より高い信頼性が得られる。
次に、本実施形態に係る電子部品１００の具体的な実装方法について説明する。
図４（ａ），（ｂ）は、所望の傾斜接合面を形成する方法の一例を示す説明図である。実装の前段階として、プレス法により、電極１１および電極２１の傾斜面（被接合面１１ｓ，２１ｓ）を形成している。
まず、図のように、予め、プレス法により所望する傾斜角度が得られるような金型７０、および金型７１を作成しておく。金型７０、および金型７１は、加工する電子部品１０や電子部品２０の複数の電極１１や複数の電極２１の位置に合わせて傾斜面を刻んだ金型である。
電極１１および電極２１は、電子部品１０および電子部品２０の表面に突出した形状（例えばバンプなど）として形成しておく。この段階では、被接合面１１ｓ，２１ｓは傾斜面である必要はなく、実装面１０ｓ，２０ｓに対して平行な平坦面、あるいは球面など平坦ではない面であっても良い。
次に、図４（ａ），（ｂ）に示すように、金型７０，７１で電子部品１０、電子部品２０の電極１１，２１のそれぞれをプレスして傾斜面を形成する。金型７０，７１により、ワンショットで簡便に傾斜形状の形成を行うことができる。
次に、実装工程について説明する。
図５（ａ）〜（ｅ）は、実施形態１に係る電子部品１００の実装工程を説明する断面図である。
（ａ）；まず、前述した方法にて被接合面２１ｓを傾斜させて形成した電子部品２０を実装ステージ（図示省略）にセットする。
（ｂ）；次に電子部品２０の実装面２０ｓ側に接着剤３０を塗布する。接着剤３０には、導電性粒子を含む熱硬化収縮性接着剤を用いている。接着剤３０は、電極２１が充分に覆われる程度に塗布する。
（ｃ）；次に、電子部品２０を保持し、加熱した電子部品１０を電極１１が電極２１に重なるように対向させる。電子部品１０は、熱により膨張する。
（ｄ）；電子部品１０を膨張させたまま、押圧して電子部品２０に熱圧着する。この時、電極１１と電極２１との位置あわせを充分に行う。具体的には、熱膨張による位置ずれを平面内で均等になるように合わせる。接着剤３０は、電子部品１０と電子部品２０とを接着し、加熱された電子部品１０によって加熱され、硬化収縮を開始する。
（ｅ）；次に、電子部品１０と電子部品２０とが接着された電子部品１００を実装ステージから外して全体を冷却させる。膨張した電子部品１０は、収縮を開始する。図３を参照して説明した応力Ｆｒの作用により、接合面５０が形成される。接合面５０には、固相拡散層が形成され、充分な接合が完了する。
以上述べたように、本実施形態による電子部品の実装構造、および実装方法によれば、以下の効果を得ることができる。
電極１１と電極２１とが接合された接合面５０は、実装面１０ｓ，２０ｓの方向に対して傾斜しており、電子部品１０が電子部品２０より高い収縮率で実装面１０ｓの方向に収縮することにより接合面に応力Ｆｒが発生する。接合部分に発生するこの応力Ｆｒによって接合面５０の変形、新生面の生成、固相拡散の生成などが行われることで、接続抵抗の低減や接続強度の向上などが可能となり、より高品質、より高信頼性の接続構造が提供される。
また、電子部品１０と電子部品２０とは、硬化収縮性を有する接着剤３０を介して接着されるため、上述した電子部品１０あるいは電子部品２０の実装面１０ｓ，２０ｓ方向の収縮で発生する収縮力Ｆｃに加えてさらに接着剤３０が収縮することによる収縮力Ｆｂが接合面５０に加わる。そのため、接合面５０の変形、新生面の生成、固相拡散の生成などがさらに積極的に行われることで、接続抵抗の低減や接続強度の向上などがさらに高い程度で可能となり、より高品質、より高信頼性の接続構造が提供される。
また、列を成して形成される接合面５０の第一の方向と第二の方向は、列の略中心を境に、列の延在方向で互いに逆向きの方向を向いている。そのため、電子部品１０が接合面５０の列の延在方向に収縮する場合に、その応力Ｆｒが、接合面５０に効率良く、またバランス良く加わる。その結果、接続抵抗の低減や接続強度の向上などがさらに高い程度で可能となり、より高品質、より高信頼性の接続構造が提供される。
また、接合面５０の少なくとも一部が固相拡散接合によって形成されるため、接続抵抗の低減や接続強度の向上などが図られる。その結果、より高品質、より高信頼性の接続構造が提供される。
また、接着剤３０に導電性粒子を含んでいるため、複数の電極１１と複数の電極２１のそれぞれを押圧して接合させた場合、導電性粒子が接合面５０に残ることにより、電極１１と電極２１との接続抵抗を低減させることができる。その結果、より高品質、より高信頼性の接続構造が提供される。
なお、接着剤３０は、熱硬化収縮性を有する接着剤を使用し、熱硬化収縮させることで、収縮圧Ｆｂを活用したが、熱硬化収縮性の接着剤に限定するものではなく、例えば紫外線などの活性化エネルギー線硬化収縮性の接着剤を用い、活性化エネルギー線を照射することで硬化収縮させる方法を取っても良い。
また、上記の方法では、電子部品１０を加熱膨張させ、実装後に冷却収縮する方法を取ったが、この方法に限定するものではない。例えば電子部品１０と電子部品２０とを構成する基材に熱膨張率の異なる材料を使用し、両部品を同時に加熱膨張させて実装する方法を取っても良い。具体的には、電子部品１０に膨張・収縮率の高い部材を使用し、熱圧着した後に電子部品１０が電子部品２０に比べて高い収縮率で収縮することを利用する。この方法によっても、上述した方法と同様の効果を得ることができる。
（実施形態２）
次に、実施形態２に係る電子部品の実装構造、および実装方法について説明する。なお、説明にあたり、上述の実施形態と同一の構成部位については、同一の番号を使用し、重複する説明は省略する。
図６（ａ），（ｂ）は、実施形態２に係る電子部品１０１の実装構造を説明する断面図である。実施形態１では、電極１１、電極２１の双方に傾斜面を形成したのに対して、本実施形態は、被接合面の傾斜を電極２１のみとしていることを特徴としている。
電子部品１０１は、電子部品１０に代わり、電子部品１０ｂで構成される。それ以外は、電子部品１００と同様の構造、同様の実装方法で構成される。また、電子部品１０ｂには、電極１１に代わり電極１１ｂが形成されている。それ以外は、電子部品１０と同様である。
電極１１ｂは、電極１１が実装面１０ｓに対して傾斜する被接合面１１ｓを有していたのに対して、電極１１ｂの被接合面１１ｂｓを意図して傾斜させていない。この点を除き、電子部品１００と電子部品１０１は同様に構成される。なお、電極１１ｂを構成する材料の硬度は、電極２１を構成する材料よりも低い硬度の（軟らかい）材料を用いている。つまり、傾斜面を持つより硬い電極が、傾斜面を持たないより軟らかい電極と接合する構成としている。
次に、このような実装構造における接合のメカニズムについて説明する。図６（ｂ）は、図６（ａ）に破線で示すＤ部を拡大して接合のメカニズムを説明する断面図である。
図において、電子部品１０ｂを押圧する力を押圧Ｆａ、接着剤３０が硬化収縮することで発生する力を収縮圧Ｆｂ、電子部品１０が冷却収縮することで発生する力を収縮圧Ｆｃとして説明する。
電子部品２０を固定保持して、加熱された電子部品１０ｂを電子部品２０に押圧（押圧Ｆａ）していくと、接着剤３０は、電極１１ｂと電極２１とによって挟まれながら押し出されていく。加熱された電子部品１０ｂは、熱膨張するため、本来の電極１１ｂの位置からややずれた位置（電極１１ｂの列中心から列端部に向かう方向にずれた位置）で電極２１と接触する。
電極１１ｂの被接合面１１ｂｓと被接合面２１ｓとが接触し押圧（押圧Ｆａ）されると接触部位が変形し新生面が形成されそれぞれを構成する金属の固相拡散が開始する。被接合面１１ｂｓは、被接合面２１ｓと平行関係にないため、電極１１ｂの角部（角の辺）が変形し、つぶれながら被接合面２１ｓとの接合面を形成していく。この際、電極１１ｂを構成する材料の硬度が、電極２１を構成する材料よりも軟らかいため、接合面５０が被接合面２１ｓの傾斜をある程度保ったまま形成される。なお、必ずしも、電極１１ｂを構成する材料の硬度が、電極２１を構成する材料よりも低い硬度の（軟らかい）材料を用いる必要はなく、同等の硬度をもった材料であっても良いが、電極１１ｂを構成する材料が軟らかいほうがより好ましい。
加熱された電子部品１０ｂの熱により接着剤３０が加熱され、接着剤３０の硬化収縮が開始し電子部品１０ｂと電子部品２０とが引き付けられる（収縮圧Ｆｂ）。
電子部品１０ｂへの加熱を終え冷え始めると、熱膨張していた電子部品１０ｂは、収縮を開始する（収縮圧Ｆｃ）。
押圧Ｆａ、収縮圧Ｆｂ，Ｆｃは、被接合面１１ｂｓと被接合面２１ｓとが押し合う応力Ｆｒを発生させる。特に、被接合面１１ｂｓと被接合面２１ｓとが傾斜角を残して接触しているため、電子部品１０ｂが冷却収縮することで発生する収縮圧Ｆｃが応力Ｆｒをより大きくすることに貢献している。加熱および応力Ｆｒにより、接合面５０の固相拡散が進み、良好な接合が形成される。
本実施形態による電子部品の実装構造、および実装方法によれば、実施形態１の効果に加えて、以下の効果を得ることが出来る。
電極１１ｂを構成する材料の硬度が、電極２１を構成する材料と同等かあるいはより軟らかいため、電極１１ｂと電極２１のそれぞれを押圧して接合させた場合、被接合面２１ｓが、傾斜面を持たない平坦な被接合面１１ｂｓを変形させることにより、傾斜した接合面を形成させることができる。つまり、電子部品１０ｂの電極１１ｂの形状を予め傾斜させる必要がないため、より簡便に実装させることができる。
（実施形態３）
次に、実施形態３に係る電子部品の実装構造、および実装方法について説明する。なお、説明にあたり、上述の実施形態と同一の構成部位については、同一の番号を使用し、重複する説明は省略する。
図７（ａ）は、実施形態３に係る電子部品２００の実装構造を説明する斜視図である。上述した実施形態は、電極１１および電極２１が一列に配列されていたのに対して、実施形態３は、マトリクス状（アレイ状）に配列された電極の接合において実施していることを特徴としている。
電子部品２００は、第一の電子部品としての電子部品１０ｃが第二の電子部品としての電子部品２０ｃに接着剤３０を介して実装される形態で構成されている。
電子部品１０ｃは、片方の面（実装面１０ｃｓ）に複数の第一の電極としての電極１１ｃをマトリクス状に備える平板状の電子部品である。
電子部品２０ｃは、片方の面（実装面２０ｃｓ）に複数の第二の電極としての電極２１ｃをマトリクス状に備える平板状の電子部品である。
接着剤３０は、実装面２０ｃｓの上に電極２１ｃを覆って塗布されている。
電子部品１０ｃの平板を成す基材の材料、電子部品２０の平板を成す基材の材料、接着剤３０、電極１１ｃ，１２ｃの材料は、実施形態１と同様のものを用いている。
電子部品１０ｃと電子部品２０ｃとは、互いに電極１１ｃと電極２１ｃとを内側に向けて対向し、個々の電極１１ｃと電極１１ｃの配列に合わせて配置された個々の電極２１ｃとが、熱圧着されることで電気的に接続される。
図７（ｂ）は、電子部品１０ｃおよび電子部品２０ｃをそれぞれ電極側から見た平面図である。図７（ｂ）において、電極１１ｃは、電子部品１０ｃの実装面１０ｃｓにマトリクス状に形成されている。また、電極２１ｃは、電子部品２０ｃの実装面２０ｃｓに電極１１ｃの配置に合わせてマトリクス状に配列されている。なお、この例では、中心部に電極を設けていない。
電極１１ｃが電極２１ｃと接合される被接合面１１ｃｓは、それぞれ実装面１０ｃｓに対して傾斜して形成されている。その傾斜方向は、個々の電極１１ｃの位置によって異なり、図に矢印で示すようにそれぞれの位置から平板状の電子部品１０ｃの中央部に向かう方向に傾斜している。つまり、電子部品１０ｃが、実装面１０ｃｓの中央部を中心として熱膨張した後に冷却されて収縮する方向に傾斜している。
電極２１ｃが電極１１ｃと接合される被接合面２１ｃｓは、それぞれ実装面２０ｃｓに対して傾斜して形成されている。その傾斜方向は、個々の電極２１ｃの位置によって異なり、図に矢印で示すようにそれぞれの位置から平板状の電子部品２０ｃの中央部に向かう方向とは逆の方向に傾斜している。つまり、熱膨張した電子部品１０ｃが、冷却されて収縮する場合に収縮する方向に対向する方向に傾斜している。
また、上記の傾斜方向に傾く被接合面１１ｃｓと相対する被接合面２１ｃｓとは、互いに対向させた場合に、略平行に傾斜している。
実装面にマトリクス状に配置された電極同士を上記のような傾斜面を形成して接合することで、実施形態１と同様の作用効果を得ることができる。
具体的には、電子部品２０ｃを固定保持して、加熱された電子部品１０ｃを電子部品２０ｃに押圧していくと、接着剤３０は、電極１１ｃと電極２１ｃとによって挟まれながら押し出されていく。加熱された電子部品１０ｃは、熱膨張するため、本来の電極１１ｃの位置からややずれた位置（平板状の電子部品１０ｃの中央部から周辺に向かう方向にずれた位置）で電極２１ｃと接触する。被接合面１１ｃｓと被接合面２１ｃｓとが接触し押圧されると接触部位が変形し新生面が形成されそれぞれを構成する金属の固相拡散が開始する。加熱された電子部品１０ｃの熱により接着剤３０が加熱され、接着剤３０の硬化収縮が開始し電子部品１０ｃと電子部品２０ｃとが引き付けられる。電子部品１０ｃへの加熱を終え冷え始めると、熱膨張していた電子部品１０ｃは、収縮を開始する。押圧、収縮圧は、被接合面１１ｃｓと被接合面２１ｃｓとが押し合う応力を発生させる。特に、被接合面１１ｃｓと被接合面２１ｃｓとが傾斜して接触しているため、電子部品１０ｃが冷却収縮することで発生する収縮圧が応力をより大きくすることに貢献している。加熱および応力により、接合面５０の固相拡散が進み、良好な接合が形成される。
以上述べたように、本実施形態による電子部品の実装構造、および実装方法によれば、マトリクス状に配列された電子部品同士の接合においても、接続抵抗の低減や接続強度の向上などが可能となり、より高品質、より高信頼性の接続構造が提供される。
なお、本発明は、上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを加えることが可能である。変形例を以下に述べる。
（変形例１）
変形例１に係る電子部品の実装構造、および実装方法について説明する。なお、説明にあたり、上述の実施形態と同一の構成部位については、同一の番号を使用し、重複する説明は省略する。
図８（ａ）変形例１に係る電子部品１０２の実装構造を示す断面図である。
実施形態１では、電極の接合面（被接合面１１ｓ，２１ｓ）の傾斜方向を、第一の方向と第二の方向との２つの方向とし、それぞれ列の延在方向で互いに逆向きの方向とした（図２（ａ））のに対して、本変形例では、接合面の傾斜を一方向のみで実施していることを特徴としている。
図８（ａ）において、電子部品１０２は、電子部品１０ａ，２０ａ、電極１１ａ，２１ａ、接着剤３０（図示省略）、連結部材８０などで構成されている。電極１１ａは、電子部品１０ａの実装面１０ａｓ（図において下面）に列状に形成されている。また、電極２１ａは、電子部品２０ａの実装面２０ａｓ（図において上面）に電極１１ａの配置に合わせて列状に配列されている。さらに接着剤３０が実装面２０ａｓの上に電極２１ａを覆って塗布されている。
連結部材８０は、電子部品１０ａ，２０ａのそれぞれの実装面１０ａｓ，２０ａｓに凹部８１，８２を設け、それぞれを嵌合することで電子部品１０ａ，２０ａの平面方向のズレを抑制する連結部材である。凹部８１，８２は、電極１１ａ，２１ａが列状に延在する延長方向の一端（凹部８１は、電極１１ａが傾斜する方向の一端、凹部８２は、電極２１ａが傾斜する方向とは逆方向の凹部８１に相対する一端）に設けられる。また凹部８１には、電子部品１０ａと電子部品２０ａとを接着した後の接着剤３０の硬化収縮の効果を妨げないように、わずかな収縮代（余裕）を持たせている。
このような連結部材８０を設ける構造とすることで、電子部品１０ａの膨張・収縮の方向が規制される。具体的には、電子部品１０ａを電子部品２０ａに実装（接着）する際に加熱されることにより膨張した電子部品１０ａは、連結部材８０と凹部８１とを合わせることにより膨張した方向が、図８（ａ）の断面図において一方向（図８（ａ）に示す熱膨張矢印の方向）のみとなるように規制される（実際には、図に交差する方向にも膨張する）。その結果、実装後に電子部品１０ａが冷却され収縮する方向は、膨張方向とは逆の一方向（図８（ａ）に示す冷却・収縮矢印の方向）に規制される。
従って、電極の接合面５０ａ（被接合面１１ａｓ，２１ａｓ）の傾斜方向は、収縮により接合面に応力が発生する方向のみ、つまり一方向の傾斜のみで同様の効果が得られることになる。
また、連結部材８０は、電極１１ａ，２１ａの列とは離れた位置に電極１１ａ，２１ａの列と平行して延在する配置としても良い。具体的には、この場合、図８（ｂ）に示すように、電子部品１０ａ，２０ａ、電極１１ａ，２１ａを、電子部品１０ａ’，２０ａ’、電極１１ａ’，２１ａ’のように配置する。この場合、電子部品１０ａ’を加熱・冷却した場合の膨張・収縮の方向は、電極１１ａ’，２１ａ’の列の方向と交差する方向となるため、電極１１ａ’，２１ａ’それぞれの被接合面は、電子部品１０ａ’が収縮する際に接合面に応力が発生する方向（列の方向と交差する方向）とすることで、同様の効果が得られる。また、この場合、各電極位置における膨張・収縮の量は、略同じとなるために接合に寄与する応力の効果も略同じとなり、接合の均質化においても効果がある。
（変形例２）
次に、変形例２に係る電子部品の実装構造について説明する。なお、説明にあたり、上述の実施形態と同一の構成部位については、同一の番号を使用し、重複する説明は省略する。
図９（ａ），（ｂ）（（ｂ）−１〜（ｂ）−３）は、変形例２に係る電子部品１０３の実装構造を説明する断面図である。上述した実施形態では、予め電極１１および電極２１の双方あるいは電極２１に傾斜面を形成していたが、本変形例では、被接合面に傾斜面を形成せず、一方の電極に凸部を形成している。なお、実装方法は、実施形態１と同様である。
図９（ａ）に示すように、電子部品１０３は、電子部品１０，２０に代わり、電子部品１０ｂ，２０ｂで構成される。それ以外は、電子部品１００と同様の構造、同様の実装方法で構成される。また、電子部品２０ｂには、電極２１に代わり電極２１ｂが形成されている。それ以外は、電子部品２０と同様である。
電極２１ｂは、電極２１の傾斜させた被接合面２１ｓに代わり、被接合面の約３分の２をへこませた形状をしている。つまり、図９（ｂ）−１に示すように電極２１ｂの断面はＬ字形を呈し、電極２１ｂの被接合面は、実装面と略平行の被接合面２１ｂｓ１と被接合面２１ｂｓ３および実装面に略垂直の被接合面２１ｂｓ２の３つの面に分割されている。突出した被接合面２１ｂｓ３の位置（つまり電極２１ｂの凸部）は、電子部品１０ｂと２０ｂとを接着した後に電子部品が冷却・収縮して電極１１ｂの側面が被接合面２１ｂｓ２を押す方向で応力が発生する側に設けられている。
また、熱膨張させる前の電極１１ｂのピッチＰ１１および累積ピッチＰ１１ａは、対応する電極２１ｂのピッチＰ２１および累積ピッチＰ２１ａの０．９９倍〜１倍としている。
本変形例に係る電子部品の実装構造、および実装方法によれば、電子部品１０ｂが熱膨張することにより、一旦、電極１１ｂの側面と被接合面２１ｂｓ２との間には隙間が開くが、電子部品１０ｂが冷却され収縮すると、それぞれは接合し、収縮圧Ｆｃによって接合面に応力が発生する。接合面５０には、収縮力ＦｂとＦｃによって応力が継続し接合面５０の固相拡散が進み、良好な接合が形成される。
（変形例３）
次に、変形例３に係る電子部品の実装構造について説明する。なお、説明にあたり、上述の実施形態と同一の構成部位については、同一の番号を使用し、重複する説明は省略する。
実施形態１では、図２（ａ）において、電極の被接合面の傾きに第一方向と第二方向とがあり、それぞれは、電極の配列の略中心を境に列の延在方向で互いに逆向きの方向を向いているとしたが、これに限定するものではない。変形例３では、電極の大きさが異なる場合の実装構造の例（図示省略）を示す。
図２（ａ）に示す電子部品１００において、第一方向に傾斜面を持つ電極と第二方向に傾斜面を持つ電極とで、それぞれの電極の大きさや数が等しい場合には、逆向きの方向の応力バランスを取ることができた。しかし、電極の大きさ（具体的には、接合面の面積の大きさ）が異なる場合には、バランスが崩れることが想定される。
変形例３では、第一方向と第二方向との境を、列の中心位置ではなく、第一の方向の接合面の面積の総和と第二の方向の接合面の面積の総和とが略等しくなるように配置される位置としている。このようにすることで、第一の方向と第二の方向に働く応力のバランスを取ることが可能となる。その結果、接合面の形成がより安定的に行われ、接続抵抗の低減や接続強度の向上などをより安定的に図ることが可能となる。
１０，２０…電子部品、１０ｓ，２０ｓ…実装面、１１，２１…電極、３０…接着剤、５０…接合面、７０，７１…金型、８０…連結部材、８１，８２…凹部、１００…電子部品、２００…電子部品。

Claims (22)

  1. 複数の第一の電極を有する第一の電子部品を、前記複数の第一の電極がそれぞれ接合される複数の第二の電極を有する第二の電子部品に実装する構造であって、
    前記第一の電極と前記第二の電極とが接合されたそれぞれの接合面は、前記第一の電極あるいは前記第二の電極が配列されている実装面方向に対して傾斜しており、
    前記接合面の傾斜方向は、少なくとも、第一の方向と、第二の方向とを有し、
    前記第一の方向と前記第二の方向は、前記第一の電子部品を前記第二の電子部品に実装した後に、前記第一の電子部品あるいは前記第二の電子部品のいずれか一方が他方より高い収縮率で前記実装面方向に収縮した場合に、前記第一の方向の前記接合面と前記第二の方向の前記接合面とにそれぞれ応力が発生する方向に傾斜していることを特徴とする電子部品の実装構造。
  2. 前記第一の電子部品と前記第二の電子部品とは、硬化収縮性を有する接着剤を介して接着されていることを特徴とする請求項１に記載の電子部品の実装構造。
  3. 前記第一の電極は、列を成して配置され、
    前記列の略中心から前記列の一方の端までの間に形成される前記接合面は、前記第一の方向に傾斜し、
    前記列の略中心から前記列の他方の端までの間に形成される前記接合面は、前記第二の方向に傾斜し、
    前記第一の方向と前記第二の方向は、前記列の延在方向で互いに逆向きの方向であることを特徴とする請求項１または請求項２に記載の電子部品の実装構造。
  4. 前記第一の電極は、列を成して配置され、
    前記列の特定の位置から前記列の一方の端までの間に形成される前記接合面は、前記第一の方向に傾斜し、
    前記列の前記特定の位置から前記列の他方の端までの間に形成される前記接合面は、前記第二の方向に傾斜し、
    前記第一の方向と前記第二の方向は、互いに逆向きの方向であり、
    前記特定の位置は、前記第一の方向の前記接合面の面積の総和と前記第二の方向の前記接合面の面積の総和とが略等しくなるように配置される位置であることを特徴とする請求項１または請求項２に記載の電子部品の実装構造。
  5. 前記複数の第一の電極あるいは前記複数の第二の電極のいずれか一方が、予め前記第一の方向あるいは前記第二の方向に傾斜する面を備え、
    前記傾斜する面を備えた、前記複数の第一の電極あるいは前記複数の第二の電極のいずれか一方を形成する材料の硬度が、前記傾斜する面を備えていない他方を構成する材料より硬いことを特徴とする請求項１ないし請求項４のいずれか一項に記載の電子部品の実装構造。
  6. 前記接合面の少なくとも一部が固相拡散接合によって形成されていることを特徴とする請求項１ないし請求項５のいずれか一項に記載の電子部品の実装構造。
  7. 前記接着剤には、導電性粒子が含まれていることを特徴とする請求項２に記載の電子部品の実装構造。
  8. 前記導電性粒子が、前記接着剤に対して５重量％以上かつ３０重量％以下であることを特徴とする請求項７に記載の電子部品の実装構造。
  9. 前記導電性粒子が、金属粉であることを特徴とする請求項７あるいは請求項８に記載の電子部品の実装構造。
  10. 前記導電性粒子が、導電性の金属でコーティングされている樹脂であることを特徴とする請求項７あるいは請求項８に記載の電子部品の実装構造。
  11. 前記導電性粒子が、非金属の導電性素材でコーティングされている樹脂であることを特徴とする請求項７あるいは請求項８に記載の電子部品の実装構造。
  12. 複数の第一の電極を有する第一の電子部品を、前記複数の第一の電極がそれぞれ接合される複数の第二の電極を有する第二の電子部品に実装する方法であって、
    前記複数の第一の電極あるいは前記複数の第二の電極の少なくともいずれか一方のそれぞれの接合面を、前記第一の電極あるいは前記第二の電極が配列されている実装面方向に対して、予め、少なくとも第一の方向と、第二の方向とに傾斜させて形成するステップと、
    前記第一の電子部品あるいは前記第二の電子部品の少なくともいずれか一方を予め加熱して熱膨張させるステップと、
    前記第一の電子部品と前記第二の電子部品とを、接着剤を介して接着し、前記第一の電極と前記第二の電極とを接合するステップと、
    前記第一の電子部品と前記第二の電子部品との接着後に冷却し、前記第一の電子部品あるいは前記第二の電子部品のいずれか一方を他方より高い収縮率で収縮させるステップと、
    前記第一の電子部品あるいは前記第二の電子部品のいずれか一方を他方より収縮させることで、前記第一の方向の前記接合面と前記第二の方向の前記接合面とに発生する応力によって、それぞれの前記接合面を押圧するステップと、を含むことを特徴とする電子部品の実装方法。
  13. 前記接着剤は、硬化収縮性を有する接着剤であることを特徴とする請求項１２に記載の電子部品の実装方法。
  14. 前記第一の電極は、列を成すように配置し、
    前記列の略中心から前記列の一方の端までの間に形成する前記接合面が傾斜する方向を前記第一の方向とし、前記列の略中心から前記列の他方の端までの間に形成する前記接合面が傾斜する方向を前記第二の方向としたときに、前記第一の方向と前記第二の方向が、前記列の延在方向で互いに逆向きとなるようにそれぞれの接合面を形成することを特徴とする請求項１２または請求項１３に記載の電子部品の実装方法。
  15. 前記第一の電極は、列を成すように配置し、
    前記列の特定の位置から前記列の一方の端までの間に形成する前記接合面が傾斜する方向を前記第一の方向とし、前記列の前記特定の位置から前記列の他方の端までの間に形成する前記接合面が傾斜する方向を前記第二の方向としたときに、前記第一の方向と前記第二の方向が、前記列の延在方向で互いに逆向きとなるようにそれぞれの接合面を形成し、
    前記特定の位置は、前記第一の方向の前記接合面の面積の総和と前記第二の方向の前記接合面の面積の総和とが略等しくなるように配置される位置とすることを特徴とする請求項１２または請求項１３に記載の電子部品の実装方法。
  16. 前記複数の第一の電極あるいは前記複数の第二の電極のいずれか一方を構成する材料が、他方を構成する材料より硬度の高い硬い材料で構成され、前記硬い材料によって構成される前記複数の第一の電極あるいは前記複数の第二の電極のいずれか一方を、予め前記第一の方向あるいは前記第二の方向に傾斜するように形成することを特徴とする請求項１２ないし請求項１５のいずれか一項に記載の電子部品の実装方法。
  17. 前記接合面の少なくとも一部を固相拡散接合によって形成することを特徴とする請求項１２ないし請求項１６のいずれか一項に記載の電子部品の実装方法。
  18. 前記接着剤には、導電性粒子を含んでいることを特徴とする請求項１２または請求項１３に記載の電子部品の実装方法。
  19. 前記導電性粒子が、前記接着剤に対して５重量％以上かつ３０重量％以下であることを特徴とする請求項１８に記載の電子部品の実装方法。
  20. 前記導電性粒子が、金属粉であることを特徴とする請求項１８あるいは請求項１９に記載の電子部品の実装方法。
  21. 前記導電性粒子が、導電性の金属でコーティングされている樹脂であることを特徴とする請求項１８あるいは請求項１９に記載の電子部品の実装方法。
  22. 前記導電性粒子が、非金属の導電性素材でコーティングされている樹脂であることを特徴とする請求項１８あるいは請求項１９に記載の電子部品の実装方法。
JP2011161715A 2011-07-25 2011-07-25 電子部品の実装構造および実装方法 Withdrawn JP2013026538A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011161715A JP2013026538A (ja) 2011-07-25 2011-07-25 電子部品の実装構造および実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011161715A JP2013026538A (ja) 2011-07-25 2011-07-25 電子部品の実装構造および実装方法

Publications (1)

Publication Number Publication Date
JP2013026538A true JP2013026538A (ja) 2013-02-04

Family

ID=47784500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011161715A Withdrawn JP2013026538A (ja) 2011-07-25 2011-07-25 電子部品の実装構造および実装方法

Country Status (1)

Country Link
JP (1) JP2013026538A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015107796A1 (ja) * 2014-01-20 2015-07-23 三菱電機株式会社 半導体素子およびその製造方法、ならびに半導体装置
JP2018207015A (ja) * 2017-06-07 2018-12-27 富士通株式会社 電子装置、電子装置の製造方法及び電子機器
JP7491769B2 (ja) 2020-08-04 2024-05-28 株式会社ジャパンディスプレイ 回路基板、ｌｅｄモジュール及び表示装置、並びにｌｅｄモジュールの作製方法及び表示装置の作製方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015107796A1 (ja) * 2014-01-20 2015-07-23 三菱電機株式会社 半導体素子およびその製造方法、ならびに半導体装置
JP2018207015A (ja) * 2017-06-07 2018-12-27 富士通株式会社 電子装置、電子装置の製造方法及び電子機器
JP7491769B2 (ja) 2020-08-04 2024-05-28 株式会社ジャパンディスプレイ 回路基板、ｌｅｄモジュール及び表示装置、並びにｌｅｄモジュールの作製方法及び表示装置の作製方法

Similar Documents

Publication Publication Date Title
US7563651B2 (en) Method of fabricating a substrate with a concave surface
US6614111B2 (en) Semiconductor device using bumps, method for fabricating same, and method for forming bumps
KR101698720B1 (ko) 플렉시블 기판에 대한 휨 제어
EP2136394A1 (en) Semiconductor device
US20130026655A1 (en) Chip package structure and method of manufacturing the same
US7423348B2 (en) Chip structure and chip package structure
JP2019015899A (ja) 表示装置の製造方法、チップ部品の転写方法、および転写部材
US20090166784A1 (en) Semiconductor device and method for fabricating semiconductor device
US20210082895A1 (en) Semiconductor device and manufacturing method thereof
JP5029597B2 (ja) カード型記録媒体およびカード型記録媒体の製造方法
JPWO2009001564A1 (ja) 半導体素子の実装構造体及びその製造方法、半導体素子の実装方法、並びに加圧ツール
JP2011061112A (ja) 半導体チップ積層体及び製造方法
KR20070019798A (ko) 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
JP5018270B2 (ja) 半導体積層体とそれを用いた半導体装置
JP2012074497A (ja) 回路基板
JP2013026538A (ja) 電子部品の実装構造および実装方法
US7994638B2 (en) Semiconductor chip and semiconductor device
US10163820B2 (en) Chip carrier and method thereof
JP6128993B2 (ja) 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法
JP2008028011A (ja) モールドパッケージおよびその製造方法
JP2010251547A (ja) 半導体装置及びその製造方法
JP5451053B2 (ja) フリップチップ実装方法とフリップチップ実装装置
JP2002026250A (ja) 積層回路モジュールの製造方法
JP3807502B2 (ja) 半導体装置の製造方法
US20180358320A1 (en) Electronic device, electronic device manufacturing method, and electronic apparatus

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141007