JPWO2009001564A1 - 半導体素子の実装構造体及びその製造方法、半導体素子の実装方法、並びに加圧ツール - Google Patents

半導体素子の実装構造体及びその製造方法、半導体素子の実装方法、並びに加圧ツール Download PDF

Info

Publication number
JPWO2009001564A1
JPWO2009001564A1 JP2009520355A JP2009520355A JPWO2009001564A1 JP WO2009001564 A1 JPWO2009001564 A1 JP WO2009001564A1 JP 2009520355 A JP2009520355 A JP 2009520355A JP 2009520355 A JP2009520355 A JP 2009520355A JP WO2009001564 A1 JPWO2009001564 A1 JP WO2009001564A1
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
semiconductor chip
tool
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009520355A
Other languages
English (en)
Other versions
JP5084829B2 (ja
Inventor
鉄平 岩瀬
鉄平 岩瀬
戸村　善広
善広 戸村
一博 登
一博 登
山田　雄一郎
雄一郎 山田
謙太郎 熊澤
謙太郎 熊澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009520355A priority Critical patent/JP5084829B2/ja
Publication of JPWO2009001564A1 publication Critical patent/JPWO2009001564A1/ja
Application granted granted Critical
Publication of JP5084829B2 publication Critical patent/JP5084829B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B30—PRESSES
    • B30B—PRESSES IN GENERAL
    • B30B5/00—Presses characterised by the use of pressing means other than those mentioned in the preceding groups
    • B30B5/02—Presses characterised by the use of pressing means other than those mentioned in the preceding groups wherein the pressing means is in the form of a flexible element, e.g. diaphragm, urged by fluid pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/75303—Shape of the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75756—Guiding structures in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Fluid Mechanics (AREA)
  • Mechanical Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

半導体チップのパッド上に形成されたバンプと、表面にシート状の封止接着用樹脂を貼り付けた基板を対向させ、ツールで押し付けることで、半導体チップと基板の間に封止接着樹脂が充填され、かつ半導体チップのパッドと基板の電極がバンプを介して接続されて形成される半導体チップの実装構造において、半導体チップのコーナー部分における側面全体が封止接着用樹脂によって覆われるようにする。これにより、実装時の加熱、冷却処理によって生じる各部材の熱膨張、収縮差および実装後の機械的な負荷に対する基板のたわみによる半導体チップのコーナー部分に発生する負荷を軽減し、チップ内部の破壊を回避できる。

Description

本発明は、半導体素子の素子電極と基板の基板電極とを突起電極を介して接続するとともに、半導体素子と基板との間に封止接着用樹脂を配置して、半導体素子が基板に実装された半導体素子の実装構造体及びその製造方法、並びに半導体素子の実装方法に関する。
電子部品として従来の半導体パッケージに比較して実装面積を大幅に縮小できるベアチップ実装が利用される中で、基板の回路形成面に半導体チップ（半導体素子）の回路形成面を対向させ、金などの金属で形成されるバンプ（突起電極）を介して重ね合わせることで導通をとるフェイスダウン実装が幅広く利用されている。このようなフェイスダウン実装は、基板の回路形成面と半導体チップの回路形成面の反対側の面を対向させ、ワイヤボンディングによって金属細線を引き出すことで両端子を接続するフェイスアップ実装と比較して、半導体チップおよび実装構造全体のさらなる小型化を行うことができる。
中でも、半導体チップのパッド上に形成されたバンプと、表面にシート状の封止接着用樹脂を貼り付けた基板を対向させ押し付けるシート接合工法は、半導体チップと基板の間における封止接着用樹脂の充填と、半導体チップのパッドと、基板の電極とのバンプを介した接続を同時に行うことができ、工程の簡略化、短時間化の面で有効とされ、幅広く利用されている。
特開２００３−１０９９８８号公報 特開２００５−３２９５２号公報
近年、半導体パッケージの小型、低コスト化のためのチップ内部配線の微細化を目的とした、チップ内部の絶縁材料の低誘電率化が進められている。この低誘電率な絶縁材料（以下「Ｌｏｗ−ｋ材料」とする。）に関しては、誘電率の低下とともにその機械的強度の脆弱化も進行し、半導体チップの実装時において、Ｌｏｗ−ｋ材料の脆弱性が原因となった半導体チップの内部破壊が生じる可能性が懸念されている。
一般に、半導体チップの熱膨張係数は封止接着用樹脂（アンダーフィル）や基板の熱膨張係数と比べ極端に小さく、実装時の加熱処理及び冷却処理によって生じる各部材の熱膨張や熱収縮差によって半導体チップの各部分には大きな応力負荷が発生する。特に方形状の半導体チップのコーナー部分（角部）では、貼り付けられたシート状の封止接着用樹脂が十分に流れ出ず、半導体チップの側面が露出された状態になることから、その応力負荷の影響は大きくなり、実装後にクラックや剥離が発生する可能性が生じる。
これら負荷を軽減するために、例えば特許文献１では、半導体チップを押し付ける金属製のツールとして金属突起部のついたものを用い、半導体チップの押し付け時に流れ出る封止樹脂をせきとめることで、半導体チップ周囲にフィレット部（裾拡がり部分）を形成し易くする方法が挙げられている。しかしながら、特許文献１の方法では、金属製のツールが基板の形状や姿勢等のバラツキや半導体チップの位置ずれなどを許容できず、フィレット部の形状がバラツキ安定しないという問題が生じる。これに対して特許文献２では、半導体チップを押し付けるツールとして、金属製のツールではなく、ゴムに代表される弾性体ツールを用いることによって、半導体チップ周囲の封止接着用樹脂も弾性体で加熱・硬化させ、半導体チップ周囲のフィレット部を安定に形成する方法が提案されている。しかしながら、特許文献２の方法では、半導体チップのコーナーのフィレット量（樹脂量）は十分でなく、半導体チップの側面が覆われることなく露出されていることは変わらず、半導体チップを十分に保護することはできない。さらに加えて、弾性体の変形により半導体チップに十分な荷重が伝えられず、電極間の接合が確保できない可能性もある。
従って、本発明の目的は、上記問題を解決することにあって、半導体素子の素子電極と基板の基板電極とを突起電極を介して接続されるとともに、上記半導体素子と上記基板との間に封止接着用樹脂を配置して、上記半導体素子が上記基板に実装された半導体素子の実装において、実装時の加熱処理や冷却処理によって生じる各部材の熱膨張差及び熱収縮差、並びに実装後の機械的な負荷に対する基板のたわみによる半導体素子の角部分に発生する負荷を軽減し、半導体素子の実装構造体の内部破壊を回避することができる半導体素子の実装構造体及び半導体素子の実装方法、並びに実装方法に用いられる加圧ツールを提供することにある。
上記目的を達成するために、本発明は以下のように構成する。
本発明の第１態様によれば、基板における半導体素子の実装領域上に封止接着用樹脂を介在させて半導体素子を配置し、
その平面形状が半導体素子よりも大きく形成された平坦面を有する剛体材料により形成された加圧部材と、加圧部材の平坦面の周囲に配置された弾性体とを備える加圧ツールを用いて、加圧部材の平坦面により半導体素子の上面を押圧して、半導体素子のそれぞれの素子電極と基板のそれぞれの基板電極とを、それぞれの突起電極を介して接続しながら、半導体素子と基板との対向領域を樹脂により封止し、それとともに、対向領域外へ樹脂の一部を押し拡げて、半導体素子の角部の外側において、加圧ツールの平坦面、弾性体、および半導体素子の側面により囲まれた空間に対向領域外へ拡がる樹脂を充填し、
その後、樹脂を加熱して硬化させて、半導体素子と基板との対向領域の外側に、対向領域外への封止接着用樹脂の拡がり部分であるフィレット部を形成して、半導体素子の少なくとも角部における側面全体がフィレット部により覆われるとともに、フィレット部の上部に半導体素子の上面に沿った平坦面が形成された半導体素子の実装構造体を形成する、半導体素子の実装構造体の製造方法を提供する。
本発明の第２態様によれば、剛体により形成されたツール本体部をさらに備えるとともに、ツール本体部の下面に弾性体が固定され、弾性体の下面中央に加圧部材が取り付けられた加圧ツールを用いて、半導体素子の押圧動作が行われる、第１態様に記載の半導体素子の実装構造体の製造方法を提供する。
本発明の第３態様によれば、加圧部材として金属板を用いた加圧ツールを用いて、半導体素子の押圧動作が行われる、第１態様に記載の半導体素子の実装構造体の製造方法を提供する。
本発明の第４態様によれば、加圧部材の平坦面よりも突出するように弾性体が形成された加圧ツールを用いて、半導体素子の押圧動作が行われる、第１態様に記載の半導体素子の実装構造体の製造方法を提供する。
本発明の第５態様によれば、加圧ツールによる半導体素子の押圧動作により、対向領域の全周囲に拡がるように樹脂を押し拡げ、
その後、封止接着用樹脂を硬化させて、半導体素子の全周囲における側面全体がフィレット部により覆われた半導体素子の実装構造体を形成する、第１態様に記載の半導体素子の実装構造体の製造方法を提供する。
本発明の第６態様によれば、加圧ツールによる半導体素子の押圧動作を行う際に、弾性体を変形させながら、加圧ツールの平坦面、弾性体、および半導体素子の側面により囲まれた空間内に充填された封止接着用樹脂を弾性体により押圧して、
その後、樹脂を硬化させることにより、半導体素子の角部に近接する位置におけるフィレット部に凹状湾曲面が形成された半導体素子の実装構造体を形成する、第１態様に記載の半導体素子の実装構造体の製造方法を提供する。
本発明の第７態様によれば、加圧ツールによる半導体素子の押圧動作を行う際に、加圧ツールの平坦面、弾性体、および半導体素子の側面により囲まれた空間を、半導体素子の角部近傍の空間容積が、半導体素子の隣接する角部間の端部近傍の空間容積よりも大きくなるように形成して、封止接着用樹脂を空間内に充填する、第１態様に記載の半導体素子の実装構造体の製造方法を提供する。
本発明の第８態様によれば、複数の素子電極を有する半導体素子と、
複数の基板電極を有する基板と、
それぞれの素子電極と基板電極とを接続する複数の突起電極と、
それぞれの素子電極、基板電極、及び突起電極を封止するとともに、半導体素子と基板とを接着するように、半導体素子と基板との間に配置された封止接着用樹脂とを備え、
半導体素子と基板との対向領域の外側に、対向領域外への封止接着用樹脂の拡がり部分であるフィレット部が配置され、
半導体素子の少なくとも角部における側面全体がフィレット部により覆われるとともに、フィレット部の上部に、半導体素子の上面に沿った平坦面が形成されている、半導体素子の実装構造体を提供する。
本発明の第９態様によれば、半導体素子の全周囲における側面全体がフィレット部により覆われている、第８態様に記載の半導体素子の実装構造体を提供する。
本発明の第１０態様によれば、半導体素子の角部に近接する位置におけるフィレット部が凹状湾曲面を有する、第８態様に記載の半導体素子の実装構造体を提供する。
本発明の第１１態様によれば、凹状湾曲面の頂部は、半導体素子の角部から外側方向に離間して配置され、半導体素子の角部と凹状湾曲面の頂部との間にフィレット部の平坦面が配置されている、第１０態様に記載の半導体素子の実装構造体を提供する。
本発明の第１２態様によれば、半導体素子の角部近傍のフィレット部における樹脂量が、半導体素子の隣接する角部間の端部近傍のフィレット部における樹脂量よりも多くなるように、フィレット部が形成されている、第８態様に記載の半導体素子の実装構造体を提供する。
本発明の第１３態様によれば、基板における半導体素子の実装領域上に封止接着用樹脂を介在させて半導体素子を配置し、
半導体素子を基板に対して封止接着用樹脂を介在させて押圧して、半導体素子のそれぞれの素子電極と基板のそれぞれの基板電極とを、それぞれの突起電極を介して接続しながら、それぞれの素子電極、基板電極、及び突起電極を樹脂により封止し、それとともに、実装領域外へ拡がる封止接着用樹脂が半導体素子の上面より上方へ移動することを抑制しながら、樹脂により半導体素子の角部の側面全体を覆い、
その後、封止接着用樹脂を加熱して硬化させて、半導体素子を基板に実装して、実装領域の外側に、実装領域外への封止接着用樹脂の拡がり部分であるフィレット部を形成して、半導体素子の少なくとも角部における側面全体がフィレット部により覆われるとともに、フィレット部の上部に半導体素子の上面に沿った平坦面が形成された半導体素子の実装構造体を形成する、半導体素子の実装方法を提供する。
本発明の第１４態様によれば、封止接着用樹脂を介して半導体素子を基板に加圧して、半導体素子の複数の素子電極を基板の複数の基板電極に突起電極を介して接続するとともに、それぞれの素子電極、基板電極、及び突起電極を封止して、半導体素子を基板に実装する加圧ツールにおいて、
その平面形状が上記半導体素子よりも大きく形成された平坦面を有し、剛体材料により形成された加圧部材と、
加圧部材の平坦面の周囲に配置された弾性体とを備える、加圧ツールを提供する。
本発明の第１５態様によれば、剛体により形成されたツール本体部をさらに備え、
ツール本体部の下面に弾性体が装備され、弾性体の下面中央に加圧部材が取り付けられている、第１４態様に記載の加圧ツールを提供する。
本発明の第１６態様によれば、加圧部材は金属板である、第１５態様に記載の加圧ツールを提供する。
本発明の第１７態様によれば、加圧部材の平坦面よりも突出するように弾性体が形成されている、第１４態様に記載の加圧ツールを提供する。
本発明によれば、半導体素子の角部における側面全体を封止接着用樹脂により覆うことができるため、半導体素子の実装時における加熱処理や冷却処理によって生じる各部材の熱膨張差及び熱収縮差、並びに実装後の機械的な負荷に対する基板のたわみにより半導体素子の角部分に生じる応力負荷を、角部の側面を覆うように配置される封止接着用樹脂により軽減することができ、半導体素子の実装構造体の内部破壊を回避することができる。
本発明のこれらの態様と特徴は、添付された図面についての好ましい実施形態に関連した次の記述から明らかになる。この図面においては、
図１は、本発明の第１実施形態にかかる半導体チップの実装構造体の模式断面図であり、 図２は、図１の実装構造体の部分Ｐの模式拡大断面図であり、 図３は、図１の実装構造体の模式平面図であり、 図４は、第１実施形態の比較例の実装構造体のフィレット部近傍の模式断面図であり、 図５は、第１実施形態の実装構造体のフィレット部近傍の模式断面図であり、 図６は、第１実施形態の実装構造体の製造方法の模式説明図（押圧前）であり、 図７は、第１実施形態の実装構造体の製造方法の模式説明図（押圧中）であり、 図８は、図７の実装構造体の部分Ｑの模式拡大断面図であり、 図９は、第１実施形態のツールの加圧面における模式平面図であり、 図１０は、第１実施形態の変形例にかかるツールの模式断面図であり、 図１１は、本発明の第２実施形態にかかる半導体チップの実装構造体の製造方法の模式説明図（押圧前）であり、 図１２は、第２実施形態の実装構造体の製造方法の模式説明図（押圧中）であり、 図１３は、図１２の実装構造体の部分Ｒの模式拡大断面図であり、 図１４は、本発明の第３実施形態にかかる半導体チップの実装構造体の模式平面図であり、 図１５は、第３実施形態のツールの加圧面における模式平面図である。
本発明の記述を続ける前に、添付図面において同じ部品については同じ参照符号を付している。
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
（第１実施形態）
本発明の第１の実施形態にかかる半導体素子の実装構造体の一例である半導体チップの実装構造体１の模式断面図を図１に示し、図１の実装構造体１における部分Ｐの拡大模式断面図を図２に示し、実装構造体１の模式平面図を図３に示す。なお、図１は、図３におけるＡ−Ａ線断面図である。
図１及び図３に示すように、本第１実施形態の半導体チップの実装構造体１においては、基板１１の上に封止接着用樹脂の一例である封止樹脂（例えばシート状のアンダーフィル）１２が配置され、この封止樹脂１２を介して半導体チップ１３が実装されている。半導体チップ１３の図示下面側である回路形成面には、素子電極の一例である複数のパッド１３ａが形成されている。これらのパッド１３ａの形成位置に対応するように基板１１の図示上面側である回路形成面には、複数の基板電極１１ａが形成されている。それぞれのパッド１３ａはそれぞれの基板電極１１ａに突起電極の一例であるバンプ１４を介して個別に電気的に接続されている。また、封止樹脂１２は、絶縁性樹脂材料により形成されており、互いに電気的に接続された状態のそれぞれのパッド１３ａ、基板電極１１ａ、及びバンプ１４を完全に覆って封止するとともに、これらの接続状態を維持するように、半導体チップ１３と基板１１との間に介在して両者を接着している。このような状態にて、半導体チップ１３が基板１１に実装されて、半導体チップの実装構造体１、すなわち半導体パッケージ部品が構成されている。
また、図３の模式平面図に示すように、封止樹脂１２は、半導体チップ１３と基板１１との対向領域（あるいは実装領域）の外側に向けて拡がるように配置されており、図１の模式断面図に示すような裾拡がり部分であるフィレット部１２ａが形成されている。なお、本発明のそれぞれの実施形態においては、「フィレット部」が、半導体チップと基板との対向領域の外側に配置された封止樹脂の裾拡がり部分である場合を一例として説明するが、「フィレット部」はこのような場合についてのみ限定されるものではない。「フィレット部」は、裾拡がり状の形態以外の形態を有している場合であってもよい。本発明のそれぞれの実施形態において、「フィレット部」とは、半導体チップと基板との対向領域の外側に配置された封止樹脂を意味し、様々な形態を採用することができる。
図２の部分拡大模式断面図に示すように、フィレット部１２ａは大略台形状断面を有するように形成されており、平面的に方形状を有する半導体チップ１３のコーナー部（角部）１３ｂにおける側面全体が露出されることなく、フィレット部１２ａの封止樹脂１２により覆われた状態とされている。断面を図示しないが、同様に、半導体チップ１３の隣接するコーナー部１３ｂの間の端部（辺部分）１３ｃにおける側面全体も、封止樹脂１２により覆われた状態とされている。すなわち、半導体チップ１３において、その全周囲における側面が露出されることなく、封止樹脂１２により覆われた状態とされ、半導体チップ１３の側面が保護されている。
また、図２に示すように、半導体チップ１３のコーナー部１３ｂを覆っているフィレット部１２ａは、その上面（頂部）が半導体チップ１３の図示上面と同じ高さでこの上面に沿うような平坦面１２ｂとして形成されている。また、このフィレット部１２ａの平坦面の外周端部から外側方向に向かってなだらかな裾拡がり状に基板１１の表面へと向かう傾斜面が形成されており、この傾斜面は、凹状湾曲面１２ｃとして形成されている。
まず、フィレット部１２ａの上面の平坦面１２ｂが半導体チップ１３の上面と同じ高さで形成されていることにより、半導体チップの実装構造体１を形成したのち、さらにその上部に別の半導体チップを積層し易くすることができる。本第１実施形態では、半導体チップ１３の上面と同一の高さで形成されるフィレット部１２ａの平坦面１２ｂの外周端部が、図２に示すように、半導体チップ１３のコーナー部１３ｂから０．１ｍｍ以上離れた位置（距離ｄの位置）に位置されている。
また、フィレット部１２ａにおいて、凹状湾曲面１２ｃが形成されていることにより、半導体チップ１３の上面から基板１１の表面に近い側にかけて幅広くフィレット部１２ａを形成することができるとともに、フィレット１２ａの末端部と基板１１の表面との接着界面の角度を小さくすることができ、温度変化に伴う各部材の熱変形による半導体チップ１３への応力集中を回避することができる。本第１実施形態では、例えば、凹状湾曲面１２ｃの曲線の曲率が、半導体チップ１３の厚み１３ｔと封止樹脂１２の接着高さ１２ｔを足し合わせた値以上としている。
本第１実施形態における半導体チップの実装構造体１の寸法例について説明する。例えば、半導体チップ１３は、その平面的な外形サイズが１０ｍｍ×１０ｍｍ、厚みが２００μｍである。基板１１は、その平面的な外形サイズが１５ｍｍ×１５ｍｍ、厚みが５００μｍである。実装構造体１において、半導体チップ１３と基板１１との間の寸法、すなわち封止樹脂１２が充填配置されている空間の高さは２５μｍとなっている。
ここで、本第１実施形態の半導体チップの実装構造体１において、半導体チップ１３の側面全体を覆うようなフィレット部１２ａが形成されていることによる効果を、図４及び図５に示す模式説明図を用いて説明する。なお、図４は、半導体チップ１３の側面が覆われず露出された状態の比較例を示す模式説明図であり、図５は、本第１実施形態の実装構造体１を示す模式説明図である。
図４及び図５に示すように、半導体チップ１３の内、最も脆弱なＬｏｗ−ｋ材料と呼ばれる絶縁膜１９は基板１１と対向する側に存在している。図４に示す比較例の実装構造体５１では、半導体チップ１３の側面が覆われることなく露出された状態とされているため、加熱冷却処理等の際に基板１１が熱収縮した場合に、半導体チップ１３の側面において鉛直方向に引張応力σ１が生じることになる。このような引張応力σ１は、半導体チップ１３の絶縁膜１９を剥離させる方向に作用することになるため、半導体チップ１３の内部破壊が生じる可能性が高くなる。
これに対して、図５に示す本第１実施形態の実装構造体１では、半導体チップ１３の側面全体が露出されることなく、フィレット部１２ａにより覆われた状態とされている。このような構造が採用されていることにより、基板１１の熱収縮が生じるような場合には、フィレット部１２ａも熱収縮することとなるため、半導体チップ１３の側面には鉛直方向において圧縮応力σ２が生じることになる。従って、半導体チップ１３の絶縁膜１９の剥離が生じることを抑制することができ、内部破壊が生じる可能性を低減させることができる。
さらに、本第１実施形態の実装構造体１では、半導体チップ１３の側面全体がフィレット部１２ａに覆われた状態とされているため、半導体チップ１３に対して付加される応力を側面全体に分散させることができ、局所的な応力集中が生じないようにすることができる。一般的に、半導体チップ１３の側面には、多数のマイクロクラックが存在する。このようなマイクロクラックは、半導体ウェハのダイシング等による機械的な要因、あるいは半導体チップの材料特性に起因して形成される。そのため、例えば、半導体チップの側面の一部がフィレット部により覆われ、残りの部分がフィレット部より露出されているような構成が採用されている場合には、フレット部に覆われている部分と露出されている部分との境界にて、半導体チップの側面のマイクロクラックに応力集中が生じ、半導体チップが損傷する場合がある。しかしながら、本第１実施形態のように、多数のマイクロクラックが存在する半導体チップ１３の側面全体を確実にフィレット部１２ａにより覆うことで、半導体チップ１３の側面に応力集中を生じないようにして、半導体チップ１３の損傷を防止することができる。
また、フィレット部１２ａの上面の平坦面１２ｂが半導体チップ１３の上面と同じ高さで形成されていることにより、半導体チップ１３の側面全体をフィレット部１２ａにより確実に覆うことを可能としながら、半導体チップ１３の上面にまでフィレット部が回り込んで配置されることを防止できる。半導体チップ１３の上面の一部にまでフィレット部が回り込むような場合にあっては、フィレット部１２ａの熱変形（熱収縮または熱膨張）により生じる応力を半導体チップ１３の上面に局所的に集中させてしまうおそれがある。しかしながら、本第１実施形態のように平坦面１２ｂを形成することで、半導体チップ１３の上面への応力集中が生じることを防止することができる。
また、従来の実装構造体においては、半導体チップと基板を接着する封止樹脂は、温度変化による熱変形を抑えるため線膨張係数の低い材料（すなわち熱により比較的縮みにくい材料：例えば、線膨張係数が４４ｐｐｍ未満）が好ましいとされている。しかしながら、本第１実施形態の実装構造体１においては、半導体チップ１３の側面全体が覆われた構造が採用されていることから、熱収縮によって半導体チップ１３の側面に圧縮方向の応力を積極的に加えて、絶縁膜１９に剥離が生じることを未然に防止するため、線膨張係数が４４ｐｐｍ以上と高い材料（すなわち熱により比較的縮みやすい材料）を用いることが好適である。すなわち、このように従来用いられている封止樹脂よりも熱的影響により縮みやすい封止樹脂を用いることにより、フィレット部１２ａを熱収縮させて、半導体チップ１３の側面に鉛直方向において作用する圧縮応力σ２を生じさせることができる。従って、半導体チップ１３の絶縁膜１９の剥離が生じることを抑制することができ、内部破壊が生じる可能性を低減させることができる。
次に、本第１実施形態の半導体チップの実装構造体１を製造する方法について図面を用いて説明する。図６及び図７は、半導体チップ１３を基板１１に実装している状態を示す模式断面図であり、図８は、図７における部分Ｑの模式拡大断面図であり、図９は実装処理を行うツールの加圧面（平坦面）の模式平面図である。
製造方法の説明を行う前に、加圧処理を行うツール（加圧ツール）２の構造について説明する。図６及び図９に示すように、ツール２は、剛体材料として例えば金属材料により形成されたツール本体部２１と、ツール本体部２１の下面に取り付けられ、ゴム材料（エラストマー）などに代表される弾性体２２と、この弾性体２２の下面中央に取り付けられた剛体材料として例えば金属材料により形成された金属薄板２３（加圧部材の一例である）とを備えている。ツール本体部２１は、図示しない昇降装置により昇降又は下降が行われ、所定の加圧力を半導体チップ１３に付加することが可能となっている。さらにツール本体部２１には、図示しない加熱装置が備えられており、後述するように半導体チップ１３や封止樹脂１２に対して伝熱により加熱を行うことが可能となっている。また、金属薄板２３は、平面的に方形状の半導体チップ１３の外形よりも一回り大きな外形を有するように形成されている。なお、この金属薄板２３の外形は、図１の実装構造体１におけるフィレット部１２ａの平坦面１２ｂの外形と合致している。すなわち、金属薄板２３の外形は、半導体チップ１３の外形サイズよりも例えば０．１ｍｍ以上大きく形成されている。弾性体２２は、金属薄板２３の外形よりもさらに大きな外形形状を有するように形成されており、例えば、実装構造体１におけるフィレット部１２ａ全体を包み込むことができる程度の大きさに形成されている。なお、弾性体２２及び金属薄板２３ともに、半導体チップ１３の形状に合わせて、その平面形状が方形状に形成されている。
具体的に、半導体チップの実装構造体１の製造方法について説明する。まず、図６に示すように、その実装領域に封止樹脂１２を介して半導体チップ１３が配置された基板１１を準備する。その後、ツール２と基板１１の半導体チップ１３との位置決めを行った後、ツール２全体を下降させる。ツール２における金属薄板２３が半導体チップ１３の上面に当接されるとともに、ツール２がさらに下降されることで、金属薄板２３により半導体チップ１３を押圧する。このとき、半導体チップ１３とツール２との間に、ツール２への封止樹脂１２の付着等を防止するための保護シート（図示しない）を介してツール２を半導体チップ１３に接触させるようにする。このように半導体チップ１３が押圧されると、封止樹脂１２が横方向に押し流される。また、金属薄板２３と半導体チップ１３との接触により、ツール２の図示しない加熱装置によって伝熱による封止樹脂１２の加熱が行われることで、例えば熱硬化性樹脂である封止樹脂１２が溶融状態とされて、横方向への押し流しがより円滑に行われる。
また、図７及び図８に示すように、金属薄板２３が取り付けられている部分における弾性体２２は弾性圧縮されることとなるため、金属薄板２３の周囲の弾性体２２が、金属薄板２３よりも下方に突出された状態とされる。この弾性体２２の突出部２２ａにより、横方向へ押し流された封止樹脂１２の流動がせき止められるように制限される。せき止められた封止樹脂１２は押し出される排圧と弾性体２２の弾性力の釣り合いによって、図８に示すように滑らかな凹状湾曲面１２ｃを有する裾拡がり状のフィレット部１２ａが形成される。さらに、せき止められた封止樹脂１２は半導体チップ１３の側面に沿って上方向に盛り上がり、最終的には半導体チップ１３の上面と接した状態にある金属薄板２３によってせき止められるようにその鉛直方向の流動が制限される。その結果、フィレット部１２ａが半導体チップ１３の側面全体を覆うとともに、その上面に平坦面１２ｂが形成される。すなわち、半導体チップ１３の側面、金属薄板２３、弾性体２２、および基板１１により囲まれた空間を、半導体チップ１３の周囲に形成して、この空間内に封止樹脂１２を充填させることで、半導体チップ１３の側面全体を覆うとともに、その上面に平坦面１２ｂを有するフィレット部１２ａを形成することができる。このようにして封止樹脂１２は半導体チップ１３の側面、弾性体２２の突出部２２ａおよび金属薄板２３に囲まれた形状でフィレット部１２ａを形成する。このような形状が維持された状態にて、さらに封止樹脂１２が加熱されることにより、熱硬化されて、半導体チップ１３が基板１１に実装された実装構造体１が形成される。
ツール２のツール本体部２１に用いられる金属は、アルミ、銅、鉄など様々な種類が挙げられるが、ツールの剛性を確保するためにできるだけ硬い部材であることが望ましい。ここではステンレス鋼を用いるものが好適としている。
ツール本体部２１に取り付けられた弾性体２２は、硬度が４０以上８０以下のゴムを用い、その厚みは、半導体チップ１３の高さ１３ｔと、封止樹脂１２の接着高さ１２ｔを足し合わせた値以上のものを用いる。
硬度が４０未満のゴム（エラストマー）が用いられるような場合には、半導体チップ１３に対して付与する圧力が低くなり、その結果、初期抵抗および接続信頼性が低下する。一方、硬度が８０を超えるゴムが用いられるような場合には、フィレット部分に対して付与する圧力が低くなり、封止樹脂１２内にボイドが発生して接続信頼性が低下する。なお、本明細書では、硬度（ゴム硬度）として、ＪＩＳ Ｓ ６０５０に準拠する規格を適用している。また、このようなゴム材料としては、例えば、天然ゴムまたは合成ゴムを用いることができるが、耐熱性、耐圧性の観点からは、シリコーンゴムを用いることが好ましい。
ツール２の金属薄板２３についても、アルミ、銅、鉄など様々な種類が挙げられるが、接触面の耐磨耗性を考慮して剛体材料であるステンレス鋼を用い、さらにはその表面がダイヤモンドコーティングされることが好ましい。
さらに金属薄板２３の表面においては、押し出された封止樹脂１２との離型性を良くするために、フッ素系、シリコン系などの離型剤を塗布する、あるいは有機薄膜などの離型処理を施すなどの処理を行うことが好ましい。
なお、金属薄板２３の弾性体２２への取り付けは、図６に示すように、弾性体２２の下面に金属薄板２３を固定することにより行う。また、このような場合に代えて、図１０の模式断面図に示すように、弾性体２２に金属薄板２３の外形及び厚みに相当する凹部２２ｂを形成し、この凹部２２ｂ内に金属薄板２３を埋め込むように固定するような場合であってもよい。この構造の方が、ツール本体部２１と金属薄板２３間の弾性体の厚みを小さくすることができ、ツール２全体の剛性が向上して、半導体チップ１３の押圧時に位置ズレが生じることを抑制することができる。また、熱伝導の低い弾性体を薄くすることで、ツール２の全体の熱伝導性を良好にし、安定した加熱を行わせるという効果も得ることができる。
また、このようなツール２を用いて形成された実装構造体１においては、図３の模式平面図に示すように、フィレット部１２ａの外形形状を半導体チップ１３の外形形状に倣うように略方形枠状に形成することができる。すなわち、金属薄板２３の周囲にて弾性体２２の突出部２２ａにより溶融された封止樹脂１２の横方向の流動を制限してフィレット部１２ａが形成されるため、略方形枠状のフィレット部１２ａを形成することができる。このようにフィレット部１２ａの外形形状を略方形枠状とすることにより、封止樹脂１２が比較的流動し難いコーナー部１３ｂ近傍に、封止樹脂１２を導いて、コーナー部１３ｂの側面を確実に保護することができる。
（第２実施形態）
なお、本発明は上記実施形態に限定されるものではなく、その他種々の態様で実施できる。例えば、本発明の第２の実施形態にかかる半導体チップの実装構造体の製造方法を図１１、図１２、及び図１３の模式断面図を用いて説明する。なお、図１３は、図１２における部分Ｒの部分拡大模式断面図である。
図１１及び図１２に示すように、本第２実施形態の製造方法では、上記第１実施形態のツール２とは異なる構造のツール３を用いている。ツール３は、その下面に半導体チップ１３に対する加圧面３１ａを有する加圧部材の一例であるツール本体部３１と、このツール本体部３１の加圧面３１ａを囲むようにその周囲全体に配置された弾性体３２とを備えている。ツール本体部３１の加圧面３１ａは、半導体チップ１３の平面的な外形よりも大きく、フィレット部１２ａの平坦面１２ｂの外形に相当する大きさに形成されている。弾性体３２は、ツール本体部３１の加圧面３１ａよりも下方に突出された突出部３２ａを有している。
このような構造のツール３を用いることにより、図１２及び図１３に示すように、加圧面３１ａによって半導体チップ１３を介して押し付けられた封止樹脂１２が横方向に流され、周囲の弾性体３２の突出部３２ａが基板１１と接触して、流された封止樹脂１２をせき止めるようにその流動を制限する。せき止められた封止樹脂１２は、上方向に盛り上がり、半導体チップ１３の側面及び加圧面３１ａの形状に沿った形で充填される。これによって、封止樹脂１２のフィレット部１２ａは、半導体チップ１３の側面全体を覆うとともに、半導体チップ１３の上面と同じ高さの平坦面１２ｂと凹状湾曲部１２ｃとを有するように形成される。
ツール本体部３１の周辺より突き出している弾性体３２の突出部３２ａの突き出し高さは、基板１１と良好に密接し、封止樹脂１２に適切な圧力を加えることができるように、半導体チップ１３の高さ１３ｔと、封止樹脂１２の接着高さ１２ｔを足し合わせた値以上とすることが好ましい。
また、弾性体３２の突出部３２ａにおけるフィレット部１２ａに接する部分に傾斜面を形成することで、フィレット部１２ａの凹状湾曲部１２ｃをより確実に形成することができる。
（第３実施形態）
次に、本発明の第３の実施形態にかかる半導体チップの実装構造体４の模式平面図を図１４に示す。
図１４に示すように、本第３実施形態の実装構造体４では、基板１１等の熱収縮等により生じる応力が集中し易い半導体チップ１３のコーナー部１３ｂ近傍において、樹脂量が比較的大きなフィレット部４２ａが形成されている点において、上記第１及び第２実施形態とは異なる構造を有している。このような構造の実装構造体４では、コーナー部１３ｂが十分に保護されているため、半導体チップ１３の内部破壊をさらに効果的に防止することができる。
このような構造のフィレット部４２ａは、例えば図１５の模式平面図に示すツール５を用いて形成することができる。具体的には、図１５に示すように、ツール５において、上記第１実施形態と同様なツール本体部と弾性体２２とを備えさせ、弾性体２２に固定される金属薄板５３の形状を、コーナー部分においてのみ外側へ突出された形状、すなわちコーナー部分に平面的に外方向に突出された部分５３ａを形成することにより、本第３実施形態の実装構造体４を形成することができる。
上記それぞれの実施形態の説明においては、半導体チップの実装構造体において、コーナー部１３ｂと辺部分１３ｃとの両方の側面全体が封止樹脂１２により覆われた構造について説明したが、本発明はこのような場合についてのみ限定されるものではない。半導体チップ１３において少なくとも４つのコーナー部１３ｂの側面全体が封止樹脂１２により覆われていれば、本発明の効果を得ることができる。特に、半導体チップ１３のコーナー部１３ｂにおいては、絶縁膜１９が比較的剥離し易いため、このように少なくとも４つのコーナー部１３ｂの側面全体を封止樹脂１２により覆うことが、半導体チップ１３の破壊を防ぐ上で効果的である。
また、フィレット部１２ａにおいて、半導体チップ１３の上面と同じ高さ位置に平坦面１２ｂが形成されるような構造について説明したが、このような場合に代えて、フィレット部１２ａの頂部が半導体チップ１３の上面よりも上方に盛り上がるように形成されるような構造を採用することもできる。側面全体を封止樹脂１２により覆われた構造が採用されていれば、半導体チップ１３の内部破壊を防止するという本発明の効果を得ることができる。
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
本発明の半導体素子の実装構造体は、半導体素子の角部においてその側面全体が封止接着用樹脂により覆われていることにより、角部を確実に保護することができる。従って、実装時の加熱、冷却処理によって生じる各部材の熱膨張、収縮差および実装後の機械的な負荷に対する基板のたわみによる半導体素子の角部に発生する引張負荷を軽減し、素子内部の破壊を回避することができ、有用である。
本発明は、添付図面を参照しながら好ましい実施形態に関連して充分に記載されているが、この技術の熟練した人々にとっては種々の変形や修正は明白である。そのような変形や修正は、添付した請求の範囲による本発明の範囲から外れない限りにおいて、その中に含まれると理解されるべきである。
２００７年６月２８日に出願された日本国特許出願Ｎｏ．２００７−１６９９７５号の明細書、図面、及び特許請求の範囲の開示内容は、全体として参照されて本明細書の中に取り入れられるものである。
本発明は、半導体素子の素子電極と基板の基板電極とを突起電極を介して接続するとともに、半導体素子と基板との間に封止接着用樹脂を配置して、半導体素子が基板に実装された半導体素子の実装構造体及びその製造方法、並びに半導体素子の実装方法に関する。
電子部品として従来の半導体パッケージに比較して実装面積を大幅に縮小できるベアチップ実装が利用される中で、基板の回路形成面に半導体チップ（半導体素子）の回路形成面を対向させ、金などの金属で形成されるバンプ（突起電極）を介して重ね合わせることで導通をとるフェイスダウン実装が幅広く利用されている。このようなフェイスダウン実装は、基板の回路形成面と半導体チップの回路形成面の反対側の面を対向させ、ワイヤボンディングによって金属細線を引き出すことで両端子を接続するフェイスアップ実装と比較して、半導体チップおよび実装構造全体のさらなる小型化を行うことができる。
中でも、半導体チップのパッド上に形成されたバンプと、表面にシート状の封止接着用樹脂を貼り付けた基板を対向させ押し付けるシート接合工法は、半導体チップと基板の間における封止接着用樹脂の充填と、半導体チップのパッドと、基板の電極とのバンプを介した接続を同時に行うことができ、工程の簡略化、短時間化の面で有効とされ、幅広く利用されている。
特開２００３−１０９９８８号公報 特開２００５−３２９５２号公報
近年、半導体パッケージの小型、低コスト化のためのチップ内部配線の微細化を目的とした、チップ内部の絶縁材料の低誘電率化が進められている。この低誘電率な絶縁材料（以下「Ｌｏｗ−ｋ材料」とする。）に関しては、誘電率の低下とともにその機械的強度の脆弱化も進行し、半導体チップの実装時において、Ｌｏｗ−ｋ材料の脆弱性が原因となった半導体チップの内部破壊が生じる可能性が懸念されている。
一般に、半導体チップの熱膨張係数は封止接着用樹脂（アンダーフィル）や基板の熱膨張係数と比べ極端に小さく、実装時の加熱処理及び冷却処理によって生じる各部材の熱膨張や熱収縮差によって半導体チップの各部分には大きな応力負荷が発生する。特に方形状の半導体チップのコーナー部分（角部）では、貼り付けられたシート状の封止接着用樹脂が十分に流れ出ず、半導体チップの側面が露出された状態になることから、その応力負荷の影響は大きくなり、実装後にクラックや剥離が発生する可能性が生じる。
これら負荷を軽減するために、例えば特許文献１では、半導体チップを押し付ける金属製のツールとして金属突起部のついたものを用い、半導体チップの押し付け時に流れ出る封止樹脂をせきとめることで、半導体チップ周囲にフィレット部（裾拡がり部分）を形成し易くする方法が挙げられている。しかしながら、特許文献１の方法では、金属製のツールが基板の形状や姿勢等のバラツキや半導体チップの位置ずれなどを許容できず、フィレット部の形状がバラツキ安定しないという問題が生じる。これに対して特許文献２では、半導体チップを押し付けるツールとして、金属製のツールではなく、ゴムに代表される弾性体ツールを用いることによって、半導体チップ周囲の封止接着用樹脂も弾性体で加熱・硬化させ、半導体チップ周囲のフィレット部を安定に形成する方法が提案されている。しかしながら、特許文献２の方法では、半導体チップのコーナーのフィレット量（樹脂量）は十分でなく、半導体チップの側面が覆われることなく露出されていることは変わらず、半導体チップを十分に保護することはできない。さらに加えて、弾性体の変形により半導体チップに十分な荷重が伝えられず、電極間の接合が確保できない可能性もある。
従って、本発明の目的は、上記問題を解決することにあって、半導体素子の素子電極と基板の基板電極とを突起電極を介して接続されるとともに、上記半導体素子と上記基板との間に封止接着用樹脂を配置して、上記半導体素子が上記基板に実装された半導体素子の実装において、実装時の加熱処理や冷却処理によって生じる各部材の熱膨張差及び熱収縮差、並びに実装後の機械的な負荷に対する基板のたわみによる半導体素子の角部分に発生する負荷を軽減し、半導体素子の実装構造体の内部破壊を回避することができる半導体素子の実装構造体及び半導体素子の実装方法、並びに実装方法に用いられる加圧ツールを提供することにある。
上記目的を達成するために、本発明は以下のように構成する。
本発明の第１態様によれば、基板における半導体素子の実装領域上に封止接着用樹脂を介在させて半導体素子を配置し、
その平面形状が半導体素子よりも大きく形成された平坦面を有する剛体材料により形成された加圧部材と、加圧部材の平坦面の周囲に配置された弾性体とを備える加圧ツールを用いて、加圧部材の平坦面により半導体素子の上面を押圧して、半導体素子のそれぞれの素子電極と基板のそれぞれの基板電極とを、それぞれの突起電極を介して接続しながら、半導体素子と基板との対向領域を樹脂により封止し、それとともに、対向領域外へ樹脂の一部を押し拡げて、半導体素子の角部の外側において、加圧ツールの平坦面、弾性体、および半導体素子の側面により囲まれた空間に対向領域外へ拡がる樹脂を充填し、
その後、樹脂を加熱して硬化させて、半導体素子と基板との対向領域の外側に、対向領域外への封止接着用樹脂の拡がり部分であるフィレット部を形成して、半導体素子の少なくとも角部における側面全体がフィレット部により覆われるとともに、フィレット部の上部に半導体素子の上面に沿った平坦面が形成された半導体素子の実装構造体を形成する、半導体素子の実装構造体の製造方法を提供する。
本発明の第２態様によれば、剛体により形成されたツール本体部をさらに備えるとともに、ツール本体部の下面に弾性体が固定され、弾性体の下面中央に加圧部材が取り付けられた加圧ツールを用いて、半導体素子の押圧動作が行われる、第１態様に記載の半導体素子の実装構造体の製造方法を提供する。
本発明の第３態様によれば、加圧部材として金属板を用いた加圧ツールを用いて、半導体素子の押圧動作が行われる、第１態様に記載の半導体素子の実装構造体の製造方法を提供する。
本発明の第４態様によれば、加圧部材の平坦面よりも突出するように弾性体が形成された加圧ツールを用いて、半導体素子の押圧動作が行われる、第１態様に記載の半導体素子の実装構造体の製造方法を提供する。
本発明の第５態様によれば、加圧ツールによる半導体素子の押圧動作により、対向領域の全周囲に拡がるように樹脂を押し拡げ、
その後、封止接着用樹脂を硬化させて、半導体素子の全周囲における側面全体がフィレット部により覆われた半導体素子の実装構造体を形成する、第１態様に記載の半導体素子の実装構造体の製造方法を提供する。
本発明の第６態様によれば、加圧ツールによる半導体素子の押圧動作を行う際に、弾性体を変形させながら、加圧ツールの平坦面、弾性体、および半導体素子の側面により囲まれた空間内に充填された封止接着用樹脂を弾性体により押圧して、
その後、樹脂を硬化させることにより、半導体素子の角部に近接する位置におけるフィレット部に凹状湾曲面が形成された半導体素子の実装構造体を形成する、第１態様に記載の半導体素子の実装構造体の製造方法を提供する。
本発明の第７態様によれば、加圧ツールによる半導体素子の押圧動作を行う際に、加圧ツールの平坦面、弾性体、および半導体素子の側面により囲まれた空間を、半導体素子の角部近傍の空間容積が、半導体素子の隣接する角部間の端部近傍の空間容積よりも大きくなるように形成して、封止接着用樹脂を空間内に充填する、第１態様に記載の半導体素子の実装構造体の製造方法を提供する。
本発明の第８態様によれば、複数の素子電極を有する半導体素子と、
複数の基板電極を有する基板と、
それぞれの素子電極と基板電極とを接続する複数の突起電極と、
それぞれの素子電極、基板電極、及び突起電極を封止するとともに、半導体素子と基板とを接着するように、半導体素子と基板との間に配置された封止接着用樹脂とを備え、
半導体素子と基板との対向領域の外側に、対向領域外への封止接着用樹脂の拡がり部分であるフィレット部が配置され、
半導体素子の少なくとも角部における側面全体がフィレット部により覆われるとともに、フィレット部の上部に、半導体素子の上面に沿った平坦面が形成されている、半導体素子の実装構造体を提供する。
本発明の第９態様によれば、半導体素子の全周囲における側面全体がフィレット部により覆われている、第８態様に記載の半導体素子の実装構造体を提供する。
本発明の第１０態様によれば、半導体素子の角部に近接する位置におけるフィレット部が凹状湾曲面を有する、第８態様に記載の半導体素子の実装構造体を提供する。
本発明の第１１態様によれば、凹状湾曲面の頂部は、半導体素子の角部から外側方向に離間して配置され、半導体素子の角部と凹状湾曲面の頂部との間にフィレット部の平坦面が配置されている、第１０態様に記載の半導体素子の実装構造体を提供する。
本発明の第１２態様によれば、半導体素子の角部近傍のフィレット部における樹脂量が、半導体素子の隣接する角部間の端部近傍のフィレット部における樹脂量よりも多くなるように、フィレット部が形成されている、第８態様に記載の半導体素子の実装構造体を提供する。
本発明の第１３態様によれば、基板における半導体素子の実装領域上に封止接着用樹脂を介在させて半導体素子を配置し、
半導体素子を基板に対して封止接着用樹脂を介在させて押圧して、半導体素子のそれぞれの素子電極と基板のそれぞれの基板電極とを、それぞれの突起電極を介して接続しながら、それぞれの素子電極、基板電極、及び突起電極を樹脂により封止し、それとともに、実装領域外へ拡がる封止接着用樹脂が半導体素子の上面より上方へ移動することを抑制しながら、樹脂により半導体素子の角部の側面全体を覆い、
その後、封止接着用樹脂を加熱して硬化させて、半導体素子を基板に実装して、実装領域の外側に、実装領域外への封止接着用樹脂の拡がり部分であるフィレット部を形成して、半導体素子の少なくとも角部における側面全体がフィレット部により覆われるとともに、フィレット部の上部に半導体素子の上面に沿った平坦面が形成された半導体素子の実装構造体を形成する、半導体素子の実装方法を提供する。
本発明の第１４態様によれば、封止接着用樹脂を介して半導体素子を基板に加圧して、半導体素子の複数の素子電極を基板の複数の基板電極に突起電極を介して接続するとともに、それぞれの素子電極、基板電極、及び突起電極を封止して、半導体素子を基板に実装する加圧ツールにおいて、
その平面形状が上記半導体素子よりも大きく形成された平坦面を有し、剛体材料により形成された加圧部材と、
加圧部材の平坦面の周囲に配置された弾性体とを備える、加圧ツールを提供する。
本発明の第１５態様によれば、剛体により形成されたツール本体部をさらに備え、
ツール本体部の下面に弾性体が装備され、弾性体の下面中央に加圧部材が取り付けられている、第１４態様に記載の加圧ツールを提供する。
本発明の第１６態様によれば、加圧部材は金属板である、第１５態様に記載の加圧ツールを提供する。
本発明の第１７態様によれば、加圧部材の平坦面よりも突出するように弾性体が形成されている、第１４態様に記載の加圧ツールを提供する。
本発明によれば、半導体素子の角部における側面全体を封止接着用樹脂により覆うことができるため、半導体素子の実装時における加熱処理や冷却処理によって生じる各部材の熱膨張差及び熱収縮差、並びに実装後の機械的な負荷に対する基板のたわみにより半導体素子の角部分に生じる応力負荷を、角部の側面を覆うように配置される封止接着用樹脂により軽減することができ、半導体素子の実装構造体の内部破壊を回避することができる。
本発明のこれらの態様と特徴は、添付された図面についての好ましい実施形態に関連した次の記述から明らかになる。この図面においては、
図１は、本発明の第１実施形態にかかる半導体チップの実装構造体の模式断面図であり、 図２は、図１の実装構造体の部分Ｐの模式拡大断面図であり、 図３は、図１の実装構造体の模式平面図であり、 図４は、第１実施形態の比較例の実装構造体のフィレット部近傍の模式断面図であり、 図５は、第１実施形態の実装構造体のフィレット部近傍の模式断面図であり、 図６は、第１実施形態の実装構造体の製造方法の模式説明図（押圧前）であり、 図７は、第１実施形態の実装構造体の製造方法の模式説明図（押圧中）であり、 図８は、図７の実装構造体の部分Ｑの模式拡大断面図であり、 図９は、第１実施形態のツールの加圧面における模式平面図であり、 図１０は、第１実施形態の変形例にかかるツールの模式断面図であり、 図１１は、本発明の第２実施形態にかかる半導体チップの実装構造体の製造方法の模式説明図（押圧前）であり、 図１２は、第２実施形態の実装構造体の製造方法の模式説明図（押圧中）であり、 図１３は、図１２の実装構造体の部分Ｒの模式拡大断面図であり、 図１４は、本発明の第３実施形態にかかる半導体チップの実装構造体の模式平面図であり、 図１５は、第３実施形態のツールの加圧面における模式平面図である。
本発明の記述を続ける前に、添付図面において同じ部品については同じ参照符号を付している。
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
（第１実施形態）
本発明の第１の実施形態にかかる半導体素子の実装構造体の一例である半導体チップの実装構造体１の模式断面図を図１に示し、図１の実装構造体１における部分Ｐの拡大模式断面図を図２に示し、実装構造体１の模式平面図を図３に示す。なお、図１は、図３におけるＡ−Ａ線断面図である。
図１及び図３に示すように、本第１実施形態の半導体チップの実装構造体１においては、基板１１の上に封止接着用樹脂の一例である封止樹脂（例えばシート状のアンダーフィル）１２が配置され、この封止樹脂１２を介して半導体チップ１３が実装されている。半導体チップ１３の図示下面側である回路形成面には、素子電極の一例である複数のパッド１３ａが形成されている。これらのパッド１３ａの形成位置に対応するように基板１１の図示上面側である回路形成面には、複数の基板電極１１ａが形成されている。それぞれのパッド１３ａはそれぞれの基板電極１１ａに突起電極の一例であるバンプ１４を介して個別に電気的に接続されている。また、封止樹脂１２は、絶縁性樹脂材料により形成されており、互いに電気的に接続された状態のそれぞれのパッド１３ａ、基板電極１１ａ、及びバンプ１４を完全に覆って封止するとともに、これらの接続状態を維持するように、半導体チップ１３と基板１１との間に介在して両者を接着している。このような状態にて、半導体チップ１３が基板１１に実装されて、半導体チップの実装構造体１、すなわち半導体パッケージ部品が構成されている。
また、図３の模式平面図に示すように、封止樹脂１２は、半導体チップ１３と基板１１との対向領域（あるいは実装領域）の外側に向けて拡がるように配置されており、図１の模式断面図に示すような裾拡がり部分であるフィレット部１２ａが形成されている。なお、本発明のそれぞれの実施形態においては、「フィレット部」が、半導体チップと基板との対向領域の外側に配置された封止樹脂の裾拡がり部分である場合を一例として説明するが、「フィレット部」はこのような場合についてのみ限定されるものではない。「フィレット部」は、裾拡がり状の形態以外の形態を有している場合であってもよい。本発明のそれぞれの実施形態において、「フィレット部」とは、半導体チップと基板との対向領域の外側に配置された封止樹脂を意味し、様々な形態を採用することができる。
図２の部分拡大模式断面図に示すように、フィレット部１２ａは大略台形状断面を有するように形成されており、平面的に方形状を有する半導体チップ１３のコーナー部（角部）１３ｂにおける側面全体が露出されることなく、フィレット部１２ａの封止樹脂１２により覆われた状態とされている。断面を図示しないが、同様に、半導体チップ１３の隣接するコーナー部１３ｂの間の端部（辺部分）１３ｃにおける側面全体も、封止樹脂１２により覆われた状態とされている。すなわち、半導体チップ１３において、その全周囲における側面が露出されることなく、封止樹脂１２により覆われた状態とされ、半導体チップ１３の側面が保護されている。
また、図２に示すように、半導体チップ１３のコーナー部１３ｂを覆っているフィレット部１２ａは、その上面（頂部）が半導体チップ１３の図示上面と同じ高さでこの上面に沿うような平坦面１２ｂとして形成されている。また、このフィレット部１２ａの平坦面の外周端部から外側方向に向かってなだらかな裾拡がり状に基板１１の表面へと向かう傾斜面が形成されており、この傾斜面は、凹状湾曲面１２ｃとして形成されている。
まず、フィレット部１２ａの上面の平坦面１２ｂが半導体チップ１３の上面と同じ高さで形成されていることにより、半導体チップの実装構造体１を形成したのち、さらにその上部に別の半導体チップを積層し易くすることができる。本第１実施形態では、半導体チップ１３の上面と同一の高さで形成されるフィレット部１２ａの平坦面１２ｂの外周端部が、図２に示すように、半導体チップ１３のコーナー部１３ｂから０．１ｍｍ以上離れた位置（距離ｄの位置）に位置されている。
また、フィレット部１２ａにおいて、凹状湾曲面１２ｃが形成されていることにより、半導体チップ１３の上面から基板１１の表面に近い側にかけて幅広くフィレット部１２ａを形成することができるとともに、フィレット１２ａの末端部と基板１１の表面との接着界面の角度を小さくすることができ、温度変化に伴う各部材の熱変形による半導体チップ１３への応力集中を回避することができる。本第１実施形態では、例えば、凹状湾曲面１２ｃの曲線の曲率が、半導体チップ１３の厚み１３ｔと封止樹脂１２の接着高さ１２ｔを足し合わせた値以上としている。
本第１実施形態における半導体チップの実装構造体１の寸法例について説明する。例えば、半導体チップ１３は、その平面的な外形サイズが１０ｍｍ×１０ｍｍ、厚みが２００μｍである。基板１１は、その平面的な外形サイズが１５ｍｍ×１５ｍｍ、厚みが５００μｍである。実装構造体１において、半導体チップ１３と基板１１との間の寸法、すなわち封止樹脂１２が充填配置されている空間の高さは２５μｍとなっている。
ここで、本第１実施形態の半導体チップの実装構造体１において、半導体チップ１３の側面全体を覆うようなフィレット部１２ａが形成されていることによる効果を、図４及び図５に示す模式説明図を用いて説明する。なお、図４は、半導体チップ１３の側面が覆われず露出された状態の比較例を示す模式説明図であり、図５は、本第１実施形態の実装構造体１を示す模式説明図である。
図４及び図５に示すように、半導体チップ１３の内、最も脆弱なＬｏｗ−ｋ材料と呼ばれる絶縁膜１９は基板１１と対向する側に存在している。図４に示す比較例の実装構造体５１では、半導体チップ１３の側面が覆われることなく露出された状態とされているため、加熱冷却処理等の際に基板１１が熱収縮した場合に、半導体チップ１３の側面において鉛直方向に引張応力σ１が生じることになる。このような引張応力σ１は、半導体チップ１３の絶縁膜１９を剥離させる方向に作用することになるため、半導体チップ１３の内部破壊が生じる可能性が高くなる。
これに対して、図５に示す本第１実施形態の実装構造体１では、半導体チップ１３の側面全体が露出されることなく、フィレット部１２ａにより覆われた状態とされている。このような構造が採用されていることにより、基板１１の熱収縮が生じるような場合には、フィレット部１２ａも熱収縮することとなるため、半導体チップ１３の側面には鉛直方向において圧縮応力σ２が生じることになる。従って、半導体チップ１３の絶縁膜１９の剥離が生じることを抑制することができ、内部破壊が生じる可能性を低減させることができる。
さらに、本第１実施形態の実装構造体１では、半導体チップ１３の側面全体がフィレット部１２ａに覆われた状態とされているため、半導体チップ１３に対して付加される応力を側面全体に分散させることができ、局所的な応力集中が生じないようにすることができる。一般的に、半導体チップ１３の側面には、多数のマイクロクラックが存在する。このようなマイクロクラックは、半導体ウェハのダイシング等による機械的な要因、あるいは半導体チップの材料特性に起因して形成される。そのため、例えば、半導体チップの側面の一部がフィレット部により覆われ、残りの部分がフィレット部より露出されているような構成が採用されている場合には、フィレット部に覆われている部分と露出されている部分との境界にて、半導体チップの側面のマイクロクラックに応力集中が生じ、半導体チップが損傷する場合がある。しかしながら、本第１実施形態のように、多数のマイクロクラックが存在する半導体チップ１３の側面全体を確実にフィレット部１２ａにより覆うことで、半導体チップ１３の側面に応力集中を生じないようにして、半導体チップ１３の損傷を防止することができる。
また、フィレット部１２ａの上面の平坦面１２ｂが半導体チップ１３の上面と同じ高さで形成されていることにより、半導体チップ１３の側面全体をフィレット部１２ａにより確実に覆うことを可能としながら、半導体チップ１３の上面にまでフィレット部が回り込んで配置されることを防止できる。半導体チップ１３の上面の一部にまでフィレット部が回り込むような場合にあっては、フィレット部１２ａの熱変形（熱収縮または熱膨張）により生じる応力を半導体チップ１３の上面に局所的に集中させてしまうおそれがある。しかしながら、本第１実施形態のように平坦面１２ｂを形成することで、半導体チップ１３の上面への応力集中が生じることを防止することができる。
また、従来の実装構造体においては、半導体チップと基板を接着する封止樹脂は、温度変化による熱変形を抑えるため線膨張係数の低い材料（すなわち熱により比較的縮みにくい材料：例えば、線膨張係数が４４ｐｐｍ未満）が好ましいとされている。しかしながら、本第１実施形態の実装構造体１においては、半導体チップ１３の側面全体が覆われた構造が採用されていることから、熱収縮によって半導体チップ１３の側面に圧縮方向の応力を積極的に加えて、絶縁膜１９に剥離が生じることを未然に防止するため、線膨張係数が４４ｐｐｍ以上と高い材料（すなわち熱により比較的縮みやすい材料）を用いることが好適である。すなわち、このように従来用いられている封止樹脂よりも熱的影響により縮みやすい封止樹脂を用いることにより、フィレット部１２ａを熱収縮させて、半導体チップ１３の側面に鉛直方向において作用する圧縮応力σ２を生じさせることができる。従って、半導体チップ１３の絶縁膜１９の剥離が生じることを抑制することができ、内部破壊が生じる可能性を低減させることができる。
次に、本第１実施形態の半導体チップの実装構造体１を製造する方法について図面を用いて説明する。図６及び図７は、半導体チップ１３を基板１１に実装している状態を示す模式断面図であり、図８は、図７における部分Ｑの模式拡大断面図であり、図９は実装処理を行うツールの加圧面（平坦面）の模式平面図である。
製造方法の説明を行う前に、加圧処理を行うツール（加圧ツール）２の構造について説明する。図６及び図９に示すように、ツール２は、剛体材料として例えば金属材料により形成されたツール本体部２１と、ツール本体部２１の下面に取り付けられ、ゴム材料（エラストマー）などに代表される弾性体２２と、この弾性体２２の下面中央に取り付けられた剛体材料として例えば金属材料により形成された金属薄板２３（加圧部材の一例である）とを備えている。ツール本体部２１は、図示しない昇降装置により昇降又は下降が行われ、所定の加圧力を半導体チップ１３に付加することが可能となっている。さらにツール本体部２１には、図示しない加熱装置が備えられており、後述するように半導体チップ１３や封止樹脂１２に対して伝熱により加熱を行うことが可能となっている。また、金属薄板２３は、平面的に方形状の半導体チップ１３の外形よりも一回り大きな外形を有するように形成されている。なお、この金属薄板２３の外形は、図１の実装構造体１におけるフィレット部１２ａの平坦面１２ｂの外形と合致している。すなわち、金属薄板２３の外形は、半導体チップ１３の外形サイズよりも例えば０．１ｍｍ以上大きく形成されている。弾性体２２は、金属薄板２３の外形よりもさらに大きな外形形状を有するように形成されており、例えば、実装構造体１におけるフィレット部１２ａ全体を包み込むことができる程度の大きさに形成されている。なお、弾性体２２及び金属薄板２３ともに、半導体チップ１３の形状に合わせて、その平面形状が方形状に形成されている。
具体的に、半導体チップの実装構造体１の製造方法について説明する。まず、図６に示すように、その実装領域に封止樹脂１２を介して半導体チップ１３が配置された基板１１を準備する。その後、ツール２と基板１１の半導体チップ１３との位置決めを行った後、ツール２全体を下降させる。ツール２における金属薄板２３が半導体チップ１３の上面に当接されるとともに、ツール２がさらに下降されることで、金属薄板２３により半導体チップ１３を押圧する。このとき、半導体チップ１３とツール２との間に、ツール２への封止樹脂１２の付着等を防止するための保護シート（図示しない）を介してツール２を半導体チップ１３に接触させるようにする。このように半導体チップ１３が押圧されると、封止樹脂１２が横方向に押し流される。また、金属薄板２３と半導体チップ１３との接触により、ツール２の図示しない加熱装置によって伝熱による封止樹脂１２の加熱が行われることで、例えば熱硬化性樹脂である封止樹脂１２が溶融状態とされて、横方向への押し流しがより円滑に行われる。
また、図７及び図８に示すように、金属薄板２３が取り付けられている部分における弾性体２２は弾性圧縮されることとなるため、金属薄板２３の周囲の弾性体２２が、金属薄板２３よりも下方に突出された状態とされる。この弾性体２２の突出部２２ａにより、横方向へ押し流された封止樹脂１２の流動がせき止められるように制限される。せき止められた封止樹脂１２は押し出される排圧と弾性体２２の弾性力の釣り合いによって、図８に示すように滑らかな凹状湾曲面１２ｃを有する裾拡がり状のフィレット部１２ａが形成される。さらに、せき止められた封止樹脂１２は半導体チップ１３の側面に沿って上方向に盛り上がり、最終的には半導体チップ１３の上面と接した状態にある金属薄板２３によってせき止められるようにその鉛直方向の流動が制限される。その結果、フィレット部１２ａが半導体チップ１３の側面全体を覆うとともに、その上面に平坦面１２ｂが形成される。すなわち、半導体チップ１３の側面、金属薄板２３、弾性体２２、および基板１１により囲まれた空間を、半導体チップ１３の周囲に形成して、この空間内に封止樹脂１２を充填させることで、半導体チップ１３の側面全体を覆うとともに、その上面に平坦面１２ｂを有するフィレット部１２ａを形成することができる。このようにして封止樹脂１２は半導体チップ１３の側面、弾性体２２の突出部２２ａおよび金属薄板２３に囲まれた形状でフィレット部１２ａを形成する。このような形状が維持された状態にて、さらに封止樹脂１２が加熱されることにより、熱硬化されて、半導体チップ１３が基板１１に実装された実装構造体１が形成される。
ツール２のツール本体部２１に用いられる金属は、アルミ、銅、鉄など様々な種類が挙げられるが、ツールの剛性を確保するためにできるだけ硬い部材であることが望ましい。ここではステンレス鋼を用いるものが好適としている。
ツール本体部２１に取り付けられた弾性体２２は、硬度が４０以上８０以下のゴムを用い、その厚みは、半導体チップ１３の高さ１３ｔと、封止樹脂１２の接着高さ１２ｔを足し合わせた値以上のものを用いる。
硬度が４０未満のゴム（エラストマー）が用いられるような場合には、半導体チップ１３に対して付与する圧力が低くなり、その結果、初期抵抗および接続信頼性が低下する。一方、硬度が８０を超えるゴムが用いられるような場合には、フィレット部分に対して付与する圧力が低くなり、封止樹脂１２内にボイドが発生して接続信頼性が低下する。なお、本明細書では、硬度（ゴム硬度）として、ＪＩＳ Ｓ ６０５０に準拠する規格を適用している。また、このようなゴム材料としては、例えば、天然ゴムまたは合成ゴムを用いることができるが、耐熱性、耐圧性の観点からは、シリコーンゴムを用いることが好ましい。
ツール２の金属薄板２３についても、アルミ、銅、鉄など様々な種類が挙げられるが、接触面の耐磨耗性を考慮して剛体材料であるステンレス鋼を用い、さらにはその表面がダイヤモンドコーティングされることが好ましい。
さらに金属薄板２３の表面においては、押し出された封止樹脂１２との離型性を良くするために、フッ素系、シリコン系などの離型剤を塗布する、あるいは有機薄膜などの離型処理を施すなどの処理を行うことが好ましい。
なお、金属薄板２３の弾性体２２への取り付けは、図６に示すように、弾性体２２の下面に金属薄板２３を固定することにより行う。また、このような場合に代えて、図１０の模式断面図に示すように、弾性体２２に金属薄板２３の外形及び厚みに相当する凹部２２ｂを形成し、この凹部２２ｂ内に金属薄板２３を埋め込むように固定するような場合であってもよい。この構造の方が、ツール本体部２１と金属薄板２３間の弾性体の厚みを小さくすることができ、ツール２全体の剛性が向上して、半導体チップ１３の押圧時に位置ズレが生じることを抑制することができる。また、熱伝導の低い弾性体を薄くすることで、ツール２の全体の熱伝導性を良好にし、安定した加熱を行わせるという効果も得ることができる。
また、このようなツール２を用いて形成された実装構造体１においては、図３の模式平面図に示すように、フィレット部１２ａの外形形状を半導体チップ１３の外形形状に倣うように略方形枠状に形成することができる。すなわち、金属薄板２３の周囲にて弾性体２２の突出部２２ａにより溶融された封止樹脂１２の横方向の流動を制限してフィレット部１２ａが形成されるため、略方形枠状のフィレット部１２ａを形成することができる。このようにフィレット部１２ａの外形形状を略方形枠状とすることにより、封止樹脂１２が比較的流動し難いコーナー部１３ｂ近傍に、封止樹脂１２を導いて、コーナー部１３ｂの側面を確実に保護することができる。
（第２実施形態）
なお、本発明は上記実施形態に限定されるものではなく、その他種々の態様で実施できる。例えば、本発明の第２の実施形態にかかる半導体チップの実装構造体の製造方法を図１１、図１２、及び図１３の模式断面図を用いて説明する。なお、図１３は、図１２における部分Ｒの部分拡大模式断面図である。
図１１及び図１２に示すように、本第２実施形態の製造方法では、上記第１実施形態のツール２とは異なる構造のツール３を用いている。ツール３は、その下面に半導体チップ１３に対する加圧面３１ａを有する加圧部材の一例であるツール本体部３１と、このツール本体部３１の加圧面３１ａを囲むようにその周囲全体に配置された弾性体３２とを備えている。ツール本体部３１の加圧面３１ａは、半導体チップ１３の平面的な外形よりも大きく、フィレット部１２ａの平坦面１２ｂの外形に相当する大きさに形成されている。弾性体３２は、ツール本体部３１の加圧面３１ａよりも下方に突出された突出部３２ａを有している。
このような構造のツール３を用いることにより、図１２及び図１３に示すように、加圧面３１ａによって半導体チップ１３を介して押し付けられた封止樹脂１２が横方向に流され、周囲の弾性体３２の突出部３２ａが基板１１と接触して、流された封止樹脂１２をせき止めるようにその流動を制限する。せき止められた封止樹脂１２は、上方向に盛り上がり、半導体チップ１３の側面及び加圧面３１ａの形状に沿った形で充填される。これによって、封止樹脂１２のフィレット部１２ａは、半導体チップ１３の側面全体を覆うとともに、半導体チップ１３の上面と同じ高さの平坦面１２ｂと凹状湾曲部１２ｃとを有するように形成される。
ツール本体部３１の周辺より突き出している弾性体３２の突出部３２ａの突き出し高さは、基板１１と良好に密接し、封止樹脂１２に適切な圧力を加えることができるように、半導体チップ１３の高さ１３ｔと、封止樹脂１２の接着高さ１２ｔを足し合わせた値以上とすることが好ましい。
また、弾性体３２の突出部３２ａにおけるフィレット部１２ａに接する部分に傾斜面を形成することで、フィレット部１２ａの凹状湾曲部１２ｃをより確実に形成することができる。
（第３実施形態）
次に、本発明の第３の実施形態にかかる半導体チップの実装構造体４の模式平面図を図１４に示す。
図１４に示すように、本第３実施形態の実装構造体４では、基板１１等の熱収縮等により生じる応力が集中し易い半導体チップ１３のコーナー部１３ｂ近傍において、樹脂量が比較的大きなフィレット部４２ａが形成されている点において、上記第１及び第２実施形態とは異なる構造を有している。このような構造の実装構造体４では、コーナー部１３ｂが十分に保護されているため、半導体チップ１３の内部破壊をさらに効果的に防止することができる。
このような構造のフィレット部４２ａは、例えば図１５の模式平面図に示すツール５を用いて形成することができる。具体的には、図１５に示すように、ツール５において、上記第１実施形態と同様なツール本体部と弾性体２２とを備えさせ、弾性体２２に固定される金属薄板５３の形状を、コーナー部分においてのみ外側へ突出された形状、すなわちコーナー部分に平面的に外方向に突出された部分５３ａを形成することにより、本第３実施形態の実装構造体４を形成することができる。
上記それぞれの実施形態の説明においては、半導体チップの実装構造体において、コーナー部１３ｂと辺部分１３ｃとの両方の側面全体が封止樹脂１２により覆われた構造について説明したが、本発明はこのような場合についてのみ限定されるものではない。半導体チップ１３において少なくとも４つのコーナー部１３ｂの側面全体が封止樹脂１２により覆われていれば、本発明の効果を得ることができる。特に、半導体チップ１３のコーナー部１３ｂにおいては、絶縁膜１９が比較的剥離し易いため、このように少なくとも４つのコーナー部１３ｂの側面全体を封止樹脂１２により覆うことが、半導体チップ１３の破壊を防ぐ上で効果的である。
また、フィレット部１２ａにおいて、半導体チップ１３の上面と同じ高さ位置に平坦面１２ｂが形成されるような構造について説明したが、このような場合に代えて、フィレット部１２ａの頂部が半導体チップ１３の上面よりも上方に盛り上がるように形成されるような構造を採用することもできる。側面全体を封止樹脂１２により覆われた構造が採用されていれば、半導体チップ１３の内部破壊を防止するという本発明の効果を得ることができる。
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
本発明の半導体素子の実装構造体は、半導体素子の角部においてその側面全体が封止接着用樹脂により覆われていることにより、角部を確実に保護することができる。従って、実装時の加熱、冷却処理によって生じる各部材の熱膨張、収縮差および実装後の機械的な負荷に対する基板のたわみによる半導体素子の角部に発生する引張負荷を軽減し、素子内部の破壊を回避することができ、有用である。
本発明は、添付図面を参照しながら好ましい実施形態に関連して充分に記載されているが、この技術の熟練した人々にとっては種々の変形や修正は明白である。そのような変形や修正は、添付した請求の範囲による本発明の範囲から外れない限りにおいて、その中に含まれると理解されるべきである。
２００７年６月２８日に出願された日本国特許出願Ｎｏ．２００７−１６９９７５号の明細書、図面、及び特許請求の範囲の開示内容は、全体として参照されて本明細書の中に取り入れられるものである。

Claims (17)

  1. 基板における半導体素子の実装領域上に封止接着用樹脂を介在させて半導体素子を配置し、
    その平面形状が半導体素子よりも大きく形成された平坦面を有する剛体材料により形成された加圧部材と、加圧部材の平坦面の周囲に配置された弾性体とを備える加圧ツールを用いて、加圧部材の平坦面により半導体素子の上面を押圧して、半導体素子のそれぞれの素子電極と基板のそれぞれの基板電極とを、それぞれの突起電極を介して接続しながら、半導体素子と基板との対向領域を樹脂により封止し、それとともに、対向領域外へ樹脂の一部を押し拡げて、半導体素子の角部の外側において、加圧ツールの平坦面、弾性体、および半導体素子の側面により囲まれた空間に対向領域外へ拡がる樹脂を充填し、
    その後、樹脂を加熱して硬化させて、半導体素子と基板との対向領域の外側に、対向領域外への封止接着用樹脂の拡がり部分であるフィレット部を形成して、半導体素子の少なくとも角部における側面全体がフィレット部により覆われるとともに、フィレット部の上部に半導体素子の上面に沿った平坦面が形成された半導体素子の実装構造体を形成する、半導体素子の実装構造体の製造方法。
  2. 剛体により形成されたツール本体部をさらに備えるとともに、ツール本体部の下面に弾性体が固定され、弾性体の下面中央に加圧部材が取り付けられた加圧ツールを用いて、半導体素子の押圧動作が行われる、請求項１に記載の半導体素子の実装構造体の製造方法。
  3. 加圧部材として金属板を用いた加圧ツールを用いて、半導体素子の押圧動作が行われる、請求項１に記載の半導体素子の実装構造体の製造方法。
  4. 加圧部材の平坦面よりも突出するように弾性体が形成された加圧ツールを用いて、半導体素子の押圧動作が行われる、請求項１に記載の半導体素子の実装構造体の製造方法。
  5. 加圧ツールによる半導体素子の押圧動作により、対向領域の全周囲に拡がるように樹脂を押し拡げ、
    その後、封止接着用樹脂を硬化させて、半導体素子の全周囲における側面全体がフィレット部により覆われた半導体素子の実装構造体を形成する、請求項１に記載の半導体素子の実装構造体の製造方法。
  6. 加圧ツールによる半導体素子の押圧動作を行う際に、弾性体を変形させながら、加圧ツールの平坦面、弾性体、および半導体素子の側面により囲まれた空間内に充填された封止接着用樹脂を弾性体により押圧して、
    その後、樹脂を硬化させることにより、半導体素子の角部に近接する位置におけるフィレット部に凹状湾曲面が形成された半導体素子の実装構造体を形成する、請求項１に記載の半導体素子の実装構造体の製造方法。
  7. 加圧ツールによる半導体素子の押圧動作を行う際に、加圧ツールの平坦面、弾性体、および半導体素子の側面により囲まれた空間を、半導体素子の角部近傍の空間容積が、半導体素子の隣接する角部間の端部近傍の空間容積よりも大きくなるように形成して、封止接着用樹脂を空間内に充填する、請求項１に記載の半導体素子の実装構造体の製造方法。
  8. 複数の素子電極を有する半導体素子と、
    複数の基板電極を有する基板と、
    それぞれの素子電極と基板電極とを接続する複数の突起電極と、
    それぞれの素子電極、基板電極、及び突起電極を封止するとともに、半導体素子と基板とを接着するように、半導体素子と基板との間に配置された封止接着用樹脂とを備え、
    半導体素子と基板との対向領域の外側に、対向領域外への封止接着用樹脂の拡がり部分であるフィレット部が配置され、
    半導体素子の少なくとも角部における側面全体がフィレット部により覆われるとともに、フィレット部の上部に、半導体素子の上面に沿った平坦面が形成されている、半導体素子の実装構造体。
  9. 半導体素子の全周囲における側面全体がフィレット部により覆われている、請求項８に記載の半導体素子の実装構造体。
  10. 半導体素子の角部に近接する位置におけるフィレット部が凹状湾曲面を有する、請求項８に記載の半導体素子の実装構造体。
  11. 凹状湾曲面の頂部は、半導体素子の角部から外側方向に離間して配置され、半導体素子の角部と凹状湾曲面の頂部との間にフィレット部の平坦面が配置されている、請求項１０に記載の半導体素子の実装構造体。
  12. 半導体素子の角部近傍のフィレット部における樹脂量が、半導体素子の隣接する角部間の端部近傍のフィレット部における樹脂量よりも多くなるように、フィレット部が形成されている、請求項８に記載の半導体素子の実装構造体。
  13. 基板における半導体素子の実装領域上に封止接着用樹脂を介在させて半導体素子を配置し、
    半導体素子を基板に対して封止接着用樹脂を介在させて押圧して、半導体素子のそれぞれの素子電極と基板のそれぞれの基板電極とを、それぞれの突起電極を介して接続しながら、それぞれの素子電極、基板電極、及び突起電極を樹脂により封止し、それとともに、実装領域外へ拡がる封止接着用樹脂が半導体素子の上面より上方へ移動することを抑制しながら、樹脂により半導体素子の角部の側面全体を覆い、
    その後、封止接着用樹脂を加熱して硬化させて、半導体素子を基板に実装して、実装領域の外側に、実装領域外への封止接着用樹脂の拡がり部分であるフィレット部を形成して、半導体素子の少なくとも角部における側面全体がフィレット部により覆われるとともに、フィレット部の上部に半導体素子の上面に沿った平坦面が形成された半導体素子の実装構造体を形成する、半導体素子の実装方法。
  14. 封止接着用樹脂を介して半導体素子を基板に加圧して、半導体素子の複数の素子電極を基板の複数の基板電極に突起電極を介して接続するとともに、それぞれの素子電極、基板電極、及び突起電極を封止して、半導体素子を基板に実装する加圧ツールにおいて、
    その平面形状が上記半導体素子よりも大きく形成された平坦面を有し、剛体材料により形成された加圧部材と、
    加圧部材の平坦面の周囲に配置された弾性体とを備える、加圧ツール。
  15. 剛体により形成されたツール本体部をさらに備え、
    ツール本体部の下面に弾性体が装備され、弾性体の下面中央に加圧部材が取り付けられている、請求項１４に記載の加圧ツール。
  16. 加圧部材は金属板である、請求項１５に記載の加圧ツール。
  17. 加圧部材の平坦面よりも突出するように弾性体が形成されている、請求項１４に記載の加圧ツール。
JP2009520355A 2007-06-28 2008-06-26 半導体素子の実装構造体の製造方法、半導体素子の実装方法、及び加圧ツール Expired - Fee Related JP5084829B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009520355A JP5084829B2 (ja) 2007-06-28 2008-06-26 半導体素子の実装構造体の製造方法、半導体素子の実装方法、及び加圧ツール

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007169975 2007-06-28
JP2007169975 2007-06-28
JP2009520355A JP5084829B2 (ja) 2007-06-28 2008-06-26 半導体素子の実装構造体の製造方法、半導体素子の実装方法、及び加圧ツール
PCT/JP2008/001669 WO2009001564A1 (ja) 2007-06-28 2008-06-26 半導体素子の実装構造体及びその製造方法、半導体素子の実装方法、並びに加圧ツール

Publications (2)

Publication Number Publication Date
JPWO2009001564A1 true JPWO2009001564A1 (ja) 2010-08-26
JP5084829B2 JP5084829B2 (ja) 2012-11-28

Family

ID=40185389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009520355A Expired - Fee Related JP5084829B2 (ja) 2007-06-28 2008-06-26 半導体素子の実装構造体の製造方法、半導体素子の実装方法、及び加圧ツール

Country Status (4)

Country Link
US (2) US8264079B2 (ja)
JP (1) JP5084829B2 (ja)
CN (1) CN101689516B (ja)
WO (1) WO2009001564A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5401219B2 (ja) * 2009-09-04 2014-01-29 リンテック株式会社 Ｉｃタグ
JP2011109046A (ja) * 2009-11-20 2011-06-02 Sony Chemical & Information Device Corp 実装装置および電子モジュールの製造方法
US8742561B2 (en) * 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8319318B2 (en) * 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8148210B1 (en) * 2010-09-13 2012-04-03 Infineon Technologies Ag Method for fabricating a semiconductor chip panel
JP5614217B2 (ja) * 2010-10-07 2014-10-29 デクセリアルズ株式会社 マルチチップ実装用緩衝フィルム
JP5597568B2 (ja) * 2011-02-14 2014-10-01 リンテック株式会社 Ｉｃタグ
KR101795370B1 (ko) * 2011-07-28 2017-11-08 삼성전자주식회사 발광디바이스의 제조방법
US8680681B2 (en) * 2011-08-26 2014-03-25 Globalfoundries Inc. Bond pad configurations for controlling semiconductor chip package interactions
CN102968199B (zh) * 2011-09-01 2016-03-30 宸鸿科技(厦门)有限公司 触控面板及其制作方法及触控显示装置
JP5870261B2 (ja) * 2011-10-03 2016-02-24 パナソニックＩｐマネジメント株式会社 半導体素子の実装方法
JP6120685B2 (ja) * 2013-06-10 2017-04-26 三菱電機株式会社 電力用半導体装置の製造方法
CN105917451B (zh) * 2014-01-14 2018-07-06 山田尖端科技株式会社 树脂模制模具及树脂模制方法
JP6484061B2 (ja) * 2014-02-26 2019-03-13 日東電工株式会社 電子部品パッケージの製造方法
US9949380B2 (en) * 2015-02-27 2018-04-17 Panasonic Intellectual Property Management Co., Ltd. Manufacturing method of electronic component, electronic component, and manufacturing apparatus of electronic component
DE102015112023B3 (de) 2015-07-23 2016-09-01 Infineon Technologies Ag Verfahren zum positionieren eines halbleiterchips auf einem träger und verfahren zum stoffschlüssigen verbinden eines halbleiterchips mit einem träger
CN107403784B (zh) * 2016-05-19 2020-04-24 胡川 线路板制作方法及结构
KR20170139924A (ko) * 2016-06-10 2017-12-20 엘지전자 주식회사 투명 발광다이오드 필름
KR102694680B1 (ko) * 2016-08-01 2024-08-14 삼성디스플레이 주식회사 전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법
US11024595B2 (en) 2017-06-16 2021-06-01 Micron Technology, Inc. Thermocompression bond tips and related apparatus and methods
CN112655285B (zh) * 2018-10-05 2022-04-01 株式会社东芝 半导体封装
WO2020090000A1 (ja) * 2018-10-30 2020-05-07 日立化成株式会社 半導体装置及びその製造方法
JP2021048205A (ja) 2019-09-17 2021-03-25 キオクシア株式会社 半導体装置の製造方法
JP7441030B2 (ja) 2019-10-31 2024-02-29 キヤノン株式会社 電子モジュールの製造方法、光学モジュールの製造方法、電子モジュール、光学モジュール及び機器
FR3109466B1 (fr) * 2020-04-16 2024-05-17 St Microelectronics Grenoble 2 Dispositif de support d’une puce électronique et procédé de fabrication correspondant
KR20220083438A (ko) * 2020-12-11 2022-06-20 삼성전자주식회사 반도체 패키지
CN113346005B (zh) * 2021-06-17 2024-07-02 太原工业学院 夹芯式薄膜传感器真空环境压合装置及方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766326A (ja) 1993-08-30 1995-03-10 Nippondenso Co Ltd 半導体装置
KR100438256B1 (ko) * 1995-12-18 2004-08-25 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
JP2828021B2 (ja) * 1996-04-22 1998-11-25 日本電気株式会社 ベアチップ実装構造及び製造方法
SG80077A1 (en) * 1998-10-19 2001-04-17 Sony Corp Semiconductor integrated circuit card manufacturing method, and semiconductor integrated circuit card
JP3364455B2 (ja) 1999-02-12 2003-01-08 日本特殊陶業株式会社 半導体装置の製造方法
JP2001135658A (ja) * 1999-11-08 2001-05-18 Towa Corp 電子部品の組立方法及び組立装置
JP4513235B2 (ja) * 2001-05-31 2010-07-28 ソニー株式会社 フリップチップ実装装置
JP4288026B2 (ja) * 2001-09-28 2009-07-01 パナソニック株式会社 装着ツール及びｉｃチップの装着方法
JP3974834B2 (ja) * 2002-08-26 2007-09-12 松下電器産業株式会社 電子部品の装着方法
JP3702961B2 (ja) * 2002-10-04 2005-10-05 東洋通信機株式会社 表面実装型ｓａｗデバイスの製造方法
DE10297837B4 (de) * 2002-12-16 2019-05-09 Sumitomo Heavy Industries, Ltd. Verfahren zum Befestigen einer Kühlmaschine und Befestigungsvorrichtung dafür
JP3921459B2 (ja) 2003-07-11 2007-05-30 ソニーケミカル＆インフォメーションデバイス株式会社 電気部品の実装方法及び実装装置
US7033864B2 (en) 2004-09-03 2006-04-25 Texas Instruments Incorporated Grooved substrates for uniform underfilling solder ball assembled electronic devices
JP2007324413A (ja) 2006-06-01 2007-12-13 Sony Chemical & Information Device Corp 熱圧着ヘッド及びこれを用いた実装装置
JP4979288B2 (ja) 2006-07-19 2012-07-18 ソニーケミカル＆インフォメーションデバイス株式会社 熱圧着ヘッドを用いた実装方法

Also Published As

Publication number Publication date
US20100181667A1 (en) 2010-07-22
US8264079B2 (en) 2012-09-11
CN101689516B (zh) 2011-09-14
CN101689516A (zh) 2010-03-31
JP5084829B2 (ja) 2012-11-28
WO2009001564A1 (ja) 2008-12-31
US8426965B2 (en) 2013-04-23
US20120298310A1 (en) 2012-11-29

Similar Documents

Publication Publication Date Title
JP5084829B2 (ja) 半導体素子の実装構造体の製造方法、半導体素子の実装方法、及び加圧ツール
JP5039058B2 (ja) 半導体素子の実装構造体
JP5066529B2 (ja) 半導体素子の実装構造体及び半導体素子の実装方法
US6724080B1 (en) Heat sink with elevated heat spreader lid
JP5387685B2 (ja) 半導体装置の製造方法
JP4553765B2 (ja) 半導体装置の製造方法
US20030030134A1 (en) Semiconductor device
JP5521547B2 (ja) 半導体装置及びその製造方法
JP2005311321A (ja) 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール
US9087781B2 (en) Semiconductor device and method of manufacturing the same
US20110316150A1 (en) Semiconductor package and method for manufacturing semiconductor package
JP4620553B2 (ja) 半導体装置の製造方法
TW201036124A (en) Package structure and manufacturing method thereof
JP2007281374A (ja) 半導体チップ搭載用基板、該基板を備えた半導体パッケージ、電子機器、および半導体パッケージの製造方法
JP2012009713A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP5621712B2 (ja) 半導体チップ
JP2001257239A (ja) 半導体装置の製造方法
JP2013004648A (ja) 半導体パッケージの製造方法
JP5487847B2 (ja) 電子デバイスパッケージ及びその製造方法、並びに電子機器
JP2005142452A (ja) 半導体装置及びその製造方法
JP5157098B2 (ja) 半導体装置及びその製法
KR20100020771A (ko) 반도체 패키지의 제조 방법
JP2010114243A (ja) 半導体装置
JP2005353704A (ja) 積層型半導体装置及びその製造方法
KR20160026168A (ko) 플렉시블 솔더 범프와 이를 이용한 패지키 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120904

R150 Certificate of patent or registration of utility model

Ref document number: 5084829

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees