KR20070019798A - 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법 - Google Patents

금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법 Download PDF

Info

Publication number
KR20070019798A
KR20070019798A KR1020050073720A KR20050073720A KR20070019798A KR 20070019798 A KR20070019798 A KR 20070019798A KR 1020050073720 A KR1020050073720 A KR 1020050073720A KR 20050073720 A KR20050073720 A KR 20050073720A KR 20070019798 A KR20070019798 A KR 20070019798A
Authority
KR
South Korea
Prior art keywords
chip
bonding
chips
bumps
package
Prior art date
Application number
KR1020050073720A
Other languages
English (en)
Other versions
KR100698527B1 (ko
Inventor
강인구
김평완
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050073720A priority Critical patent/KR100698527B1/ko
Priority to US11/502,427 priority patent/US7521810B2/en
Publication of KR20070019798A publication Critical patent/KR20070019798A/ko
Application granted granted Critical
Publication of KR100698527B1 publication Critical patent/KR100698527B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 칩 적층 패키지 및 그의 제조방법으로서, 패키지 기판에 적층된 칩들 사이에 본딩 와이어가 형성되기 위한 소정의 공간이 확보 및 유지되도록 하고, 공간의 확보 및 유지를 위해 일반적으로 사용되고 있는 스페이서와 칩 상의 보호막과의 열팽창 계수 차로 인한 칩의 회로 패턴 손상을 방지하는 것을 목적으로 한다. 이를 위해 본 발명은 칩의 활성면에 비전도성의 더미 패드들을 형성하고, 칩들 사이에 위치되는 더미 패드 상에 복수 개의 금속 범프들을 순차적으로 적층한 구조를 갖는 기둥 범프를 구비하는 것을 특징으로 한다. 이에 따르면, 칩들 사이에 스페이서 대신 복수 개의 기둥 범프들이 개재됨으로써, 칩들 사이에 소정의 공간이 확보 및 유지될 뿐만 아니라, 스페이서와 보호막과의 열팽창 계수차이로 인한 열응력 발생 및 기계적 충격으로부터 칩의 회로 패턴이 손상되는 것을 방지할 수 있다.
적층 패키지, 칩, 스페이서, 금속 범프, 스터드 범프, 범프 리버스 본딩, 본딩 와이어

Description

금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지 및 그의 제조방법{CHIP STACK PACKAGE HAVING PILLAR BUMP USING METAL BUMP AND MANUFACTURING METHOD THEREOF}
도 1은 제1 칩과 제2 칩 사이에 접착층이 개재된 종래 기술에 따른 칩 적층 패키지의 구조를 설명하기 위한 단면도.
도 2는 제1 칩과 제2 칩 사이에 스페이서가 구비된 접착층이 개재된 종래 기술에 따른 칩 적층 패키지의 구조를 설명하기 위한 단면도.
도 3a는 본 발명의 일 실시예에 따른 스터드 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지를 설명하기 위한 단면도.
도 3b는 도 3a에 나타낸 칩의 활성면 상에 형성된 더미 패드를 설명하기 위한 칩의 평면도.
도 3c는 도 3a에 나타낸 기둥 범프의 구조를 설명하기 위한 사진.
도 4a는 본 발명의 다른 실시예에 따른 스터드 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지를 설명하기 위한 단면도.
도 4b는 도 4a에 나타낸 기둥 범프의 구조를 설명하기 위한 사진.
도 5a 내지 도 5f는 본 발명에 따른 칩 적층 패키지 제조방법을 설명하기 위한 단면도.
<도면의 주요 부분에 대한 설명>
110, 210, 310, 410, 510: 패키지 기판
121, 221, 321, 421, 521: 제1 칩
122, 222, 322, 422, 522: 제2 칩
140, 240, 340, 440, 540: 본딩 와이어
122b, 320b, 422b: 배면 130, 230, 330, 530: 접착층
221a, 320a: 활성면 250: 스페이서
310a: 기판 몸체 310b, 510b: 배선 패턴
323, 523: 본딩 패드 324, 524: 더미 패드
325, 425: 볼 범프 360, 460, 560: 기둥 범프
361, 461, 561: 금속 범프 480: 절연층
531: 제1 액상 접착제 532: 제2 액상 접착제
570: 와이어 본더
본 발명은 칩 적층 패키지 및 그의 제조방법에 관한 것으로서, 더욱 상세하게는 패키지 기판에 동일한 크기의 칩들을 3차원적으로 접착하여 적층한 구조를 갖는 칩 적층 패키지 및 그의 제조방법에 관한 것이다.
최근 전자 휴대기기의 크기가 점점 소형화됨에 따라, 전자 휴대기기에 내장 되는 반도체 패키지들의 소형화, 박형화, 경량화가 이루어지고 있다. 이와 더불어 반도체 패키지의 용량을 증가시키기 위하여 하나의 반도체 패키지 내에 복수 개의 칩을 내장하여 용량을 2배 이상 증가시킨 칩 적층 패키지의 개발이 활발히 진행되고 있다.
칩 적층 패키지는 일반적으로 패키지 기판에 복수 개의 칩들이 순차적으로 접착되어 적층되고, 적층된 칩들은 본딩 와이어에 의해 패키지 기판과 전기적으로 각각 연결된 구조를 갖는다. 이러한 칩 적층 패키지 구조에서는 상대적으로 상부에 위치하는 상부 칩이 그 하부에 위치하는 하부 칩의 크기보다 작은 경우에는 문제가 발생되지 않지만, 상부 칩이 하부 칩의 크기보다 크거나 동일한 경우에는 하부 칩의 본딩 패드에 접속되는 본딩 와이어를 형성하기 위해 하부 칩과 상부 칩 사이에 소정의 공간이 필요하게 된다.
이를 위해, 일본 공개특허공보 10-27880에서는 제1 칩과 제2 칩 사이에 접착층을 개재하는 기술을 제시한 바 있고, 한국 공개특허공보 2003-66865에서는 제1 칩과 제1 칩 사이에 절연성의 스페이서(Spacer)가 구비된 접착층을 개재하는 기술을 제시한 바 있다. 이에 대해 도면을 참조하여 좀 더 살펴보면 다음과 같다.
도 1은 제1 칩과 제2 칩 사이에 접착층이 개재된 종래 기술에 따른 칩 적층 패키지의 구조를 설명하기 위한 단면도이고, 도 2는 제1 칩과 제2 칩 사이에 스페이서가 구비된 접착층이 개재된 종래 기술에 따른 칩 적층 패키지의 구조를 설명하기 위한 단면도이다.
도 1을 참조하면, 종래 기술에 따른 칩 적층 패키지는 제1 칩(121)과 제2 칩 (122) 사이에 제1 칩(121)의 본딩 패드(123)에 접속된 본딩 와이어(140)가 이루는 루프 높이에 따른 소정의 공간을 확보하기 위해, 패키지 기판(110)에 적층된 제1 칩(121)과 제2 칩(122)사이에 액상 접착제가 경화됨에 따라 형성되는 접착층(130)이 개재된 구조를 갖는다.
그러나, 이와 같은 구조를 갖는 종래 기술에 따른 칩 적층 패키지는 제1 칩(121) 상에 액상 접착제를 도포한 다음 액상 접착제가 완전히 경화되기 전에 제2 칩(122)이 적층되는데, 이때 제2 칩(122)으로부터 제1 칩(121)으로 가해지는 열과 압력에 의해 제1 칩(121)과 제2 칩(122) 사이의 간격이 줄어들게 된다. 이에, 제1 칩(121)의 본딩 패드(123)에 접속된 본딩 와이어(140)가 제2 칩(122)의 배면(122b)과 기계적으로 접촉될 수 있고, 이로 인해 본딩 와이어(140)와 제2 칩(122)과의 전기적 간섭 발생 또는 본딩 와이어(140)의 본딩 상태 불량 등의 문제가 발생될 수 있다.
한편, 도 2를 참조하면 종래 기술에 따른 칩 적층 패키지는 패키지 기판(210)에 적층된 제1 칩(221)과 제2 칩(122) 사이에 스페이서(250)가 함유된 액상 접착제가 경화됨에 따라 형성된 접착층(230)이 개재된 구조를 갖는다. 여기서, 스페이서(250)는 주로 구형으로서, 제1 칩(221)의 활성면(221a)에서 본딩 와이어(240)가 이루는 최고점 높이까지의 높이(h)보다 긴 직경을 갖는다.
이와 같은 구성을 갖는 칩 적층 패키지는 제1 칩(221) 상에 제2 칩(222)이 적층될 시 제2 칩(222)으로부터 제1 칩(221)으로 열과 압력이 가해지더라도, 제1 칩(221)과 제2 칩(222) 사이에 개재된 스페이서(250)에 의해 제1 칩(221)과 제2 칩 (222) 사이의 간격이 일정하게 유지된다. 따라서, 본딩 와이어(240)와 제2 칩(222)과의 기계적 접촉으로 인한 전기적 간섭 발생 또는 본딩 와이어(240)의 본딩 상태 불량해지는 등의 문제가 발생하지 않는다.
그러나, 현재 사용되고 있는 스페이서는 예컨대 실리카(Silica)와 폴리머(Polymer) 및 코팅된 금속 중의 어느 하나로 이루어진다. 이에, 스페이서와 칩의 활성면에 형성된 회로 패턴을 보호하기 위해 형성된 보호막, 예컨대 폴리이미드와 같은 절연성 수지와의 열팽창 계수차이로 인한 칩의 활성면에 열 응력(Thermal Stress) 및 기계적 충격이 가해질 수 있다. 이로 인해, 칩의 보호막에 크랙(Crack)이 발생될 수 있고, 이에 따라 활성면에 형성된 회로 패턴이 손상될 수 있다.
따라서, 본 발명은 패키지 기판에 동일한 크기를 갖는 복수 개의 칩들을 접착하여 3차원적으로 적층할 시에 하부 칩 상에 본딩된 본딩와이어가 상부 칩의 배면과 접촉되지 않도록 칩들 사이에 소정의 공간이 확보 및 유지될 수 있는 칩 적층 패키지 및 그의 제조방법을 제공하고자 한다.
본 발명의 다른 목적은 칩들 사이에 공간 확보를 위해 일반적으로 사용되는 스페이서로 인해, 칩의 회로 패턴이 손상되는 것을 방지할 수 있는 칩 적층 패키지 및 그의 제조방법을 제공하고자 한다.
본 발명의 또 다른 목적은 스페이서를 사용하지 않고도 칩들 사이의 간격을 일정하게 유지할 수 있는 칩 적층 패키지 및 그의 제조방법을 제공하고자 한다.
상기와 같은 목적을 달성하기 위한 본 발명은 다음과 같은 구성을 가지는 칩 적층 패키지 및 그의 제조방법을 제공한다.
본 발명에 따른 칩 적층 패키지는 소정의 배선 패턴이 형성된 상부면과, 상부면에 반대 면인 하부면을 갖는 패키지 기판; 패키지 기판의 상부면에 순차적으로 접착되어 적층되고, 복수 개의 본딩 패드들 및 비전도성의 더미 패드들이 형성된 활성면과 활성면에 반대면인 배면을 갖는 칩들; 칩의 본딩 패드들과 패키지 기판의 배선 패턴을 전기적으로 각각 연결시키는 본딩 와이어; 및 칩들 사이에 개재되어 칩들 사이의 간격이 일정하게 유지되도록 하는 기둥 범프들을 포함하고, 기둥 범프는 더미 패드 상에 복수 개의 금속 범프들을 본딩 와이어가 이루는 루프의 최고점보다 높게 순차적으로 적층한 구조를 갖는 것을 특징으로 한다. 이때, 금속 범프는 스터드 범프인 것이 바람직하고, 예컨대 금(Au)으로 이루어질 수 있다. 그리고, 기둥 범프는 최상단에 위치하는 금속 범프의 상단부가 평평하게 형성되는 것이 바람직하다.
본 발명에 따른 칩 적층 패키지에 있어서, 칩의 배면에는 절연층을 더 구비할 수 있다. 이때, 칩들 사이에 개재되는 기둥 범프는 최상단에 위치하는 금속 범프의 상단부가 상측에 위치하는 절연층을 뚫고 들어가 고정되도록 뾰족하게 형성되는 것이 바람직하다.
본 발명에 따른 칩 적층 패키지에 있어서, 본딩 와이어는 범프 리버스 본딩(Bump Reverse Bonding)기술에 의해 형성되는 것이 바람직하고, 칩들 사이에는 칩들 사이의 공간을 채우는 액상 접착제를 더 구비할 수 있다.
본 발명에 따른 칩 적층 패키지에 있어서, 패키지 기판에 적층된 복수 개의 칩 및 본딩 와이어는 밀봉 수지에 의해 밀봉될 수 있고, 패키지 기판의 상부면에 반대 면인 하부면에 외부 단자가 형성될 수 있다.
한편, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 칩 적층 패키지의 제조방법은 (a)패키지 기판의 상부면에 제1 칩을 접착시키는 단계; (b)제1 칩의 본딩 패드들과 패키지 기판의 배선 패턴을 본딩 와이어로 각각 연결하는 단계; (c)제1 칩의 더미 패드 상에 본딩 와이어가 이루는 루프의 최대 높이보다 높게 복수 개의 금속 범프들을 순차적으로 적층하여 기둥 범프를 형성하는 단계; (d)제1 칩 상에 접착층을 형성하는 단계; 및 (e)접착층 상에 제2 칩을 접착시켜 제1 칩 상에 제2 칩을 적층한 다음, 제2 칩의 본딩 패드들과 패키지 기판의 배선 패턴을 제2 본딩 와이어로 각각 연결하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 칩 적층 패키지 제조방법에 있어서, 금속 범프는 스터드 범핑기술에 의해 형성되는 것이 바람직하고, 이때 기둥 범프의 최상단에 위치되는 금속 범프는 상단부가 평평하게 혹은 뾰족하게 형성될 수 있다.
본 발명의 칩 적층 패키지 제조방법에 있어서, 본딩 와이어는 범프 리버스 본딩 기술에 의해 형성되는 것이 바람직하다.
본 발명의 칩 적층 패키지 제조방법에 있어서, (e)단계 후에 패키지 기판에 적층된 복수 개의 칩 및 본딩 와이어를 밀봉 수지에 의해 밀봉하는 (f)단계와 패키지 기판의 상부면에 반대 면인 하부면에 외부 단자를 형성하는 (g)단계를 더 포함하는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명에 따른 스터드 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지 및 그의 제조 방법에 대한 바람직한 실시예들을 설명하고자 한다.
도 3a는 본 발명의 일 실시예에 따른 스터드 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지를 설명하기 위한 단면도이고, 도 3b는 도 3a에 나타낸 칩의 활성면 상에 형성된 더미 패드를 설명하기 위한 칩의 평면도이며, 도 3c는 도 3a에 나타낸 기둥 범프의 구조를 설명하기 위한 사진이다.
도 3a 및 도 3b를 참조하면, 본 발명의 일 실시예에 따른 칩 적층 패키지는 패키지 기판(310)과, 동일한 크기를 갖는 제1 칩(321) 및 제2 칩(322)과, 패키지 기판(310)과 제1 칩(321) 및 제2 칩(322)을 전기적으로 연결하는 본딩 와이어(340), 및 제1 칩(321)과 제2 칩(322) 사이에 개재되는 기둥 범프(360)들을 포함한다. 즉, 패키지 기판(310)에 제1 칩(321)과 제2 칩(322)이 순차적으로 접착되어 적층되어 있고, 본딩 와이어(340)에 의해 제1 칩(321) 및 제2 칩(322)이 패키지 기판(310)과 각각 전기적으로 연결되어 있다. 이때, 제1 칩(321) 및 제2 칩(322)의 활성면(320a) 상에는 복수 개의 본딩 패드(323)와 더불어 절연성의 더미 패드(324)가 형성되어 있고, 더미 패드(324) 상에는 복수 개의 금속 범프(361)들이 적층된 구조를 갖는 네 개의 기둥 범프(360)들이 형성되어 있다.
따라서, 본 실시예에서는 도 3b에 나타낸 바와 같이 제1 칩(321)의 활성면(320a) 상에 네 개의 더미 패드(324)가 형성되어 있고, 각각의 더미 패드(324) 상에 기둥 범프(360)가 개재됨으로써, 제1 칩(321)의 본딩 패드(323)에 본딩 와이어 (340)를 접합하기 위한 소정의 공간이 확보 및 유지될 수 있다. 이때, 기둥 범프(360)의 높이는 제1 칩(321)의 활성면(320a)에서 본딩 와이어(340)가 이루는 루프의 최고점까지의 높이(h')에 따라 조절이 가능하다.
이와 같은 본 발명의 일 실시예에 따른 칩 적층 패키지에 대해 좀 더 자세히 살펴보면, 다음과 같다.
본 실시예에 따른 패키지 기판(310)은 일반적으로 잘 알려진 인쇄회로기판으로서, 상부면과 하부면을 갖는 기판 몸체(310a)와, 기판 몸체(310)에 형성된 배선 패턴(310b)을 포함한다. 즉, 기판 몸체(310a)의 상부면에는 칩 탑재 영역이 형성되어 있고, 칩 탑재 영역을 향하여 배선 패턴(310b)이 형성되어 있다. 여기서, 본 실시예에서는 패키지 기판(310)으로서 인쇄회로기판을 예시하였지만, 소정의 배선 패턴이 구비된 리드 프레임, 테이프 배선기판, 세라믹기판 등을 사용하여도 무관하다. 또한, 기판 몸체(310a)의 상부면에만 배선 패턴(310b)이 형성된 상태만을 예시하였지만, 기판 몸체(310a)의 내부와 하부면에도 배선 패턴(310b)이 형성된 상태를 가질 수도 있다. 이때, 배선 패턴(310b)은 예를 들어 Cu, Ni, 및 Au으로 구성될 수 있고, Cu, Ni, Cr, Au 또는 Cu, Ni, Co, Au로도 구성될 수 있다.
제1 칩(321)은 복수 개의 본딩 패드(323)와 더미 패드(324)가 형성된 활성면(320a)과 활성면(320a)에 반대면인 배면(320b)을 갖고, 배면(320b)이 패키지 기판(310)의 칩 탑재 영역에 접촉된 상태로 패키지 기판(310)에 접착된다. 그리고, 제1 칩(321)은 활성면(320a)의 양측 가장자리 부분에 복수 개의 본딩 패드(323)들이 형성되어 있고, 본딩 패드(323) 상에는 본딩 와이어(340)가 본딩되는 볼 범프(325)가 각각 형성되어 있다. 이때, 본딩 패드(323)들은 활성면(320a) 상의 네 변 근처에 열을 이루며 형성되어도 무관하다. 또한, 본딩 패드들 근처의 활성면(320a) 상에는 비전도성의 더미 패드(324)들이 형성되어 있다. 이때, 더미 패드(324)는 본딩 패드(323)가 형성될 때 함께 형성되는 것이 바람직하고, 예컨대 활성면(320a) 상의 본딩 패드(323)들 내측으로 적어도 두 개 이상이 형성되는 것이 바람직하다.
본딩 와이어(340)는 일단이 제1 칩(321)의 본딩 패드(323)에 접합되어 있고, 타단이 패키지 기판(310)의 배선 패턴(310b)에 접합되어 제1 칩(321)과 패키지 기판(310)을 전기적으로 연결한다. 이때, 본딩 와이어(340)는 본딩 와이어(340)가 이루는 루프의 높이를 최소화하기 위해, 범프 리버스 본딩(Bump Reverse Bonding)기술에 의해 형성되는 것이 바람직하다. 이에 대해서는 후술하는 본 발명에 따른 칩 적층 패키지 제조방법에서 상세히 설명하기로 한다.
제2 칩(322)은 제1 칩(321)과 동일한 크기 및 구성을 가지며, 제1 칩(321) 상에 형성된 접착층(330)에 접착되어 적층된 상태에 있다. 이때, 접착층(330)은 열가소성 또는 열경화성을 갖는 수지로 이루어진 예컨대 에폭시 수지계열의 액상 접착제가 경화된 것이 바람직하나, 에폭시 관련 열가소성 수지, 접착 글래스 및 폴리머 계열의 절연성 접착 테이프일 수도 있다. 액상 접착제는 제1 칩(321) 상에 제2 칩(322)이 적층될 때 제2 칩(322)의 안정적인 접착을 유도하는 동시에 제1 칩(321)의 볼 범프(325)와 본딩 와이어(340)와의 접합부위 및 활성면(320a)을 보호한다. 여기서, 접착층(330)의 두께는 예컨대 50~150㎛ 정도인 것이 바람직하다. 그리고, 제2 칩(322)은 제1 칩(321)과 마찬가지로, 활성면(320a) 상에 형성된 본딩 패드 (323)와 패키지 기판(310)의 배선 패턴(310b)이 본딩 와이어(340)로 연결되어 있음으로써, 패키지 기판(310)과 전기적으로 연결되어 있다.
기둥 범프(360)는 다수 개의 금속 범프(361)가 적층된 구조로서 제1 칩(321)의 더미 패드(324) 상에 형성되어 있고, 이때 높이는 제1 칩(321)의 활성면(320a)에서 본딩 와이어(340)가 이루는 루프의 최고점까지의 높이(h')보다 높게 형성되어 있다. 이때, 금속 범프(361)는 스터드 범핑(Stud Bumping)기술에 의해 형성된 스터드 범프인 것이 바람직하고, 예컨대 금(Au) 또는 니켈(Ni) 등의 재질로 형성될 수 있으나 금으로 이루어지는 것이 바람직하다. 여기서, 기둥 범프(360)는 도 3c에 나타낸 바와 같이, 최상단에 위치하는 금속 범프(361)의 상단부가 평평하게 형성되어 있다. 이는 제2 칩(321)이 금속 범프(361)의 상단부에 배면(320b)이 접촉되어 제1 칩(321) 상에 적층되는 경우, 접촉으로 인한 배면(320b)에서의 스크래치 발생을 방지하기 위한 것이다.
이와 같은 구성을 갖는 본 실시예에 따른 칩 적층 패키지는 일반적인 칩 적층 패키지 구조와 마찬가지로 패키지 기판(310)에 적층된 제1 칩(321)과 제2 칩(322) 및 본딩 와이어(340)가 밀봉 수지에 의해 밀봉될 수 있고, 패키지 기판(310)의 하부면에 외부기기와 접속되는 외부 단자가 형성될 수 있다.
그리고, 본 발명의 실시예에서는 두 개의 칩이 적층된 예를 개시하였지만, 제2 칩(322) 위에 동일한 방식으로 제3, 제4, 제5... 칩을 적층하는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 용이하게 구현할 수 있을 것이다.
도 4a는 본 발명의 다른 실시예에 따른 스터드 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지를 설명하기 위한 단면도이고, 도 4b는 도 4a에 나타낸 기둥 범프의 구조를 설명하기 위한 사진이다.
도 4a 및 도 4b를 참조하면, 본 실시예에 따른 칩 적층 패키지는 전술한 실시예에 따른 칩 적층 패키지 구조와 비교해 볼 때, 제2 칩(422)의 배면(422b)에 절연층(460)이 구비되어 있는 점과, 제1 칩(421)과 제2 칩(422) 사이에 개재된 기둥 범프(460)의 형상만 다를 뿐 그 외에는 동일한 구성을 갖는다. 즉, 제2 칩(422)의 배면(422b)에는 제1 칩(421)의 볼 범프(425)에 접합된 본딩 와이어(440)와의 전기적 간섭을 방지하기 위해 절연층(460)이 구비되어 있다. 여기서, 절연층(460)은 잘 알려진 바와 같이 복수 개의 칩이 형성된 웨이퍼를 개별 칩으로 개별화하기 전에 형성된 것으로서, 예컨대 폴리이미드계의 수지로 이루어진다. 이때, 제1 칩(421)과 제2 칩(422) 사이에 개재되는 기둥 범프(460)는 도 4b에 나타낸 바와 같이, 최상단에 위치하는 금속 범프(461)의 상단부가 뾰족하게 형성되어 있다. 이에 따라, 제1 칩(421) 상에 제2 칩(422)을 적층하게 되면, 최상단에 위치하는 금속 범프(461)의 상단부가 상측에 위치한 제2 칩(422)의 절연층(460)을 뚫고 들어가 고정됨으로써, 제1 칩(421)과 제2 칩(422)과의 위치가 상대적으로 틀어지는 경우가 발생되지 않는다.
이하에서는 본 발명의 일 실시예에 따른 칩 적층 패키지를 제조하는 방법에 대해 도면을 참조하여 설명하고자 한다.
도 5a 내지 도 5e는 본 발명에 따른 칩 적층 패키지 제조방법을 설명하기 위 한 단면도이다.
도 5a를 참조하면, 본 발명에 따른 칩 적층 패키지 제조방법은 먼저, 패키지 기판(510) 상의 칩 탑재 영역에 제1 액상 접착재(531)를 도포한 다음, 제1 액상 접착재 상에 제1 칩(521)을 탑재한다. 이때, 제1 액상 접착재(531)는 페이스트 상태의 수지이며, 주로 열경화성을 가지는 수지로 이루어진다. 바람직하게는 에폭시계의 수지이다. 즉, 에폭시계의 수지는 용제와 혼합하는 것에 의해 페이스트 상태가 되는데, 예컨대 100℃~200℃로 가열시 용제가 휘발함과 동시에 수지의 반응에 의해 경화가 일어난다. 이에, 패키지 기판(510) 상에 제1 칩(521)이 고정된다.
다음으로, 도 5b에 나타낸 바와 같이 패키지 기판(510) 상의 배선 패턴(510b)과 제1 칩(521)의 본딩 패드(523)를 본딩 와이어(540)로 접속시킨다. 이는 예를 들어, 패키지 기판(510)을 가열 스테이지 상에 탑재하여 약 150℃~200℃ 정도로 가열하면서 와이어 본딩을 행한다. 여기서, 와이어 본딩은 범프 리버스 본딩 기술에 의해 행해지고, 예컨대 초음파 진동과 열압착을 병용한 와이어 본더(570)를 사용해서 행한다. 즉, 제1 칩(521)의 본딩 패드(523) 상에 볼 범프(525)를 형성한 다음, 본딩 패드(523)와 대응되는 패키지 기판(510)의 배선 패턴(510b)에 볼 본딩을 실시하여 본딩 와이어(540)의 일단을 접합한 후 본딩 와이어(540)의 타단을 제1 칩(521)의 본딩 패드(523) 상에 형성된 볼 범프(525) 위에 스티치 본딩을 실시하여 접합한다. 이에, 본딩 와이어(540)는 제1 칩(521)의 본딩 패드(523)의 상면에 거의 수평으로 접합된다.
다음으로, 도 5c에 나타낸 바와 같이 제1 칩(521)의 더미 패드(524) 상에 미 리 정해진 높이로 복수 개의 스터드 범프(561)를 순차적으로 적층시켜 기둥 범프(560)를 형성시킨다. 이는 와이어 본딩 시 사용되는 일반적인 와이어 본더를 사용해서 행할 수 있고, 바람직하게는 전 단계에서 범프 리버스 본딩 시 제1 칩(521)의 본딩 패드(523) 상에 형성되는 볼 범프(525)와 함께 스터드 범프(561)들을 형성시킨다. 이때, 스터드 범프(561)는 약 50㎛ 정도의 두께를 가지며, 이에 따라 기둥 범프(560)는 세 개의 스터드 범프(561)가 적층된 구조로 형성되는 것이 바람직하다. 한편, 본 실시예에서는 기둥 범프(560)의 최상단에 위치한 스터드 범프(561)의 상부가 평평하게 형성되나, 제1 칩(521) 상에 적층되는 제2 칩의 배면에 절연층이 구비되는 경우에는 기둥 범프(560)의 최상단에 위치한 스터드 범프(561)의 상부가 뾰족하게 형성될 수도 있다.
다음으로, 도 5d에 나타낸 바와 같이 제1 칩(521)의 중앙에 소정량의 에폭시 계열의 제2 액상 접착제(532)를 도포한 다음, 도 5e에 나타낸 바와 같이 액상 접착제 상에 제2 칩(522)을 탑재하여 열압착시킨다. 이는 예컨대, 패키지 기판(510)을 가열 스테이지 상에 탑재하여 약 100℃~250℃로 가열하면서, 제2 칩(522)을 액상 접착제 상에 가압시킨다. 이때, 액상 접착제는 패키지 기판(510) 상에 제1 칩(521)이 접착될 때 사용한 것과 마찬가지로 페이스트 상태의 수지이며, 주로 열경화성을 가지는 수지로 이루어진다. 이에, 액상 접착제가 가열되면서 경화됨에 따라 접착층(530)이 형성되고, 접착층(530) 상에 제2 칩(522)이 고정된다. 여기서, 액상 접착제 대신 열가소성을 가지는 수지로 이루어진 접착 필름을 사용해도 동일한 처리를 행할 수 있다.
다음으로, 도 5f에 나타낸 바와 같이 제1 칩(521)과 마찬가지로 범프 리버스 본딩에 의해 제2 칩(522) 상에 형성된 본딩 패드(523)와 패키지 기판(510)의 배선 패턴(510b)을 본딩 와이어(540)로 연결시킨다.
이와 같은 구성을 갖는 본 실시예에 따른 칩 적층 패키지 제조방법에서는 제1 칩(521) 상에 적층된 제2 칩(522)의 본딩 패드(523)와 패키지 기판(510)의 배선 패턴(510b)을 전기적으로 연결한 후에 제1 칩(521)과, 제2 칩(522), 및 본딩 와이어(540)를 일반적으로 사용되고 있는 몰딩 수지로 봉지하는 단계가 더 시행될 수 있고, 이 후 패키지 기판(510)의 하부면에 외부 단자를 형성하는 단계가 더 시행될 수도 있다.
한편, 본 발명에 따른 칩 적층 패키지 및 그의 제조방법은 전술한 실시예들에 한정되지 않으며, 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진 자에 의하여 많은 변형이 가능하다.
이상에서 살펴본 바와 같이, 본 발명에 따른 칩 적층 패키지 및 그의 제조방법은 칩의 활성면에 비전도성의 더미 패드들을 형성하고, 칩들 사이에 위치되는 더미 패드 상에 복수 개의 금속 범프들을 순차적으로 적층한 구조를 갖는 기둥 범프(Pillar-Bump)를 구비하는 것을 특징으로 한다. 이에, 칩들 사이에는 본딩 와이어가 형성되기 위한 소정의 공간이 확보 및 유지된다.
본 발명에 따른 칩 적층 패키지는 칩들 사이에 스페이서 대신 복수 개의 기둥 범프들이 개재됨으로써 칩과 금속 범프와의 접촉면적이 작아진다. 이에, 칩과 금속 범프와의 열팽창 계수차이로 인한 열응력 발생 및 기계적 충격으로부터 칩의 회로 패턴이 손상되는 것을 줄일 수 있다.
한편, 본 발명에 따른 기둥 범프는 본딩 와이어가 이루는 루프의 높이에 따라 순차적으로 적층되는 금속 범프의 갯수를 조절함으로써, 그 높이가 조절된다. 이에, 칩들 사이의 간격을 줄임으로써, 칩 적층 패키지의 박형화가 가능하다.

Claims (15)

  1. 소정의 배선 패턴이 형성된 상부면과, 상기 상부면에 반대 면인 하부면을 갖는 패키지 기판;
    상기 패키지 기판의 상부면에 순차적으로 접착되어 적층되고, 복수 개의 본딩 패드들 및 비전도성의 더미 패드들이 형성된 활성면과 상기 활성면에 반대면인 배면을 갖는 칩들;
    상기 칩의 본딩 패드들과 상기 패키지 기판의 배선 패턴을 전기적으로 각각 연결시키는 본딩 와이어; 및
    상기 칩들 사이에 개재되어 상기 칩들 사이의 간격이 일정하게 유지되도록 하는 기둥 범프들을 포함하고,
    상기 기둥 범프는 상기 더미 패드 상에 복수 개의 금속 범프들을 상기 본딩 와이어가 이루는 루프의 최고점보다 높게 순차적으로 적층한 구조를 갖는 것을 특징으로 하는 칩 적층 패키지.
  2. 제1항에 있어서, 상기 금속 범프는 스터드 범프인 것을 특징으로 하는 칩 적층 패키지.
  3. 제1항에 있어서, 상기 금속 범프는 금(Au)으로 이루어진 것을 특징으로 하는 칩 적층 패키지.
  4. 제1항에 있어서, 상기 기둥 범프는 최상단에 위치하는 상기 금속 범프의 상단부가 평평하게 형성되는 것을 특징으로 하는 칩 적층 패키지.
  5. 제1항에 있어서, 상기 칩의 배면에 절연층을 더 구비하는 것을 특징으로 하는 칩 적층 패키지.
  6. 제5항에 있어서, 상기 금속 범프는 최상단에 위치하는 상기 금속 범프의 상단부가 상측에 위치하는 상기 절연층을 뚫고 들어가 고정되도록 뾰족하게 형성되는 것을 특징으로 하는 칩 적층 패키지.
  7. 제1항에 있어서, 상기 본딩 와이어는 범프 리버스 본딩(Bump Reverse Bonding)기술에 의해 형성되는 것을 특징으로 하는 칩 적층 패키지.
  8. 제1항에 있어서, 상기 칩들 사이에 상기 칩들 사이의 공간을 채우는 액상 접착제를 더 구비하는 것을 특징으로 하는 칩 적층 패키지.
  9. 제1항에 있어서, 상기 패키지 기판에 적층된 상기 복수 개의 칩 및 상기 본딩 와이어가 밀봉 수지에 의해 밀봉되고, 상기 패키지 기판의 상부면에 반대 면인 하부면에 외부 단자가 형성되는 것을 특징으로 하는 칩 적층 패키지.
  10. (a)패키지 기판의 상부면에 제1 칩을 접착시키는 단계;
    (b)상기 제1 칩의 본딩 패드들과 상기 패키지 기판의 배선 패턴을 제1 본딩 와이어로 각각 연결하는 단계;
    (c)상기 제1 칩의 더미 패드 상에 상기 제1 본딩 와이어가 이루는 루프의 최고점보다 높게 복수 개의 금속 범프들을 순차적으로 적층하여 기둥 범프를 형성하는 단계;
    (d)상기 제1 칩 상에 접착층을 형성하는 단계; 및
    (e)상기 접착층 상에 제2 칩을 접착시켜 상기 제1 칩 상에 상기 제2 칩을 적층한 다음, 상기 제2 칩의 본딩 패드들과 상기 패키지 기판의 배선 패턴을 제2 본딩 와이어로 각각 연결하는 단계를 포함하는 것을 특징으로 하는 칩 적층 패키지 제조방법.
  11. 제10항에 있어서, 상기 (c)단계에서 상기 금속 범프는 스터드 범핑기술에 의해 형성되는 것을 특징으로 하는 칩 적층 패키지 제조방법.
  12. 제10항에 있어서, 상기 (c)단계에서 상기 기둥 범프는 최상단에 위치되는 금속 범프의 상단부가 평평하게 형성되는 것을 특징으로 하는 칩 적층 패키지 제조방법.
  13. 제10항에 있어서, 상기 (c)단계에서 상기 기둥 범프는 최상단에 위치되는 금속 범프의 상단부가 뾰족하게 형성되는 것을 특징으로 하는 칩 적층 패키지 제조방법.
  14. 제10항에 있어서, 상기 본딩 와이어는 범프 리버스 본딩 기술에 의해 형성되는 것을 특징으로 하는 칩 적층 패키지 제조방법.
  15. 제10항에 있어서, 상기 (e)단계 후에 상기 패키지 기판에 적층된 상기 복수 개의 칩 및 상기 본딩 와이어를 밀봉 수지에 의해 밀봉하는 (f)단계와 상기 패키지 기판의 상부면에 반대 면인 하부면에 외부 단자를 형성하는 (g)단계를 더 포함하는 것을 특징으로 하는 칩 적층 패키지.
KR1020050073720A 2005-08-11 2005-08-11 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법 KR100698527B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050073720A KR100698527B1 (ko) 2005-08-11 2005-08-11 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
US11/502,427 US7521810B2 (en) 2005-08-11 2006-08-11 Chip stack package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050073720A KR100698527B1 (ko) 2005-08-11 2005-08-11 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20070019798A true KR20070019798A (ko) 2007-02-15
KR100698527B1 KR100698527B1 (ko) 2007-03-22

Family

ID=38039895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050073720A KR100698527B1 (ko) 2005-08-11 2005-08-11 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법

Country Status (2)

Country Link
US (1) US7521810B2 (ko)
KR (1) KR100698527B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090034788A (ko) * 2007-10-04 2009-04-08 스태츠 칩팩, 엘티디. 릴리프된 활성 영역을 가지는 다이를 포함하는 집적 회로 패키지 시스템
KR101051350B1 (ko) * 2007-08-27 2011-07-22 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
KR101257551B1 (ko) * 2007-08-16 2013-04-23 마이크론 테크놀로지, 인크 스택된 마이크로전자 장치 및 스택된 마이크로전자 장치의 제조 방법
KR20190099815A (ko) * 2018-02-20 2019-08-28 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI299208B (en) * 2006-06-12 2008-07-21 Advanced Semiconductor Eng Stacked chip package
JP2014049733A (ja) * 2012-09-04 2014-03-17 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
KR102116987B1 (ko) * 2013-10-15 2020-05-29 삼성전자 주식회사 반도체 패키지
KR102188644B1 (ko) * 2014-11-13 2020-12-08 에스케이하이닉스 주식회사 확장된 대역폭을 갖는 반도체 패키지
TWI550805B (zh) * 2015-04-20 2016-09-21 南茂科技股份有限公司 晶片堆疊封裝結構
US10163871B2 (en) 2015-10-02 2018-12-25 Qualcomm Incorporated Integrated device comprising embedded package on package (PoP) device
US9947642B2 (en) 2015-10-02 2018-04-17 Qualcomm Incorporated Package-on-Package (PoP) device comprising a gap controller between integrated circuit (IC) packages
JP2019016678A (ja) * 2017-07-06 2019-01-31 株式会社フジクラ 基板モジュール及び基板モジュールの製造方法
JP2021141252A (ja) 2020-03-06 2021-09-16 キオクシア株式会社 半導体装置およびその製造方法
US11923331B2 (en) * 2021-02-25 2024-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Die attached leveling control by metal stopper bumps

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1027880A (ja) 1996-07-09 1998-01-27 Sumitomo Metal Mining Co Ltd 半導体装置
JP4439090B2 (ja) * 2000-07-26 2010-03-24 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
KR20020015214A (ko) * 2000-08-21 2002-02-27 마이클 디. 오브라이언 반도체패키지
JP3913481B2 (ja) * 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
KR20030066865A (ko) 2002-02-05 2003-08-14 삼성전자주식회사 적층 칩 패키지
JP3833136B2 (ja) 2002-04-10 2006-10-11 株式会社カイジョー 半導体構造およびボンディング方法
JP4175138B2 (ja) 2003-02-21 2008-11-05 日本電気株式会社 半導体装置
KR100652374B1 (ko) * 2003-04-08 2006-12-01 삼성전자주식회사 반도체 멀티 칩 패키지 및 그 제조방법
KR20050001159A (ko) * 2003-06-27 2005-01-06 삼성전자주식회사 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법
US7215026B2 (en) * 2005-04-14 2007-05-08 Samsung Electonics Co., Ltd Semiconductor module and method of forming a semiconductor module

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101257551B1 (ko) * 2007-08-16 2013-04-23 마이크론 테크놀로지, 인크 스택된 마이크로전자 장치 및 스택된 마이크로전자 장치의 제조 방법
KR101051350B1 (ko) * 2007-08-27 2011-07-22 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
US8198728B2 (en) 2007-08-27 2012-06-12 Fujitsu Semiconductor Limited Semiconductor device and plural semiconductor elements with suppressed bending
KR20090034788A (ko) * 2007-10-04 2009-04-08 스태츠 칩팩, 엘티디. 릴리프된 활성 영역을 가지는 다이를 포함하는 집적 회로 패키지 시스템
KR20190099815A (ko) * 2018-02-20 2019-08-28 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Also Published As

Publication number Publication date
KR100698527B1 (ko) 2007-03-22
US20070108574A1 (en) 2007-05-17
US7521810B2 (en) 2009-04-21

Similar Documents

Publication Publication Date Title
KR100698527B1 (ko) 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
JP3297254B2 (ja) 半導体パッケージおよびその製造方法
JP4705748B2 (ja) 半導体装置の製造方法
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
JP3839323B2 (ja) 半導体装置の製造方法
US20100261311A1 (en) Method of manufacturing a semiconductor device
KR100686315B1 (ko) 전자 회로 장치의 제조 방법
US6081038A (en) Semiconductor chip package structure
US20030038356A1 (en) Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
US7749806B2 (en) Fabricating process of a chip package structure
TW200414471A (en) Semiconductor device and manufacturing method for the same
WO2001018864A1 (fr) Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique
JP2001308220A (ja) 半導体パッケージ及びその製造方法
JP2001313314A (ja) バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
JP2001068621A (ja) 半導体装置及びその製造方法
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
US7960214B2 (en) Chip package
JP2006222470A (ja) 半導体装置および半導体装置の製造方法
US20040075990A1 (en) Packaging integrated circuits with adhesive posts
JP4030220B2 (ja) 半導体チップの実装構造
JP2004079923A (ja) 半導体装置及びその製造方法
JP4243077B2 (ja) 半導体装置およびその製造方法
JP2002237566A (ja) 半導体装置の３次元実装構造体とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee