KR20030066865A - 적층 칩 패키지 - Google Patents

적층 칩 패키지 Download PDF

Info

Publication number
KR20030066865A
KR20030066865A KR1020020006448A KR20020006448A KR20030066865A KR 20030066865 A KR20030066865 A KR 20030066865A KR 1020020006448 A KR1020020006448 A KR 1020020006448A KR 20020006448 A KR20020006448 A KR 20020006448A KR 20030066865 A KR20030066865 A KR 20030066865A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
bonding
wire
chip
substrate
Prior art date
Application number
KR1020020006448A
Other languages
English (en)
Inventor
황성욱
김형섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020006448A priority Critical patent/KR20030066865A/ko
Publication of KR20030066865A publication Critical patent/KR20030066865A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 적층 칩 패키지에 관한 것으로서, 복수의 반도체 칩이 수직으로 기판 위에 적층되어 있으며 기판과 반도체 칩들이 와이어본딩에 의해 전기적으로 연결된 적층 칩 패키지에 있어서, 하위 반도체 칩 위에 그와 연결되는 본딩와이어의 와이어루프 높이보다 큰 직경의 스페이서를 포함하는 접착제에 의해 상위 반도체 칩이 실장된 것을 특징으로 한다. 이에 따르면, 하부에 위치한 반도체 칩에 접합되는 본딩와이어의 와이어루프 높이의 확보가 용이하고 두께 제어가 용이하다.

Description

적층 칩 패키지{Stacked chip package}
본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 복수의 반도체 칩이 수직으로 적층되어 하나의 단위 반도체 칩 패키지로 구현되는 적층 칩 패키지에 관한 것이다.
최근 반도체 산업의 발전과 사용자의 요구에 따라 전자기기는 더욱 더 소형화 및 경량화 되고 있으며 전자기기의 핵심 부품인 패키지 또한 소형화 및 경량화되고 있다. 이와 같은 추세에 따라 개발된 형태의 패키지 형태로서 복수의 반도체 칩을 수직으로 적층하여 포함하여 하나의 단위 반도체 칩 패키지로 구현된 적층 칩 패키지가 알려져 있다. 이와 같은 적층 칩 패키지는 하나의 반도체 칩을 내재하는 단위 반도체 칩 패키지 복수 개를 이용하는 것보다 크기나 무게 및 실장면적에서 소형화와 경량화에 유리하다. 적층 패키지의 일 예를 소개하기로 한다.
도 1은 종래 기술에 따른 적층 칩 패키지를 나타낸 단면도이다.
도 1을 참조하면, 종래 적층 칩 패키지(110)는 기판(121) 위에 본딩패드(112)가 형성된 활성면이 위를 향하도록 하여 제 1반도체 칩(111)이 실장되어 있고, 제 1반도체 칩(111)의 활성면에 더미 칩(dummy chip; 115)이 부착되어 있으며, 그 더미 칩(115) 위에 제 2반도체 칩(113)이 부착된 구조이다. 각각의 칩 부착에는 접착제(161,163,165)가 사용되고 있다.
제 1반도체 칩(111)의 본딩패드(112)와 그에 대응되는 기판(121)의 기판 접합패드(123)가 본딩와이어(131)에 의하여 전기적으로 연결되어 있고, 제 2반도체 칩(113)의 본딩패드(114)와 그에 대응되는 기판(121)의 기판 접합패드(123)가 본딩와이어(133)에 의하여 전기적으로 연결되어 있다.
반도체 칩들(111,113)과 본딩와이어(131,133) 및 그 접합 부분은 기판(121) 상부를 덮는 봉지부(141)에 의해 봉지되어 보호된다. 기판(121)의 밑면에 부착된 솔더 볼(151)이 외부와의 연결을 위한 외부접속단자이다. 기판 접합패드(123)와 솔더 볼(151)은 도시되지 않았지만 기판(121) 내부의 배선 또는 비아 홀에 의해 전기적으로 연결된다.
이와 같은 종래 기술에 따른 적층 칩 패키지의 경우 적층되는 반도체 칩들의 크기가 유사하거나 동일할 경우 하부에 위치한 반도체 칩과 기판을 연결하는 본딩와이어가 상부에 위치한 반도체 칩에 접촉되는 것을 방지하기 위하여 반도체 칩 사이에 더미 칩을 개재하고 있다. 더미 칩에 의하여 상부에 위치한 반도체 칩이 하부에 위치한 반도체 칩으로부터 소정 높이로 실장되기 때문에 본딩와이어의 와이어루프(wire loop) 높이가 확보될 수 있다.
그러나, 이와 같은 종래의 적층 칩 패키지의 경우 패키지 조립 공정에서 더미 칩을 부착시켜야 하는 추가 공정이 필요하고 본딩와이어의 와이어루프 높이만큼 접착제와 더미 칩의 두께를 제어하기가 용이하지 않다는 단점이 있다.
그 외에 와이어루프의 높이를 확보하기 위하여 상부의 반도체 칩으로서 "T"자형의 반도체 칩을 이용하는 경우나 필름 등을 이용하는 경우도 알려져 있지만 이와 같은 경우 역시 공정의 추가와 두께 제어가 어려운 점이 있다.
본 발명의 목적은 하부에 위치한 반도체 칩에 접합되는 본딩와이어의 와이어루프 높이의 확보가 용이하고 두께 제어가 용이한 적층 칩 패키지를 제공하는 데에 있다.
도 1은 종래 기술에 따른 적층 칩 패키지를 나타낸 단면도.
도 2는 본 발명에 따른 적층 칩 패키지를 나타낸 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
10; 적층 칩 패키지11,13; 반도체 칩
12,14; 본딩패드21; 기판
23; 기판 접합패드31,33; 본딩와이어
41; 봉지부51; 솔더 볼(solder ball)
61; 접착제63; 스페이서(spacer)
이와 같은 목적을 달성하기 위한 본 발명에 따른 적층 칩 패키지는 복수의 반도체 칩이 수직으로 기판 위에 적층되어 있으며 기판과 반도체 칩들이 와이어본딩에 의해 전기적으로 연결된 적층 칩 패키지에 있어서, 하위 반도체 칩 위에 그와연결되는 본딩와이어의 와이어루프 높이보다 큰 직경의 스페이서를 포함하는 접착제에 의해 상위 반도체 칩이 실장된 것을 특징으로 한다.
바람직하게는 스페이서는 구형이며, 실리카(silica)와 폴리머(polymer) 및 코팅된 금속 중의 어느 하나인 것이 적합하다. 스페이서의 크기는 50~200㎛가 적합하다. 또한, 본딩와이어가 기판 쪽에서 볼 본딩(ball bonding)이 그리고 본딩패드 쪽에 스티치 본딩(stitch bonding)이 이루어지는 리버스 와이어본딩(reverse wire bonding)에 의하면 루프 높이의 확보가 더욱 용이하여 바람직하다.
이하 첨부 도면을 참조하여 본 발명에 따른 적층 칩 패키지를 보다 상세하게 설명하고자 한다.
도 2는 본 발명에 따른 적층 칩 패키지를 나타낸 단면도이다.
도 2를 참조하면, 본 발명의 적층 칩 패키지(10)는, 동일한 크기의 제 1반도체 칩(11)과 제 2반도체 칩(13)이 수직으로 적층된 구조이다. 제 1반도체 칩(11)은 접착제(61)로 기판(21)에 실장되고 제 2반도체 칩(13)은 그 제 1반도체 칩(11)의 활성면에 실장된다. 제 2반도체 칩(13)은 제 1반도체 칩(11) 위에 접착 수단으로서 스페이서(65)가 포함된 접착제(63)를 이용하여 일정한 높이로 실장되어 있다.
제 1,2반도체 칩들(11,13)과 기판(21)간의 전기적 연결은 본딩와이어(31,33)에 의한다. 여기서, 제 1,2반도체 칩들(11,13)은 모두 본딩패드(12,14)가 가장자리에 형성된 에지패드형(edge pad type)이며, 기판(21)으로는 인쇄회로기판(Printed Circuit Board; PCB)이나 테이프 배선 기판 등이 적용될 수 있다. 하부에 위치한 제 1반도체 칩(11)과 연결되는 본딩와이어(31)의 와이어루프 높이 확보는 와이어루프 높이보다 큰 직경을 갖는 스페이서(65)를 포함하는 접착제(63)에 의하여 이루어진다.
기판(21)의 상부는 에폭시 성형 수지(epoxy molding compound)로 형성되는 봉지부(41)에 의해 제 1,2반도체 칩(11,13)과 본딩와이어(31,33) 및 그 접합 부분이 봉지되어 외부환경으로부터 보호된다. 그리고, 기판(21)의 하부에 외부접속단자로서 솔더 볼(51)이 형성되어 있다. 참조부호 23은 기판(21)에 형성되는 기판 접합패드이다.
전술한 실시예에서와 같이 본 발명에 따른 적층 칩 패키지는 하부에 위치한 반도체 칩에 연결되는 본딩와이어의 루프 높이 확보를 위하여 스페이서를 포함하는 접착제에 의해 칩 적층이 이루어진다. 루프 높이가 높아야 할 경우 크기가 더 큰 스페이서를 포함하는 접착제를 사용하면 된다. 스페이서는 모가 나지 않은 어떠한 형태, 예컨대 구형으로 재질은 실리카나 폴리머 및 코팅된 금속 등 다양하게 구성이 가능하다. 스페이서가 접착제 내에 첨가되는 양은 접착제 점도에 따라서 변화가 가능하다. 보통 동일한 크기 또는 유사한 크기의 칩 적층에 적합한 스페이서의 크기는 50~200㎛가 적당하며, 스페이서의 접착제 내 함량은 1~10wt%가 적합하다.
한편, 본딩와이어가 기판 쪽에서 볼 본딩(ball bonding)이 그리고 본딩패드 쪽에 스티치 본딩(stitch bonding)이 이루어지는 리버스 와이어본딩(reverse wire bonding)에 의하면 루프 높이의 확보가 더욱 용이하다.
본 발명은 전술한 실시예에 한정되지 않고 본 발명의 기술적 중심사상을 벗어나지 않는 범위 내에서 다양하게 변형실시가 가능함은 당업자라면 쉽게 알 수 있을 것이다.
이상과 같은 본 발명에 의한 적층 칩 패키지에 따르면, 하부에 위치한 반도체 칩에 접합되는 본딩와이어의 와이어루프 높이의 확보가 용이하고 두께 제어가 용이하다.

Claims (3)

  1. 복수의 반도체 칩이 수직으로 기판 위에 적층되어 있으며 기판과 반도체 칩들이 와이어본딩에 의해 전기적으로 연결된 적층 칩 패키지에 있어서, 하위 반도체 칩 위에 그와 연결되는 본딩와이어의 와이어루프 높이보다 큰 직경의 스페이서를 포함하는 접착제에 의해 상위 반도체 칩이 실장된 것을 특징으로 하는 적층 칩 패키지.
  2. 제 1항에 있어서, 실리카(silica)와 폴리머(polymer) 및 코팅된 금속 중의 어느 하나인 것을 특징으로 하는 적층 칩 패키지.
  3. 제 1항에 있어서, 상기 와이어본딩은 리버스 와이어 본딩인 것을 특징으로 하는 적층 칩 패키지.
KR1020020006448A 2002-02-05 2002-02-05 적층 칩 패키지 KR20030066865A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020006448A KR20030066865A (ko) 2002-02-05 2002-02-05 적층 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020006448A KR20030066865A (ko) 2002-02-05 2002-02-05 적층 칩 패키지

Publications (1)

Publication Number Publication Date
KR20030066865A true KR20030066865A (ko) 2003-08-14

Family

ID=32220512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020006448A KR20030066865A (ko) 2002-02-05 2002-02-05 적층 칩 패키지

Country Status (1)

Country Link
KR (1) KR20030066865A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7521810B2 (en) 2005-08-11 2009-04-21 Samsung Electronics Co., Ltd. Chip stack package and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7521810B2 (en) 2005-08-11 2009-04-21 Samsung Electronics Co., Ltd. Chip stack package and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US6476500B2 (en) Semiconductor device
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US20090310322A1 (en) Semiconductor Package
US6682954B1 (en) Method for employing piggyback multiple die #3
KR100715409B1 (ko) 회로 장치
KR100592784B1 (ko) 멀티 칩 패키지
KR20030066865A (ko) 적층 칩 패키지
KR100650769B1 (ko) 적층형 패키지
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
KR20000040586A (ko) 회로배선이 형성된 기판을 갖는 멀티 칩 패키지
JP2005057271A (ja) 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール
US7781898B2 (en) IC package reducing wiring layers on substrate and its chip carrier
KR100549312B1 (ko) 반도체패키지 및 그 제조 방법
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
KR100400827B1 (ko) 반도체패키지
KR0185515B1 (ko) 칩사이즈의볼그리드어레이
KR100772098B1 (ko) 적층형 패키지
US20040233637A1 (en) Slim type packaging structure with high heat dissipation
JP2005228901A (ja) 半導体装置
KR100542672B1 (ko) 반도체패키지
KR20060068971A (ko) 적층 패키지
KR100668865B1 (ko) 듀얼 본드 핑거 에프비지에이 패키지
KR101004897B1 (ko) 멀티 칩 모듈 패키지
KR100501878B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid