JP2002237566A - 半導体装置の３次元実装構造体とその製造方法 - Google Patents
半導体装置の３次元実装構造体とその製造方法Info
- Publication number
- JP2002237566A JP2002237566A JP2001033750A JP2001033750A JP2002237566A JP 2002237566 A JP2002237566 A JP 2002237566A JP 2001033750 A JP2001033750 A JP 2001033750A JP 2001033750 A JP2001033750 A JP 2001033750A JP 2002237566 A JP2002237566 A JP 2002237566A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- fixing resin
- mounting structure
- circuit board
- resin portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【課題】 ３次元実装構造体のパッケージサイズの小型
化、生産性向上を目的とする。 【解決手段】 下段部がフリップチップ実装構造体で上
段部がワイヤボンディング実装構造体の３次元実装構造
体において、下段部を構成するフリップチップ実装構造
体の一次固定部７が第１の半導体層１の領域以内に設け
られることにより、上段部を構成するワイヤボンディン
グ用の第２の電極パット１９を下段部の第１の半導体層
１近傍に配置することができ、３次元実装構造体として
のパッケージサイズの小型化が実現できる。
化、生産性向上を目的とする。 【解決手段】 下段部がフリップチップ実装構造体で上
段部がワイヤボンディング実装構造体の３次元実装構造
体において、下段部を構成するフリップチップ実装構造
体の一次固定部７が第１の半導体層１の領域以内に設け
られることにより、上段部を構成するワイヤボンディン
グ用の第２の電極パット１９を下段部の第１の半導体層
１近傍に配置することができ、３次元実装構造体として
のパッケージサイズの小型化が実現できる。
Description
【０００１】
【発明の属する技術分野】本発明は、回路基板上へ２つ
の半導体装置を積み重ねて実装することにより得られる
半導体装置の３次元実装構造体に関するものである。
の半導体装置を積み重ねて実装することにより得られる
半導体装置の３次元実装構造体に関するものである。
【０００２】
【従来の技術】従来、特に回路基板の入出力端子電極に
半導体装置を実装する際には、半田付けを用いたワイヤ
ボンディング方法がよく利用されてきた。しかし、近年、
半導体装置のパッケージの小型化と接続端子数の増加に
より接続端子の間隔が狭くなり、従来の半田付け技術で
対処することが次第に困難になってきた。そこで、最近で
は集積回路チップ等の半導体装置を回路基板の入出力端
子電極上に直接実装することにより、実装面積を小型化
して効率的使用を図ろうとする方法が提案されてきてい
る。
半導体装置を実装する際には、半田付けを用いたワイヤ
ボンディング方法がよく利用されてきた。しかし、近年、
半導体装置のパッケージの小型化と接続端子数の増加に
より接続端子の間隔が狭くなり、従来の半田付け技術で
対処することが次第に困難になってきた。そこで、最近で
は集積回路チップ等の半導体装置を回路基板の入出力端
子電極上に直接実装することにより、実装面積を小型化
して効率的使用を図ろうとする方法が提案されてきてい
る。
【０００３】なかでも、半導体装置を回路基板にフェイ
スダウン状態でフリップチップ実装する方法は、半導体
装置と回路基板との電気的接続が一括してできること、
および接続後の機械的強度が強いことから有用な方法で
あるとされている。
スダウン状態でフリップチップ実装する方法は、半導体
装置と回路基板との電気的接続が一括してできること、
および接続後の機械的強度が強いことから有用な方法で
あるとされている。
【０００４】フリップチップ実装方法としては、電気的
接続をはんだ、異方性導電シートまたは導電性接着剤を
介して行う方法がある。図８に従来の３次元実装構造体
の概略断面図を示す。
接続をはんだ、異方性導電シートまたは導電性接着剤を
介して行う方法がある。図８に従来の３次元実装構造体
の概略断面図を示す。
【０００５】図８において、１０５は、回路基板であ
り、１１５は、回路基板１０５に設けられた第１の電極
パット、１１９は、回路基板５に設けられた第２の電極
パットである。１０１は、第１の半導体層である。１０
２は、突起部１０２ａと第１の取り出し電極１０２ｂか
らなる突起電極である。１１１は、第２の半導体層であ
り、第１の半導体層１０１の上に接着されている。１２
３は、第２の半導体層１１１に設けられた第２の取り出
し電極である。１２１は、第２の電極パット１１９と第
１の取り出し電極１２３を電気的に接続するリード線で
ある。１０９は、突起電極１０２と第１の電極パット１
１５を電気的に接続する導電性接着剤である。１０７
は、回路基板１０５の上の一部に設けられた第１の封止
樹脂であり、１１７はモールド樹脂として、回路基板１
０５の主平面全体を覆う第２の封止樹脂である。
り、１１５は、回路基板１０５に設けられた第１の電極
パット、１１９は、回路基板５に設けられた第２の電極
パットである。１０１は、第１の半導体層である。１０
２は、突起部１０２ａと第１の取り出し電極１０２ｂか
らなる突起電極である。１１１は、第２の半導体層であ
り、第１の半導体層１０１の上に接着されている。１２
３は、第２の半導体層１１１に設けられた第２の取り出
し電極である。１２１は、第２の電極パット１１９と第
１の取り出し電極１２３を電気的に接続するリード線で
ある。１０９は、突起電極１０２と第１の電極パット１
１５を電気的に接続する導電性接着剤である。１０７
は、回路基板１０５の上の一部に設けられた第１の封止
樹脂であり、１１７はモールド樹脂として、回路基板１
０５の主平面全体を覆う第２の封止樹脂である。
【０００６】このような従来の２段構造実装構造体にお
いて、第１の封止樹脂１０７は、第１の半導体層１０１
を回路基板１０５に固定するために設けられる。第１の
半導体層１０１と回路基板１０５との間に、第１の封止
樹脂１０７を設ける際、第１の封止樹脂１０７は、第１
の半導体層１０１より大きくなる。ここで、第２の電極
パット１１９を第１の半導体層１０１近傍に設けている
と、第１の封止樹脂１０７が第２の電極パット１１９に
掛かる。第１の封止樹脂１０７が掛かった第２の電極パ
ット１１９と第２の取り出し電極２３とを電気的に接続
すると電気接続不良が発生する場合がある。従って、良
好な電気接続を確保するため、第２の電極パット１１９
を、第１の半導体層１０１近傍から所定距離だけ離し、
設けなければならなかった。このことが、２段構造実装
構造体における実装効率の向上を妨げる要因の一つとな
っていた。
いて、第１の封止樹脂１０７は、第１の半導体層１０１
を回路基板１０５に固定するために設けられる。第１の
半導体層１０１と回路基板１０５との間に、第１の封止
樹脂１０７を設ける際、第１の封止樹脂１０７は、第１
の半導体層１０１より大きくなる。ここで、第２の電極
パット１１９を第１の半導体層１０１近傍に設けている
と、第１の封止樹脂１０７が第２の電極パット１１９に
掛かる。第１の封止樹脂１０７が掛かった第２の電極パ
ット１１９と第２の取り出し電極２３とを電気的に接続
すると電気接続不良が発生する場合がある。従って、良
好な電気接続を確保するため、第２の電極パット１１９
を、第１の半導体層１０１近傍から所定距離だけ離し、
設けなければならなかった。このことが、２段構造実装
構造体における実装効率の向上を妨げる要因の一つとな
っていた。
【０００７】
【発明が解決しようとする課題】このような状況のな
か、携帯電話に代表される携帯機器において、小型軽量
化は更に進み、それに伴い半導体実装分野における更な
る高密度実装への要望が高まっている。この要望に答え
るべく、半導体実装分野では、回路基板の両面への実装
あるいは３次元的構造を有する３次元実装構造体の開発
が進められている。
か、携帯電話に代表される携帯機器において、小型軽量
化は更に進み、それに伴い半導体実装分野における更な
る高密度実装への要望が高まっている。この要望に答え
るべく、半導体実装分野では、回路基板の両面への実装
あるいは３次元的構造を有する３次元実装構造体の開発
が進められている。
【０００８】本発明は、半導体装置を効率よく３次元に
積み重ねることにより半導体装置の実装効率をさらに向
上させると共に、生産性の向上を図ることを目的とす
る。
積み重ねることにより半導体装置の実装効率をさらに向
上させると共に、生産性の向上を図ることを目的とす
る。
【０００９】
【課題を解決するための手段】この目的を達成するため
に本発明では、フリップチップ実装構造体とワイヤボン
ディングを用いた実装構造体からなる半導体装置の２段
構造実装構造体において、下段部を構成するフリップチ
ップ実装構造体の第１の封止樹脂領域を半導体装置領域
内に構成することにより、上段のワイヤボンディング時
に使用する回路基板上のパットを下段部の半導体装置近
傍まで近づけることが可能となり３次元実装構造体とし
ての小型化を実現することが可能となる。さらに、下段
部の実装構造体作製後の反りを低減することが可能とな
り上段部のワイヤボンディングを用いた実装構造体の生
産性を向上させることができる。
に本発明では、フリップチップ実装構造体とワイヤボン
ディングを用いた実装構造体からなる半導体装置の２段
構造実装構造体において、下段部を構成するフリップチ
ップ実装構造体の第１の封止樹脂領域を半導体装置領域
内に構成することにより、上段のワイヤボンディング時
に使用する回路基板上のパットを下段部の半導体装置近
傍まで近づけることが可能となり３次元実装構造体とし
ての小型化を実現することが可能となる。さらに、下段
部の実装構造体作製後の反りを低減することが可能とな
り上段部のワイヤボンディングを用いた実装構造体の生
産性を向上させることができる。
【００１０】また、下段部の実装構造体において、電気
的接続部が導電性接着剤から構成されかつ一次固定部７
の無機フィラー添加量を二次固定部１３より減らすこと
により、封止樹脂の硬化収縮効果が増し、下段部のフリ
ップチップ実装の生産性を向上させることができる。
的接続部が導電性接着剤から構成されかつ一次固定部７
の無機フィラー添加量を二次固定部１３より減らすこと
により、封止樹脂の硬化収縮効果が増し、下段部のフリ
ップチップ実装の生産性を向上させることができる。
【００１１】更に、一次固定部７にアルミナフィラーを
用いることにより、無機添加量が少なくなることによる
熱伝導の悪化を改善することが可能となる。
用いることにより、無機添加量が少なくなることによる
熱伝導の悪化を改善することが可能となる。
【００１２】また、下段部の封止に用いられる一次固定
部７を弾性率の低い封止樹脂から構成することにより、
二次固定部１３、及び封止部７０の硬化時に、硬化済み
の一次固定部７近傍に集中する応力を低減することがで
き、生産性を向上させることが可能となる。
部７を弾性率の低い封止樹脂から構成することにより、
二次固定部１３、及び封止部７０の硬化時に、硬化済み
の一次固定部７近傍に集中する応力を低減することがで
き、生産性を向上させることが可能となる。
【００１３】さらに、二次固定部１３をワイヤボンディ
ング用のグローブトップにも併用することによりプロセ
スの短縮につながり生産性が向上する。
ング用のグローブトップにも併用することによりプロセ
スの短縮につながり生産性が向上する。
【００１４】本発明の半導体装置の３次元実装構造体
は、回路が形成された面を有する回路基板部と、前記回
路基板部より少なくとも横の長さが小さく、回路が形成
された面を有する半導体装置部と、前記回路基板部の回
路と前記半導体装置部の回路とを電気的に接続する第１
の電気接続部と、前記半導体装置部と前記回路基板部と
を一定の間隙で大略平行に保持すると共に、前記半導体
装置部と前記回路基板部との間に設けられた一次固定樹
脂部と、前記一次固定樹脂部を取り囲むように設けられ
た二次固定樹脂部と、からなり、固定樹脂部を一次と二
次の二重構造としたことを特徴とする。
は、回路が形成された面を有する回路基板部と、前記回
路基板部より少なくとも横の長さが小さく、回路が形成
された面を有する半導体装置部と、前記回路基板部の回
路と前記半導体装置部の回路とを電気的に接続する第１
の電気接続部と、前記半導体装置部と前記回路基板部と
を一定の間隙で大略平行に保持すると共に、前記半導体
装置部と前記回路基板部との間に設けられた一次固定樹
脂部と、前記一次固定樹脂部を取り囲むように設けられ
た二次固定樹脂部と、からなり、固定樹脂部を一次と二
次の二重構造としたことを特徴とする。
【００１５】前記半導体装置部は、第１の半導体層と第
２の半導体層とを有することを特徴とする。
２の半導体層とを有することを特徴とする。
【００１６】前記第１の電気接続部は、前記回路基板部
に形成した第１の電極パットと、前記半導体装置部に形
成した対向電極部と、前記第１の電極パットと前記対向
電極部とを接続する導電性接着剤からなることを特徴と
する。
に形成した第１の電極パットと、前記半導体装置部に形
成した対向電極部と、前記第１の電極パットと前記対向
電極部とを接続する導電性接着剤からなることを特徴と
する。
【００１７】前記回路基板部の回路に形成された第２の
電極パットと、前記対向電極部が形成された面とは別の
前記半導体装置部の面に形成された取り出し電極部とを
接続する第２の電気接続部を有することを特徴とする。
電極パットと、前記対向電極部が形成された面とは別の
前記半導体装置部の面に形成された取り出し電極部とを
接続する第２の電気接続部を有することを特徴とする。
【００１８】前記第２の電気接続部は、前記第２の電極
パットと前記取り出し電極部とを接続するリード線から
なることを特徴とする。
パットと前記取り出し電極部とを接続するリード線から
なることを特徴とする。
【００１９】前記一次固定樹脂部の設置面積が、前記半
導体装置部の面より小さいことを特徴とする。
導体装置部の面より小さいことを特徴とする。
【００２０】前記一次固定樹脂部の形状が円柱状である
ことを特徴とする。前記一次固定樹脂部の弾性率が前記
二次固定樹脂部の弾性率より低いことを特徴とする。
ことを特徴とする。前記一次固定樹脂部の弾性率が前記
二次固定樹脂部の弾性率より低いことを特徴とする。
【００２１】前記一次固定樹脂部と前記二次固定樹脂部
に、無機フィラーが添加された樹脂を用いることを特徴
とする。
に、無機フィラーが添加された樹脂を用いることを特徴
とする。
【００２２】前記一次固定樹脂部へ添加された無機フィ
ラー量が前記二次固定樹脂部へ添加された無機フィラー
量より少ないことを特徴とする。
ラー量が前記二次固定樹脂部へ添加された無機フィラー
量より少ないことを特徴とする。
【００２３】前記無機フィラーにアルミナを用いること
を特徴とする。
を特徴とする。
【００２４】本発明の半導体装置の３次元実装構造体の
製造方法は、回路が形成された面を有する回路基板部を
形成する工程と、前記回路基板部より少なくとも横の長
さが小さく、回路が形成された面を有する半導体装置部
を形成する工程と、前記回路基板部の回路と前記半導体
装置部の回路とを電気的に接続する工程と、前記半導体
装置部と前記回路基板部とを一定の間隙で大略平行に保
持すると共に、前記半導体装置部と前記回路基板部との
間に一次固定樹脂部を設ける工程と、前記一次固定樹脂
部を取り囲むように二次固定樹脂部を設ける工程と、か
らなり、固定樹脂部を一次と二次の二重構造とすること
を特徴とする。
製造方法は、回路が形成された面を有する回路基板部を
形成する工程と、前記回路基板部より少なくとも横の長
さが小さく、回路が形成された面を有する半導体装置部
を形成する工程と、前記回路基板部の回路と前記半導体
装置部の回路とを電気的に接続する工程と、前記半導体
装置部と前記回路基板部とを一定の間隙で大略平行に保
持すると共に、前記半導体装置部と前記回路基板部との
間に一次固定樹脂部を設ける工程と、前記一次固定樹脂
部を取り囲むように二次固定樹脂部を設ける工程と、か
らなり、固定樹脂部を一次と二次の二重構造とすること
を特徴とする。
【００２５】前記二次固定樹脂部を設ける工程は、減圧
した空間で前記二次固定樹脂部を充填し、該減圧した空
間を常圧に戻して前記二次固定樹脂部を設ける工程を含
むことを特徴とする。
した空間で前記二次固定樹脂部を充填し、該減圧した空
間を常圧に戻して前記二次固定樹脂部を設ける工程を含
むことを特徴とする。
【００２６】前記二次固定樹脂部を設ける工程は、該二
次固定樹脂部を硬化する工程を含むことを特徴とする。
前記二次固定樹脂部を硬化する工程は、前記一次固定樹
脂部のガラス遷移点以上の温度で熱処理する工程を含む
ことを特徴とする。
次固定樹脂部を硬化する工程を含むことを特徴とする。
前記二次固定樹脂部を硬化する工程は、前記一次固定樹
脂部のガラス遷移点以上の温度で熱処理する工程を含む
ことを特徴とする。
【００２７】前記一次固定樹脂部を設ける工程は、前記
二次固定樹脂部を硬化する工程を含むことを特徴とす
る。
二次固定樹脂部を硬化する工程を含むことを特徴とす
る。
【００２８】前記一次固定樹脂部を硬化する工程は、圧
力を加えて前記一次固定樹脂部を硬化する工程を含むこ
とを特徴とする。
力を加えて前記一次固定樹脂部を硬化する工程を含むこ
とを特徴とする。
【００２９】前記圧力を加えて一次固定樹脂部を硬化す
る工程は、気圧を高めた空間で前記一次固定樹脂部を硬
化する工程を含むことを特徴とする。
る工程は、気圧を高めた空間で前記一次固定樹脂部を硬
化する工程を含むことを特徴とする。
【００３０】
【発明の実施の形態】以下、本発明の実施形態について
図面を用いて説明する。 （実施の形態１）図１は、本発明の実施の形態１におけ
る３次元実装構造体を示し、図２の線Ａ−Ａに沿って切
断した概略断面図である。図２は、本発明の実施の形態
１における３次元実装構造体の上平面図であり、Ａ−Ａ
線に平行な方向を横方向とし、これに直交する方向を縦
方向とする。
図面を用いて説明する。 （実施の形態１）図１は、本発明の実施の形態１におけ
る３次元実装構造体を示し、図２の線Ａ−Ａに沿って切
断した概略断面図である。図２は、本発明の実施の形態
１における３次元実装構造体の上平面図であり、Ａ−Ａ
線に平行な方向を横方向とし、これに直交する方向を縦
方向とする。
【００３１】図１において、５は、回路基板であり、主
平面５ａを有する。４０は、回路基板５の上方に設けら
れた半導体装置部である。５０ａは、回路基板５と半導
体装置部４０を電気的に接続する第１の電気接続部であ
り、５０ｂは、回路基板５と半導体装置部４０を電気的
に接続する第２の電気接続部である。６０は、回路基板
５に設けられ、回路基板５に半導体装置部４０を固定す
る封止固定部であり、７０は、回路基板５上に設けらた
構造体を封止する封止部である。
平面５ａを有する。４０は、回路基板５の上方に設けら
れた半導体装置部である。５０ａは、回路基板５と半導
体装置部４０を電気的に接続する第１の電気接続部であ
り、５０ｂは、回路基板５と半導体装置部４０を電気的
に接続する第２の電気接続部である。６０は、回路基板
５に設けられ、回路基板５に半導体装置部４０を固定す
る封止固定部であり、７０は、回路基板５上に設けらた
構造体を封止する封止部である。
【００３２】半導体装置部４０は、第１の半導体層１と
第２の半導体層１１とから構成される。第１の半導体層
１は、主平面１ａを有し、主平面１ａと主平面５ａとが
一定の間隙を保ち、互いに大略平行で対向するように回
路基板５に設けられる。第１の半導体層１には、ダイボ
ンド剤１０を介して第２の半導体層１１が設けられる。
第１の半導体層１と第２の半導体層１１は、封止固定部
６０を介して回路基板５に固定される。なお、図２に示
すように、第１の半導体層１と第２の半導体層１１の横
方向の長さは、少なくとも回路基板５の横方向の長さよ
り短い。或いは、第１の半導体層１と第２の半導体層１
１の縦方向の長さは、少なくとも回路基板５の縦方向の
長さより短い。又は、第１の半導体層１と第２の半導体
層１１の横方向の長さ及び縦方向の長さが、回路基板５
の横方向の長さ及び縦方向の長さよりそれぞれ短い。
第２の半導体層１１とから構成される。第１の半導体層
１は、主平面１ａを有し、主平面１ａと主平面５ａとが
一定の間隙を保ち、互いに大略平行で対向するように回
路基板５に設けられる。第１の半導体層１には、ダイボ
ンド剤１０を介して第２の半導体層１１が設けられる。
第１の半導体層１と第２の半導体層１１は、封止固定部
６０を介して回路基板５に固定される。なお、図２に示
すように、第１の半導体層１と第２の半導体層１１の横
方向の長さは、少なくとも回路基板５の横方向の長さよ
り短い。或いは、第１の半導体層１と第２の半導体層１
１の縦方向の長さは、少なくとも回路基板５の縦方向の
長さより短い。又は、第１の半導体層１と第２の半導体
層１１の横方向の長さ及び縦方向の長さが、回路基板５
の横方向の長さ及び縦方向の長さよりそれぞれ短い。
【００３３】第１の電気接続部５０ａは、第１の電極パ
ット１５と突起電極２と導電性接着剤９から構成され
る。第１の電極パット１５は、主平面５ａの一部に形成
されている。また、突起電極２は、突起部２ａと第１の
取り出し電極２ｂからなり、主平面１ａ上に形成されて
いる。突起電極２と第１の電極パット１５は、導電性接
着剤９を介して接続され、電気的接続を可能としてい
る。
ット１５と突起電極２と導電性接着剤９から構成され
る。第１の電極パット１５は、主平面５ａの一部に形成
されている。また、突起電極２は、突起部２ａと第１の
取り出し電極２ｂからなり、主平面１ａ上に形成されて
いる。突起電極２と第１の電極パット１５は、導電性接
着剤９を介して接続され、電気的接続を可能としてい
る。
【００３４】第２の電気接続部５０ｂは、第２の電極パ
ット１９と第２の取り出し電極２３とリード線２１から
構成される。第２の電極パット１９は、第１の電極パッ
ト１５とは別の主平面５ａの一部に形成されている。第
２の取り出し電極２３は、第２の半導体層１１の一部に
形成されている。第２の取り出し電極２３と第２の電極
パット１９とは、リード線２１を介して接続されてい
る。
ット１９と第２の取り出し電極２３とリード線２１から
構成される。第２の電極パット１９は、第１の電極パッ
ト１５とは別の主平面５ａの一部に形成されている。第
２の取り出し電極２３は、第２の半導体層１１の一部に
形成されている。第２の取り出し電極２３と第２の電極
パット１９とは、リード線２１を介して接続されてい
る。
【００３５】封止固定部６０は、一次固定部７と二次固
定部１３から構成される。一次固定部７は、例えば、図
２に示すように、主平面１ａと主平面５ａとが対向する
対向面内１２に少なくとも局部的に設けられる。一次固
定部７は、第１の半導体層１と回路基板５が一定の間隙
を保ち、かつ、大略平行に保持するように第１の半導体
層１を回路基板５に固定している。更に、二次固定部１
３は、一次固定部７の周りを取り囲み、突起電極２と第
１の電極パット１５と導電性接着剤９を覆うように第１
の半導体層１と回路基板５の間に設けられる。二次固定
部１３は、一次固定部７と協働して第１の半導体層１を
回路基板５に固定している。
定部１３から構成される。一次固定部７は、例えば、図
２に示すように、主平面１ａと主平面５ａとが対向する
対向面内１２に少なくとも局部的に設けられる。一次固
定部７は、第１の半導体層１と回路基板５が一定の間隙
を保ち、かつ、大略平行に保持するように第１の半導体
層１を回路基板５に固定している。更に、二次固定部１
３は、一次固定部７の周りを取り囲み、突起電極２と第
１の電極パット１５と導電性接着剤９を覆うように第１
の半導体層１と回路基板５の間に設けられる。二次固定
部１３は、一次固定部７と協働して第１の半導体層１を
回路基板５に固定している。
【００３６】更に、封止部７０は、半導体装置部４０と
第２の電気接続部５０ｂと封止固定部６０を覆うよう
に、主平面５ａの全面に設けられている。
第２の電気接続部５０ｂと封止固定部６０を覆うよう
に、主平面５ａの全面に設けられている。
【００３７】なお、図２において、封止部７０、第１の
半導体層１、突起電極２、第１の電極パット１５、導電
性接着剤９は、図面を見やすくするため省略している。
半導体層１、突起電極２、第１の電極パット１５、導電
性接着剤９は、図面を見やすくするため省略している。
【００３８】このように構成された本発明における半導
体装置の実装構造体の製造方法を以下で詳細に説明す
る。図３、図４は、本発明の半導体装置の製造方法を示
す概略断面図である。
体装置の実装構造体の製造方法を以下で詳細に説明す
る。図３、図４は、本発明の半導体装置の製造方法を示
す概略断面図である。
【００３９】まず、図３（ａ）に示すとおり、回路基板
５の一方の主平面、即ち主平面５ａに第１の電極パット
１５と第２の電極パット１９を形成する。第１の電極パ
ット１５は、第１の半導体層１の突起電極２に対応した
主平面５ａ上の位置に設けられる。同様に、第２の電極
電極パット１９は、第２の半導体層１１の取り出し電極
２３に対応した主平面５ａ上の位置に設けられる。回路
基板５は、インナービアホールを有するアラミド繊維と
エポキシ樹脂とを含む混合物からなる基板を用いてもよ
いし、ガラス繊維とエポキシ樹脂とを含む混合物からな
る基板を用いてもよい。また、ポリイミドや液晶ポリマ
ーのような熱可塑性樹脂を含む混合物からなる基板でも
よい。
５の一方の主平面、即ち主平面５ａに第１の電極パット
１５と第２の電極パット１９を形成する。第１の電極パ
ット１５は、第１の半導体層１の突起電極２に対応した
主平面５ａ上の位置に設けられる。同様に、第２の電極
電極パット１９は、第２の半導体層１１の取り出し電極
２３に対応した主平面５ａ上の位置に設けられる。回路
基板５は、インナービアホールを有するアラミド繊維と
エポキシ樹脂とを含む混合物からなる基板を用いてもよ
いし、ガラス繊維とエポキシ樹脂とを含む混合物からな
る基板を用いてもよい。また、ポリイミドや液晶ポリマ
ーのような熱可塑性樹脂を含む混合物からなる基板でも
よい。
【００４０】次に、図３（ｂ）に示すように、回路基板
５上に一次固定用の樹脂接着剤７をスポット状に形成す
る。一次固定用の樹脂接着剤７は、曲げ弾性率が９ＧＰ
ａであり、無機フィラーであるアルミナを６０ｗｔ％添
加した封止樹脂である。なお、樹脂接着剤７は、単なる
熱可塑性樹脂でもよいし、溶剤型の熱可塑性樹脂でもよ
い。また、本実施の形態では、ディスペンス（図示せ
ず）を用いて一次固定用の樹脂接着剤７を回路基板５に
供給するが、印刷を用いてもよい。一次固定用の樹脂接
着剤７を形成する位置は、後工程で、フリップチップ実
装方法により第１の半導体層１を回路基板５に実装する
際、主平面１ａと主平面５ａとが対向する対向面内１２
（図１に示す。）である。更に、一次固定用の樹脂接着
剤７は、第１の電気接続部５０ａ（図１に示す。）より
内側に形成するのが好ましい。
５上に一次固定用の樹脂接着剤７をスポット状に形成す
る。一次固定用の樹脂接着剤７は、曲げ弾性率が９ＧＰ
ａであり、無機フィラーであるアルミナを６０ｗｔ％添
加した封止樹脂である。なお、樹脂接着剤７は、単なる
熱可塑性樹脂でもよいし、溶剤型の熱可塑性樹脂でもよ
い。また、本実施の形態では、ディスペンス（図示せ
ず）を用いて一次固定用の樹脂接着剤７を回路基板５に
供給するが、印刷を用いてもよい。一次固定用の樹脂接
着剤７を形成する位置は、後工程で、フリップチップ実
装方法により第１の半導体層１を回路基板５に実装する
際、主平面１ａと主平面５ａとが対向する対向面内１２
（図１に示す。）である。更に、一次固定用の樹脂接着
剤７は、第１の電気接続部５０ａ（図１に示す。）より
内側に形成するのが好ましい。
【００４１】また、フリップチップ実装構造体におい
て、後工程で一次固定用の樹脂接着剤７の硬化を行う
際、実装構造体に反りが発生する。これは、高温時に封
止樹脂の硬化が起こり、これが室温に戻る時、半導体装
置と回路基板間の熱膨張係数の差により発生する。反り
は、同心円状に広がる特徴を有しているため封止樹脂の
面積が広いほど、または、円状より四角い方が反りは大
きくなる。従って、本実施の形態１では、図２に示すよ
うに、一次固定部７を主平面５ａの大略中央にスポット
状で、かつ、主平面１ａより小さい設置面積で形成す
る。
て、後工程で一次固定用の樹脂接着剤７の硬化を行う
際、実装構造体に反りが発生する。これは、高温時に封
止樹脂の硬化が起こり、これが室温に戻る時、半導体装
置と回路基板間の熱膨張係数の差により発生する。反り
は、同心円状に広がる特徴を有しているため封止樹脂の
面積が広いほど、または、円状より四角い方が反りは大
きくなる。従って、本実施の形態１では、図２に示すよ
うに、一次固定部７を主平面５ａの大略中央にスポット
状で、かつ、主平面１ａより小さい設置面積で形成す
る。
【００４２】なお、一次固定部７を配置する位置は、特
に限定されるものではない。図５に、一次固定部７の形
状の一例を示す。図５（ａ）に示すように、一次固定部
７を点在させてもよい。また、図５（ｂ）に示すように
螺旋形状にしてもよいし、図５（ｃ）に示すコの字に形
成しても良い。
に限定されるものではない。図５に、一次固定部７の形
状の一例を示す。図５（ａ）に示すように、一次固定部
７を点在させてもよい。また、図５（ｂ）に示すように
螺旋形状にしてもよいし、図５（ｃ）に示すコの字に形
成しても良い。
【００４３】次に、図３（ｃ）、図３（ｄ）に示すよう
に、上記第１の半導体層１を回路基板５上へフリップチ
ップ実装する。
に、上記第１の半導体層１を回路基板５上へフリップチ
ップ実装する。
【００４４】本実施の形態１において、第１の半導体層
１には、１０ｍｍ×１０ｍｍサイズのＩＣ基板に電気的
接続点である突起電極２を形成したものを用いる。第１
の半導体層１の製造方法は、まず、ワイヤボンディング
装置を改良したバンプボンダー装置を用いてＡｕのワイ
ヤを溶かして球状にする。球状に形成されたワイヤを超
音波、熱と圧力を用いて、第１の取り出し電極２ｂに接
合し、突起部２ａを設ける。このようにして、ＩＣ基板
に突起電極２を設けた第１の半導体層１を形成する。本
実施の形態１では、突起部２ａの替わりに、半田を用い
てもよい。形成方法についてはメッキ法を用いてもよ
い。また、突起電極２は、何らかの導電性突起電極であ
ればよい。第１の半導体層１と回路基板５との電気的接
続は、導電性接着剤９を用いて行う。つまり、図３
（ｃ）に示すように、突起電極２上に導電性接着剤９を
塗布し、導電性接着剤９と第１の電極パット１５とを位
置合わせする。
１には、１０ｍｍ×１０ｍｍサイズのＩＣ基板に電気的
接続点である突起電極２を形成したものを用いる。第１
の半導体層１の製造方法は、まず、ワイヤボンディング
装置を改良したバンプボンダー装置を用いてＡｕのワイ
ヤを溶かして球状にする。球状に形成されたワイヤを超
音波、熱と圧力を用いて、第１の取り出し電極２ｂに接
合し、突起部２ａを設ける。このようにして、ＩＣ基板
に突起電極２を設けた第１の半導体層１を形成する。本
実施の形態１では、突起部２ａの替わりに、半田を用い
てもよい。形成方法についてはメッキ法を用いてもよ
い。また、突起電極２は、何らかの導電性突起電極であ
ればよい。第１の半導体層１と回路基板５との電気的接
続は、導電性接着剤９を用いて行う。つまり、図３
（ｃ）に示すように、突起電極２上に導電性接着剤９を
塗布し、導電性接着剤９と第１の電極パット１５とを位
置合わせする。
【００４５】位置合わせした後、図３（ｄ）に示すよう
に導電性接着剤９と第１の電極パット１５とを接触さ
せ、回路基板５に第１の半導体層１を設置する。このと
き、一次固定用の樹脂接着剤７が対向面内１２に位置付
けられるように第１の半導体層１を回路基板５に設け
る。
に導電性接着剤９と第１の電極パット１５とを接触さ
せ、回路基板５に第１の半導体層１を設置する。このと
き、一次固定用の樹脂接着剤７が対向面内１２に位置付
けられるように第１の半導体層１を回路基板５に設け
る。
【００４６】その後、導電性接着剤９の乾燥と、一次固
定用の樹脂接着剤７の硬化を熱処理により行い、第１の
半導体層１を回路基板５に実装した実装構造体を得る。
このときの熱処理は、熱可塑性溶剤型である導電性接着
剤９が、乾燥し、かつ、一次固定用の樹脂接着剤７が硬
化する温度で行う。
定用の樹脂接着剤７の硬化を熱処理により行い、第１の
半導体層１を回路基板５に実装した実装構造体を得る。
このときの熱処理は、熱可塑性溶剤型である導電性接着
剤９が、乾燥し、かつ、一次固定用の樹脂接着剤７が硬
化する温度で行う。
【００４７】この工程により、突起電極２と第１の電極
パット１５とが電気的に接続され、第１の半導体層１と
回路基板５との電気的接続が可能となる。また、導電性
接着剤９の乾燥により、第１の半導体層１と回路基板５
とが機械的にも接続される。更に、一次固定用の樹脂接
着剤７が硬化することにより、一次固定部７となり、一
次固定部７が主平面５ａと主平面１ａに接合し、第１の
半導体層１が回路基板５に固定される。
パット１５とが電気的に接続され、第１の半導体層１と
回路基板５との電気的接続が可能となる。また、導電性
接着剤９の乾燥により、第１の半導体層１と回路基板５
とが機械的にも接続される。更に、一次固定用の樹脂接
着剤７が硬化することにより、一次固定部７となり、一
次固定部７が主平面５ａと主平面１ａに接合し、第１の
半導体層１が回路基板５に固定される。
【００４８】なお、導電性接着剤９の乾燥と一次固定用
の樹脂接着剤７の硬化を熱処理により行う際、窒素にて
２気圧に設定され、機密性の保たれたチャンバー内で行
っても良い。これにより、一次固定用の樹脂接着剤７の
硬化時に圧力が加えられ、導電性接着剤９が圧縮され
る。導電性接着剤９が圧縮されると、第１の半導体層１
と回路基板５とを近づいた状態で固めることができ、接
続抵抗値のバラツキを抑えられ、好ましい。これにより
生産性を向上させることが可能となる。また、今回は、
気圧を利用して圧力を加えたが、熱圧着工法のように過
熱されたツールで圧力を加えながら硬化することも可能
である。
の樹脂接着剤７の硬化を熱処理により行う際、窒素にて
２気圧に設定され、機密性の保たれたチャンバー内で行
っても良い。これにより、一次固定用の樹脂接着剤７の
硬化時に圧力が加えられ、導電性接着剤９が圧縮され
る。導電性接着剤９が圧縮されると、第１の半導体層１
と回路基板５とを近づいた状態で固めることができ、接
続抵抗値のバラツキを抑えられ、好ましい。これにより
生産性を向上させることが可能となる。また、今回は、
気圧を利用して圧力を加えたが、熱圧着工法のように過
熱されたツールで圧力を加えながら硬化することも可能
である。
【００４９】続いて、図３（ｅ）に示すように、第１の
半導体層１と、第２の半導体層１１とをエポキシ銀ペー
ストからなるダイボンド剤１０を介して接着する。な
お、第１の半導体層１と第２の半導体層１１との接着
は、突起電極２が設けられていない第１の半導体層１の
もう一方の平面と第２の取り出し電極２３が形成されて
いない第２の半導体層１１のもう一方の平面とで行う。
つまり、第２の取り出し電極２３が表われるように、第
２の半導体層１１を第１の半導体層１に接着する。
半導体層１と、第２の半導体層１１とをエポキシ銀ペー
ストからなるダイボンド剤１０を介して接着する。な
お、第１の半導体層１と第２の半導体層１１との接着
は、突起電極２が設けられていない第１の半導体層１の
もう一方の平面と第２の取り出し電極２３が形成されて
いない第２の半導体層１１のもう一方の平面とで行う。
つまり、第２の取り出し電極２３が表われるように、第
２の半導体層１１を第１の半導体層１に接着する。
【００５０】更に、図３（ｆ）に示すように、第２の半
導体層１１を第１の半導体層１に接着した後、第２の取
り出し電極２３と第２の電極パット１９をリード線２１
により接続する。このようにワイヤボンディングを行
い、電気的接続を行う。なお、リード線２１は、金ワイ
ヤなどの導電性のものであればよい。
導体層１１を第１の半導体層１に接着した後、第２の取
り出し電極２３と第２の電極パット１９をリード線２１
により接続する。このようにワイヤボンディングを行
い、電気的接続を行う。なお、リード線２１は、金ワイ
ヤなどの導電性のものであればよい。
【００５１】次に、図４（ｇ）に示すように、一次固定
部７の周りを取り囲むように二次固定用の樹脂接着剤１
３を注入する。なお、二次固定用接着剤１３は、一次固
定部７と同様な封止樹脂であるが、これに限らないこと
は言うまでもない。
部７の周りを取り囲むように二次固定用の樹脂接着剤１
３を注入する。なお、二次固定用接着剤１３は、一次固
定部７と同様な封止樹脂であるが、これに限らないこと
は言うまでもない。
【００５２】このとき、二次固定用の樹脂接着剤１３
は、突起電極２、導電性接着剤９、第１の電極パット１
５を覆うように、主平面１ａと主平面５ａとの間にある
空隙に注入する。更に、二次固定用の樹脂接着剤１３
は、第２の電極パット１９に掛からないように注入する
のが好ましい。また、二次固定用の樹脂接着剤１３の注
入は、例えば、ディスペンサー（図示せず）を用い、リ
ード線２１を掻き分けるようにして行われるが、これに
限定されるものではない。
は、突起電極２、導電性接着剤９、第１の電極パット１
５を覆うように、主平面１ａと主平面５ａとの間にある
空隙に注入する。更に、二次固定用の樹脂接着剤１３
は、第２の電極パット１９に掛からないように注入する
のが好ましい。また、二次固定用の樹脂接着剤１３の注
入は、例えば、ディスペンサー（図示せず）を用い、リ
ード線２１を掻き分けるようにして行われるが、これに
限定されるものではない。
【００５３】また、二次固定用の樹脂接着剤１３を充填
する方法として、例えば、減圧された空間で二次固定用
の樹脂接着剤１３を注入する方法を用いてもよい。ま
ず、減圧された空間において、二次固定用の樹脂接着剤
１３が一次固定部７の周りを一周するように充填する。
即ち、二次固定用の樹脂接着剤１３を一次固定部７が気
密状態となるように主平面１ａと主平面５ａとの間に注
入する。次に、減圧された空間を定常圧に戻すと、注入
だけでは埋めることができない空隙に二次固定用の樹脂
接着剤１３が負圧により入り込む。このようにすれば、
二次固定用の樹脂接着剤１３を注入するだけでは埋める
ことのできない空隙を埋めることが可能となる。更に、
二次固定用の樹脂接着剤１３を設けた後、硬化を行う。
或いは、加圧しながら硬化してもよい。この硬化処理に
より、二次固定用の樹脂接着剤１３は、二次固定部１３
となる。
する方法として、例えば、減圧された空間で二次固定用
の樹脂接着剤１３を注入する方法を用いてもよい。ま
ず、減圧された空間において、二次固定用の樹脂接着剤
１３が一次固定部７の周りを一周するように充填する。
即ち、二次固定用の樹脂接着剤１３を一次固定部７が気
密状態となるように主平面１ａと主平面５ａとの間に注
入する。次に、減圧された空間を定常圧に戻すと、注入
だけでは埋めることができない空隙に二次固定用の樹脂
接着剤１３が負圧により入り込む。このようにすれば、
二次固定用の樹脂接着剤１３を注入するだけでは埋める
ことのできない空隙を埋めることが可能となる。更に、
二次固定用の樹脂接着剤１３を設けた後、硬化を行う。
或いは、加圧しながら硬化してもよい。この硬化処理に
より、二次固定用の樹脂接着剤１３は、二次固定部１３
となる。
【００５４】最後に、図４（ｈ）に示すように、第１の
半導体層１、第２の半導体層１１、第２の取り出し電極
２３、リード線２１、第２の電極パット１９、二次固定
部１３を覆うように主平面５ａの全面に、モールド樹脂
として封止部７０を供給し、硬化を行い、図１に示す半
導体装置の３次元実装構造体を得る。
半導体層１、第２の半導体層１１、第２の取り出し電極
２３、リード線２１、第２の電極パット１９、二次固定
部１３を覆うように主平面５ａの全面に、モールド樹脂
として封止部７０を供給し、硬化を行い、図１に示す半
導体装置の３次元実装構造体を得る。
【００５５】なお、上記製造方法において、二次固定用
の樹脂接着剤１３の封入を、図３（ｄ）に示す工程の直
後、即ち、第１の半導体層１を回路基板５へ配置する工
程の直後に行ってもよい。この二次固定用の樹脂接着剤
１３を硬化した後、ダイボンド剤１０を介して、第１の
半導体層１に第２の半導体層１１を接着する。更に、第
２の取り出し電極２３と第２の電極パット１９をリード
線２１で電気的に接続した後、封止部７０により主平面
５ａを封止してもよい。
の樹脂接着剤１３の封入を、図３（ｄ）に示す工程の直
後、即ち、第１の半導体層１を回路基板５へ配置する工
程の直後に行ってもよい。この二次固定用の樹脂接着剤
１３を硬化した後、ダイボンド剤１０を介して、第１の
半導体層１に第２の半導体層１１を接着する。更に、第
２の取り出し電極２３と第２の電極パット１９をリード
線２１で電気的に接続した後、封止部７０により主平面
５ａを封止してもよい。
【００５６】以上のような製造方法により作成された半
導体装置の３次元実装構造体は、主平面１ａと主平面５
ａとが対向する対向面内１２に第１の半導体層１を回路
基板５に固定する一次固定部７を設ける。更に、一次固
定部７は、主平面１ａより小さい設置面積で形成する。
一次固定部７を設けてから第１の半導体層１を回路基板
５上にフリップチップボンディングで実装し、その後、
一次固定部７を硬化する。一次固定部７の硬化により、
第１の半導体層１と回路基板５とが固定される。これに
より、第１の半導体層１と回路基板５との接合強度が増
し、第１の半導体層１に第２の半導体層１１を安定して
設けることができる。また、第２の半導体層１１のワイ
ヤボンディングも安定して行うことができる。
導体装置の３次元実装構造体は、主平面１ａと主平面５
ａとが対向する対向面内１２に第１の半導体層１を回路
基板５に固定する一次固定部７を設ける。更に、一次固
定部７は、主平面１ａより小さい設置面積で形成する。
一次固定部７を設けてから第１の半導体層１を回路基板
５上にフリップチップボンディングで実装し、その後、
一次固定部７を硬化する。一次固定部７の硬化により、
第１の半導体層１と回路基板５とが固定される。これに
より、第１の半導体層１と回路基板５との接合強度が増
し、第１の半導体層１に第２の半導体層１１を安定して
設けることができる。また、第２の半導体層１１のワイ
ヤボンディングも安定して行うことができる。
【００５７】更に、第１の半導体層１に第２の半導体層
１１を設け、第２の半導体層１１と第２の電極パット１
９との電気的接続をワイヤボンディングで確保した後
に、二次固定部１３を主平面１ａと主平面５ａとの間に
ある空隙に充填し、二次固定部１３を硬化する。
１１を設け、第２の半導体層１１と第２の電極パット１
９との電気的接続をワイヤボンディングで確保した後
に、二次固定部１３を主平面１ａと主平面５ａとの間に
ある空隙に充填し、二次固定部１３を硬化する。
【００５８】このように、一次固定部７を予め第１の半
導体層１と回路基板５との間に硬化した状態で設けるた
め、第１の半導体層１と回路基板５の間の空隙が小さく
なる。空隙を小さくすることにより、空隙を埋める封止
樹脂の注入量を少量に抑えることが可能となる。従っ
て、封止固定部６０を形成するために必要な封止樹脂の
総量を、１段階で形成する場合と比較して、低減するこ
とが可能となる。注入する封止樹脂の総量が少なくなる
と、封止固定部６０の設置面積を押さえることが可能と
なり、第２の電極パット１９を第１の半導体層１近傍に
設けることができる。結果、３次元実装構造体の実装効
率が向上し、パッケージサイズの小型化が実現する。
導体層１と回路基板５との間に硬化した状態で設けるた
め、第１の半導体層１と回路基板５の間の空隙が小さく
なる。空隙を小さくすることにより、空隙を埋める封止
樹脂の注入量を少量に抑えることが可能となる。従っ
て、封止固定部６０を形成するために必要な封止樹脂の
総量を、１段階で形成する場合と比較して、低減するこ
とが可能となる。注入する封止樹脂の総量が少なくなる
と、封止固定部６０の設置面積を押さえることが可能と
なり、第２の電極パット１９を第１の半導体層１近傍に
設けることができる。結果、３次元実装構造体の実装効
率が向上し、パッケージサイズの小型化が実現する。
【００５９】つまり、本発明の実施の形態１において
は、第１の半導体層１と回路基板５を固定する封止固定
部６０を一次固定部７と二次固定部１３との２段階に分
けて形成し、二重構造とすることにより実装効率が向上
した３次元実装構造体を提供することが可能となる。
は、第１の半導体層１と回路基板５を固定する封止固定
部６０を一次固定部７と二次固定部１３との２段階に分
けて形成し、二重構造とすることにより実装効率が向上
した３次元実装構造体を提供することが可能となる。
【００６０】また、上述した通り、フリップチップ実装
構造体では封止樹脂硬化後に、実装構造体に反りが発生
する。本実施の形態１においては、対向面内１２に主平
面１ａより小さい設置面積で、第１の半導体層１を固定
する一次固定部７が形成されているため、反りを低減す
ることが可能となる。従って、上段部の半導体装置、即
ち、第２の半導体層１１の実装を安定して行うことが可
能となり、結果、生産性を向上させることが可能とな
る。
構造体では封止樹脂硬化後に、実装構造体に反りが発生
する。本実施の形態１においては、対向面内１２に主平
面１ａより小さい設置面積で、第１の半導体層１を固定
する一次固定部７が形成されているため、反りを低減す
ることが可能となる。従って、上段部の半導体装置、即
ち、第２の半導体層１１の実装を安定して行うことが可
能となり、結果、生産性を向上させることが可能とな
る。
【００６１】また、一次固定部７を主平面１ａより小さ
い設置面積で設け、かつ、一次固定部７の硬化時に圧力
を加えることにより導電性接着剤９が圧縮される。これ
により、第１の半導体層１と回路基板５とが近づいた状
態で接合させることができる。これにより、電気的接続
がよくなり、実装構造体の信頼性が向上し、結果、生産
性を向上させることが可能となる。
い設置面積で設け、かつ、一次固定部７の硬化時に圧力
を加えることにより導電性接着剤９が圧縮される。これ
により、第１の半導体層１と回路基板５とが近づいた状
態で接合させることができる。これにより、電気的接続
がよくなり、実装構造体の信頼性が向上し、結果、生産
性を向上させることが可能となる。
【００６２】なお、一次固定部７に、曲げ弾性率が６Ｍ
Ｐａから３ＧＰａ、もしくは低弾性率の材料を用いても
よい。二次固定用の樹脂接着剤１３又は、封止部７０を
硬化する際、一次固定部７近傍に応力が発生する。これ
は、導電性接着剤９はフレキシブル性を有しているが、
一次固定部７が硬化物になっているためである。一次固
定部７近傍に応力が集中すると、一次固定部７により固
定されている第１の半導体層１が損傷を受ける場合があ
る。この現象を回避するため、一次固定部７の弾性率を
下げ、第１の半導体層１が受ける応力を和らげる。この
ように、一次固定部７の弾性率を低くすることにより、
二次固定用の樹脂接着剤１３、封止部７０の硬化時に発
生する応力を分散することが可能となる。
Ｐａから３ＧＰａ、もしくは低弾性率の材料を用いても
よい。二次固定用の樹脂接着剤１３又は、封止部７０を
硬化する際、一次固定部７近傍に応力が発生する。これ
は、導電性接着剤９はフレキシブル性を有しているが、
一次固定部７が硬化物になっているためである。一次固
定部７近傍に応力が集中すると、一次固定部７により固
定されている第１の半導体層１が損傷を受ける場合があ
る。この現象を回避するため、一次固定部７の弾性率を
下げ、第１の半導体層１が受ける応力を和らげる。この
ように、一次固定部７の弾性率を低くすることにより、
二次固定用の樹脂接着剤１３、封止部７０の硬化時に発
生する応力を分散することが可能となる。
【００６３】（実施の形態２）図６は、本発明の実施の
形態２における３次元実装構造体の概略断面図である。
形態２における３次元実装構造体の概略断面図である。
【００６４】図６において、５は、回路基板であり、主
平面５ａを有する。４０は、回路基板５の上方に設けら
れた半導体装置部である。５０ａは、回路基板５と半導
体装置部４０を電気的に接続する第１の電気接続部であ
り、５０ｂは、回路基板５と半導体装置部４０を電気的
に接続する第２の電気接続部である。６０は、回路基板
５に設けられ、回路基板５に半導体装置部４０を固定す
ると共に、回路基板５に設けられた構造体を封止する封
止固定部である。
平面５ａを有する。４０は、回路基板５の上方に設けら
れた半導体装置部である。５０ａは、回路基板５と半導
体装置部４０を電気的に接続する第１の電気接続部であ
り、５０ｂは、回路基板５と半導体装置部４０を電気的
に接続する第２の電気接続部である。６０は、回路基板
５に設けられ、回路基板５に半導体装置部４０を固定す
ると共に、回路基板５に設けられた構造体を封止する封
止固定部である。
【００６５】半導体装置部４０は、第１の半導体層１と
第２の半導体層１１とから構成される。第１の半導体層
１は、主平面１ａを有し、主平面１ａと主平面５ａとが
一定の間隙を保ち、互いに大略平行で対向するように回
路基板５に設けられる。第１の半導体層１には、ダイボ
ンド剤１０を介して第２の半導体層１１が設けられる。
第１の半導体層１と第２の半導体層１１は、封止固定部
６０を介して回路基板５に固定される。なお、実施の形
態１と同様、図２に示すように、第１の半導体層１と第
２の半導体層１１の横方向の長さは、少なくとも回路基
板５の横方向の長さより短い。或いは、第１の半導体層
１と第２の半導体層１１の縦方向の長さは、少なくとも
回路基板５の縦方向の長さより短い。又は、第１の半導
体層１と第２の半導体層１１の横方向の長さ及び縦方向
の長さが、回路基板５の横方向の長さ及び縦方向の長さ
よりそれぞれ短い。
第２の半導体層１１とから構成される。第１の半導体層
１は、主平面１ａを有し、主平面１ａと主平面５ａとが
一定の間隙を保ち、互いに大略平行で対向するように回
路基板５に設けられる。第１の半導体層１には、ダイボ
ンド剤１０を介して第２の半導体層１１が設けられる。
第１の半導体層１と第２の半導体層１１は、封止固定部
６０を介して回路基板５に固定される。なお、実施の形
態１と同様、図２に示すように、第１の半導体層１と第
２の半導体層１１の横方向の長さは、少なくとも回路基
板５の横方向の長さより短い。或いは、第１の半導体層
１と第２の半導体層１１の縦方向の長さは、少なくとも
回路基板５の縦方向の長さより短い。又は、第１の半導
体層１と第２の半導体層１１の横方向の長さ及び縦方向
の長さが、回路基板５の横方向の長さ及び縦方向の長さ
よりそれぞれ短い。
【００６６】第１の電気接続部５０ａにおいて、第１の
電極パット１５は、主平面５ａの一部に形成されてい
る。また、突起電極２は、突起部２ａと第１の取り出し
電極２ｂから構成され、主平面１ａ上に形成されてい
る。突起電極２と第１の電極パット１５は、導電性接着
剤９を介して接続され、電気的接続を可能としている。
第２の電気接続部５０ｂは、第２の電極パット１９と第
２の取り出し電極２３とリード線２１から構成される。
第２の電極パット１９は、第１の電極パット１５とは別
の主平面５ａの一部に形成されている。第２の取り出し
電極２３は、第２の半導体層１１の一部に形成されてい
る。第２の取り出し電極２３と第２の電極パット１９と
は、リード線２１を介して接続されている。
電極パット１５は、主平面５ａの一部に形成されてい
る。また、突起電極２は、突起部２ａと第１の取り出し
電極２ｂから構成され、主平面１ａ上に形成されてい
る。突起電極２と第１の電極パット１５は、導電性接着
剤９を介して接続され、電気的接続を可能としている。
第２の電気接続部５０ｂは、第２の電極パット１９と第
２の取り出し電極２３とリード線２１から構成される。
第２の電極パット１９は、第１の電極パット１５とは別
の主平面５ａの一部に形成されている。第２の取り出し
電極２３は、第２の半導体層１１の一部に形成されてい
る。第２の取り出し電極２３と第２の電極パット１９と
は、リード線２１を介して接続されている。
【００６７】封止固定部６０は、一次固定部７と二次固
定部１３から構成される。一次固定部７は、例えば、実
施の形態１と同様、図２に示すように、主平面１ａと主
平面５ａとが対向する対向面内１２に少なくとも局部的
に設けられる。一次固定部７は、第１の半導体層１と回
路基板５が一定の間隙を保ち、かつ、両者を大略平行に
保持するように第１の半導体層１を回路基板５に固定し
ている。また、二次固定部１３は、一次固定部７の周り
を取り囲み、突起電極２と第１の電極パット１５と導電
性接着剤９を覆うように第１の半導体層１と回路基板５
の間に設けられる。二次固定部１３は、更に、半導体装
置部４０と第１の電気接続部５０ａと第２の電気接続部
５０ｂを覆うように主平面５ａ全面にも設けられてい
る。二次固定部１３は、一次固定部７と協働して第１の
半導体層１を回路基板５に固定している。
定部１３から構成される。一次固定部７は、例えば、実
施の形態１と同様、図２に示すように、主平面１ａと主
平面５ａとが対向する対向面内１２に少なくとも局部的
に設けられる。一次固定部７は、第１の半導体層１と回
路基板５が一定の間隙を保ち、かつ、両者を大略平行に
保持するように第１の半導体層１を回路基板５に固定し
ている。また、二次固定部１３は、一次固定部７の周り
を取り囲み、突起電極２と第１の電極パット１５と導電
性接着剤９を覆うように第１の半導体層１と回路基板５
の間に設けられる。二次固定部１３は、更に、半導体装
置部４０と第１の電気接続部５０ａと第２の電気接続部
５０ｂを覆うように主平面５ａ全面にも設けられてい
る。二次固定部１３は、一次固定部７と協働して第１の
半導体層１を回路基板５に固定している。
【００６８】このように構成された本発明の実施の形態
２における半導体装置の実装構造体の製造方法を以下で
説明する。
２における半導体装置の実装構造体の製造方法を以下で
説明する。
【００６９】図７は、本実施の形態における半導体装置
の実装構造の製造方法を示す概略断面図である。図７
（ａ）〜（ｆ）に示す工程は、図３（ａ）〜（ｆ）に示
す実施の形態１と同様の工程である。このため、詳細な
説明を省略する。
の実装構造の製造方法を示す概略断面図である。図７
（ａ）〜（ｆ）に示す工程は、図３（ａ）〜（ｆ）に示
す実施の形態１と同様の工程である。このため、詳細な
説明を省略する。
【００７０】その後、図７（ｇ）に示すように、トラン
スファーモールド工法を用い、第１の半導体層１、第２
の半導体層１１、第２の取り出し電極２３、リード線２
１、第２の電極パット１９を覆うように、二次固定用の
樹脂接着剤１３を主平面５ａの全面に供給する。このと
き、二次固定用の樹脂接着剤１３は、主平面１ａと主平
面５ａとの間にある空隙にも充填され、一次固定部７の
周りを取り囲み、突起電極２、導電性接着剤９、第１の
電極パット１５を覆う。このように供給された二次固定
用の樹脂接着剤１３は、熱処理により硬化され、二次固
定部１３になる。
スファーモールド工法を用い、第１の半導体層１、第２
の半導体層１１、第２の取り出し電極２３、リード線２
１、第２の電極パット１９を覆うように、二次固定用の
樹脂接着剤１３を主平面５ａの全面に供給する。このと
き、二次固定用の樹脂接着剤１３は、主平面１ａと主平
面５ａとの間にある空隙にも充填され、一次固定部７の
周りを取り囲み、突起電極２、導電性接着剤９、第１の
電極パット１５を覆う。このように供給された二次固定
用の樹脂接着剤１３は、熱処理により硬化され、二次固
定部１３になる。
【００７１】なお、本実施の形態２において、二次固定
の樹脂接着剤１３には、フィラー添加量９０ｗｔ％の樹
脂を用いた。これは、最外郭に位置する二次固定部１３
へのフィラー添加量を増すことにより吸湿性を向上させ
ることができからである。これにより、実装構造体とし
ての信頼性を向上することが可能となる。
の樹脂接着剤１３には、フィラー添加量９０ｗｔ％の樹
脂を用いた。これは、最外郭に位置する二次固定部１３
へのフィラー添加量を増すことにより吸湿性を向上させ
ることができからである。これにより、実装構造体とし
ての信頼性を向上することが可能となる。
【００７２】また、本実施の形態２においては、実施の
形態１における二次固定用の樹脂接着剤１３、封止部７
０の供給及び硬化を同時に実施している。このためプロ
セスの工程を１つ削減することができ生産性を向上させ
ることが可能となる。
形態１における二次固定用の樹脂接着剤１３、封止部７
０の供給及び硬化を同時に実施している。このためプロ
セスの工程を１つ削減することができ生産性を向上させ
ることが可能となる。
【００７３】更に、一次固定部７のフィラー添加量を、
二次固定部１３のフィラー添加量より少なくすることに
より硬化収縮量が増し下段部の接続、即ち、第１の半導
体層１と回路基板５との接合を安定にすることが可能と
なる。
二次固定部１３のフィラー添加量より少なくすることに
より硬化収縮量が増し下段部の接続、即ち、第１の半導
体層１と回路基板５との接合を安定にすることが可能と
なる。
【００７４】また、二次固定用の樹脂接着剤１３の硬化
温度を一次固定部７のガラス転移点以上で行えばより好
ましい。これにより一次固定部７が弾性を示すようにな
り、二次固定用の樹脂接着剤１３が硬化する際に発生す
る応力、特に硬化収縮により発生する応力を分散するこ
とが可能となる。従って、３次元実装構造体の信頼性を
向上させることが可能となる。
温度を一次固定部７のガラス転移点以上で行えばより好
ましい。これにより一次固定部７が弾性を示すようにな
り、二次固定用の樹脂接着剤１３が硬化する際に発生す
る応力、特に硬化収縮により発生する応力を分散するこ
とが可能となる。従って、３次元実装構造体の信頼性を
向上させることが可能となる。
【００７５】
【発明の効果】以上述べてきたように本発明では、下段
部を構成するフリップチップ実装構造体における一次固
定部７の設置領域が第１の半導体層１の領域以内である
ため、上段部を構成するワイヤボンディング用のパット
を下段部の半導体装置近傍に配置することができ、３次
元実装構造体としてのパッケージサイズの小型化が実現
できる。
部を構成するフリップチップ実装構造体における一次固
定部７の設置領域が第１の半導体層１の領域以内である
ため、上段部を構成するワイヤボンディング用のパット
を下段部の半導体装置近傍に配置することができ、３次
元実装構造体としてのパッケージサイズの小型化が実現
できる。
【００７６】更に、一次固定部７の熱伝導を向上させる
ことにより熱の伝わりが向上し、ワイヤボンディング性
を改善することができる。また、一次固定用の樹脂接着
剤７の硬化時に、圧力を加えることにより第１の半導体
層１と回路基板５間の距離を近づけることができ、接続
抵抗値を安定にすることができる。
ことにより熱の伝わりが向上し、ワイヤボンディング性
を改善することができる。また、一次固定用の樹脂接着
剤７の硬化時に、圧力を加えることにより第１の半導体
層１と回路基板５間の距離を近づけることができ、接続
抵抗値を安定にすることができる。
【００７７】更に、一次固定部７の曲げ弾性率を低下さ
せることにより、二次固定用の樹脂接着剤１３、封止部
７０の硬化時に発生する応力を分散することができ信頼
性を向上させることができる。
せることにより、二次固定用の樹脂接着剤１３、封止部
７０の硬化時に発生する応力を分散することができ信頼
性を向上させることができる。
【図１】 実施の形態１における３次元実装構造体の図
２に示すＡ−Ａ線に沿って切断した概略断面図。
２に示すＡ−Ａ線に沿って切断した概略断面図。
【図２】 実施の形態１における３次元実装構造体の概
略上平面図。
略上平面図。
【図３】 実施の形態１における３次元実装構造体の製
造工程を示す概略断面図。
造工程を示す概略断面図。
【図４】 実施の形態１における３次元実装構造体の製
造工程を示す概略断面図。
造工程を示す概略断面図。
【図５】 実施の形態１における一次固定部の他の形状
を示す図。
を示す図。
【図６】 実施の形態２における３次元実装構造体の概
略断面図。
略断面図。
【図７】 実施の形態２における３次元実装構造体の製
造工程を示す概略断面図。
造工程を示す概略断面図。
【図８】 従来の３次元実装構造体の概略断面図。
１ 第１の半導体層 １ａ 主平面 ２ 突起電極 ２ａ 突起部 ２ｂ 第１の取り出し電極 ５ 回路基板 ５ａ 主平面 ７ 一次固定部 ９、１０９ 導電性接着剤（接合層） １０、１１０ ダイボンド剤 １１ 第２の半導体層 １２ 対向面内 １３ 二次固定部 １５ 第１の電極パット １９ 第２の電極パット ２１、１２１ リード線 ２３ 第２の取り出し電極 ４０ 半導体装置部 ５０ 電気接続部 ６０ 封止固定部 ７０ 封止部 １０１、１１１ 半導体装置 １０２ 電気的接続点（突起電極） １０３、１２３ 取り出し電極 １０５ 回路基板 １０７、１１７ 封止樹脂 １１５、１１９ 電極パット
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 ５０１ (72)発明者 小島 俊之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 板垣 峰広 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 斎藤 龍一 東京都品川区南品川３丁目６番21号 パナ ソニックエンジニアリング株式会社内 (72)発明者 柴田 修 大阪府大阪市淀川区西中島５−５−15 パ ナソニックエンジニアリング株式会社内
Claims (18)
- 【請求項１】 回路が形成された面を有する回路基板部
と、 前記回路基板部より少なくとも横の長さが小さく、回路
が形成された面を有する半導体装置部と、 前記回路基板部の回路と前記半導体装置部の回路とを電
気的に接続する第１の電気接続部と、 前記半導体装置部と前記回路基板部とを一定の間隙で大
略平行に保持すると共に、前記半導体装置部と前記回路
基板部との間に設けられた一次固定樹脂部と、 前記一次固定樹脂部を取り囲むように設けられた二次固
定樹脂部と、からなり、 固定樹脂部を一次と二次の二重構造としたことを特徴と
する半導体装置の３次元実装構造体。 - 【請求項２】 前記半導体装置部は、第１の半導体層と
第２の半導体層とを有することを特徴とする請求項１に
記載された半導体装置の３次元実装構造体。 - 【請求項３】 前記第１の電気接続部は、前記回路基板
部に形成した第１の電極パットと、前記半導体装置部に
形成した対向電極部と、前記第１の電極パットと前記対
向電極部とを接続する導電性接着剤からなることを特徴
とする請求項１に記載された半導体装置の３次元実装構
造体。 - 【請求項４】 前記回路基板部の回路に形成された第２
の電極パットと、前記対向電極部が形成された面とは別
の前記半導体装置部の面に形成された取り出し電極部と
を接続する第２の電気接続部を有することを特徴とする
請求項１に記載された半導体装置の３次元実装構造体。 - 【請求項５】 前記第２の電気接続部は、前記第２の電
極パットと前記取り出し電極部とを接続するリード線か
らなることを特徴とする請求項４に記載された半導体装
置の３次元実装構造体。 - 【請求項６】 前記一次固定樹脂部の設置面積が、前記
半導体装置部の面より小さいことを特徴とする請求項１
に記載された半導体装置の３次元実装構造体。 - 【請求項７】 前記一次固定樹脂部の形状が円柱状であ
ることを特徴とする請求項１に記載された半導体装置の
３次元実装構造体。 - 【請求項８】 前記一次固定樹脂部の弾性率が前記二次
固定樹脂部の弾性率より低いことを特徴とする請求項１
に記載された半導体装置の３次元実装構造体。 - 【請求項９】 前記一次固定樹脂部と前記二次固定樹脂
部に、無機フィラーが添加された樹脂を用いることを特
徴とする請求項１に記載された半導体装置の３次元実装
構造体。 - 【請求項１０】 前記一次固定樹脂部へ添加された無機
フィラー量が前記二次固定樹脂部へ添加された無機フィ
ラー量より少ないことを特徴とする請求項９に記載され
た半導体装置の３次元実装構造体。 - 【請求項１１】 前記無機フィラーにアルミナを用いる
ことを特徴とする請求項９に記載された半導体装置の３
次元実装構造体。 - 【請求項１２】 回路が形成された面を有する回路基板
部を形成する工程と、 前記回路基板部より少なくとも横の長さが小さく、回路
が形成された面を有する半導体装置部を形成する工程
と、 前記回路基板部の回路と前記半導体装置部の回路とを電
気的に接続する工程と、 前記半導体装置部と前記回路基板部とを一定の間隙で大
略平行に保持すると共に、前記半導体装置部と前記回路
基板部との間に一次固定樹脂部を設ける工程と、 前記一次固定樹脂部を取り囲むように二次固定樹脂部を
設ける工程と、からなり、 固定樹脂部を一次と二次の二重構造とすることを特徴と
する半導体装置の３次元実装構造体の製造方法。 - 【請求項１３】 前記二次固定樹脂部を設ける工程は、
減圧した空間で前記二次固定樹脂部を充填し、該減圧し
た空間を常圧に戻して前記二次固定樹脂部を設ける工程
を含むことを特徴とする請求項１２に記載された半導体
装置の３次元実装構造体の製造方法。 - 【請求項１４】 前記二次固定樹脂部を設ける工程は、
該二次固定樹脂部を硬化する工程を含むことを特徴とす
る請求項１２に記載された半導体装置の３次元実装構造
体の製造方法。 - 【請求項１５】 前記二次固定樹脂部を硬化する工程
は、前記一次固定樹脂部のガラス遷移点以上の温度で熱
処理する工程を含むことを特徴とする請求項１４に記載
された半導体装置の３次元実装構造体の製造方法。 - 【請求項１６】 前記一次固定樹脂部を設ける工程は、
前記二次固定樹脂部を硬化する工程を含むことを特徴と
する請求項１２に記載された半導体装置の３次元実装構
造体の製造方法。 - 【請求項１７】 前記一次固定樹脂部を硬化する工程
は、圧力を加えて前記一次固定樹脂部を硬化する工程を
含むことを特徴とする請求項１６に記載された半導体装
置の３次元実装構造体の製造方法。 - 【請求項１８】 前記圧力を加えて一次固定樹脂部を硬
化する工程は、気圧を高めた空間で前記一次固定樹脂部
を硬化する工程を含むことを特徴とする請求項１７に記
載された半導体装置の３次元実装構造体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001033750A JP2002237566A (ja) | 2001-02-09 | 2001-02-09 | 半導体装置の３次元実装構造体とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001033750A JP2002237566A (ja) | 2001-02-09 | 2001-02-09 | 半導体装置の３次元実装構造体とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002237566A true JP2002237566A (ja) | 2002-08-23 |
Family
ID=18897455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001033750A Pending JP2002237566A (ja) | 2001-02-09 | 2001-02-09 | 半導体装置の３次元実装構造体とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002237566A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004165311A (ja) * | 2002-11-12 | 2004-06-10 | Oki Electric Ind Co Ltd | 半導体装置とその製造方法 |
| JP2005191229A (ja) * | 2003-12-25 | 2005-07-14 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2005286126A (ja) * | 2004-03-30 | 2005-10-13 | Renesas Technology Corp | 半導体装置 |
| JP2007142182A (ja) * | 2005-11-18 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 電子部品内蔵モジュール |
| JP2007181091A (ja) * | 2005-12-28 | 2007-07-12 | Nippon Dempa Kogyo Co Ltd | ２周波切替型の水晶発振器 |
-
2001
- 2001-02-09 JP JP2001033750A patent/JP2002237566A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004165311A (ja) * | 2002-11-12 | 2004-06-10 | Oki Electric Ind Co Ltd | 半導体装置とその製造方法 |
| JP2005191229A (ja) * | 2003-12-25 | 2005-07-14 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2005286126A (ja) * | 2004-03-30 | 2005-10-13 | Renesas Technology Corp | 半導体装置 |
| JP4538830B2 (ja) * | 2004-03-30 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2007142182A (ja) * | 2005-11-18 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 電子部品内蔵モジュール |
| JP2007181091A (ja) * | 2005-12-28 | 2007-07-12 | Nippon Dempa Kogyo Co Ltd | ２周波切替型の水晶発振器 |
| US7791423B2 (en) | 2005-12-28 | 2010-09-07 | Nihon Dempa Kogyo Co., Ltd. | Two-frequency switchover type crystal oscillator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100299885B1 (ko) | 반도체장치및그의제조방법 | |
| US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
| JP3839323B2 (ja) | 半導体装置の製造方法 | |
| JP3297254B2 (ja) | 半導体パッケージおよびその製造方法 | |
| KR100698527B1 (ko) | 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법 | |
| TW200414471A (en) | Semiconductor device and manufacturing method for the same | |
| WO2002103793A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication associe | |
| JPH11312712A (ja) | 半導体装置及びその製造方法 | |
| US8980692B2 (en) | Semiconductor device manufacturing method | |
| JP2002270717A (ja) | 半導体装置 | |
| KR20090019751A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2001077294A (ja) | 半導体装置 | |
| JP2002237566A (ja) | 半導体装置の３次元実装構造体とその製造方法 | |
| KR100674501B1 (ko) | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 | |
| JP2002184936A (ja) | 半導体装置およびその製造方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
| JP3495913B2 (ja) | 半導体装置実装用樹脂シート | |
| KR20010017143A (ko) | 캐리어 테이프를 이용한 적층형 플립 칩 패키지 | |
| JP2001345418A (ja) | 両面実装構造体の製造方法及びその両面実装構造体 | |
| JP2004079923A (ja) | 半導体装置及びその製造方法 | |
| JPH11204572A (ja) | 半導体装置の実装構造体及びその製造方法 | |
| JPH07326710A (ja) | 半導体実装構造 | |
| JP2001007238A (ja) | ウエハーレベルの集積回路装置のパッケージ方法 | |
| JP2002170850A (ja) | 電子部品実装構造体とその製造方法 |