JP2001345418A - 両面実装構造体の製造方法及びその両面実装構造体 - Google Patents

両面実装構造体の製造方法及びその両面実装構造体

Info

Publication number
JP2001345418A
JP2001345418A JP2000166356A JP2000166356A JP2001345418A JP 2001345418 A JP2001345418 A JP 2001345418A JP 2000166356 A JP2000166356 A JP 2000166356A JP 2000166356 A JP2000166356 A JP 2000166356A JP 2001345418 A JP2001345418 A JP 2001345418A
Authority
JP
Japan
Prior art keywords
sealing resin
circuit board
mounting structure
double
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000166356A
Other languages
English (en)
Inventor
Kazuyoshi Amami
和由 天見
Tsukasa Shiraishi
司 白石
Sei Yuhaku
祐伯　　聖
Minehiro Itagaki
峰広 板垣
Yoshitake Hayashi
林　　祥剛
Yoshitaka Sunakawa
義隆 砂川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000166356A priority Critical patent/JP2001345418A/ja
Publication of JP2001345418A publication Critical patent/JP2001345418A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 回路基板の両面に封止樹脂を用いて電子部品
を実装してなる両面実装構造体であって、生産歩留まり
と信頼性の向上を図ることのできる両面実装構造体を得
る。 【解決手段】 ＩＣ基板１上に、公知の方法によって突
起電極２を形成して、半導体装置とする。回路基板４上
に、公知の方法によって上記半導体装置のフリップチッ
プ実装を行う。導電性接着剤５の硬化を行った後に、ガ
ラス転移点が約９０℃の封止樹脂７を供給し、１５０℃
で硬化を行って、実装構造体を得る。このようにして得
られた実装構造体の裏面で、かつ、上記半導体装置と相
対する位置に、公知の方法によって半導体装置のフリッ
プチップ実装を行う。導電性接着剤５の硬化を行った後
に、ガラス転移点が約１３０℃の封止樹脂８を供給し、
１５０℃で硬化を行って、両面実装構造体を得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路基板の両面へ
電子部品を実装し、かつ、封止樹脂を用いることによっ
て得ることのできる両面実装構造体の製造方法及びその
両面実装構造体に関する。
【０００２】
【従来の技術】従来、特に回路基板の入出力端子電極に
半導体装置を実装する際には、半田付けを用いたワイヤ
ボンディング法がよく利用されてきた。
【０００３】しかし、近年、半導体装置のパッケージの
小型化と接続端子数の増加によって接続端子の間隔が狭
くなり、従来の半田付け技術で対処することが次第に困
難となってきた。
【０００４】そこで、最近では、集積回路チップ等の半
導体装置を回路基板の入出力端子電極上に直接実装する
ことにより、実装面積を小さくして効率的使用を図ろう
とする方法が提案されてきている。
【０００５】なかでも、半導体装置を回路基板にフェイ
スダウン状態でフリップチップ実装する方法は、半導体
装置と回路基板との電気的接続が一括してできること、
及び接続後の機械的強度が強いことから、有用な方法で
あるとされている。
【０００６】フリップチップ実装方法としては、電気的
接続を半田、異方性導電シート又は導電性接着剤を介し
て行う方法がある。
【０００７】図５に、導電性接着剤を介して電気的接続
を行うフリップチップ実装構造体の概略断面図を示す。
図５に示すように、ＩＣ基板１の電極パッド３を回路基
板４の入出力端子電極１０に接続する場合には、まず、
ＩＣ基板１の電極パッド３上に、ワイヤーボンディング
法又はメッキ法によって電気的接続点（突起電極）２を
形成し、突起電極２上に転写法によって導電性接着剤層
を形成する。次いで、このようにして形成された半導体
装置を、フェイスダウン状態で、突起電極２が入出力端
子電極１０上に来るように位置合わせを行って、回路基
板４上に載置する。次いで、この半導体装置の実装構造
体を高温に加熱する。これにより、導電性接着剤５の硬
化が行われて、回路基板４と半導体装置との電気的接続
が得られる。
【０００８】さらに、回路基板４と半導体装置との接続
を補強するために、封止樹脂６によって封止し、高温に
加熱する。これにより、封止樹脂６の硬化が行われて、
半導体装置の実装構造体が得られる。
【０００９】
【発明が解決しようとする課題】しかし、携帯機器等に
代表されるように、小型軽量化はさらに進み、半導体実
装分野においてもさらなる高密度実装への要望が強く、
回路基板の両面への実装あるいは３次元状の実装開発が
進められている。
【００１０】さらに、民生機器への導入を考えると、回
路基板としては、安価に製造可能な樹脂基板が有望であ
る。樹脂基板は、熱膨張係数が半導体装置等よりも大き
く、上記熱膨張係数のミスマッチによる弊害が懸念され
る。例えば、回路基板上へ電子部品を実装し、封止樹脂
を硬化して得られた実装構造体には、反りが発生するこ
とが考えられる。
【００１１】反りの発生している実装構造体の裏面にさ
らに電子部品を実装する場合には、上記実装構造体の反
りに起因する実装不良が発生する可能性がある。特に、
半導体装置においては、小型軽量化によって実装面積の
省スペース化が進み、端子電極間隔が狭くなってきてい
ることより、顕著に上記反りの影響を受ける。そのよう
な状況の下では、歩留まりよく両面実装構造体を得るこ
とは困難である。
【００１２】本発明は、従来技術における前記課題を解
決するためになされたものであり、回路基板の両面に封
止樹脂を用いて電子部品を実装してなる両面実装構造体
の製造方法及びその両面実装構造体であって、生産歩留
まりと信頼性の向上を図ることのできる両面実装構造体
の製造方法及びその両面実装構造体を提供することを目
的とする。
【００１３】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る両面実装構造体の第１の製造方法は、
回路基板のいずれか一方の面に電子部品を実装し封止樹
脂の硬化を行った後に、前記回路基板の他方の面に電子
部品を実装し封止樹脂の硬化を行う両面実装構造体の製
造方法であって、先に電子部品を実装する回路基板面に
用いる封止樹脂のガラス転移点を、後に電子部品を実装
する回路基板面に用いる封止樹脂のガラス転移点よりも
低くすることを特徴とする。この両面実装構造体の第１
の製造方法によれば、封止樹脂の硬化後の実装構造体の
反りを抑制することが可能となり、歩留まり良く両面実
装構造体を製造することができる。
【００１４】また、本発明に係る両面実装構造体の第２
の製造方法は、回路基板のいずれか一方の面に電子部品
を実装し封止樹脂の硬化を行った後に、前記回路基板の
他方の面に電子部品を実装し封止樹脂の硬化を行う両面
実装構造体の製造方法であって、先に、より小さい実装
面積を有する電子部品を実装し、かつ、より低いガラス
転移点を有する封止樹脂を用いることを特徴とする。こ
の両面実装構造体の第２の製造方法によれば、両面実装
構造体の信頼性を向上させることが可能となる。
【００１５】また、本発明に係る両面実装構造体の第３
の製造方法は、回路基板のいずれか一方の面に電子部品
を実装し、第１の封止樹脂を供給して硬化を行った後
に、前記回路基板の他方の面に電子部品を実装し、前記
第１の封止樹脂よりもガラス転移点の高い第２の封止樹
脂を供給して硬化を行う両面実装構造体の製造方法であ
って、少なくとも後に実装する電子部品と前記回路基板
との間に、封止樹脂とは異なる熱硬化性の樹脂を供給し
て硬化を行うことによって補強層を形成した後に、封止
樹脂を供給して硬化を行うことを特徴とする。この両面
実装構造体の第３の製造方法によれば、両面実装構造体
の製造歩留まりと信頼性をさらに向上させることが可能
となる。
【００１６】また、前記本発明の両面実装構造体の第１
〜第３の製造方法においては、前記電子部品として半導
体装置を用いるのが好ましい。また、この場合には、前
記半導体装置の実装方法としてフリップチップ実装法を
用いるのが好ましい。
【００１７】また、本発明に係る両面実装構造体の第１
の構成は、回路基板の両面に封止樹脂を用いて電子部品
を実装してなる両面実装構造体であって、前記回路基板
の両面にそれぞれ用いられる封止樹脂のガラス転移点が
互いに異なることを特徴とする。
【００１８】また、本発明に係る両面実装構造体の第２
の構成は、回路基板の両面に封止樹脂を用いて電子部品
を実装してなる両面実装構造体であって、より小さい実
装面積を有する電子部品に対して、より低いガラス転移
点を有する封止樹脂が用いられることを特徴とする。
【００１９】また、本発明に係る両面実装構造体の第３
の構成は、回路基板の両面に封止樹脂を用いて電子部品
を実装してなる両面実装構造体であって、少なくともよ
りガラス転移点の高い封止樹脂を用いて構成される電子
部品の実装構造体に熱硬化性の樹脂からなる補強層を有
することを特徴とする。
【００２０】また、前記本発明の両面実装構造体の第１
〜第３の構成においては、前記電子部品が半導体装置で
あるのが好ましい。
【００２１】
【発明の実施の形態】以下、実施の形態を用いて本発明
をさらに具体的に説明する。
【００２２】［第１の実施の形態］図１は本発明の第１
の実施の形態における封止樹脂硬化後の実装構造体を示
す概略断面図である。
【００２３】本実施の形態以降においては、半導体装置
を回路基板上へ実装する実装構造体について説明する
が、電子部品を回路基板上へ実装する場合も同様であ
る。
【００２４】図１に示すように、まず、１０ｍｍ×１０
ｍｍサイズのＩＣ基板１上に、公知の方法によって電気
的接続点（突起電極）２を形成した。本実施の形態にお
いては、ワイヤーボンディング装置を改良したバンプボ
ンダー装置を用い、Ａｕのワイヤーを溶かして球状にし
た後、超音波、熱及び圧力を用いて電極パッド３へ接合
し、突起電極２を形成して、半導体装置とした。
【００２５】尚、本実施の形態においては、ワイヤーボ
ンディング装置を改良したバンプボンダー装置を用い
て、Ａｕからなる突起電極２を形成したが、半田等を用
いて突起電極２を形成してもよく、また、メッキ法を用
いて突起電極２を形成してもよい。
【００２６】次いで、回路基板４上に、公知の方法によ
って上記半導体装置のフリップチップ実装を行った。本
実施の形態においては、半導体装置と回路基板４との電
気的接続は導電性接着剤５を用いて行った。回路基板４
としては、ガラスエポキシ基板を用いた。
【００２７】次いで、導電性接着剤５の硬化を行った後
に、ガラス転移点が約１３０℃と約９０℃の２種類の封
止樹脂６を供給し、１５０℃で硬化を行って、２種類の
実装構造体を得た。
【００２８】室温で半導体装置の相対する領域（面積：
１０ｍｍ×１０ｍｍ）の回路基板４上の反りを測定した
ところ、ガラス転移点が約１３０℃の封止樹脂を用いた
実装構造体においては、約３５μｍであった。一方、ガ
ラス転移点が約９０℃の封止樹脂を用いた実装構造体の
反りは、約２０μｍと約４０％の改善が見られた。
【００２９】本実施の形態の実装構造体においては、封
止樹脂６のガラス転移点を下げることにより、封止樹脂
６の硬化後、室温まで温度を下げる際に、半導体装置と
回路基板４の熱膨張係数の差に起因して発生する応力を
緩和することが可能となり、反りが低減したものと考え
られる。つまり、封止樹脂６のガラス転移点以上の温度
範囲においては、封止樹脂６の弾性率が低下しているた
め、半導体装置と回路基板４の熱膨張係数の差に起因す
る応力を封止樹脂６によって吸収することができる。従
って、ガラス転移点が低い方が応力の蓄積が小さくな
り、反りが低減される。
【００３０】［第２の実施の形態］図２は本発明の第２
の実施の形態におけるガラス転移点の異なる封止樹脂を
用いた両面実装構造体を示す概略断面図である。
【００３１】図２に示すように、上記第１の実施の形態
と同様に、ＩＣ基板１上に、公知の方法によって電気的
接続点（突起電極）２を形成して、半導体装置とした。
【００３２】次いで、回路基板４上に、公知の方法によ
って上記半導体装置のフリップチップ実装を行った。本
実施の形態においては、半導体装置と回路基板４との電
気的接続は導電性接着剤５を用いて行った。回路基板４
としては、ガラスエポキシ基板を用いた。次いで、導電
性接着剤５の硬化を行った後に、ガラス転移点が約９０
℃と約１３０℃の２種類の封止樹脂７、８をそれぞれ供
給し、１５０℃で硬化を行って、２種類の実装構造体を
得た。
【００３３】次いで、上記のようにして得られた２種類
の実装構造体のそれぞれの裏面で、かつ、上記半導体装
置と相対する位置に、公知の方法によって半導体装置の
フリップチップ実装を行った。次いで、導電性接着剤５
の硬化を行った後に、ガラス転移点が約１３０℃の封止
樹脂８をそれぞれ供給し、１５０℃で硬化を行って、２
種類の両面実装構造体を得た。
【００３４】上記のようにして得られた２種類の両面実
装構造体の評価を、接続抵抗値を測定することによって
行ったところ、最初にガラス転移点が約９０℃の封止樹
脂７を用いた両面実装構造体において、製造歩留まりの
向上が見られた。
【００３５】本実施の形態においては、片面にフリップ
チップ実装を行った実装構造体の反りを低減することに
より、既に半導体装置が実装されている実装構造体の裏
面へフリップチップ実装を行う際に回路基板の平坦性が
向上し、両面実装構造体の製造歩留まりが向上したもの
と考えられる。
【００３６】［第３の実施の形態］図３は本発明の第３
の実施の形態におけるサイズの異なる半導体装置を用い
た両面実装構造体を示す概略断面図である。
【００３７】図３に示すように、上記第１の実施の形態
と同様に、ＩＣ基板１上に、公知の方法によって電気的
接続点（突起電極）２を形成して、半導体装置とした。
【００３８】次いで、回路基板４上に、公知の方法でよ
って実装面積の狭い半導体装置のフリップチップ実装を
行った。本実施の形態においては、半導体装置と回路基
板４との電気的接続は導電性接着剤５を用いて行った。
回路基板４としては、ガラスエポキシ基板を用いた。次
いで、導電性接着剤５の硬化を行った後に、ガラス転移
点が約９０℃の封止樹脂７を供給し、１５０℃で硬化を
行って、実装構造体を得た。
【００３９】次いで、上記のようにして得られた実装構
造体の裏面で、かつ、上記半導体装置と相対する位置
に、公知の方法によって上記半導体装置よりも実装面積
の広い半導体装置のフリップチップ実装を行った。次い
で、導電性接着剤５の硬化を行った後に、ガラス転移点
が約１３０℃の封止樹脂８を供給し、１５０℃で硬化を
行って、両面実装構造体を得た。
【００４０】本実施の形態の実装構造体においては、ガ
ラス転移点の低い封止樹脂を用いた半導体装置のサイズ
をより小さくすることにより、両面実装構造体としての
信頼性を向上させることができた。
【００４１】特に、熱衝撃試験においては、半導体装置
のサイズがより大きい方がより大きな熱応力が発生す
る。小さいサイズの半導体装置にガラス転移点のより低
い封止樹脂を用いることにより、ガラス転移点のより低
い封止樹脂を用いることによる信頼性の低下が、発生応
力の低減によってカバーされ、トータルとしての信頼性
が確保される。
【００４２】［第４の実施の形態］図４は本発明の第４
の実施の形態における補強層を設けた両面実装構造体を
示す概略断面図である。
【００４３】図４に示すように、上記第１の実施の形態
と同様に、ＩＣ基板１上に、公知の方法によって電気的
接続点（突起電極）２を形成して、半導体装置とした。
【００４４】次いで、回路基板４上で、かつ、突起電極
２が配置される領域以外の領域に、熱硬化性のエポキシ
系樹脂を供給した。
【００４５】次いで、回路基板４上に、公知の方法によ
って上記半導体装置のフリップチップ実装を行った。本
実施の形態においては、半導体装置と回路基板４との電
気的接続は導電性接着剤５を用いて行った。回路基板４
としては、ガラスエポキシ基板を用いた。
【００４６】次いで、導電性接着剤５と上記熱硬化性樹
脂（熱硬化性のエポキシ系樹脂）の硬化を同時に行い、
補強層９を形成した。次いで、ガラス転移点が約１２０
℃の封止樹脂７を供給し、１５０℃で硬化を行って、実
装構造体を得た。
【００４７】次いで、上記のようにして得られた実装構
造体の裏面で、かつ、上記半導体装置と相対する位置
に、上記第１の実施の形態と同様にして作製した半導体
装置のフリップチップ実装を行った。次いで、導電性接
着剤５の硬化を行った後に、ガラス転移点が約１４０℃
の封止樹脂８を供給し、１５０℃で硬化を行って、両面
実装構造体を得た。
【００４８】本実施の形態の実装構造体においては、熱
硬化性樹脂を用いて補強層９を形成することにより、半
導体装置のフリップチップ実装時に回路基板４の反りの
影響を緩和することが可能となり、両面実装構造体とし
ての初期特性をより安定に得ることができる。
【００４９】さらに、熱硬化性樹脂を用いて補強層９を
形成することにより、半導体装置のフリップチップ実装
時に問題となる回路基板４の反り制約を緩和することが
可能となる。従って、封止樹脂７、８のガラス転移点を
高くすることも可能となり、両面実装構造体の信頼性を
向上させることができる。
【００５０】尚、本実施の形態においては、補強層９を
形成するためにエポキシ系樹脂を用いたが、熱硬化性の
絶縁樹脂であれば同様の効果が得られる。
【００５１】
【発明の効果】以上説明したように、本発明によれば、
ガラス転移点のより低い封止樹脂を用いた半導体装置の
方から作製することにより、歩留まり良く両面実装構造
体を製造することが可能となる。
【００５２】また、半導体装置のサイズがより小さい方
に、より低いガラス転移点の封止樹脂を用いることによ
り、両面実装構造体としての信頼性をも向上させること
が可能となる。
【００５３】また、熱硬化性樹脂を用いて補強層を形成
することにより、半導体装置のフリップチップ実装時に
問題となる回路基板の反りを緩和することが可能とな
る。その結果、封止樹脂のガラス転移点を高くすること
も可能となり、両面実装構造体の信頼性をさらに向上さ
せることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における封止樹脂硬
化後の実装構造体を示す概略断面図
【図２】本発明の第２の実施の形態におけるガラス転移
点の異なる封止樹脂を用いた両面実装構造体を示す概略
断面図
【図３】本発明の第３の実施の形態におけるサイズの異
なる半導体装置を用いた両面実装構造体を示す概略断面
図
【図４】本発明の第４の実施の形態における補強層を設
けた両面実装構造体を示す概略断面図
【図５】従来技術における導電性接着剤を用いた実装構
造体を示す概略断面図
【符号の説明】
１ ＩＣ基板 ２ 電気的接続点（突起電極） ３ 電極パット ４ 回路基板 ５ 導電性接着剤（接合層） ６ 封止樹脂 ７ 封止樹脂（より低いガラス転移点を有する） ８ 封止樹脂（より高いガラス転移点を有する） ９ 補強層 １０ 入出力端子電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 祐伯 聖 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 板垣 峰広 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 林 祥剛 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 砂川 義隆 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F044 KK01 LL07 RR17 5F061 AA01 BA04 CA21 CB12 CB13 DE03

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 回路基板のいずれか一方の面に電子部品
    を実装し封止樹脂の硬化を行った後に、前記回路基板の
    他方の面に電子部品を実装し封止樹脂の硬化を行う両面
    実装構造体の製造方法であって、先に電子部品を実装す
    る回路基板面に用いる封止樹脂のガラス転移点を、後に
    電子部品を実装する回路基板面に用いる封止樹脂のガラ
    ス転移点よりも低くすることを特徴とする両面実装構造
    体の製造方法。
  2. 【請求項２】 回路基板のいずれか一方の面に電子部品
    を実装し封止樹脂の硬化を行った後に、前記回路基板の
    他方の面に電子部品を実装し封止樹脂の硬化を行う両面
    実装構造体の製造方法であって、先に、より小さい実装
    面積を有する電子部品を実装し、かつ、より低いガラス
    転移点を有する封止樹脂を用いることを特徴とする両面
    実装構造体の製造方法。
  3. 【請求項３】 回路基板のいずれか一方の面に電子部品
    を実装し、第１の封止樹脂を供給して硬化を行った後
    に、前記回路基板の他方の面に電子部品を実装し、前記
    第１の封止樹脂よりもガラス転移点の高い第２の封止樹
    脂を供給して硬化を行う両面実装構造体の製造方法であ
    って、少なくとも後に実装する電子部品と前記回路基板
    との間に、封止樹脂とは異なる熱硬化性の樹脂を供給し
    て硬化を行うことによって補強層を形成した後に、封止
    樹脂を供給して硬化を行うことを特徴とする両面実装構
    造体の製造方法。
  4. 【請求項４】 前記電子部品として半導体装置を用いる
    請求項１〜３のいずれかに記載の両面実装構造体の製造
    方法。
  5. 【請求項５】 前記半導体装置の実装方法としてフリッ
    プチップ実装法を用いる請求項４に記載の両面実装構造
    体の製造方法。
  6. 【請求項６】 回路基板の両面に封止樹脂を用いて電子
    部品を実装してなる両面実装構造体であって、前記回路
    基板の両面にそれぞれ用いられる封止樹脂のガラス転移
    点が互いに異なることを特徴とする両面実装構造体。
  7. 【請求項７】 回路基板の両面に封止樹脂を用いて電子
    部品を実装してなる両面実装構造体であって、より小さ
    い実装面積を有する電子部品に対して、より低いガラス
    転移点を有する封止樹脂が用いられることを特徴とする
    両面実装構造体。
  8. 【請求項８】 回路基板の両面に封止樹脂を用いて電子
    部品を実装してなる両面実装構造体であって、少なくと
    もよりガラス転移点の高い封止樹脂を用いて構成される
    電子部品の実装構造体に熱硬化性の樹脂からなる補強層
    を有することを特徴とする両面実装構造体。
  9. 【請求項９】 前記電子部品が半導体装置である請求項
    ６〜８に記載の両面実装構造体。
JP2000166356A 2000-06-02 2000-06-02 両面実装構造体の製造方法及びその両面実装構造体 Pending JP2001345418A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000166356A JP2001345418A (ja) 2000-06-02 2000-06-02 両面実装構造体の製造方法及びその両面実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000166356A JP2001345418A (ja) 2000-06-02 2000-06-02 両面実装構造体の製造方法及びその両面実装構造体

Publications (1)

Publication Number Publication Date
JP2001345418A true JP2001345418A (ja) 2001-12-14

Family

ID=18669690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000166356A Pending JP2001345418A (ja) 2000-06-02 2000-06-02 両面実装構造体の製造方法及びその両面実装構造体

Country Status (1)

Country Link
JP (1) JP2001345418A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190746A (ja) * 2005-01-05 2006-07-20 Seiko Epson Corp 半導体装置及びその製造方法
JP2006210566A (ja) * 2005-01-27 2006-08-10 Akita Denshi Systems:Kk 半導体装置
JP2009170617A (ja) * 2008-01-16 2009-07-30 Panasonic Corp 半導体装置
US7598117B2 (en) 2005-10-18 2009-10-06 Nec Electronics Corporation Method for manufacturing semiconductor module using interconnection structure
US7795721B2 (en) 2004-06-30 2010-09-14 Nec Electronics Corporation Semiconductor device and method for manufacturing the same
US7889514B2 (en) 2005-10-12 2011-02-15 Nec Corporation Wiring board, semiconductor device, and method of manufacturing the same
JP2012072213A (ja) * 2010-09-27 2012-04-12 Panasonic Corp 熱硬化性樹脂組成物及び半導体部品実装基板

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8207605B2 (en) 2004-06-30 2012-06-26 Renesas Electronics Corporation Semiconductor device having a sealing resin and method of manufacturing the same
US10672750B2 (en) 2004-06-30 2020-06-02 Renesas Electronics Corporation Semiconductor device
US9324699B2 (en) 2004-06-30 2016-04-26 Renesas Electonics Corporation Semiconductor device
US7795721B2 (en) 2004-06-30 2010-09-14 Nec Electronics Corporation Semiconductor device and method for manufacturing the same
US8890305B2 (en) 2004-06-30 2014-11-18 Renesas Electronics Corporation Semiconductor device
US8541874B2 (en) 2004-06-30 2013-09-24 Renesas Electronics Corporation Semiconductor device
US8193033B2 (en) 2004-06-30 2012-06-05 Renesas Electronics Corporation Semiconductor device having a sealing resin and method of manufacturing the same
JP2006190746A (ja) * 2005-01-05 2006-07-20 Seiko Epson Corp 半導体装置及びその製造方法
JP2006210566A (ja) * 2005-01-27 2006-08-10 Akita Denshi Systems:Kk 半導体装置
US8050050B2 (en) 2005-10-12 2011-11-01 Nec Corporation Wiring board, semiconductor device, and method of manufacturing the same
US7889514B2 (en) 2005-10-12 2011-02-15 Nec Corporation Wiring board, semiconductor device, and method of manufacturing the same
US7598117B2 (en) 2005-10-18 2009-10-06 Nec Electronics Corporation Method for manufacturing semiconductor module using interconnection structure
JP2009170617A (ja) * 2008-01-16 2009-07-30 Panasonic Corp 半導体装置
JP2012072213A (ja) * 2010-09-27 2012-04-12 Panasonic Corp 熱硬化性樹脂組成物及び半導体部品実装基板

Similar Documents

Publication Publication Date Title
JPH10294423A (ja) 半導体装置
TWI301648B (en) Semiconductor device with low cte substrates
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
KR100642356B1 (ko) 반도체장치와 반도체장치용 다층 기판
JP2002270717A (ja) 半導体装置
JP2002217514A (ja) マルチチップ半導体装置
JP2930186B2 (ja) 半導体装置の実装方法および半導体装置の実装体
KR20080005735A (ko) 적층형 반도체 패키지 및 그 제조방법
WO2012171320A1 (zh) 一种新的接触式智能卡的封装方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP2001345418A (ja) 両面実装構造体の製造方法及びその両面実装構造体
JP3443313B2 (ja) 半導体装置及びその製造方法
JP3666576B2 (ja) 多層モジュールおよびその製造方法
JP2003031728A (ja) Ｉｃチップおよびその取付構造
KR20080086178A (ko) 스택 패키지 제조 방법
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP3572254B2 (ja) 回路基板
JPH11340352A (ja) 実装構造体
JP2002289735A (ja) 半導体装置
JP2004079923A (ja) 半導体装置及びその製造方法
JP2002237566A (ja) 半導体装置の３次元実装構造体とその製造方法
JP3547270B2 (ja) 実装構造体およびその製造方法
JP2001102409A (ja) 半導体装置およびその製造方法
TW200411866A (en) Flip chip package
JP2004055937A (ja) 半導体装置およびその製造方法