JP2014049733A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2014049733A
JP2014049733A JP2012194358A JP2012194358A JP2014049733A JP 2014049733 A JP2014049733 A JP 2014049733A JP 2012194358 A JP2012194358 A JP 2012194358A JP 2012194358 A JP2012194358 A JP 2012194358A JP 2014049733 A JP2014049733 A JP 2014049733A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
semiconductor device
wire
adhesive resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012194358A
Other languages
English (en)
Inventor
Hayato Okuda
勇人 奥田
Kinichi Kumagai
欣一 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2012194358A priority Critical patent/JP2014049733A/ja
Priority to US13/971,314 priority patent/US20140061887A1/en
Priority to CN201310394979.0A priority patent/CN103681529A/zh
Publication of JP2014049733A publication Critical patent/JP2014049733A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】複数の半導体チップ同士を接着する接着用樹脂と、互いに接着された半導体チップ同士を封止する封止樹脂との間の界面が、半導体チップの表面の意図しない位置に形成される可能性を低減可能な半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体装置１０であって、接着用樹脂５を介して互いに接着される複数の半導体チップと、複数の半導体チップを封止する封止樹脂と、複数の半導体チップに含まれる第１半導体チップ２Ｂに配設され、接着用樹脂を係止するアンカー４Ｂ（Ｌ）と、を備える。
【選択図】図２

Description

本願は、半導体装置及び半導体装置の製造方法を開示する。
半導体装置には、半導体チップと半導体チップを封止する封止樹脂との密着性を向上させたものがある（例えば、特許文献１を参照）。
特開２００５−３１７８６０号公報
複数の半導体チップを重ねたスタック構造の半導体装置は、接着用樹脂で接着した半導体チップ同士を封止樹脂で封止することにより製造される。よって、スタック構造の半導体装置には、接着用樹脂と封止樹脂との間に界面が不可避的に形成されることになる。
封止樹脂による封止を行う前に接着用樹脂が変形すると、接着用樹脂と封止樹脂との間に形成される界面の位置は、半導体チップの表面の意図しない領域に形成されることになる。ここで、接着用樹脂と封止樹脂との間の界面が、半導体チップの表面のうち配線等の電子回路が形成される領域（以下、「有効エリア」という）に形成されると、接着用樹脂と封止樹脂との間の線膨張係数の相違により、接着用樹脂と封止樹脂との間の界面に位置する電子回路に熱応力が加わることになる。
そこで、本願は、複数の半導体チップ同士を接着する接着用樹脂と、互いに接着された半導体チップ同士を封止する封止樹脂との間の界面が、半導体チップの表面の意図しない位置に形成される可能性を低減可能な半導体装置及び半導体装置の製造方法を提供することを課題とする。
本願は、下記の半導体装置を開示する。
接着用樹脂を介して互いに接着される複数の半導体チップと、
前記複数の半導体チップを封止する封止樹脂と、
前記複数の半導体チップに含まれる第１半導体チップに配設され、前記接着用樹脂を係止するアンカーと、を備える、
半導体装置。
また、本願は、下記の半導体装置の製造方法を開示する。
複数の半導体チップを、接着用樹脂を介して互いに接着する工程と、
前記複数の半導体チップを封止樹脂により封止する工程と、
前記複数の半導体チップに含まれる第１半導体チップに、前記接着用樹脂を係止するアンカーを配設する工程と、を有する、
半導体装置の製造方法。
上記半導体装置及び半導体装置の製造方法であれば、複数の半導体チップ同士を接着する接着用樹脂と、互いに接着された半導体チップ同士を封止する封止樹脂との間の界面が
、半導体チップの表面の意図しない位置に形成される可能性が低減する。
実施形態に係る半導体装置の構造を例示した図である。 半導体装置の断面図であり、図１の符号Ａ−Ａで示した線の断面の一部を例示した図である。 半導体装置の熱サイクル試験における不具合発生のメカニズムの一例をイメージで示した図である。 複数の半導体チップを重ねたスタック構造の半導体装置を模擬した試験体の上面図である。 試験体のうち図４において「辺Ｃ」として示した側の側面図である。 試験体のうち図４において「辺Ｄ」として示した側の側面図である。 試験体の組立工程フローを示した第一の図である。 試験体の組立工程フローを示した第二の図である。 試験体の組立工程フローを示した第三の図である。 試験体の接着用樹脂が引けている状態を示した図である。 ワイヤの密度と接着用樹脂の引けとの関係を表した図である。 半導体チップを基板に取り付ける工程を示した図である。 下側の半導体チップにワイヤボンディングを施す工程を示した図である。 上側の半導体チップを用意する工程を示した図である。 上側の半導体チップを下側の半導体チップに接着する工程を示した図である。 コレットを上側の半導体チップから離す工程を示した図である。 上側の半導体チップにワイヤボンディングを施す工程を示した図である。 半導体チップを封止樹脂により封止する工程を示した図である。 第一変形例に係る半導体装置の一部を示した構造図である。 第二変形例に係る半導体装置の一部を示した構造図である。 第一例に係る突起の作製フローを示した図である。 第二例に係る突起の作製フローを示した図である。 第三例に係る突起の作製フローを示した図である。
以下、本発明の実施形態について説明する。以下に示す実施形態は、本発明の一態様を例示したものであり、本発明の技術的範囲を以下の態様に限定するものではない。
＜半導体装置の実施形態＞
図１は、本実施形態に係る半導体装置の構造を例示した図である。本実施形態に係る半導体装置１０は、複数の半導体チップを重ねたスタック構造の半導体装置であり、封止樹脂１に封止された２つの半導体チップ２Ｕ，２Ｂを備える。なお、下記に示す実施形態や変形例では、半導体チップを２つ備える半導体装置を例に説明するが、半導体チップは３つ以上であってもよい。
２つの半導体チップ２Ｕ，２Ｂのうち下側に配置される半導体チップ２Ｂ（本願でいう「第１半導体チップ」の一例である）は、基板３（例えば、インターポーザ等）に固定されている。また、半導体チップ２Ｂと基板３とは、ワイヤ４Ｂにより互いに繋がっている。また、半導体チップ２Ｕは、半導体チップ２Ｂに固定されており、ワイヤ４Ｕを介して基板３と電気的に接続されている。
なお、ワイヤ４Ｂには、半導体チップ２Ｂと基板３とを電気的に接続する役割を担うもののみならず、後述するように、半導体チップ２Ｕを半導体チップ２Ｂに固定する接着用
樹脂５を係止する役割を担うものも含まれる。そこで、以下においては、ワイヤ４Ｂのうち、半導体チップ２Ｂと基板３とを電気的に接続する役割を担うワイヤ４Ｂについては、ワイヤ４Ｂ（Ｅ）と呼ぶことにする。また、ワイヤ４Ｂのうち、接着用樹脂５を係止する役割を担うワイヤ４Ｂについては、ダミーワイヤ４Ｂ（Ｌ）（本願でいう「アンカー」の一例である）と呼ぶことにする。なお、半導体チップ２Ｂと基板３とを電気的に接続する役割を担うワイヤ４Ｂ（Ｅ）の中には、接着用樹脂５を係止する役割を兼ね備えるものが存在し得る。そこで、接着用樹脂５を係止する役割を兼ね備えるワイヤ４Ｂ（Ｅ）については、特にワイヤ４Ｂ（ＥＬ）と呼ぶことにする。しかし、ワイヤ４Ｂ（ＥＬ）は、本願でいう「アンカー」に含まれるものではない。
半導体チップ２Ｂとサイズが同等又は同等以上の半導体チップ２Ｕを半導体チップ２Ｂに固定する接着用樹脂５には、半導体装置１０の製造プロセスの簡略化や小型化に優れるワイヤ埋め込みＤＡＦ（Die Attach Film）を用いている。よって、半導体チップ２Ｂに
接続されているワイヤ４Ｂの一部は、接着用樹脂５に埋め込まれた状態となる。
図２は、半導体装置１０の断面図であり、図１の符号Ａ−Ａで示した線の断面の一部を例示した図である。半導体チップ２Ｂには、半導体チップ２Ｂと基板３とを電気的に接続するワイヤ４Ｂ（ＥＬ）の他、接着用樹脂５を係止するダミーワイヤ４Ｂ（Ｌ）が取り付けられている。ダミーワイヤ４Ｂ（Ｌ）は、半導体チップ２Ｂのうち図２において「辺Ａ」として示す側に設けられている。また、ワイヤ４Ｂ（ＥＬ）は、半導体チップ２Ｂのうち図２において「辺Ｂ」として示す側に設けられている。
なお、ワイヤ４Ｂ（ＥＬ）は、半導体チップ２Ｂと基板３とを電気的に接続する役割を司っているため、図２に示すように、半導体チップ２Ｂの有効エリア内に取り付けられている。一方、ダミーワイヤ４Ｂ（Ｌ）は、半導体チップ２Ｂと基板３とを電気的に接続する役割を司っていないため、半導体チップ２Ｂの縁であれば、半導体チップ２Ｂの有効エリア内と有効エリア外の何れにも取り付け可能である。すなわち、ダミーワイヤ４Ｂ（Ｌ）は、接着用樹脂５の縁を有効エリア外に係止可能であれば、図２に示すように半導体チップ２Ｂの有効エリア外に取り付けてもよいし、或いは、半導体チップ２Ｂの有効エリア内に取り付けてもよい。
接着用樹脂５を係止する役割を担うダミーワイヤ４Ｂ（Ｌ）の取り付け位置は、次のような観点に基づいて決定されている。
ワイヤ４Ｂの一部を埋め込む接着用樹脂５には、ダイボンド時にワイヤ４Ｂを変形させずにワイヤ４Ｂの周囲を充填することが求められる。また、封止樹脂１には、半導体チップ２Ｕや半導体チップ２Ｂを外部から保護することが求められる。よって、接着用樹脂５の線膨張係数は、接着用樹脂５に用いられる材料と封止樹脂１に用いられる材料との相違により、封止樹脂１の線膨張係数と異なる場合がある。接着用樹脂５の線膨張係数が封止樹脂１の線膨張係数と異なる場合、半導体装置１０の温度変化に伴い、接着用樹脂５と封止樹脂１との間の界面が移動する。
図３は、半導体装置１０の熱サイクル試験における不具合発生のメカニズムの一例をイメージで示した図である。例えば、接着用樹脂５の線膨張係数が、封止樹脂１の線膨張係数よりも大きい場合、接着用樹脂５と封止樹脂１との間の界面７は、半導体装置１０の温度上昇に伴って封止樹脂１側へ移動し、半導体装置１０の温度降下に伴って接着用樹脂５側へ移動する。しかし、接着用樹脂５と封止樹脂１との間の界面７のうち、半導体チップ２Ｂに接触している部分は、半導体チップ２Ｂに接着しているため、半導体チップ２Ｂの表面上を移動することは無い。この結果、半導体チップ２Ｂの表面の電子回路には、熱サイクルによる膨張及び収縮の繰り返しでストレスが加わることになる。よって、接着用樹
脂５と封止樹脂１との間の界面７は、半導体チップ２Ｂの表面のうち、少なくとも有効エリアの外側に形成されることが望まれる。
ところで、接着用樹脂５と封止樹脂１との間の界面７は、接着用樹脂５で接着した半導体チップ２Ｕと半導体チップ２Ｂとの間に封止樹脂１が浸入することにより形成される。よって、界面７が形成される位置は、封止樹脂１による封止を行う際の接着用樹脂５の位置により確定する。従って、封止樹脂１による封止を行う前に接着用樹脂５が変形すると、界面７は、半導体チップ２Ｂの表面の意図しない領域に形成されることになる。
接着用樹脂５の変形は、例えば、次のようなメカニズムにより発生する。図４は、複数の半導体チップを重ねたスタック構造の半導体装置を模擬した試験体の上面図である。試験体１１０は、半導体チップ２Ｂを模擬した模擬チップ１０２Ｂのうち図４において「辺Ｃ」として示す側にワイヤが設けられておらず、図４において「辺Ｄ」として示す側にワイヤ１０４が設けられている。
図５は、試験体１１０のうち図４において「辺Ｃ」として示した側の側面図である。また、図６は、試験体１１０のうち図４において「辺Ｄ」として示した側の側面図である。ワイヤ１０４は、上記半導体装置１０のワイヤ４Ｂと同様、半導体チップ２Ｂを模擬した模擬チップ１０２Ｂと基板１０３とを互いに繋いでいる。また、ワイヤ１０４の一部は、上記半導体装置１０と同様、半導体チップ２Ｕを模擬した模擬チップ１０２Ｕと模擬チップ１０２Ｂとを互いに接着する接着用樹脂１０５に埋め込まれている。
図７〜図９は、試験体１１０の組立工程フローを示した図である。試験体１１０を組み立てる際は、ダイシングされた後にコレットＭ１に把持され、下面に接着用樹脂１０５を付着させた模擬チップ１０２Ｕを用意する（図７）。次に、接着用樹脂１０５を付着させた模擬チップ１０２Ｕを、模擬チップ１０２Ｂに接着する（図８）。次に、コレットＭ１の真空吸着を解除し、コレットＭ１を模擬チップ１０２Ｕから離す（図９）。ここで、例えば、模擬チップ１０２Ｕの厚さが薄い等の理由により、ダイボンディング後に模擬チップ１０２Ｕの反りが顕在化すると、柔らかい接着用樹脂１０５は、模擬チップ１０２Ｕの反りで浮いた分の体積換算量だけ、図９において符号Ｈで示すように、模擬チップ１０２Ｕの中央部に向かって引けた状態になる。
図１０は、試験体１１０の接着用樹脂１０５が引けている状態を示した図である。ワイヤ１０４が取り付けられている「辺Ｄ」側の接着用樹脂１０５には、ワイヤ１０４が埋め込まれている。よって、ワイヤ１０４が取り付けられている「辺Ｄ」側の接着用樹脂１０５は、ワイヤ１０４のアンカー効果により、模擬チップ１０２Ｂの表面に係止されている。一方、ワイヤ１０４が取り付けられていない「辺Ｃ」側の接着用樹脂１０５には、ワイヤ１０４が埋め込まれていない。よって、ワイヤ１０４が取り付けられていない「辺Ｃ」側の接着用樹脂１０５は、ワイヤ１０４のアンカー効果が作用しない。この結果、接着用樹脂１０５の引けは、ワイヤ１０４が取り付けられている「辺Ｄ」側に比べ、図１０において符号Ｈで示すように、ワイヤ１０４が取り付けられていない「辺Ｃ」側の方が著しくなる。接着用樹脂１０５が著しく引けると、接着用樹脂１０５と封止樹脂との間の界面が、半導体チップ１０２Ｂの表面の意図しない領域に形成される可能性が高くなる。例えば、図１０において「辺Ｃ」側に示すように、接着用樹脂１０５の引けが有効エリア内にまで及ぶと、接着用樹脂１０５と封止樹脂との間の界面は、意図しない領域である有効エリア内に形成されることになる。
なお、接着用樹脂１０５の引けは、ワイヤ１０４の有無のみに依存するものではない。図１１は、ワイヤ１０４の密度と接着用樹脂１０５の引けとの関係を表した図である。例えば、ワイヤ１０４の取り付け量が多い箇所では、図１１において符号Ｈ１で示すように
、接着用樹脂１０５の引けが小さい。一方、ワイヤ１０４の取り付け量が少ない箇所では、図１１において符号Ｈ２で示すように、接着用樹脂１０５の引けが大きい。接着用樹脂１０５の引けが大きいと、接着用樹脂１０５と封止樹脂との間の界面は、意図しない領域である有効エリア内に大きく浸入した状態で形成されることになる。
そこで、本実施形態に係る半導体装置１０は、接着用樹脂５と封止樹脂１との間の界面７が、半導体チップ２Ｂの表面の有効エリア外に形成されるよう、ダミーワイヤ４Ｂ（Ｌ）の取り付け位置を決定している。すなわち、本実施形態に係る半導体装置１０は、接着用樹脂５が引けることにより、半導体チップ２Ｂの表面の有効エリア内に界面７が形成される虞のある箇所に、ダミーワイヤ４Ｂ（Ｌ）を配置している。なお、電気的な接続のために設置したワイヤ４Ｂ（Ｅ）のうち、接着用樹脂５が引けることにより、半導体チップ２Ｂの表面の有効エリア内に界面７が形成される虞のある箇所に設置されたものは、接着用樹脂５を係止する役割を兼ね備えることになるのでワイヤ４Ｂ（ＥＬ）となる。この場合、ワイヤ４Ｂ（ＥＬ）は、ダミーワイヤ４Ｂ（Ｌ）が備える接着用樹脂５を係止する機能を補助する役割を司る。
例えば、本実施形態に係る半導体装置１０の半導体チップ２Ｂのうち、図２において「辺Ａ」として示した側は、電気的接続を必要とする箇所が無いものと仮定する。一方、半導体チップ２Ｂのうち、図２において「辺Ｂ」として示した側は、電気的接続を必要とする箇所が有るものと仮定する。この場合、半導体チップ２Ｂのうち「辺Ａ」として示した側にワイヤ４Ｂが無いと、接着用樹脂５が著しく引けることになる。そこで、本実施形態に係る半導体装置１０は、半導体チップ２Ｂのうち電気的接続を必要としない箇所（例えば、半導体チップ２Ｂの縁）にダミーワイヤ４Ｂ（Ｌ）を取り付け、半導体チップ２Ｂの表面の有効エリア内に界面７が形成される可能性を低減している。
なお、図２において、ダミーワイヤ４Ｂ（Ｌ）は、ワイヤ４Ｂ（ＥＬ）が取り付けられている辺と異なる辺に取り付けられている。しかし、ダミーワイヤ４Ｂ（Ｌ）は、ワイヤ４Ｂ（ＥＬ）と同じ辺に取り付けられていてもよい。この場合、ダミーワイヤ４Ｂ（Ｌ）は、ワイヤ４Ｂ（ＥＬ）の隣に取り付けられていてもよいし、ワイヤ４Ｂ（ＥＬ）同士の間に取り付けられていてもよい。
以下、上記半導体装置１０の製造方法について、図１２から図１９に示す半導体装置１０の組立工程フローに従って説明する。
図１２は、半導体チップ２Ｂを基板３に取り付ける工程を示した図である。半導体装置１０を組み立てる際は、ダイシングした半導体チップ２ＢをコレットＭ１で真空吸着して把持し、基板３上に接着する。
図１３は、下側の半導体チップ２Ｂにワイヤボンディングを施す工程を示した図である。半導体チップ２Ｂを基板３に取り付けた後は、ボンダＭ２を使い、半導体チップ２Ｂと基板３との間にワイヤ４Ｂ（ＥＬ）やダミーワイヤ４Ｂ（Ｌ）を取り付ける。
図１４は、半導体チップ２Ｕを用意する工程を示した図である。半導体チップ２Ｂにワイヤボンディングを施した後は、ダイシングされた後にコレットＭ１に把持され、下面に接着用樹脂５を付着させた半導体チップ２Ｕを用意する。
図１５は、上側の半導体チップ２Ｕを下側の半導体チップ２Ｂに接着する工程を示した図である。下面に接着用樹脂５を付着させた半導体チップ２Ｕを用意した後は、当該半導体チップ２Ｕを、半導体チップ２Ｂに接着する。
図１６は、コレットＭ１を半導体チップ２Ｕから離す工程を示した図である。半導体チップ２Ｕを半導体チップ２Ｂに接着した後は、コレットＭ１の真空吸着を解除し、コレットＭ１を半導体チップ２Ｕから離す。
図１７は、上側の半導体チップ２Ｕにワイヤボンディングを施す工程を示した図である。コレットＭ１を半導体チップ２Ｕから離した後は、ボンダＭ２を使い、半導体チップ２Ｕと基板３との間にワイヤ４Ｕを取り付ける。
図１８は、半導体チップ２Ｕ，２Ｂを封止樹脂１により封止する工程を示した図である。半導体チップ２Ｕと基板３との間にワイヤ４Ｕを取り付けた後は、半導体チップ２Ｕ，２Ｂを封止樹脂１により封止する。
半導体装置１０の製造方法については以上の通りである。上記半導体装置１０の製造方法によれば、ワイヤ４Ｂ（ＥＬ）のみならずダミーワイヤ４Ｂ（Ｌ）も半導体チップ２Ｂに取り付けている。よって、半導体チップ２Ｕ，２Ｂを封止樹脂１で封止しても、界面７が半導体チップ２Ｂの表面の意図しない位置に形成される可能性が低減する。このため、上記半導体装置１０の製造方法であれば、界面７が、少なくとも半導体チップ２Ｂの表面の有効エリア外に形成されるようにすることが可能である。界面７が、少なくとも半導体チップ２Ｂの表面の有効エリア外に形成されていれば、半導体装置１０が熱サイクルによる膨張及び収縮を繰り返しても、半導体チップ２Ｂの表面の有効エリア内に形成されている配線等の電子回路に加わるストレスが低減される。このため、上記半導体装置１０であれば、従来例に係る半導体装置に比べ、熱サイクルに対する実力が向上する。
＜第一変形例＞
なお、上記半導体装置１０のワイヤ４Ｂ（Ｅ）は、接着用樹脂５を係止する役割を兼ね備えるワイヤ４Ｂ（ＥＬ）であった。しかし、上記半導体装置１０のワイヤ４Ｂ（Ｅ）は、接着用樹脂５を係止する役割を兼ね備えるワイヤ４Ｂ（ＥＬ）に限定されるものではない。
図１９は、本第一変形例に係る半導体装置２０の一部を示した構造図である。本第一変形例に係る半導体装置２０は、下側に配置される半導体チップ２Ｂの表面に形成されている電極パッドのうち、半導体チップ２Ｂの縁から離れた箇所の電極パッドにワイヤ４Ｂ（Ｅ）が取り付けられている。ワイヤ４Ｂ（Ｅ）は、半導体チップ２Ｂの縁から離れた箇所の電極パッドに取り付けられているが故に、接着用樹脂５を係止する役割を担うことができない。そこで、本第一変形例に係る半導体装置２０は、ワイヤ４Ｂ（Ｅ）が取り付けられている箇所よりも外側のチップエッジに、接着用樹脂５を係止する役割を担うダミーワイヤ４Ｂ（Ｌ）を取り付けている。
このように、半導体チップ２Ｂと基板３とを電気的に接続する役割を担うワイヤ４Ｂ（Ｅ）が、接着用樹脂５を係止する役割を兼ね備えることができない場合は、接着用樹脂５を係止する役割を担うダミーワイヤ４Ｂ（Ｌ）を設けることで、界面７が半導体チップ２Ｂの表面の意図しない位置に形成される可能性を低減することが可能となる。
＜第二変形例＞
ところで、上記実施形態に係る半導体装置１０や第一変形例に係る半導体装置２０は、ダミーワイヤ４Ｂ（Ｌ）を半導体チップ２Ｂと基板３との間に取りつけていた。しかし、ダミーワイヤ４Ｂ（Ｌ）は、半導体チップ２Ｂと基板３とを電気的に接続する役割を担っていない。すなわち、ダミーワイヤ４Ｂ（Ｌ）が取り付けられている箇所には、接着用樹脂５を係止する役割を担うことが可能なものが設けられていれば、ワイヤ４Ｂ以外のものが設けられていてもよい。そこで、上記実施形態に係る半導体装置１０や第一変形例に係
る半導体装置２０は、次のように変形してもよい。
図２０は、本第二変形例に係る半導体装置３０の一部を示した構造図である。本第二変形例に係る半導体装置３０は、ダミーワイヤ４Ｂ（Ｌ）に代わり、接着用樹脂５を係止する役割を担う突起６（本願でいう「アンカー」の一例である）を備える。突起６の取り付け位置は、ダミーワイヤ４Ｂ（Ｌ）が取り付けられる箇所と同様である。接着用樹脂５を付着させた半導体チップ２Ｕを半導体チップ２Ｂに接着すると、突起６は、接着用樹脂５に埋め込まれた状態となる。よって、ダミーワイヤ４Ｂ（Ｌ）に代わって突起６を設けた場合であっても、上記実施形態に係る半導体装置１０や第一変形例に係る半導体装置２０と同様、界面７が半導体チップ２Ｂの表面の意図しない位置に形成される可能性を低減することが可能となる。なお、突起６は、例えば、次のようにして作製することが可能である。
＜突起作製方法の第一例＞
図２１は、突起６を作製する方法の第一例を示した図である。突起６は、例えば、半導体チップ２Ｂにワイヤボンディングを施し、ダミーワイヤ４Ｂ（Ｌ）を形成する工程を次のように改変することにより形成可能である。すなわち、ダミーワイヤ４Ｂ（Ｌ）を形成する工程において、ボール状に加工したワイヤ４の先端を半導体チップ２Ｂの電極パッドに接着した後、ワイヤ４をボンダＭ２から送り出すことなくボンダＭ２を移動する。これにより、半導体チップ２Ｂの電極パッドには、途中で断線したワイヤが突起状に取り付けられ、突起６を形成した状態となる。
＜突起作製方法の第二例＞
以下、突起６を作製する方法の第二例について説明する。図２２は、第二例に係る突起６の作製フローを示した図である。
図２２（Ａ）は、絶縁膜を塗布する工程を示した図である。半導体チップ２Ｂの表面に突起６を作製する際は、半導体チップ２Ｂをダイシングするよりも前のいわゆる「前工程」において、半導体チップ２Ｂの表面に絶縁膜２１を塗布する。
図２２（Ｂ）は、絶縁膜２１をエッチングする工程を示した図である。半導体チップ２Ｂの表面に絶縁膜２１を塗布した後は、突起用に設けた電気的接続が不要な電極パッド以外の部分にマスクをかけて露光し、絶縁膜２１をエッチングする。
図２２（Ｃ）は、下地金属膜を形成する工程を示した図である。絶縁膜２１をエッチングした後は、半導体チップ２Ｂの表面に金属スパッタを施し、半導体チップ２Ｂの表面に下地金属膜２２を形成する。
図２２（Ｄ）は、レジストを塗布する工程を示した図である。半導体チップ２Ｂの表面に下地金属膜２２を形成した後は、半導体チップ２Ｂの表面にピラー用のレジスト２３を塗布する。
図２２（Ｅ）は、レジスト２３をエッチングする工程を示した図である。半導体チップ２Ｂの表面にレジスト２３を塗布した後は、突起６を形成する電極パッド以外の部分にマスクをかけて露光し、レジスト２３をエッチングする。
図２２（Ｆ）は、ピラーを形成する工程を示した図である。レジスト２３をエッチングした後は、メッキ法などにより、Ｃｕピラー２４やその表面にはんだ２５を形成する。
図２２（Ｇ）は、レジスト２３を除去する工程を示した図である。Ｃｕピラー２４やそ
の表面にはんだ２５を形成した後は、エッチングなどによりレジスト２３を除去する。
図２２（Ｈ）は、下地金属膜２２をエッチングする工程を示した図である。レジスト２３を除去した後は、レジスト２３の除去により露出した下地金属膜２２及び絶縁膜２１をエッチングにより除去する。
図２２（Ｉ）は、はんだ２５をリフローする工程を示した図である。下地金属膜２２をエッチングにより除去した後は、半導体チップ２Ｂを予熱し、はんだ２５のリフローを行う。
突起６を作製する方法の第二例については以上の通りである。上記の方法によれば、ピラー状の突起６を形成することが可能となる。
＜突起作製方法の第三例＞
なお、上記第二例に係る突起作製方法では、ピラー状の突起６を形成していたが、上記第二例に係る突起作製方法は次のように改変してもよい。以下、突起６を作製する方法の第三例について説明する。図２３は、第三例に係る突起６の作製フローを示した図である。
半導体チップ２Ｂの表面に絶縁膜３１を塗布する工程（図２３（Ａ）を参照）や、絶縁膜３１をエッチングする工程（図２３（Ｂ）を参照）、下地金属膜３２を形成する工程（図２３（Ｃ）を参照）については、図２２（Ａ）〜図２２（Ｃ）に示したのと同様であるため、その説明を省略する。
図２３（Ｄ）は、レジストを塗布する工程を示した図である。半導体チップ２Ｂの表面に下地金属膜２２を形成した後は、半導体チップ２Ｂの表面にはんだバンプ用のレジスト３３を塗布する。
図２３（Ｅ）は、レジスト３３をエッチングする工程を示した図である。半導体チップ２Ｂの表面にレジスト３３を塗布した後は、突起６を形成する電極パッド以外の部分にマスクをかけて露光し、レジスト３３をエッチングする。
図２３（Ｆ）は、はんだバンプを形成する工程を示した図である。レジスト３３をエッチングした後は、メッキ法などにより、アンダーバリアメタル（ＵＢＭ）３４やはんだバンプ３５を形成する。
図２３（Ｇ）は、レジスト３３を除去する工程を示した図である。アンダーバリアメタル３４やはんだバンプ３５を形成した後は、エッチングなどによりレジスト３３を除去する。
図２３（Ｈ）は、下地金属膜３２をエッチングする工程を示した図である。レジスト３３を除去した後は、レジスト３３の除去により露出した下地金属膜３２をエッチングにより除去する。
図２３（Ｉ）は、はんだバンプをリフローする工程を示した図である。下地金属膜３２をエッチングにより除去した後は、半導体チップ２Ｂを予熱し、はんだバンプ３５のリフローを行う。
突起６を作製する方法の第三例については以上の通りである。上記の方法によれば、はんだバンプ状の突起６を形成することが可能となる。
１０，２０，３０・・半導体装置：１・・封止樹脂：２Ｕ，２Ｂ・・半導体チップ：３，１０３・・基板：４，４Ｕ，４Ｂ，４Ｂ（Ｅ），４Ｂ（ＥＬ），１０４・・ワイヤ：４Ｂ（Ｌ）・・ダミーワイヤ：５，１０５・・接着用樹脂：６・・突起：７・・界面：１１０・・試験体：１０２Ｕ，１０２Ｂ・・模擬チップ：２１，３１・・絶縁膜：２２，３２・・下地金属膜：２３，３３・・レジスト：２４・・Ｃｕピラー：２５・・はんだ：３４・・アンダーバリアメタル：３５・・はんだバンプ：Ｍ１・・コレット：Ｍ２・・ボンダ：

Claims (10)

  1. 接着用樹脂を介して互いに接着される複数の半導体チップと、
    前記複数の半導体チップを封止する封止樹脂と、
    前記複数の半導体チップに含まれる第１半導体チップに配設され、前記接着用樹脂を係止するアンカーと
    を備える半導体装置。
  2. 前記アンカーは、前記複数の半導体チップを載置する基板と前記第１半導体チップとの間に取り付けられるダミーワイヤを含む請求項１に記載の半導体装置。
  3. 前記アンカーは、前記第１半導体チップに設けられる突起を含む、
    請求項１または２に記載の半導体装置。
  4. 前記アンカーは、前記接着用樹脂と前記封止樹脂との間に界面を形成する前記接着用樹脂の縁を、前記第１半導体チップの表面の電子回路が形成されているエリアの外側に係止可能な、前記第１半導体チップの縁に配設される請求項１乃至３の何れか一項に記載の半導体装置。
  5. 前記アンカーは、前記第１半導体チップのうち、前記複数の半導体チップを載置する基板と前記第１半導体チップとを電気的に接続するワイヤが取り付けられていない箇所に配設される請求項１乃至４の何れか一項に記載の半導体装置。
  6. 複数の半導体チップを、接着用樹脂を介して互いに接着する工程と、
    前記複数の半導体チップを封止樹脂により封止する工程と、
    前記複数の半導体チップに含まれる第１半導体チップに、前記接着用樹脂を係止するアンカーを配設する工程と、を有する半導体装置の製造方法。
  7. 前記アンカーは、前記複数の半導体チップを載置する基板と前記第１半導体チップとの間に取り付けられるダミーワイヤを含む請求項６に記載の半導体装置の製造方法。
  8. 前記アンカーは、前記第１半導体チップに設けられる突起を含む請求項６または７に記載の半導体装置の製造方法。
  9. 前記アンカーは、前記接着用樹脂と前記封止樹脂との間に界面を形成する前記接着用樹脂の縁を、前記第１半導体チップの表面の電子回路が形成されているエリアの外側に係止可能な、前記第１半導体チップの縁に配設される請求項６乃至８の何れか一項に記載の半導体装置の製造方法。
  10. 前記アンカーは、前記第１半導体チップのうち、前記複数の半導体チップを載置する基板と前記第１半導体チップとを電気的に接続するワイヤが取り付けられていない箇所に配設される請求項６乃至９の何れか一項に記載の半導体装置の製造方法。
JP2012194358A 2012-09-04 2012-09-04 半導体装置及び半導体装置の製造方法 Withdrawn JP2014049733A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012194358A JP2014049733A (ja) 2012-09-04 2012-09-04 半導体装置及び半導体装置の製造方法
US13/971,314 US20140061887A1 (en) 2012-09-04 2013-08-20 Semiconductor device and manufacturing method of semiconductor device
CN201310394979.0A CN103681529A (zh) 2012-09-04 2013-09-03 半导体器件及半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012194358A JP2014049733A (ja) 2012-09-04 2012-09-04 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014049733A true JP2014049733A (ja) 2014-03-17

Family

ID=50186332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012194358A Withdrawn JP2014049733A (ja) 2012-09-04 2012-09-04 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20140061887A1 (ja)
JP (1) JP2014049733A (ja)
CN (1) CN103681529A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11948913B2 (en) 2021-04-08 2024-04-02 Samsung Electronics Co., Ltd. Semiconductor package including a dummy pad

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11257768B2 (en) * 2017-12-13 2022-02-22 Mitsubishi Electric Corporation Semiconductor device and power conversion device
KR20230016089A (ko) 2021-07-22 2023-02-01 삼성전자주식회사 반도체 패키지

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3643705B2 (ja) * 1998-07-31 2005-04-27 三洋電機株式会社 半導体装置とその製造方法
US6376915B1 (en) * 1999-02-26 2002-04-23 Rohm Co., Ltd Semiconductor device and semiconductor chip
JP2002289768A (ja) * 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
US6909178B2 (en) * 2000-09-06 2005-06-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
SG97938A1 (en) * 2000-09-21 2003-08-20 Micron Technology Inc Method to prevent die attach adhesive contamination in stacked chips
US6522015B1 (en) * 2000-09-26 2003-02-18 Amkor Technology, Inc. Micromachine stacked wirebonded package
JP2002222914A (ja) * 2001-01-26 2002-08-09 Sony Corp 半導体装置及びその製造方法
CN100335905C (zh) * 2001-09-04 2007-09-05 东京毅力科创株式会社 具有可动质量块的微结构
TW511811U (en) * 2001-11-16 2002-11-21 Via Tech Inc Removable integrated circuit device
TWI268581B (en) * 2002-01-25 2006-12-11 Advanced Semiconductor Eng Stack type flip-chip package including a substrate board, a first chip, a second chip, multiple conductive wire, an underfill, and a packaging material
TWI237354B (en) * 2002-01-31 2005-08-01 Advanced Semiconductor Eng Stacked package structure
US6885093B2 (en) * 2002-02-28 2005-04-26 Freescale Semiconductor, Inc. Stacked die semiconductor device
JP2003273317A (ja) * 2002-03-19 2003-09-26 Nec Electronics Corp 半導体装置及びその製造方法
KR20040087501A (ko) * 2003-04-08 2004-10-14 삼성전자주식회사 센터 패드 반도체 칩의 패키지 및 그 제조방법
TWI225292B (en) * 2003-04-23 2004-12-11 Advanced Semiconductor Eng Multi-chips stacked package
US7166924B2 (en) * 2004-08-17 2007-01-23 Intel Corporation Electronic packages with dice landed on wire bonds
JP4438579B2 (ja) * 2004-09-14 2010-03-24 株式会社デンソー センサ装置
KR100698527B1 (ko) * 2005-08-11 2007-03-22 삼성전자주식회사 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
TWI299208B (en) * 2006-06-12 2008-07-21 Advanced Semiconductor Eng Stacked chip package
US8441123B1 (en) * 2009-08-13 2013-05-14 Amkor Technology, Inc. Semiconductor device with metal dam and fabricating method
JP5095697B2 (ja) * 2009-09-24 2012-12-12 株式会社東芝 半導体装置及び接着シート
JP2011071381A (ja) * 2009-09-28 2011-04-07 Toshiba Corp 積層型半導体装置およびその製造方法
KR20110041301A (ko) * 2009-10-15 2011-04-21 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
JP5139400B2 (ja) * 2009-11-04 2013-02-06 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US20110115067A1 (en) * 2009-11-18 2011-05-19 Jen-Chung Chen Semiconductor chip package with mold locks
US8772083B2 (en) * 2011-09-10 2014-07-08 Ati Technologies Ulc Solder mask with anchor structures
JP6125209B2 (ja) * 2012-11-19 2017-05-10 株式会社ジェイデバイス 半導体装置及びその製造方法
JP2015053406A (ja) * 2013-09-09 2015-03-19 株式会社東芝 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11948913B2 (en) 2021-04-08 2024-04-02 Samsung Electronics Co., Ltd. Semiconductor package including a dummy pad

Also Published As

Publication number Publication date
US20140061887A1 (en) 2014-03-06
CN103681529A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
US11961742B2 (en) Semiconductor device and manufacturing method thereof
JP5566161B2 (ja) 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法
US7586187B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
TWI576927B (zh) 半導體裝置及其製造方法
US8304917B2 (en) Multi-chip stacked package and its mother chip to save interposer
KR101015726B1 (ko) 반도체 장치 및 전자 장치 제조 방법
TWI419287B (zh) 用於四面扁平無引線封裝之方法及裝置
US9209146B2 (en) Electronic device packages having bumps and methods of manufacturing the same
JP2009239256A (ja) 半導体装置及びその製造方法
TWI455269B (zh) 晶片封裝結構及其製作方法
JP2010251408A (ja) 半導体装置及びその製造方法並びに電子装置
TWI585906B (zh) 超薄封裝上封裝ＰｏＰ之封裝
JP2006156436A (ja) 半導体装置及びその製造方法
US20170229387A1 (en) Semiconductor package and method of fabricating the same
JP2014072487A (ja) 半導体装置およびその製造方法
US7927919B1 (en) Semiconductor packaging method to save interposer
JP2014049733A (ja) 半導体装置及び半導体装置の製造方法
JP2012009713A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP5547703B2 (ja) 半導体装置の製造方法
JP5682496B2 (ja) 半導体装置、マルチチップ半導体装置、デバイス、及び半導体装置の製造方法
JP6319013B2 (ja) 電子装置及び電子装置の製造方法
US10854576B2 (en) Semiconductor device and manufacturing method thereof
JP2007103614A (ja) 半導体装置および半導体装置の製造方法
JP2008277457A (ja) 積層型半導体装置および実装体
JP2007116030A (ja) 半導体装置とそれを用いた半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150526

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150619

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20160331