TWI419287B - 用於四面扁平無引線封裝之方法及裝置 - Google Patents

用於四面扁平無引線封裝之方法及裝置 Download PDF

Info

Publication number
TWI419287B
TWI419287B TW096135959A TW96135959A TWI419287B TW I419287 B TWI419287 B TW I419287B TW 096135959 A TW096135959 A TW 096135959A TW 96135959 A TW96135959 A TW 96135959A TW I419287 B TWI419287 B TW I419287B
Authority
TW
Taiwan
Prior art keywords
leads
qfn package
active surface
semiconductor wafer
mounting surface
Prior art date
Application number
TW096135959A
Other languages
English (en)
Other versions
TW200830511A (en
Inventor
James J Wang
William G Mcdonald
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW200830511A publication Critical patent/TW200830511A/zh
Application granted granted Critical
Publication of TWI419287B publication Critical patent/TWI419287B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

用於四面扁平無引線封裝之方法及裝置
本發明大體而言係關於電子封裝，且更特定言之係關於四面扁平無引線(QFN)封裝。
近年來，四面扁平無引線(QFN)半導體封裝由於其較小之封裝大小而已達到極風行之程度。QFN封裝通常以各種大小呈現且通常根據其大小來分類。舉例而言，QFN封裝可被稱為"4×4"QFN封裝或"6×6"QFN封裝，此意謂QFN封裝分別包括4 mm×4 mm或6 mm×6 mm之寬度尺寸。通常，QFN封裝在面積上比QFN封裝所含之半導體晶片大20%，且因此，不將QFN封裝分類為晶片級封裝。
圖1為說明典型QFN封裝100之仰視圖之圖式。如所說明，QFN封裝100包括複數個引線105及一暴露於由QFN封裝100之模料140形成之安裝面107上之旗標120，其中引線105通常嵌入於模料140內以便不易於彎曲且經組態以將QFN 100耦接至印刷電路板(PCB，未圖示)。典型引線105包括一大致矩形形狀，使得引線105大體上與安裝面107共平面。此外，包括於任何特定QFN封裝100上的引線105之數目隨QFN封裝100之大小而改變。舉例而言，一個4×4 QFN封裝(亦即，QFN封裝100)可包括16個引線(例如，每一側上4個引線)。另外，旗標120通常為正方形的且用於PCB與包括於QFN封裝100內之半導體晶片(於下文中論述)之間的電及/或熱連接。
圖2為說明QFN封裝100之橫截面圖之圖式，其中QFN封裝100包括一附著至旗標120(或晶片襯墊)之半導體晶片110。旗標120通常由導電材料(例如，金屬)形成且包括一用於將旗標120附著至模料140之模鎖125。
半導體晶片110包括一不作用表面112，其用於經由黏合材料(例如，環氧樹脂、膠帶、焊料或類似物，未圖示)將半導體晶片附著至旗標120。此外，半導體晶片110包括一作用表面114，其具有位於作用表面114之周邊116的一或多個結合襯墊118，其中結合襯墊118使半導體晶片120能夠經由一或多個導線結合(於下文中論述)而耦接至引線105中之一或多個。半導體晶片110可由(例如)矽、二氧化矽、鍺、砷化鎵及/或類似材料形成且可為(例如)互補金屬氧化物半導體(CMOS)晶片、微機電(MEMS)晶片或類似半導體晶片。
另外，QFN封裝100包括用於將引線105附著至半導體晶片110之複數個導線結合130。導線結合130通常由諸如銅、金、銀、鉑或類似導電材料之導電材料形成。此外，導線結合130通常被附著成貼近作用表面114之周邊116，使得每一導線結合130包括一自半導體晶片110"向上"延伸之部分132、一"環形"部分134及一回折點136，之後為以另一曲率"向下"延伸至平行於引線105之表面的導線結合之導線。此線曲率對結合襯墊118及引線105提供充分的球形結合強度且防止導線結合130於不適當之點與半導體晶片110相接觸。
一旦半導體晶片110經由導線結合130附著至旗標120及一或多個引線105，即利用模料140將此等組件一起模製，其中模料140形成安裝面107、大體上與安裝面107相反而定位之頂面108及複數個側面109。模料140通常為塑膠或類似之非導電材料且用於保護半導體晶片110、旗標120及導線結合130。
如上所述，因為需要導線結合130附著至引線105及半導體110以使得導線結合130並不於不適當之點接觸半導體110，所以在半導體晶片110之每一側上需要某一最小寬度"W"且/或在半導體晶片110之上需要某一高度"H"以確保存在足夠空間使導線結合130不接觸半導體110，而不突出穿過模料140之頂面108。半導體晶片110通常並非為理想正方形；儘管如此，半導體晶片110之兩個"Z"寬度小於旗標120之兩個"Z'"寬度尺寸。此外，每一引線105與旗標120分開一距離"D"。寬度"W"、旗標寬度"Z'"、分隔間距"D"及/或高度"H"導致QFN封裝100比在其他情況下大。
具有不同膨脹係數(CTE)之各種材料可用於建構QFN封裝100。當QFN封裝100包括使半導體晶片"夾在"中間(於下文中論述)的有機模料140及金屬旗標120結構時，QFN封裝100通常將類似於雙金屬條在隨後暴露於加熱及冷卻條件期間產生彎曲力。因此，QFN封裝100將通常含有可使QFN封裝100翹曲或彎曲之固有殘餘應力，其可導致封裝故障(例如，模料140與引線105之間的分層)。
為減小殘餘應力之量，旗標120及/或引線105包括模鎖125以增加模料140與金屬旗標120之間及/或模料140與引線105之間的黏合。換言之，模鎖125有助於最小化由殘餘彎曲力導致之封裝分層。
本發明之以下詳細描述實質上僅為例示性的且不欲限制本發明或本申請案及本發明之用途。此外，不欲受本發明之先前背景或本發明之以下詳細描述中所呈現之任何理論約束。
如此項技術中已知，需要QFN封裝小於其當前大小(較佳在任何給定晶片大小之所有三個尺寸方面)，使得QFN封裝不過多佔用(例如)PCB上之空間。因此，需要提供一種小於當前QFN封裝以成為晶片級QFN封裝(亦即，包括稍微大於半導體晶片尺寸之寬度之QFN封裝)的QFN封裝。另外，需要提供一種具有多個半導體晶片以使得多晶片QFN封裝比當前多晶片QFN封裝佔據更少空間的較小QFN封裝。另外，為了達成優良之封裝可靠性，需要包括一種具有較大模鎖特徵以防止模料與QFN封裝引線分層之QFN封裝。此外，需要藉由將相同模料包括於半導體晶片之所有側上來減小作用於半導體晶片之由不同材料導致的封裝彎曲應力。
圖3為說明四面扁平無引線(QFN)封裝300之一實施例之橫截面圖的圖式。如圖3中所說明，QFN封裝包括分別類似於上文論述之安裝面107、頂面108及側面109之安裝面307、頂面308及複數個側面309。值得注意的是，安裝面307不包括如QFN封裝100所需之旗標(例如，旗標120)。
QFN封裝300包括經由安裝面307而暴露之複數個引線306。另外，QFN封裝300包括一類似於上文論述之半導體晶片110之半導體晶片310，其包括一不作用面312及一作用面314。在一實施例中，半導體晶片310包括一不大於約2.1 mm之寬度"W1 "。
在一實施例中，半導體晶片310之中心(未圖示)定位於QFN封裝300之三維中心(關於X軸、Y軸及Z軸)。舉例而言，若QFN封裝300為5 mm×5 mm之QFN封裝(具有0.7 mm之高度)，則半導體晶片310之中心應大體上位於點(2.5 mm,2.5 mm,0.4 mm)處。在另一實施例中，半導體晶片310之中心定位於安裝面307之二維中心(關於寬度之X軸及Y軸)。舉例而言，若QFN封裝300為5 mm×5 mm之QFN封裝，則半導體晶片310之中心應大體上位於關於安裝面307之寬度的點(2.5 mm,2.5 mm)處。
根據一實施例，作用面314係經由黏合材料350而安置於引線306上，其中黏合材料350之實例包括(但不限於)環氧樹脂、膠帶或類似黏合材料。舉例而言，導熱黏合材料可用於增強自作用面314穿過引線306之熱消散。作用面314朝向安裝面307而定位或面向安裝面307(如與朝向頂面108而定位或面向頂面108之作用面114相反，如上文參看圖2所論述)。另外，作用面314上之一或多個結合襯墊318較朝向半導體晶片310之中心而定位以避免來自黏合材料350之干擾且允許將結合襯墊318導線結合至引線306。此外，引線306包括一形狀(於下文中論述)使得在作用面314與安裝面307之間形成一空間(或間隙)301。
另外，QFN封裝300包括類似於上文論述之導線結合130之導線結合330，其中導線結合330將作用面314耦接至引線306。根據一實施例，在將作用面314耦接至引線306時，導線結合330大體上安置於空間301內(亦即，安置於作用面314與安裝面307之間)。以此方式，QFN封裝300能夠具有與當前QFN封裝(例如，QFN封裝100)相比之減小之大小。換言之，與QFN封裝100相比，QFN封裝300能夠減小寬度"W1 "及/或高度"H1 "之大小。
此外，因為QFN封裝300包括引線至作用表面之提高(亦即，作用面314"高於"引線306)，所以QFN封裝300良好適合於工業標準金線球形結合。在一實施例中，導線結合330為在線曲率中包括回折點之較長楔形結合導線。在另一實施例中，導線結合330為較短之球形結合，其具有一類似於參看圖2所論述之部分132的自表面314向下延伸之部分；一類似於參看圖2所論述之部分134之環形部分，但在導線結合過程期間不具有回折點且彎曲較少以最小化電阻及成本。
根據一實施例，QFN封裝300包括一不大於約2.5 mm之寬度W1 。在另一實施例中，QFN封裝300包括一不大於約1.0 mm之高度H1 。在又一實施例中，QFN封裝300包括一約2.0 mm之寬度W1 及一約0.8 mm之高度H1 。
根據一例示性實施例，QFN封裝300包括一不大於約1.2之W1 /W2 之比率，使得QFN封裝300為晶片級封裝。在其他實施例中，W1 /W2 之比率可大於1.2，使得QFN封裝300並不為晶片級封裝。
此外，若晶粒尺寸減小及/或引線尺寸減小，則預期QFN封裝300之各種實施例具有比上文論述之QFN封裝之尺寸更小及/或更薄的尺寸。此外，預期QFN封裝300之各種實施例具有比上文論述之QFN封裝之尺寸更大及/或更厚的尺寸。
圖4為說明包括複數個半導體晶片之QFN封裝400之實施例的仰視圖之圖式，其中，雖然QFN封裝400包括形成安裝面407之模製材料440(類似於模製材料140)，但該仰視圖不包括形成安裝面407之模製材料440。如所說明，QFN封裝400包括一半導體晶片410及一半導體晶片452，其中半導體晶片410及452中之每一者類似於上文論述之半導體晶片310。根據一例示性實施例，半導體晶片410及452大體上為相同類型之半導體晶片(例如，MEMS或CMOS晶片)。在另一實施例中，半導體晶片410及452為不同類型之半導體晶片(例如，半導體晶片410為SiGe晶片且半導體晶片452為CMOS晶片)。
另外，QFN封裝400包括經由複數個導線結合430而耦接至半導體晶片410之複數個引線406及經由複數個導線結合430而耦接至半導體晶片452之複數個引線408，其中引線406及408類似於引線306且導線結合430類似於上文論述之導線結合330。此外，QFN封裝400包括耦接至半導體晶片410及半導體晶片452兩者的至少一引線411。此外，引線411經由複數個導線結合430(例如，經由結合襯墊418而將引線411耦接至半導體晶片410之第一導線結合431及經由結合襯墊418而將引線411耦接至半導體晶片452之第二導線結合432)而耦接至半導體晶片410及452中之每一者。
在另一實施例中，QFN封裝400包括類似於導線結合330之將半導體晶片410耦接至半導體晶片452之至少一導線結合433。如所說明，半導體晶片410及452中之至少一者包括一柱(stud)488，其由(例如)金形成以用於經由導線結合433將半導體晶片410及452彼此"直接"耦接。此處，導線結合433比(例如)引線411在半導體晶片410與452之間提供更多晶片至晶片連接路徑。
根據一實施例，QFN封裝400包括將半導體晶片410耦接至半導體晶片452之一個導線結合433及/或一個引線411。在另一實施例中，QFN封裝400包括將半導體晶片410耦接至半導體晶片452之一個以上之導線結合433及/或一個以上之引線411。
值得注意的是，圖4說明包括兩個引線411之QFN封裝400；然而，QFN封裝400可包括任何數目之引線411，包括零。此外，圖4說明引線411中之每一者包括將引線411中之每一者耦接至半導體晶片410之單個導線結合431及將引線411中之每一者耦接至半導體晶片452之單個導線結合432；然而，引線411可包括分別將引線411耦接至半導體晶片410及452之任何數目之導線結合431及/或導線結合432，包括零個導線結合431或零個導線結合432。此外，QFN封裝400被說明為包括單個導線結合433；然而，QFN封裝400可包括將半導體晶片410耦接至半導體晶片452之任何數目之導線結合433，包括零。
圖5為說明沿線5－5截取之QFN封裝400之橫截面圖的圖式。如所說明，QFN封裝400包括分別包括作用面414及454(且分別包括不作用面412及456)之半導體晶片410及452，該等半導體晶片經由類似於上文論述之黏合材料350之黏合材料450而安置於引線406、408及411上。
在一實施例中，QFN封裝400包括(經由結合襯墊418)將引線406、408及411耦接至半導體晶片410及/或452之導線結合430、431及432。此外，導線結合430、431及/或432安置於在半導體晶片410之作用表面414及/或半導體晶片452之作用表面454與安裝表面407之間形成的一空間401內。換言之，導線結合430、431及/或432之一部分或全部分別安置於半導體晶片410之作用表面414及/或半導體晶片452之作用表面454與安裝表面407之間。
類似於QFN封裝300，QFN封裝400包括包圍半導體晶片410及452、導線結合430、431及/或432且至少部分地包圍引線406、408及/或411之模製材料440。此外，模製材料440形成類似於上文論述之各種實施例的安裝面407、頂面408及側面409。
根據一實施例，QFN封裝400包括一不大於約5.5 mm之寬度"W3 "。在另一實施例中，QFN封裝400包括一不大於約1.0 mm之高度"H2 "。在又一實施例中，QFN封裝400包括一約5.0 mm之寬度"W3 "及一約0.8 mm之高度"H2 "。此外，QFN封裝400之其他實施例可包括不大於約1.0 mm之其他寬度及/或不大於約5.5 mm之其他高度。
值得注意的是，QFN封裝400之各種實施例預期：QFN封裝400可包括兩個以上之半導體晶片。此外，QFN封裝400亦可包括不大於上文論述之尺寸的尺寸。
圖6為根據QFN封裝300及QFN封裝400之一實施例之引線600(例如，引線306、406或408)的側視圖之圖式。如所說明，引線600包括模鎖610、620及630。模鎖610、620及630組態於引線600上，使得當耦接至模製材料340或440時，在未使模料340、440破裂的情況下，引線600大體上不能夠與模料340、440分層且移動。換言之，模鎖610、620及630大體上防止引線600在沿X軸、Y軸或Z軸之方向上移動。
模鎖610及630大體上皆鎖定模料340、440以防止材料相對於引線600向右移動。在一實施例中，模鎖610大體上大於模鎖630，使得模鎖610提供優於模鎖630之鎖定特徵。模鎖620鎖定模料340、440以防止材料相對於引線600向上及向左移動。
在一實施例中，引線600包括一"拼合形狀"，使得引線600在三個軸上為模製材料340或440所環繞。換言之，模製材料340或440將大體上填充表面640上之空間、雙層表面650下之空間之至少一部分、表面660旁之空間及表面670之側面空間675。另外，各種實施例預期：引線600可包括將形成空間(例如，空間301及空間401)之任何形狀，其使導線結合330、430、431及432能夠安置於該空間內(亦即，安置於作用面314、414及/或454與安裝面307或407之間)。
根據一實施例，引線600之高度"H3 "在約0.15 mm至約0.40 mm之範圍內。在另一實施例中，高度H3 小於約0.40 mm。
引線600係由包括(例如)金屬、合金或其他類似導電材料之導電材料形成。根據一實施例，引線600係由銅形成。在另一實施例中，引線600係由已電鍍有鎳、鎳－鈀薄膜、鎳－金薄膜、鉻或鉻薄膜之銅形成。
圖7A及圖7B說明表示形成具有減小之大小之QFN封裝(例如，QFN封裝300及QFN封裝400)的方法700之一實施例之流程圖。根據一實施例，方法700始於形成第一複數個引線(例如，引線306及引線406)(區塊705)。根據一實施例，區塊705包括在至少一引線中形成至少一模鎖(例如，模鎖610、620及/或630)，使得該引線大體上不能夠在沿X軸、Y軸或Z軸之方向上移動。在另一實施例中，區塊705包括在至少一引線中形成至少兩個模鎖，使得該引線大體上不能夠在沿X軸及Y軸、X軸及Z軸或Y軸及Z軸之方向上移動。在又一實施例中，區塊705包括在至少一引線中形成至少三個模鎖，使得該引線大體上不能夠在沿X軸、Y軸及Z軸之方向上移動。
此外，方法700包括將一第一半導體晶片(例如，半導體晶片310及半導體晶片410)之一第一作用面(例如，作用面314及作用面414)安置或黏合於該第一複數個引線上(區塊710)。另外，方法700包括將第一複數個導線結合(例如，導線結合330及導線結合430)耦接至該第一作用面(區塊720)。此外，方法700包括將該第一複數個導線結合耦接至該第一複數個引線，使得該第一複數個導線結合被安置於QFN封裝之作用面與安裝面(例如，安裝面307及安裝面407)之間的空間(例如，空間301及空間401)內(區塊730)。此外，方法700包括將該第一半導體晶片、該第一複數個導線結合及該第一複數個引線之至少一部分包圍於模製材料(例如，模料340)中(區塊740)。
根據另一實施例，方法700包括形成第二複數個引線(例如，引線306及引線406)(區塊750)。根據一實施例，區塊750包括在至少一引線中形成至少一模鎖(例如，模鎖610、620及/或630)，使得該引線大體上不能夠在沿X軸、Y軸或Z軸之方向上移動。在另一實施例中，區塊750包括在至少一引線中形成至少兩個模鎖，使得該引線大體上不能夠在沿X軸及Y軸、X軸及Z軸或Y軸及Z軸之方向上移動。在又一實施例中，區塊750包括在至少一引線中形成至少三個模鎖，使得該引線大體上不能夠在沿X軸、Y軸及Z軸之方向上移動。
此外，方法700包括將一第二半導體晶片(例如，半導體晶片452)之一第二作用面(例如，作用面454)安置或黏合於第二複數個引線(例如，引線408及/或411)上(區塊755)。另外，方法700包括將第二複數個導線結合(例如，導線結合431)耦接至該第二作用面(區塊760)。此外，方法700包括將該第二複數個導線結合耦接至該第二複數個引線，使得該第二複數個導線結合被安置於QFN封裝之該第二作用面與該安裝面(例如，安裝面407)之間的空間(例如，空間401)內(區塊765)。
在一實施例中，方法700包括經由至少一導線結合(例如，導線結合432)而將至少一引線(例如，引線408)耦接至該第一作用面及該第二作用面(區塊770)。此外，方法700包括耦接該至少一導線結合以使得導線結合被安置於該第一作用面及/或該第二作用面與該安裝面之間(區塊775)。
根據一實施例，方法700包括將該第一半導體晶片、該第二半導體晶片、該第一複數個導線結合、該第二複數個導線結合、該第一複數個引線之至少一部分及該第二複數個引線之至少一部分包圍於模製材料(例如，模料440)中(區塊780)。根據另一實施例，方法700包括將該第一半導體晶片、該第二半導體晶片、該第一複數個導線結合、該第二複數個導線結合、一第一引線(亦即，引線408)之至少一部分、該第一複數個引線之至少一部分及該第二複數個引線之至少一部分包圍於模製材料(例如，模料440)中(區塊785)。
值得注意的是，雖然方法700已以特定次序加以論述，但不要求以所提供之次序執行方法700。此外，方法700之各種實施例可省略以上關於區塊705至785所論述之步驟中之一或多個。
總之，各種實施例提供一種具有一安裝面之四面扁平無引線(QFN)封裝，晶片級封裝包含：一半導體晶片，其包括一作用表面及一不作用表面；複數個引線，其暴露於該安裝面上；及複數個導線結合，其經組態以將該複數個引線耦接至該半導體晶片，其中該作用表面朝向該安裝面而定位且該複數個導線結合安置於該作用表面與該安裝面之間。在一實施例中，該複數個引線包含將該複數個引線中之每一者耦接至模料之至少一模鎖。
在一實施例中，QFN封裝進一步包含一大體上環繞該半導體晶片及該等導線結合且至少部分地環繞該複數個引線之模料，其中該複數個引線中之每一者包含一拼合形狀以將該複數個引線中之每一者耦接至該模料。在另一實施例中，QFN封裝進一步包含一大體上與該安裝面相反而定位之頂面及複數個側面，其中該半導體晶片之一第一中心大體上定位於該晶片級封裝之一第二中心，且該第二中心位於該安裝面、該頂面及該複數個側面之一中心處。
在QFN封裝之另一實施例中，該安裝面包括一不大於約2.5 mm之寬度。此外，該晶片級封裝之高度不大於約1 mm。此外，QFN封裝之寬度與半導體晶片之寬度之比率不大於1.2。在又一實施例中，QFN封裝包括該複數個引線中之至少一者，該至少一引線具有一包括一朝向該安裝面而定位之雙層表面之拼合形狀，且其中至少一導線結合耦接至該作用面及該雙層表面。
其他實施例提供一種具有一安裝面之QFN封裝，該QFN封裝包含：一第一半導體晶片，其包括一第一作用表面及一第一不作用表面；一第二半導體晶片，其包括一第二作用表面及一第二不作用表面；第一複數個引線，其定位於該安裝面上；及第一複數個導線結合，其將該第一複數個引線耦接至該第一半導體晶片，其中該第一作用表面朝向該安裝面而定位，且該第一複數個導線結合安置於該第一作用表面與該安裝面之間。在一實施例中，QFN封裝進一步包含：第二複數個引線，其定位於該安裝面上；及第二複數個導線結合，其將該第二複數個引線耦接至該第二半導體晶片，其中該第二複數個導線結合安置於該第二作用表面與該安裝面之間。
在另一實施例中，QFN封裝包含一第一導線結合，其將一第一引線耦接至該第一作用面，其中該第一導線結合安置於該第一作用表面與該安裝面之間。在又一實施例中，QFN封裝包含一第二導線結合，其將該第一引線耦接至該第二作用面，其中該第二導線結合安置於該第二作用表面與該安裝面之間。
在又一實施例中，該第一複數個引線及該第二複數個引線各自包含至少一模鎖，該至少一模鎖將該第一複數個引線及該第二複數個引線中之每一者耦接至該模料。在另一實施例中，該第一複數個引線及/或該第二複數個引線中之每一者包含一拼合形狀以將該第一複數個引線及該第二複數個引線中之每一者耦接至該模料。
或者，該安裝面包括一不大於約5 mm之寬度。在另一實施例中，QFN封裝包括一不大於約1 mm之高度。
各種其他實施例提供一種形成一具有一安裝面之QFN封裝之方法，該方法包含：將一第一半導體晶片之一第一作用面安置於第一複數個引線上，該第一複數個引線定位於該安裝面上且該第一複數個引線中之一者的至少一部分暴露於該安裝面上；將第一複數個導線結合耦接至該第一半導體晶片之該第一作用面；及將該第一複數個導線結合耦接至該第一複數個引線，其中該第一複數個導線結合定位於該第一作用面與該安裝面之間。在一實施例中，該方法進一步包含：將該半導體晶片、該複數個引線中之每一者的至少一部分及該複數個導線結合包圍於模料中。此外，該方法進一步包含在該複數個引線中之每一者上形成至少一模鎖以將該複數個引線耦接至該模料。
在另一實施例中，該方法進一步包含：將一第二半導體晶片之一第二作用面安置於第二複數個引線上，該第二複數個引線定位於該安裝面上且該第二複數個引線中之一者的至少一部分暴露於該安裝面上；將第二複數個導線結合耦接至該第二半導體晶片之該第二作用面；及將該第二複數個導線結合耦接至該第二複數個引線，其中該第二複數個導線結合定位於該第二作用面與該安裝面之間。在另一實施例中，該方法包含：將至少一第一引線耦接至該第一作用表面及該第二作用表面。在一實施例中，耦接該第一導線結合包含：將一第一導線結合耦接至該第一引線及該第一作用表面，使得該第一導線結合被安置於該第一作用面與該安裝面之間；及將一第二導線結合耦接至該第一引線及該第二作用表面，使得該第二導線結合被安置於該第二作用面與該安裝面之間。
雖然已在本發明之先前詳細描述中呈現了至少一例示性實施例，但應瞭解，存在大量變化形式。亦應瞭解，該或該等例示性實施例僅為實例且在任何情況下不欲限制本發明之範疇、適用範圍或組態。實情為，先前詳細描述將為熟習此項技術者提供用於實施本發明之例示性實施例之習知路線圖，應理解，在不脫離如隨附之申請專利範圍及其合法均等物中所陳述的本發明之範疇的情況下，可對例示性實施例中所描述的元件之功能及配置進行各種改變。
100．．．典型四面扁平無引線(QFN)封裝
105．．．引線
107．．．安裝面
108．．．頂面
109．．．側面
110．．．半導體晶片
112．．．不作用表面
114．．．作用表面
116．．．周邊
118．．．結合襯墊
120．．．旗標
125．．．模鎖
130．．．導線結合
132．．．部分
134．．．環形部分
136．．．回折點
140．．．模料/模製材料
300．．．四面扁平無引線(QFN)封裝
301．．．空間(或間隙)
306．．．引線
307．．．安裝面
308．．．頂面
309．．．側面
310．．．半導體晶片
312．．．不作用面
314．．．作用面
318．．．結合襯墊
330．．．導線結合
340．．．模製材料/模料
350．．．黏合材料
400．．．QFN封裝
401．．．空間
406．．．引線
407．．．安裝面
408．．．引線
409．．．側面
410．．．半導體晶片
411．．．引線
412．．．不作用面
414．．．作用面/作用表面
418．．．結合襯墊
430．．．導線結合
431．．．導線結合
432．．．導線結合
433．．．導線結合
440．．．模製材料/模料
450．．．黏合材料
452．．．半導體晶片
454．．．作用面/作用表面
456．．．不作用面
488．．．柱
600．．．引線
610．．．模鎖
620．．．模鎖
630．．．模鎖
640．．．表面
650．．．雙層表面
660．．．表面
670．．．表面
675．．．側面空間
D．．．距離
H．．．高度
H1 ．．．高度
H2 ．．．高度
H3 ．．．高度
W．．．寬度
W1 ．．．寬度
W2 ．．．寬度
W3 ．．．寬度
Z．．．寬度
Z'．．．寬度
圖1為說明先前技術之四面扁平無引線(QFN)封裝之仰視圖的圖式；圖2為說明圖1之QFN封裝之橫截面圖的圖式；圖3為說明對於給定半導體晶片大小具有至少一比圖1及圖2之QFN封裝小的尺寸的QFN封裝之一實施例之橫截面圖的圖式；圖4為說明包括複數個半導體晶片之QFN封裝之實施例的仰視圖之圖式；圖5為說明沿線5－5截取之圖4之QFN封裝的橫截面圖之圖式；圖6為說明具有圖3及圖4之QFN封裝上所包括之模鎖特徵的引線之一實施例之圖式；及圖7A及圖7B為說明製造圖3及圖4之QFN封裝之方法的一實施例之表示的流程圖。
400．．．四面扁平無引線(QFN)封裝
401．．．空間
406．．．引線
407．．．安裝面
408．．．引線
409．．．側面
410．．．半導體晶片
411．．．引線
412．．．不作用面
414．．．作用面
418．．．結合襯墊
430．．．導線結合
431．．．導線結合
432．．．導線結合
440．．．模製材料/模料
450．．．黏合材料
452．．．半導體晶片
454．．．作用面
456．．．不作用面
H2 ．．．高度
W3 ．．．寬度

Claims (22)

  1. 一種四面扁平無引線(QFN)封裝，該QFN封裝包含：一定義該QFN封裝之模料，該QFN封裝包括一具有一周邊之安裝面；一半導體晶片，其包括放置在該模料內之一作用表面及一不作用表面；複數個引線，其暴露於該安裝面上且部分地放置在該模料內，該複數個引線包含於該模料之該周邊內；及複數個導線結合，其經組態以將該複數個引線耦接至該半導體晶片，其中該作用表面係朝向該安裝面而定位且該複數個導線結合在該模料內係安置於該作用表面與該安裝面之間。
  2. 如請求項1之QFN封裝，其中該複數個引線包含將該複數個引線中之每一者耦接至該模料之至少一模鎖。
  3. 如請求項1之QFN封裝，其中該複數個引線中之每一者包含一拼合形狀以將該複數個引線中之每一者耦接至該模料。
  4. 如請求項1之QFN封裝，其進一步包含一大體上與該安裝面相反而定位之頂面及複數個側面，其中：該半導體晶片之一第一中心大體上定位於該QFN封裝之一第二中心，且該第二中心位於該安裝面、該頂面及該複數個側面之一中心處。
  5. 如請求項1之QFN封裝，其中該安裝面之一寬度不大於約 2.5mm。
  6. 如請求項5之QFN封裝，其中該QFN封裝之一高度不大於約1mm。
  7. 如請求項1之QFN封裝，其中該QFN封裝之一寬度與該半導體晶片之一寬度之一比率不大於1.2。
  8. 如請求項1之QFN封裝，其中該複數個引線中之至少一者包括一具有一朝向該安裝面而定位之雙層表面之拼合形狀，且其中至少一導線結合耦接至該作用面及該雙層表面。
  9. 一種具有一安裝面之QFN封裝，該QFN封裝包含：一第一半導體晶片，其包括一第一作用表面及一第一不作用表面；一第二半導體晶片，其包括一第二作用表面及一第二不作用表面；第一複數個引線，其定位於該安裝面上；及第一複數個導線結合，其將該第一複數個引線耦接至該第一半導體晶片，其中：該第一作用表面係朝向該安裝面而定位，且該第一複數個導線結合係安置於該第一作用表面與該安裝面之間。
  10. 如請求項9之QFN封裝，其進一步包含：第二複數個引線，其定位於該安裝面上；及第二複數個導線結合，其將該第二複數個引線耦接至該第二半導體晶片，其中該第二複數個導線結合係安置 於該第二作用表面與該安裝面之間。
  11. 如請求項10之QFN封裝，其進一步包含：一第一導線結合，其將一第一引線耦接至該第一作用面，其中該第一導線結合係安置於該第一作用表面與該安裝面之間。
  12. 如請求項11之QFN封裝，其進一步包含：一第二導線結合，其將該第一引線耦接至該第二作用面，其中該第二導線結合係安置於該第二作用表面與該安裝面之間。
  13. 如請求項10之QFN封裝，其中該第一複數個引線及該第二複數個引線各自包含至少一模鎖，該至少一模鎖將該第一複數個引線及該第二複數個引線中之每一者耦接至一模料。
  14. 如請求項10之QFN封裝，其中該第一複數個引線及該第二複數個引線中之每一者包含一拼合形狀以將該第一複數個引線及該第二複數個引線中之每一者耦接至一模料。
  15. 如請求項9之QFN封裝，其中該安裝面之一寬度不大於約5.5mm。
  16. 如請求項9之QFN封裝，其中該QFN封裝包括一不大於約1mm之高度。
  17. 一種形成一四面扁平無引線QFN封裝之方法，該方法包含：將一第一半導體晶片之一第一作用面安置於複數個第 一引線上；將複數個第一導線結合耦接至該第一半導體晶片之該第一作用面；在該第一作用面與該複數個第一引線之間的一空間中將該複數個第一導線結合耦接至該複數個第一引線；及將該第一半導體晶片、該複數個第一引線中之每一者之至少一部分及該複數個第一導線結合包圍於一模料中以定義該QFN封裝之一安裝面，其中該安裝面具有一周邊，該複數個第一引線係定位於且暴露於該周邊內之該安裝面上，及該複數個第一導線結合在該模料內係定位於該第一作用面與該安裝面之間。
  18. 如請求項17之方法，其進一步包含：在該複數個第一引線中之每一者上形成至少一模鎖以將該複數個第一引線耦接至該模料。
  19. 如請求項17之方法，其進一步包含：將一第二半導體晶片之一第二作用面安置於複數個第二引線上；將複數個第二導線結合耦接至該第二半導體晶片之該第二作用面；在該第二作用面與該複數個第二引線之間的一空間中將該複數個第二導線結合耦接至該複數個第二引線；及將該第二半導體晶片、該複數個第二引線中之每一者之至少一部分及該複數個第二導線結合包圍於一模料中，其中該複數個第二引線係定位於且暴露於該周邊內 之該安裝面上，及該複數個第二導線結合在該模料內係定位於該第二作用面與該安裝面之間。
  20. 如請求項19之方法，其進一步包含：將至少一第一引線耦接至該第一作用表面及該第二作用表面。
  21. 如請求項19之方法，其中耦接該第一導線結合包含：將一第一導線結合耦接至該第一引線及該第一作用表面，使得該第一導線結合被安置於該第一作用面與該安裝面之間；及將一第二導線結合耦接至該第一引線及該第二作用表面，使得該第二導線結合被安置於該第二作用面與該安裝面之間。
  22. 如請求項17之方法，其進一步包含：形成該複數個第一引線，使得至少一引線包括一拼合形狀。
TW096135959A 2006-10-31 2007-09-27 用於四面扁平無引線封裝之方法及裝置 TWI419287B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/590,327 US7489026B2 (en) 2006-10-31 2006-10-31 Methods and apparatus for a Quad Flat No-Lead (QFN) package

Publications (2)

Publication Number Publication Date
TW200830511A TW200830511A (en) 2008-07-16
TWI419287B true TWI419287B (zh) 2013-12-11

Family

ID=39329140

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096135959A TWI419287B (zh) 2006-10-31 2007-09-27 用於四面扁平無引線封裝之方法及裝置

Country Status (5)

Country Link
US (3) US7489026B2 (zh)
KR (1) KR101532443B1 (zh)
CN (1) CN101553920B (zh)
TW (1) TWI419287B (zh)
WO (1) WO2008054929A2 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006051199A1 (de) * 2006-10-30 2008-05-08 Robert Bosch Gmbh Elektrisches Bauelement mit äußerer Kontaktierung
US8058099B2 (en) * 2007-06-28 2011-11-15 Sandisk Technologies Inc. Method of fabricating a two-sided die in a four-sided leadframe based package
US8395246B2 (en) * 2007-06-28 2013-03-12 Sandisk Technologies Inc. Two-sided die in a four-sided leadframe based package
US8334584B2 (en) * 2009-09-18 2012-12-18 Stats Chippac Ltd. Integrated circuit packaging system with quad flat no-lead package and method of manufacture thereof
US8501539B2 (en) * 2009-11-12 2013-08-06 Freescale Semiconductor, Inc. Semiconductor device package
US8415205B2 (en) * 2010-01-12 2013-04-09 Stats Chippac Ltd. Integrated circuit packaging system with lead interlocking mechanisms and method of manufacture thereof
CN102299083B (zh) 2010-06-23 2015-11-25 飞思卡尔半导体公司 薄半导体封装及其制造方法
US8304868B2 (en) * 2010-10-12 2012-11-06 Texas Instruments Incorporated Multi-component electronic system having leadframe with support-free with cantilever leads
US8742555B2 (en) 2011-08-30 2014-06-03 Jian Wen Lead frame having a flag with in-plane and out-of-plane mold locking features
US8841758B2 (en) 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
US9287200B2 (en) 2013-06-27 2016-03-15 Freescale Semiconductor, Inc. Packaged semiconductor device
US8957510B2 (en) 2013-07-03 2015-02-17 Freescale Semiconductor, Inc. Using an integrated circuit die configuration for package height reduction
US10262928B2 (en) * 2017-03-23 2019-04-16 Rohm Co., Ltd. Semiconductor device
US10177074B1 (en) * 2017-10-04 2019-01-08 Semiconductor Components Industries, Llc Flexible semiconductor package
CN117321759A (zh) * 2021-05-12 2023-12-29 瑞典爱立信有限公司 用于功率应用的电路封装件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075284A (en) * 1998-06-30 2000-06-13 Hyundai Electronics Industries Co., Ltd. Stack package

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708191B2 (ja) 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
US5583375A (en) 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
JP2932785B2 (ja) 1991-09-20 1999-08-09 富士通株式会社 半導体装置
KR940007757Y1 (ko) 1991-11-14 1994-10-24 금성일렉트론 주식회사 반도체 패키지
KR100269281B1 (ko) 1992-12-17 2000-10-16 윤종용 반도체장치
JPH09326463A (ja) * 1996-05-09 1997-12-16 Oki Electric Ind Co Ltd 樹脂封止型半導体装置
US6962829B2 (en) 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
JP3036498B2 (ja) 1997-12-08 2000-04-24 日本電気株式会社 半導体パッケージ
KR100253376B1 (ko) 1997-12-12 2000-04-15 김영환 칩 사이즈 반도체 패키지 및 그의 제조 방법
SE9802939D0 (sv) * 1998-09-01 1998-09-01 Astra Ab New process
US6189171B1 (en) * 1999-03-16 2001-02-20 General Electric Company Washing machine having a variable speed motor
TW432557B (en) 1999-12-14 2001-05-01 Siliconware Precision Industries Co Ltd Chip-scale package and its manufacturing method
US6198171B1 (en) 1999-12-30 2001-03-06 Siliconware Precision Industries Co., Ltd. Thermally enhanced quad flat non-lead package of semiconductor
JP3696820B2 (ja) * 2001-10-10 2005-09-21 新光電気工業株式会社 リードフレーム及びその製造方法
TW523887B (en) 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075284A (en) * 1998-06-30 2000-06-13 Hyundai Electronics Industries Co., Ltd. Stack package

Also Published As

Publication number Publication date
CN101553920A (zh) 2009-10-07
US20090004775A1 (en) 2009-01-01
TW200830511A (en) 2008-07-16
WO2008054929A2 (en) 2008-05-08
US20090152710A1 (en) 2009-06-18
US7713781B2 (en) 2010-05-11
US7489026B2 (en) 2009-02-10
US7652357B2 (en) 2010-01-26
KR20090074793A (ko) 2009-07-07
CN101553920B (zh) 2012-10-10
WO2008054929A3 (en) 2009-05-28
US20080099899A1 (en) 2008-05-01
KR101532443B1 (ko) 2015-06-29

Similar Documents

Publication Publication Date Title
TWI419287B (zh) 用於四面扁平無引線封裝之方法及裝置
TWI540693B (zh) 封裝表面具接合元件的微電子元件
JP3685947B2 (ja) 半導体装置及びその製造方法
US7829995B2 (en) Semiconductor device and method of fabrication
US7091064B2 (en) Method and apparatus for attaching microelectronic substrates and support members
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
US20110074037A1 (en) Semiconductor device
JPH11354669A (ja) ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法
JP2013058606A (ja) 半導体装置の製造方法
JP6128993B2 (ja) 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法
JP5378643B2 (ja) 半導体装置及びその製造方法
JP2006253519A (ja) 半導体装置
KR100475337B1 (ko) 고전력칩스케일패키지및그제조방법
JP2007116030A (ja) 半導体装置とそれを用いた半導体パッケージ
US20070273010A1 (en) Design and Method for Attaching a Die to a Leadframe in a Semiconductor Device
JP2007141947A (ja) 半導体装置およびその製造方法
JP2008041999A (ja) 半導体装置およびその製造方法
KR100459820B1 (ko) 칩스케일패키지및그제조방법
JP2007081127A (ja) 半導体装置及び半導体装置の製造方法
US20090166879A1 (en) Semiconductor package
JP2007165758A (ja) 半導体装置およびその製造方法
JP2008021710A (ja) 半導体モジュールならびにその製造方法
JP2005101252A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20100065787A (ko) 기판, 상기 기판을 사용하는 반도체 패키지 및 상기 기판의제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees