JP3696820B2 - リードフレーム及びその製造方法 - Google Patents

リードフレーム及びその製造方法 Download PDF

Info

Publication number
JP3696820B2
JP3696820B2 JP2001312199A JP2001312199A JP3696820B2 JP 3696820 B2 JP3696820 B2 JP 3696820B2 JP 2001312199 A JP2001312199 A JP 2001312199A JP 2001312199 A JP2001312199 A JP 2001312199A JP 3696820 B2 JP3696820 B2 JP 3696820B2
Authority
JP
Japan
Prior art keywords
lead
punch
mold
frame
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001312199A
Other languages
English (en)
Other versions
JP2003124423A (ja
Inventor
秀樹 松沢
英樹 外谷
博之 駒津
達也 稲継
安芸信 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2001312199A priority Critical patent/JP3696820B2/ja
Priority to US10/265,776 priority patent/US6664133B2/en
Priority to KR1020020061405A priority patent/KR100896299B1/ko
Priority to TW091123348A priority patent/TW586206B/zh
Priority to CNB021443009A priority patent/CN1309071C/zh
Publication of JP2003124423A publication Critical patent/JP2003124423A/ja
Application granted granted Critical
Publication of JP3696820B2 publication Critical patent/JP3696820B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明はリードフレーム及びその製造方法に係り、特に、ＱＦＮやＳＯＮなどのリードレスパッケージに用いられるリードフレーム及びその製造方法に関する。
【０００２】
【従来の技術】
近年、マルチメディア機器を実現するためのキーテクノロジーであるＬＳＩ技術はデータ伝送の高速化、大容量化に向かって着実に開発が進んでいる。これに伴って、ＬＳＩと電子機器とのインターフェイスとなる実装技術の高密度化が進められている。
【０００３】
高密度実装に対応するパッケージとして、さまざまなものが開発されてきている。リードフレームを用いた高密度実装用のパッケージとしては、例えば、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ―ｌｅａｄｅｄ Ｐａｃｋａｇｅ）やＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ―ｌｅａｄｅｄ Ｐａｃｋａｇｅ）などのリードが外側に延伸していないリードレスパッケージが知られている。
【０００４】
図８（ａ）はリードレスパッケージにＩＣチップが搭載された半導体装置の一例を示す断面図、図８（ｂ）は図８（ａ）のＩＩ−ＩＩ沿った拡大断面図、図９（ａ）はリードレスパッケージに用いられるリードフレームのリード部の一例を示す平面図、図９（ｂ）は図９（ａ）のＩＩＩ−ＩＩＩに沿った断面図である。
【０００５】
図８（ａ）に示すように、半導体装置１１０は、ダイパッド１０２上にＩＣチップ１０４が搭載され、このＩＣチップ１０４の接続電極（不図示）とリード部１００とがワイヤを介して電気的に接続されている。そして、このＩＣチップ１０４は、リード部１００の先端部まで被覆するモールド樹脂１０６により封止されている。
【０００６】
このように、ＱＦＮ構造を有する半導体装置１１０は、リード部１００の表面及び側面がモールド樹脂１０６によって被覆されるため、このリード部１００の断面が例えば垂直形状の場合、モールド樹脂１０６中に埋め込まれたリード部１００が、モールド樹脂１０６から抜ける恐れがある。
【０００７】
このため、図９（ａ）及び（ｂ）に示すように、リードフレームのリード部１００の断面構造を、表面（ＩＣチップの接続電極と接続される面）の幅が裏面（配線基板などと接続される面）の幅より太い形状、例えば逆テーパー形状や２段形状などにしている。
【０００８】
これにより、図８（ｂ）に示すように、モールド樹脂１０６がリード部１００の側面に食い込むようにして埋め込まれるようになるので、リード部１００がモールド樹脂１０６から抜けることを防止することができる。
【０００９】
従来、上記した断面構造を有するリード部１００を形成するには、まず、金属板の両面に略同一のレジスト膜のパターンを形成する。その後、このレジスト膜のパターンをマスクにして両面から薬品を用いたウェットエッチングなどにより金属板の所定部分をエッチングする。このとき、金属板の表裏のエッチングを同一条件で行わず裏面のエッチングが過度になるような条件に設定するなどして、表面の幅が裏面の幅より太いリード部を形成することができる。
【００１０】
以上のように、従来、簡単に逆テーパー形状などを形成するため、リードレスパッケージに用いられるリードフレームは主にウェットエッチングにより製造されていた。
【００１１】
【発明が解決しようとする課題】
しかしながら、ウェットエッチングにより加工する方法は、コストが高く、かつ加工スピードが遅いという致命的な欠点がある。このため、低コストで、かつ加工スピードが速い精密プレス金型を用いて金属板に打ち抜き加工などを施すことにより、上記した逆テーパー形状や２段形状などの断面構造のリード部を有するリードフレームを製造する方法が切望されている。
【００１２】
本発明はかかる従来技術の課題を鑑みて創作されたものであり、精密プレス金型でのプレス加工により製造され、リードレスパッケージに用いることができるリードフレーム及びその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記問題を解決するため、本発明はリードフレームに係り、フレーム部から内側に向かってくし歯状に延在し、先端部と中央部と前記フレーム部につながる基部とからなるリード部を有し、金型によるプレス加工によって製造されるリードフレームであって、前記先端部と前記中央部とが第１のくびれ部を介してつながると共に、前記中央部と前記基部とが該中央部及び該基部の幅よりも内側に湾曲する第２のくびれ部を介してつながり、かつ前記リード部の中央部の両側面部及び先端部の厚みが、前記リード部の他の部分の厚みより薄くなっていることを特徴とする。
【００１４】
本発明は、精密プレス金型を用いたプレス加工により、リードが封止樹脂の外側に延伸しないリードレスパッケージに適応したリードフレーム、すなわちリード部の断面構造が逆テーパー形状や２段形状などに加工されたリードフレームを製造できるように、リード部の構造を工夫したものである。
【００１５】
本願発明者らは、精密プレス金型により上記したリードフレームを製造する方法を鋭意研究した結果、以下のような問題点があることを見出した。
【００１６】
精密プレス金型を用いたプレス加工により、断面構造が逆テーパー形状や２段形状などに加工されたリード部を有するリードフレームを製造するには、まず、図１（ａ）に例示するように、金属板の所定部分を金型の所定のポンチにより垂直に順次打ち抜いてリード部１０の原型を形成する。このとき、リード部１０が主要部１０ａとフレーム部１０ｃにつながる基部１０ｂとからなり、主要部１０ａが基部１０ｂの幅より太くなるようにして形成する。
【００１７】
その後、図１（ｂ）に例示するように、リード部１０の主要部１０ａの側面部１０ｄを側面部用ポンチ１２で押圧して厚みを薄くすることにより２段形状にする。このとき、側面部用ポンチ１２のずれに起因して、リード部１０の基部１０ｂから主要部１０ａに向けて幅が太くなる略直角部分（Ｃ部）にいわゆるばりが発生しやすい。
【００１８】
次いで、図１（ｃ）に例示するように、リード部１０の主要部１０ａの先端部１０ｅを先端部用ポンチ１２ａで押圧して薄くすることにより２段形状にする。このとき、リード部１０の主要部１０ａの先端部用ポンチ１２ａで押圧された部分と側面部用ポンチ１２で押圧された部分とが交差する部分（Ｄ部）にばりが発生しやすい。なお、リード部の主要部の側面部と先端部とを別々のポンチを用いて押圧する理由は、ポンチ部材の強度的な問題により両者を一括して押圧するポンチを一体化して作成するのが困難であるからである。
【００１９】
本発明は、精密プレス金型を用いたプレス加工により、リード部の側面部及び先端部を２段形状にする場合における上記した不具合に基づいて発明されたものであって、図４（ｃ）に例示するように、リード部５０ａが先端部３０ａ、中央部３０及び基部３０ｂから構成され、リード部５０ａの中央部３０の側面部３０ｃと先端部３０ａ及びリード部５０ａの中央部３０の側面部３０ｃと基部３０ｂとがそれぞれ第１のくびれ部２０ｃ及び第２のくびれ部２０ｄを介してつながっている。
【００２０】
このため、リード部の中央部の側面部を２段形状にするため、まず、金型の側面部用ポンチでリード部の中央部の側面部を押圧するときには、上記したような略直角部分がなくなるのでばりが発生することが防止される。次いで、リードの先端部を先端部用ポンチで押圧するときにおいても、リード部の先端部と中央部の側面部とが第１のくびれ部を介してつながっているので、先端部用ポンチで押圧された部分と側面部用ポンチで押圧された中央部の側面部分とが交差する部分がなくなり、これにより、ばりが発生することが防止される。
【００２１】
なお、上記した図番及び符号は本発明の理解を容易にするために引用されたものであって、本発明を限定するものではない。
【００２２】
【発明の実施の形態】
本発明の実施の形態について、図を参照しながら説明する。
【００２３】
（本願発明者の調査）
図１（ａ）はリードレスパッケージに用いられるリードフレームのリード部を例示した部分平面図、図１（２ａ）は図１（ａ）のＩ−Ｉに沿った断面図、図１（ｂ）はリード部の側面部が金型のポンチにより押圧されている様子を示す部分平面図、図１（２ｂ）は図１（ｂ）のＣ部を拡大した部分拡大図、図１（ｃ）はリードの先端部が金型のポンチにより押圧されている様子を示す部分平面図、図１（２ｃ）は図１（ｃ）のＤ部を拡大した部分拡大図である。
【００２４】
図１（ａ）に示すように、ＱＦＮやＳＯＮなどのリードレスパッケージに用いられるリードフレームのリード部１０は、主要部１０ａと主要部１０ａより幅が狭い基部１０ｂとからなり、基部１０ｂはフレーム部１０ｃにつながっている。この主要部１０ａは表面（Ａ部）の幅が裏面（Ｂ部）の幅より広い形状、例えば、図１（２ａ）に示すごとく、いわゆる階段形状になっている。このリード部１０の表面（Ａ部）がダイパッド上に載置されたＩＣチップの接続電極（不図示）とワイヤで電気的に接続され、また、ＩＣチップからリード部１０の主要部１０ａまでの領域にモールド樹脂（不図示）が施される。そして、リード部１０の基部１０ｂの所定部分が切断されてリードレスパッケージが完成する。そして、リード部１０の裏面（Ｂ部）が配線基板などに接続される。
【００２５】
このように、リードレスパッケージにおいては、リード部１０の表面部及び側面部がモールド樹脂によって被覆され、かつ裏面（Ｂ部）が露出する構造であるため、リード部１０の断面が例えば垂直形状である場合、リード部１０がモールド樹脂から抜けてしまう恐れがある。このため、リード部１０の断面形状を図１（２ａ）に示すごとく例えば階段形状にして、モールド樹脂をその側面に食い込ませるようして形成することで、リード部１０がモールド樹脂から抜けることを防止している。
【００２６】
本願発明者らは、図１（２ａ）に示すような断面構造のリード部１０を有するリードフレームを、金型を用いたプレス加工により製造する方法を鋭意研究したところ、以下のような問題点があることを見出した。
【００２７】
図１（２ａ）に示すような断面構造のリード部１０をプレス加工により形成するには、まず、プレス加工により、図１（ｂ）に示すようなフレーム部１０ｃにつながるリード部１０を有するリードフレームを製造する。このとき、リード部１０の断面は、ほぼ垂直な形状となっている。
【００２８】
その後、図１（ｂ）に示すように、ポンチ１２を備えた金型により、リード部１０の主要部１０ａの側面部１０ｄを押圧してこの部分の厚みを薄くすることにより、図１（２ｂ）に示すように、ポンチ１２の端部に沿ってリード部１０の主要部１０ａの側面部１０ｄに階段形状が形成される。このとき、ポンチ１２の側面縁部と基部１０ｂの側面縁部とを完全に一致させることは困難であるため、例えば、ポンチ１２は基部１０ｂの側面縁部から外側にずれて配置されて主要部１０ａの側面部１０ｄを押圧することになる。このポンチ１２のずれに起因して、基部１０ｂと主要部１０ａとをつなぐ略直角部（Ｃ部）に、いわゆるばりが発生しやすい。
【００２９】
次いで、図１（ｃ）に示すように、リード部１０の主要部１０ａの先端部１０ｅに金型のポンチ１２ａを押圧してこの部分の厚みを薄くして、ポンチ１２ａの端部に沿ってリード部１０の主要部１０ａの先端部１０ｅに階段形状が形成される。このとき、図１（２ｃ）に示すように、押圧された主要部１０ａの側面部１０ｄと先端部１０ｅとの交点部分（Ｄ部）にばりが発生しやすい。このようなリード部１０にばりが発生したリードフレームを用いてリードレスパッケージを製造すると、パッケージの信頼性が低下してしまう。
【００３０】
なお、リード部１０の主要部１０ａの側面部１０ｄと先端部１０ｅとを一括して押圧する金型のポンチを用いると、Ｄ部にはばりが発生しずらくなるが、上記した２つのポンチ１２，１２ａが一体化したポンチを作成するのは、ポンチ部材の強度の問題で困難である。
【００３１】
このように、本願発明者は、プレス加工により、図１（ａ）に示すような側面部１０ｄ及び先端部１０ｅが階段形状であるリード部１０を形成しようとすると、図１（ｂ）のＣ部及び図１（ｃ）のＤ部にばりが発生しやすいという問題があることが分かった。
【００３２】
（第１の実施の形態）
本発明の第１実施形態のリードフレームの製造方法は、前述した問題点に基づいて考案されたものである。図２は本発明の第１実施形態のリードフレームの製造方法を示す部分平面図及び部分断面図（その１）、図３は同じくリードフレームの製造方法を示す部分平面図及び部分断面図（その２）、図４は同じくリードフレームの製造方法を示す部分平面図（その３）である。
【００３３】
本発明の第１実施形態のリードフレームの製造方法は、図２（ａ）及び（２ａ）に示すように、まず、Ｆｅ−Ｎｉ合金板やＣｕ合金板などの金属板２０と金型２２とを用意する。この金型２２は第１のポンチ２４と抑え部材２６とダイ２８とから基本構成されている。そして、抑え部材２６とダイ２８との間に金属板２０が挿入され、この金属板２０の所定部分を第１のポンチ２４により押圧することで、金属板２０を打ち抜いたり、その厚みを薄くしたりしてリードフレームを製造することできる。第１のポンチ２４は、リードフレームのリード部の中央部の幅を概ね画定するためのものある。
【００３４】
この金型２２に金属板２０を挿入して、第１のポンチ２４により金属板２０を押圧して打ち抜くことにより、図２（ａ）に示すように、金属板２０の所望部分に細長い第１の開口部２０ａを形成してリード部の中央部の概ねの幅Ｗ１を画定する。そして、第１の開口部２０ａの両端部には湾曲部（Ｅ及びＦ部）が形成される。なお、図２（２ａ）は金属板２０を第１のポンチ２４で打ち抜いた後の様子を示している。
【００３５】
次いで、図２（２ｂ）に示すように、第２のポンチ２４ａとこれに対応する開口部を有する抑え部材２６ａと開口部がないダイと２８ａとを備えた金型２２ａを用意する。なお、図２（２ｂ）は第２のポンチ２４ａで金属板２０を押圧した後の様子を示している。この金型２２ａの第２のポンチ２４ａは、リード部の中央部の側面部になる部分を押圧して厚みを薄くすることで階段形状にするためのものであって、平面的にみると、図２（ｂ）の斜線領域２１を含む長方形状になっている。
【００３６】
この金型２２ａに第１の開口部２０ａが形成された金属板２０を挿入し、第２のポンチ２４ａにより押圧する。これにより、図２（２ｂ）に示すように、金属板２０の第１の開口部２０ａの中央部に隣接する斜線領域２１の厚みが例えば半分程度になる。また、図２（ｂ）に示すように、金属板の第２のポンチ２４ａで押圧された部分が第１の開口部２０ａの内側に延伸することで、第１の開口部２０ａの幅が狭くなる（破線で示される部分が延伸する前の第１の開口部の幅）。
【００３７】
本実施形態では、第２のポンチ２４ａの水平方向の縁部が第１の開口部２０ａの湾曲部（図２（ｂ）のＥ部、Ｆ部）に交差するようにしたので、前述した図１（ｂ）のＣ部とは違って、ばりの発生が防止される。この工程で押圧された斜線領域２１の一部が、後にリード部の中央部の側面部となり、この側面部が階段形状となる。
【００３８】
次いで、図３（２ａ）に示すように、第３のポンチ２４ｂとこれに対応する開口部を有する抑え部材２６ｂ及びダイ２８ｂとを備えた金型２２ｂを用意する。なお、図３（２ａ）は第３のポンチ２４ｂで金属板２０を押圧して打ち抜いた後の様子を示している。第３のポンチ２４ｂは、平面的にみると、図３（ａ）の斜線領域２１ａで示される形状を有しており、リード部の先端部のピッチを画定するとともに、上記した図２（ｂ）に示される第２のポンチ２４ａで押圧されて第１の開口部２０ａ側に延伸した斜線領域２１のうちの所望部分を再度打ち抜いてリード部の中央部の幅を最終的に画定するためのものである。
【００３９】
また、リード部の先端部と中央部とが第１のくびれ部２０ｃを介してつながり、またリード部の中央部と基部とが第２のくびれ部２０ｄを介してつながるようにするためのものである。
【００４０】
この金型２２ｂに上記した図２（ｂ）の形状に加工された金属板２０を挿入し、第３のポンチ２４ｂによりこの金属板２０の所望部分を打ち抜くことにより、図３（ａ）に示すごとく、金属板２０に第２の開口部２０ｂ（斜線部）が追加形成される。これにより、リード部の先端部の幅Ｗ３が画定されるとともに、第１の開口部２０ａ側に延伸した部分も打ち抜かれてリード部の中央部３０の最終的な幅Ｗ２が画定される。また、この工程で、第１のくびれ部２０ｃ及び第２のくびれ部２０ｄが形成される。また、リード部の中央部３０の側面部３０ｃは既に押圧されて厚みが薄くなっているので、リード部の中央部３０の両側部３０ｃが階段形状になっている。
【００４１】
次いで、図３（ｂ）の斜線領域２１ｂの形状に対応する形の第４のポンチを有する金型（不図示）に上記した第２の開口部が形成された金属板２０を挿入し、この第４のポンチにより、図３（ｂ）に示す金属板２０の斜線領域２１ｂを打ち抜く。これにより、リード部の先端部３０ａが画定される。
【００４２】
次いで、図４（ａ）の斜線領域２１ｃの形状に対応する形の第５のポンチを有する金型（不図示）に上記したリード部の先端部３０ａが画定された金属板２０を挿入する。そして、この第５のポンチにより、リード部の先端部３０ａを押圧してその厚みを例えば半分程度にすることにより、リード部の先端部３０ａを階段形状にする。
【００４３】
このとき、先端部３０ａと中央部３０とがくびれ部２０ｃを介してつながっているので、第５のポンチがリード部の中央部３０の側面部３０ｃと交差しなくなる。従って、前述の図１（ｃ）で説明したようなばりが発生する恐れがなくなる。
【００４４】
なお、図４（ａ）では、先端部３０ａの幅が中央部３０の幅より狭い形態を例示しているが、先端部３０ａと中央部３０との幅の関係は適宜調整できることはいうまでもない。すなわち、中央部３０の側面部３０ｃと先端部３０ａとの間にくびれ部２０ｃを設けることにより、第５のポンチが第２のポンチ２４ａで押圧された中央部３０の側面部３０ｃに接触しないようにすればよい。
【００４５】
次いで、図４（ｂ）の斜線領域２１ｄの形状に対応する形の第６のポンチを有する金型（不図示）に上記したリード部の先端部３０ａが階段形状になった金属板２０を挿入し、この第６のポンチにより、図４（ｂ）に示す金属板２０の斜線領域２１ｄを打ち抜く。これにより、リード部の基部３０ｂの幅Ｗ４が画定される。
【００４６】
以上により、図４（ｃ）に示すような、本発明の第１実施形態のフレーム部５０ｂにつながったリード部５０ａを有するリードフレーム５０が完成する。なお、図４（ｃ）は、図４（ｂ）の工程を終了した金属板２０を裏返したものである。
【００４７】
本発明の第１の実施形態のリードフレームの製造方法によれば、リード部５０ａの中央部３０の側面部３０ｃを第２のポンチ２４ａにより押圧する工程（図２（ｂ）及び（２ｂ））においては、第２のポンチ２４ａの水平方向の縁部が第１の開口部２０ａの湾曲部（図２（ｂ）のＥ部、Ｆ部）に交差するようにしたので、前述した図１（ｂ）のＣ部に発生するようなばりの発生が防止される。
【００４８】
また、リード部５０ａの先端部３０ａを第５のポンチにより押圧する工程（図４（ａ））においては、先端部３０ａと中央部３０の側面部３０ｃとがくびれ部２０ｃを介してつながるようにしたことで、先端部３０ａを第５のポンチで押圧する際、第５のポンチが中央部３０の側面部３０ｃに接触しなくなるので、前述した図１（ｃ）のＤ部に発生するようなばりの発生が防止される。
【００４９】
このようにすることにより、精密プレス金型を用いて、ばりが発生することなく、中央部３０の側面部３０ｃと先端部３０ａとが階段形状になったリード部５０ａを備えたリードフレーム５０を容易に製造することができるようになる。精密プレス金型による加工は、従来のエッチングによる加工に比べて加工スピードを速くすることができるので、精密プレス金型を増設したとしてもトータルのリードフレームのコストを下げることができる。
【００５０】
図５は本発明の第１実施形態のリードフレームを示す部分平面図である。図５に示すように、本発明の第１実施形態のリードフレーム５０は、フレーム部５０ｂの中央部にはＩＣチップが載置される四辺形のダイパッド５０ｃが配置され、このダイパッド５０ｃはフレーム部５０ｂの隅から延在するサポートバー５０ｄによって支持されている。更に、図４（ｃ）に示すリード部５０ａがフレーム部５０ｂからダイパッド５０ｃに向ってくし歯状に複数延在してリードフレーム５０を構成している。
【００５１】
本実施形態のリードフレーム５０では、ダイパッド５０ｃにＩＣチップが載置され、ＩＣチップの接続電極とリード部５０ａの中央部３０とがワイヤで電気的に接続される。そして、リード部５０ａの中央部３０と基部３０ｂとの間の境界付近までモールド樹脂が施され、基部３０ｂの中央部３０側の部分、好適には第２のくびれ部２０ｄで切断されて半導体装置が製造される。
【００５２】
図６は本発明の第１実施形態の変形例のリードフレームを示す部分平面図である。図６に示すように、第１実施形態の変形例のリードフレーム５０Ｉは、図５に示すリードフレーム５０においてダイパッド部５０ｃがない構造のものである。そして、図５に示すリードフレーム５０と同様に、図４（ｃ）に示すリード部５０ａがフレーム部５０ｂからその内側に向ってくし歯状に複数延在してリードフレーム５０を構成している。
【００５３】
本実施形態の変形例のリードフレーム５０では、フレーム部５０ｂの内側の空洞領域の中心部５０ｅの位置にＩＣチップが配置されるようにして半導体装置が製造される。すなわち、まず、図６に示すリードフレーム５０Ｉの裏面にテープが貼着され、空洞領域の中心部５０ｅのテープ上にＩＣチップが載置される。その後、ＩＣチップの接続電極とリード部５０ａの中央部３０とがワイヤで電気的に接続される。
【００５４】
次いで、リード部５０ａの中央部３０と基部３０ｂとの間の境界付近までモールド樹脂が施される。これにより、リード部５０ａばかりではなく、ＩＣチップもモールド樹脂により固定される。次いで、テープが剥離され、基部３０ｂの中央部３０側の部分、好適には第２のくびれ部２０ｄで切断される。
【００５５】
このようにして、本実施形態のリードフレーム５０，５０Ｉを用いてＱＦＮやＳＯＮなどのリードレスパッケージにＩＣチップが実装された半導体装置を製造することができる。
【００５６】
プレス加工の製造工程において、ばりが発生しないリード部の形状は、図４（ｃ）に示すごとく、中央部３０の側面部３０ｃと先端部３０ａとが第１のくびれ部２０ｃを介してつながっており、かつ中央部３０の側面部３０ｃと基部３０ｂとが第２のくびれ部２０ｄを介してつながっているものである。また、リード部４０ａの裏面（配線基板などに接続される面）における中央部３０の側面部３０ｃ及び先端部３０ａが階段形状になっているので、リード部５０ａがモールド樹脂から抜けることが防止される。
【００５７】
（第２の実施の形態）
図７は本発明の第２実施形態のリードフレームの製造方法を示す部分平面図である。第２の実施の形態が第１の実施の形態と異なる点は、リード部の基部とフレーム部とが第３のくびれ部を介してつながっていることである。図７において、図４と同一要素には同一符号を付してその説明を省略する。
【００５８】
第１実施形態の図４（ｂ）に示す工程において、斜線領域２１ｄを第６のポンチで打ち抜くとき、斜線領域２１ｄのうち上部のＵ字型の縁部は前の工程で既に打ち抜かれた部分であるため、抜きかすの金型のダイへの固着力が比較的弱い。このため、抜きかすがポンチに付着して上昇し、抑え部材と金属板との間に入り込んでしまうなどの、いわゆる「かす上がり」という現象が起こる場合が想定される。かす上がりが起こると打痕不良が発生するといった不具合が起こる可能性があり、第２実施形態はかかる不都合を解消したものである。
【００５９】
本発明の第２実施形態のリードフレームの製造方法は、まず、図４（ａ）のリード部の先端部３０ａを第５のポンチで押圧する工程まで、第１の実施形態と同様な方法で金属板を加工する。
【００６０】
その後、図７（ａ）に示すように、斜線領域２１ｅと略同一の形状の第７のポンチを有する金型（不図示）により、金属板２０の斜線領域２１ｅを打ち抜く。このとき、打ち抜かれる金属板２０の斜線領域２１ｅにおいて、垂直方向の辺を波状などにして抜きかすとダイとの接触部を大きくすることで、抜きかすのダイへの固着力を第１実施形態より大きくすることができるので、かす上がりが発生することが防止される。
【００６１】
これにより、図７（ｂ）に示すように、リード部５０ｃの基部３０ｂとフレーム部５０ｂとが第３のくびれ部２０ｅを介してつながるリードフレーム５０ＩＩが完成する。なお、本実施形態においても、第１実施形態と同様に、ダイパッド部を備えたリードフレームであってもよいし、ダイパッド部を備えていないリードフレームであってもよい。
【００６２】
第２実施形態のリードフレーム５０ＩＩによれば、リード部５０ｃの先端部３０ａと中央部３０の側面部３０ｃとがくびれ部２０ｃを介してつながり、また、中央部３０の側面部３０ｃと基部３０ｂとが第２のくびれ部２０ｄを介してつながっているばかりではなく、基部３０ｂとフレーム部５０ｂとが第３のくびれ部２０ｅを介してつながっている。
【００６３】
リード部５０ｃをこのような形状にすることにより、精密プレス金型を用いたプレス加工により、先端部３０ａ及び中央部３０の側面部３０ｃが階段形状であるリード部５０ｃを備えたリードフレーム５０ＩＩをばりの発生及びかす上がりの発生なしに、製造することができるようになる。従って、精密プレス金型を用いたプレス加工により、信頼性が高いリードレスパッケージ用のリードフレームを製造することができるようになる。
【００６４】
【発明の効果】
以上説明したように、本発明のリードフレームによれば、リード部の先端部と中央部とが第１のくびれ部を介してつながり、かつリード部の中央部と基部とが第２のくびれ部を介してつながり、しかも前記リード部の中央部の両側面部及び先端部の厚みが、前記リード部の他の部分の厚みより薄くなっている。
【００６５】
これにより、リード部の中央部の側面部を金型により押圧する工程及びリードの先端部を金型により押圧する工程でのばりの発生が防止される。従って、精密プレス金型を用いたプレス加工により、信頼性の高いリードレスパッケージ用のリードフレームを製造することができるようになる。
【図面の簡単な説明】
【図１】図１（ａ）はリードレスパッケージに用いられるリードフレームのリード部を例示した部分平面図及び断面図、図１（ｂ）はリード部の側面部が金型のポンチにより押圧されている様子を示す部分平面図及び部分拡大図、図１（ｃ）はリード部の先端部が金型のポンチにより押圧されている様子を示す部分平面図及び部分拡大図である。
【図２】図２は本発明の第１実施形態のリードフレームの製造方法を示す部分平面図及び部分断面図（その１）である。
【図３】図３は本発明の第１実施形態のリードフレームの製造方法を示す部分平面図及び部分断面図（その２）である。
【図４】図４は本発明の第１実施形態のリードフレームの製造方法を示す部分平面図（その３）である。
【図５】図５は本発明の第１実施形態のリードフレームを示す部分平面図である。
【図６】図６は本発明の第１実施形態の変形例のリードフレームを示す部分平面図である。
【図７】図７は本発明の第２実施形態のリードフレームの製造方法を示す部分平面図である。
【図８】図８（ａ）はリードレスパッケージにＩＣチップが搭載された半導体装置の一例を示す断面図、図８（ｂ）は図８（ａ）のＩＩ−ＩＩ沿った拡大断面図である。
【図９】図９（ａ）はリードレスパッケージに用いられるリードフレームのリード部の一例を示す平面図、図９（ｂ）は図９（ａ）のＩＩＩ−ＩＩＩに沿った断面図である
【符号の説明】
２０・・・金属板
２０ａ・・・第１の開口部
２０ｂ・・・第２の開口部
２０ｃ・・・第１のくびれ部
２０ｄ・・・第２のくびれ部
２０ｅ・・・第３のくびれ部
２１，２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ・・・斜線領域
２２，２２ａ，２２ｂ・・・金型
２４・・・第１のポンチ
２４ａ・・・第２のポンチ
２４ｂ・・・第３のポンチ
２６、２６ａ，２６ｂ・・・抑え部材
２８，２８ａ，２８ｂ・・・ダイ
３０・・・中央部
３０ｃ・・・側面部
３０ａ・・・先端部
３０ｂ・・・基部
５０，５０Ｉ，５０ＩＩ・・・リードフレーム
５０ａ・・・リード部
５０ｂ・・・フレーム部
５０ｃ・・・ダイパッド
５０ｄ・・・サポートバー
５０ｅ・・・空洞領域の中心部

Claims (4)

  1. フレーム部から内側に向かってくし歯状に延在し、先端部と中央部と前記フレーム部につながる基部とからなるリード部を有し、金型によるプレス加工によって製造されるリードフレームであって、
    前記先端部と前記中央部とが第１のくびれ部を介してつながると共に、前記中央部と前記基部とが該中央部及び該基部の幅よりも内側に湾曲する第２のくびれ部を介してつながり、かつ前記リード部の中央部の両側面部及び先端部の厚みが、前記リード部の他の部分の厚みより薄くなっていることを特徴とするリードフレーム。
  2. 前記リード部の基部と前記フレーム部とは、第３のくびれ部を介してつながっていることを特徴とする請求項１に記載のリードフレーム。
  3. フレーム部から内側に向かってくし歯状に延在し、先端部と中央部と前記フレーム部につながる基部とからなるリード部を有するリードフレームを、金型を用いたプレス加工により製造するリードフレームの製造方法であって、
    金属板の所定部を前記金型の第１のポンチで打ち抜くことにより、細長い中央部と湾曲した両端部とからなる相互に略平行な複数の第１の開口部を形成する工程と、
    前記第１の開口部の中央部と両端部の少なくとも一部との近傍の前記金属板の所定部分を、前記金型の第２のポンチで押圧して厚みを薄くして、前記第１の開口部の内側に延伸する工程と、
    前記リード部の中央部の幅及び前記リード部の先端部の幅を画定し、かつ前記リードの中央部と先端部及び前記リード部の中央部と基部とがそれぞれ第１のくびれ部及び第２のくびれ部を介してつながるように、前記金型の第３のポンチにより前記第１の開口部の外周部の前記金属板の所定部分を打ち抜いて相互に略平行な複数の第２の開口部を形成する工程と、
    前記第２の開口部同士をつなぐ前記金属板の所定部分を、前記金型の第４のポンチで打ち抜いて、前記リード部の先端部を画定する工程と、
    前記先端部を前記金型の第５のポンチで押圧して厚みを薄くする工程と、
    前記第２の開口部同士をつなぐ前記金属板の所定部分を前記金型の第６のポンチで打ち抜いて前記基部の幅を画定する工程とを有することを特徴とするリードフレームの製造方法。
  4. 前記基部の幅を画定する工程において、前記基部と前記フレーム部とが第３のくびれ部を介してつながるように前記金属板の所定部分を打ち抜くことを特徴とする請求項３に記載のリードフレームの製造方法。
JP2001312199A 2001-10-10 2001-10-10 リードフレーム及びその製造方法 Expired - Lifetime JP3696820B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001312199A JP3696820B2 (ja) 2001-10-10 2001-10-10 リードフレーム及びその製造方法
US10/265,776 US6664133B2 (en) 2001-10-10 2002-10-08 Lead frame and method of manufacturing the same
KR1020020061405A KR100896299B1 (ko) 2001-10-10 2002-10-09 리드 프레임 및 그 제조 방법
TW091123348A TW586206B (en) 2001-10-10 2002-10-09 Lead frame and method of manufacturing the same
CNB021443009A CN1309071C (zh) 2001-10-10 2002-10-10 引线框架以及制造该引线框架的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001312199A JP3696820B2 (ja) 2001-10-10 2001-10-10 リードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003124423A JP2003124423A (ja) 2003-04-25
JP3696820B2 true JP3696820B2 (ja) 2005-09-21

Family

ID=19130896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001312199A Expired - Lifetime JP3696820B2 (ja) 2001-10-10 2001-10-10 リードフレーム及びその製造方法

Country Status (5)

Country Link
US (1) US6664133B2 (ja)
JP (1) JP3696820B2 (ja)
KR (1) KR100896299B1 (ja)
CN (1) CN1309071C (ja)
TW (1) TW586206B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949816B2 (en) * 2003-04-21 2005-09-27 Motorola, Inc. Semiconductor component having first surface area for electrically coupling to a semiconductor chip and second surface area for electrically coupling to a substrate, and method of manufacturing same
JP2003258183A (ja) * 2002-03-04 2003-09-12 Shinko Electric Ind Co Ltd リードフレームの製造方法
JP4372508B2 (ja) * 2003-10-06 2009-11-25 ローム株式会社 リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置
TWI338358B (en) * 2003-11-19 2011-03-01 Rohm Co Ltd Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same
JP3833669B2 (ja) * 2004-04-08 2006-10-18 シャープ株式会社 半導体装置および半導体装置の製造方法
JP2006108306A (ja) * 2004-10-04 2006-04-20 Yamaha Corp リードフレームおよびそれを用いた半導体パッケージ
US7999364B2 (en) * 2006-08-24 2011-08-16 Monolithic Power Systems, Inc. Method and flip chip structure for power devices
US7489026B2 (en) * 2006-10-31 2009-02-10 Freescale Semiconductor, Inc. Methods and apparatus for a Quad Flat No-Lead (QFN) package
CN100407384C (zh) * 2006-11-24 2008-07-30 宁波康强电子股份有限公司 三极管引线框架的制造方法
CN100440463C (zh) * 2007-03-21 2008-12-03 宁波康强电子股份有限公司 表面贴装用的引线框架的制造方法
US7882482B2 (en) 2007-10-12 2011-02-01 Monolithic Power Systems, Inc. Layout schemes and apparatus for high performance DC-DC output stage
TW201220455A (en) * 2010-11-10 2012-05-16 Raydium Semiconductor Corp Semiconductor device
US20140131086A1 (en) * 2011-09-06 2014-05-15 Texas Instuments Incorporated Lead Frame Strip with Half (1/2) Thickness Pull Out Tab
DE102013217303A1 (de) * 2013-08-30 2015-03-05 Robert Bosch Gmbh Stanzgitter für ein Premold-Sensorgehäuse
JP7182374B2 (ja) * 2017-05-15 2022-12-02 新光電気工業株式会社 リードフレーム及びその製造方法
JP6964477B2 (ja) * 2017-09-20 2021-11-10 新光電気工業株式会社 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
US11817374B2 (en) * 2021-04-14 2023-11-14 Texas Instruments Incorporated Electronic device with exposed tie bar

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57196554A (en) * 1981-05-28 1982-12-02 Kyoshin Kogyo Kk Manufacture of lead frame
US4820658A (en) * 1986-04-14 1989-04-11 Gte Products Corporation Method of making a packaged IC chip
US4803540A (en) * 1986-11-24 1989-02-07 American Telephone And Telegraph Co., At&T Bell Labs Semiconductor integrated circuit packages
JPH0226270U (ja) * 1988-08-05 1990-02-21
JPH0821658B2 (ja) * 1990-01-18 1996-03-04 株式会社三井ハイテック リードフレームの製造方法
JPH0828449B2 (ja) * 1990-06-07 1996-03-21 株式会社三井ハイテック リードフレームの製造方法
JPH05275591A (ja) * 1992-03-26 1993-10-22 Sumitomo Metal Mining Co Ltd 半導体装置用ｉｃリードフレームの製造方法
US5926695A (en) * 1997-06-10 1999-07-20 National Semiconductor Corporation Lead frame incorporating material flow diverters
JP2000164788A (ja) * 1998-11-20 2000-06-16 Anam Semiconductor Inc 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法
JP2000196004A (ja) * 1998-12-25 2000-07-14 Mitsui High Tec Inc 半導体装置用リ―ドフレ―ム及びこれを用いた半導体装置
JP3681922B2 (ja) * 1999-06-03 2005-08-10 三菱電機株式会社 引き出し端子、電力用半導体装置用ケース及び電力用半導体装置
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
JP2001077282A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
US6294409B1 (en) * 2000-01-27 2001-09-25 Siliconware Precisionware Industries Co., Ltd. Method of forming a constricted-mouth dimple structure on a leadframe die pad

Also Published As

Publication number Publication date
CN1309071C (zh) 2007-04-04
KR20030030914A (ko) 2003-04-18
KR100896299B1 (ko) 2009-05-07
TW586206B (en) 2004-05-01
US20030067058A1 (en) 2003-04-10
CN1412841A (zh) 2003-04-23
US6664133B2 (en) 2003-12-16
JP2003124423A (ja) 2003-04-25

Similar Documents

Publication Publication Date Title
JP3696820B2 (ja) リードフレーム及びその製造方法
JP2004214233A (ja) 半導体装置およびその製造方法
US6821820B2 (en) Lead frame manufacturing method
KR20030082571A (ko) 반도체장치 및 그 제조방법
JPH11354705A (ja) 半導体装置及び半導体装置の製造方法
EP0701280B1 (en) Lead frame and process of producing it
JP3994095B2 (ja) 面実装型電子部品
JP4334364B2 (ja) 半導体装置及び半導体装置の製造方法
JP3213791U (ja) リードフレームの予備成形体
JP2006073570A (ja) 半導体装置及びその製造方法
JP2008113021A (ja) 半導体装置の製造方法
JP2580740B2 (ja) リードフレーム
JP4455208B2 (ja) リードフレーム及び半導体装置の製造方法
JP4500819B2 (ja) 面実装型電子部品の製造方法
JPH0661401A (ja) リードフレームおよびその製造方法
JPH03104148A (ja) 半導体集積回路用パッケージ
JPS63308358A (ja) リ−ドフレ−ム
JP3853235B2 (ja) リードフレーム
JP2001007266A (ja) Ｑｏｎ用リードフレーム及びその製造方法
JPH0783081B2 (ja) 半導体装置に用いるリードフレームの製造方法
JP4018595B2 (ja) 半導体装置、半導体装置に用いるリードフレーム及びその製造方法
JPH06151681A (ja) 半導体装置の製造方法およびその製造において用いるリードフレーム
JPH0444255A (ja) リードフレームの製造方法
JP2000260908A (ja) 表面実装型半導体装置およびその製造方法
JP2003124422A (ja) リード抜け防止形状付きリードフレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050630

R150 Certificate of patent or registration of utility model

Ref document number: 3696820

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130708

Year of fee payment: 8