TW586206B - Lead frame and method of manufacturing the same - Google Patents

Lead frame and method of manufacturing the same Download PDF

Info

Publication number
TW586206B
TW586206B TW091123348A TW91123348A TW586206B TW 586206 B TW586206 B TW 586206B TW 091123348 A TW091123348 A TW 091123348A TW 91123348 A TW91123348 A TW 91123348A TW 586206 B TW586206 B TW 586206B
Authority
TW
Taiwan
Prior art keywords
lead
frame
metal plate
central
lead frame
Prior art date
Application number
TW091123348A
Other languages
English (en)
Inventor
Akinobu Abe
Tatsuya Inatsugu
Hiroyuki Komatsu
Hideki Matsuzawa
Hideki Toya
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Application granted granted Critical
Publication of TW586206B publication Critical patent/TW586206B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

起^ (獅獅德敘明：獅湖i之技術領域、先前技術、內容、麵方式及丨贼簡 【發明所屬之技術領域】 發明背景 1) 發明領域 本發明關於一種引線框及其製造方法，且更特別地， 有關於一種用於如QFN、SON等無引線封裝中的引線框， 以及其製造方法。 【先前技術】 2) 相關技術說明 近年來，執行多媒體裝置關鍵技術之LSI技術的發展 ,已經穩定地朝較高的速度與較大的資料傳送容量進步。 據此，如介於LSI與電子裝置間介面之較高密度的封裝技 術係為先進的。 如可提供較高密度封裝之封裝術，已發展出多種的封 裝術。利用引線框之用於高密度封裝的封裝術，其中該等 引線不延伸至外界之如QFN(四面平整無引線封裝）、s〇n( 小外形無引線封裝）等無引線封裝術為已知的。 第1A圖係一斷面圖，表示一 IC晶片安裝於該無引線 封裝中之半導體裝置的範例，以及第1B圖係沿著第ia圖 中之IMI線的放大斷面圖。第2A圖係一平面圖，表示用 於無引線封裝中之引線框的引線部分的範例，以及第 圖係一沿著第2A圖中之IIMII線的斷面圖。 如第1A圖所示，在一半導體裝置11〇中，一 IC晶片 0續次頁（發明說贿不敷使用時，請註記並使用顧) 586206 玖、發明說明 102上，並且該1C晶片1〇4之 1〇4係設置於一晶粒墊片 連接電極（未表示）係透過導線電氣連接至引線部分_ 接著。亥1C日日片104係以一模樹脂106密封以蓋住該等 引線部分100的頂端部分。 5 以此方法，在具有QFN結構之半導體裝置110中， 3等引線部分1GG之上表面與側表面係以該模樹脂1〇6 覆盍。因此，例如若該引線部分1〇〇之橫斷面係一成直 角的形狀，埋藏於模樹脂1〇6之該等引線部分ι〇〇可能 脫離該模樹脂106。 1〇 因此，如第2 A及2B圖所示，該引線框之引線部分 100的斷面結構係形成如倒錐形、梯形等，其中一表面（ 連接至s亥1C晶片之連接電極的表面）的寬度係較一背邊 (連接至該線路板等之表面）的寬度為厚。 如第1B圖所示，由於該模樹脂1〇6可經埋藏以相交 15於5亥引線部分100之側表面内。因此，該等引線部分i 〇〇 可避免從該模樹脂106脫離。 在習知技術中，為了形成該具有上述斷面結構的該 等引線部分100，首先抗|虫劑膜之幾乎相同的圖案係形成 於該金屬板的二表面上。其次，該金屬板預定的部分係 20 藉由以使用該等抗蝕劑膜圖案做為遮罩而用該化學藥品 等之溼银刻方法自二表面予以#刻。此時，若該飯刻未 在相同條件下施用至該金屬板表面及背側，且如該^虫刻 係過度地施加於該背側，可形成表面寬度厚於該背側寬 度的引線部分。 7 玖、發明說明 ★如上所述’在習知技術中，為了簡易地形成倒錐形 Α Λ使用於4無引線封裝中引線框主要係藉由渔餘刻 製造。 然而’該藉由溼蝕刻操作該引線框之方法具有如成 本高且操作速度慢等致命的缺陷。因此，該製造具有上 述如倒錐形、梯形等斷面結構之引線部分之該引線框的 方法誠摯地期待藉由精確铸印鑄模的方式以施加打印等 至該金屬板使低成本與高操作速度成為可能。 【發明内容】 本發明之目的係提供一種 模以料时;Ή製造且可使精確鎮印禱 線框及其製造方法。了使用於-無引線封裝的引 :¾月提卩種引線框，其包含自一框部分延伸向 的引線部分，線部分包括-頂端部分 中央邛分、以及一連接至該框 中該頂端部分與中央部分係 刀、土 -部分，其 且w, 透過—第-壓縮部分連接， 且忒中央邛分與該基底部分係 ,且該中央部分f部…=縮部分連接 分的厚㈣設定為較跟引線部分其他;分的。:=端部 Μ Μ進該引線部分之結構以便藉由使用沒有下 丨不利處之一精確鑄印鑄模以鑄印的 氏 用於該無物裝之引線框成為可使得製造可適 裝之引線部分未延伸至該密無引線封 曰卜亦即該弓|線部 玖、發明說明 分之斷面結構中的引線框係形成如倒錐形、梯形等。 經由認真研究藉由精確鑄印鑄模製造上述引線框的 方法，結果，本發明之發明者發現下列所描述的問題。 為了藉由使用精料印鑄模明印的方式製造具有 引線部分的引線框，該引線部分之斷面結構係形成如同 第3A圖所示之倒錐形、梯料，引線部分1〇之第一原 始形狀係藉由以一鑄模先以預定的打孔連續地垂直重擊 一金屬板預定的部分。此時，該引線部分H)包含一主要 的部分H)a以及-連接至一框部分…之基底部分⑽， 並且該主要部分1〇a係經形成以具有較該基底部分⑽ 為大的寬度。 此外，如第3C圖所示，該弓I線部分10之主要部分 的側表面部分1〇d係以 降低厚度，以便形成U推擠以 妥以於… 同時’該所謂的毛邊係備 側表面部分打…移二X自部分處由於該 基底邻八X係自該引線部分10之 底^刀10b延伸至該主要部分10a。 此外，如第3E圖所示，該引線部分10之主要邙八 厚度，由此-梯形得以形成。同時 “降低 生於該藉由該頂纟山Λ /邊係備女以發 12所推擠之部分與藉由該側表面部分打孔 表面部分—二該射，造成該主要部分之側 M 刀之頂端部分係藉由分別的打孔所推 586206 玖、發明說明 擠的原因係該能共同地推擠側表面部分與頂端部分二者 打孔之整體形成係不同於該打孔的方向。 本發明係以上述缺點之產生為基礎而發明，當該側 表面部分與該引線部分之頂端部分藉由使用精確鑄印鑄 模以鑄印的方式形成該梯形。換言之，該引線部分包含 該頂端部分、該中央部分以及該基底部分，並且該中央 部分之側表面部分與該引線部分之頂端部分係透過—第 -阻塞部分相連接，且該中央部分之側表面部分以及該 引線部分之基底部分係透過—第二阻塞部分相連接。 ίο 15 因此’為了將該引線部分之中央部分的侧表面部分 形成梯形’首先該引線部分之中央部分的側表面部分藉 :該晶粒之側表面部分打孔所推擠時可消除大部分前所 提及之直角部分。如此，該毛邊之產生可予以避免。然 而當該引線之頂端部分係、藉由該頂端部分打孔所推擠時 X引線刀之頂i!而部分與該中央部分之側表面部分係 透過。亥第-阻塞部分連接。雖然，該藉由該頂端部分打 孔所推擠的部分與該中央部分之側表面部分藉由該側表 面打孔推擠而相交可予以消除。如此，亦可避免毛邊之 產生。 圖式簡要說明 第1A圖係一斷面圖，其舉例說明一半導體裝置中一 ic日日片係女裝於一無線封裝中，而第a ^係一沿著 第1A圖中IMI線之放大斷面圖； 10 586206 玖、發明說明 第2A圖係一平面圖，其舉 封裝中之1線框㈣”分，；使用於該無引線 2A”m-m線之斷面圖； 圖係-沿著第 第3A及3B圖係一部分平 5 10 15 分別說明一安Θ人一部份斷面圖，其 第3C 弓I線框的引線部分， 第3C及3D圖係一部分平面 說明嗲弓丨綠a 。卩份斷面圖，其分別 一線部分之側表面部分 ^ ~模之一打孔壓擠 g二S π Α Μ圖係一部分平面圖與一部份斷面 圖广別說明該引線部分之一頂端部分藉 打孔所壓擠時的行為； 又 第4八及^圖以及第4以奶圖係部分平面圖與部 刀斷面圖（#1) ’其分別說明一依據本發明第一具體實施例 之引線框製造方法； 第5A、5C及5B ®係部分平面圖與部分斷面圖㈣ ，其分別說明依據本發明第一具體實施例之引線框製造 方法； 第6A至6C圖係部分斷面圖（#3)，其說明依據本發 明第一具體實施例之引線框製造方法； 第7圖係一部分平面圖，其說明依據本發明第一具 20 體實施例之引線框製造方法； 第8圖係一部分平面圖，其說明依據本發明第一具 體實施例之引線框製造方法；以及 第9A及9B圖係部分平面圖，其說明依據本發明第 二具體實施例之引線框製造方法。 11 玖、發明說明 【實施方式】 車父佳具體實施例之描述 本發明之具體貫施例將參照下列圖示予以解釋。 (由本發明之發明人所做之解釋） 第3A圖係一部分平面圖，其說明一安裝於該無引線 封裝之引線框的引線部分，而第3B圖係一沿著第3a圖 中Ι·Ι線之部分斷面圖；且第3C圖係一部分平面圖，其 說明該弓I線部分之側表面部分藉由該鑄模之一打孔壓擠 時的行為，而第3D圖係一放大部分斷面圖，其說明一第 3C圖中之一 c部分；且第3E圖係一部分平面圖，其說 明泫引線部分之一頂端部分藉由該鑄模之打孔所壓擠時 的行為，而第3F圖係一放大部分斷面圖，其說明一第 3E圖中之一 D部分。 如第3A圖所示，一安裝於如qFN、S〇N等之該無 引線封裝之弓I線框的引線部分10包含一主要部分l〇a以 及一寬度窄於該主要部分l〇a之基底部分l〇b。該基底部 刀1〇b係連接於一框部分l〇c。該主要部分i〇a係形成如 其表面（A部分）寬度寬於一背面（B部分）寬度之形狀，例 20如’亦稱之為如第3B圖所示之梯形。該引線部分10之 表面（A部分）係以電子方式連接至一透過一導線嵌於一晶 冰塾片之°亥I c晶片的連接極（未表示）。並且，一模樹脂（ 未表示）係施加於一自該1C晶片延伸至該引線部分之主 要邛刀1 〇a的區域。然而。該引線部分之背面（B部分）係 12 586206 10 15 20 模以铸印的方式製造如第 部分10引線框的方法時， 之問題。 玖、發明說明 連接至ό亥導線板，或其相似物。 以本方法，於該無引線封裝中，此類的架構係使用 於該表面且該引線部分1〇之侧表面係以該模樹脂覆蓋且 該背面（Β部分）係無遮蔽的。因此，例如，當該引線部分 5 10之—橫斷面係ϋ的形狀時則線部分10脫離該模 樹脂係可能發生的。因此，例如既然一該引線部分10之 橫斷面的形狀形成如—如第3Β圖所示的階梯形狀，以導 致該模樹脂切入該側表面，該引線部分1〇係避免茂漏該 模樹脂。 當本發明之發明者認真地研究製造該藉由使用一鎮 3Β圖所示之橫斷面架構的引線 他們發現該方法具有下列所述 /了it㈣印的方式形成該具有如第冗圖所示連接 於:亥框部分H)c而如第紐圖所示之橫斷面的弓丨線部分1。 ’首先具有該引線部分1G之引線框係简印方式製造。 同時，該引線部分1 〇夕择g A^ 之-㈣面係-幾乎成直角的形狀 一 ，， ％ 7丨嵊部分10之主 要部分⑽的側表面部分10d係藉由一具有打孔a 模推擠以降低該部分之厚度。如此，如第3d圖所示，該 階梯形係形成於沿著該打孔12之一端部分之物㈣ 之主要部彳10a的側表面部分1〇d上。 打孔η之側表面部分的邊緣部分與該基底部分：： 13 586206 玖、發明說明 表面一刀的邊緣部分配對係困難的。雖然，該打孔12係 經放置以使其自該基底部分⑽之側表面部分的邊緣部 :脫離至外側，例如，以推擠該主要部分10a之側表面 #刀lGd。由於該打孔12之置換，該所謂的毛邊係準備 5好的以發生於連接該基底部分l〇b與該主要部分1〇 (第 3C圖中的C部分）之幾乎成直角的部分。 此外如第3£圖所示，一鑄模之打孔i2a係對一引 線刀1〇之主要部分10a的頂端部分l〇e推擠以降低該 邛刀的厚度，且該階梯的形狀係形成於沿著打孔12a之 ⑺多而4分之引線部分1〇之主要部分…的定端部分…。 同時，如第3E圖所示，該毛邊係準備好以產生於介於該 側表面部分l〇d與該經推擠之主要部分10(第3圖中之D 部分）之頂端部A 10a間的貫穿部分。至於該無引線封震 係以藉由使用產生於該引線部分1〇上之毛邊的引線框製 15造，該封裝的可靠度係經降低的。附帶地，若該可一起 地推擠該側表面部分1〇與該引線部分1〇之經推擠的主 要部分l〇a的頂端部分10e之鑄模的打孔係可使用的， 忒毛邊係難以發生於第3E圖中的D部分。然而，自該打 孔部分之打孔方面製造一打孔係困難的，其中上述二打 20 孔12、12a係完整地形成。 於該方法中，本發明之發明者發現當其嘗試形成弓I 線部分ίο，其中該側表面部分10與該頂端部分1〇e係藉 由铸印的方式形成如第3A圖所示之該階梯的形狀，有一 問題以致於該毛邊將要發生於第c圖中之c部分以及第 14 586206 玖、發明說明 3E圖中之〇部分。 (第一具體實施例） 5 /一根據本發明之第-具體實施例的引線框製造方法 係以上述問題為基礎所發明。帛4A、4c圖以及第仙、 10 4D圖係分別說明根據本發明之第一具體實施例引線框之 製造方法的部分平面圖與部分截面圖（#1)，第Μ、冗圖 以及第5B、5D圖係分別說明根據本發明之第一具體實施 例引線框之製造方法的部分平面圖與部分截面圖㈣，第 6A圖到帛6C圖係分別說明根據本發明之第一具體實施 例引線框之製造方法的部分平面圖與部分截面圖㈨卜 15 如第4A & 4B圖所示，於根據本發明之第一且體實 施例的引線框製造方法中，首先如一以卻板、合 金板、或其相似物之模樹脂2G以及_鑄模U係 的。該鋒模22基本上包含第一打孔24、一強加的構件 26以及一支援的構件28。因此，該金屬板20係經插入 於該強加的構件26與支援的構件28之間，此外該金屬 板20之先已決定的部分係藉由該第一打孔μ所推擠， 20 該金屬板20係經敵擊的或者該先已決定部分之厚度係經 降低的。以該方法’可製造該引線框。該第一打孔Μ係 用以大致地定義則線框以丨線部分之中央部分的寬度 〇 以11玄方法，该金屬板20係將插入於該鑄模22 ’此外 該金屬板2〇係、藉由以該第—打孔24推_金屬板 施以敲擊。因此，如第4A圖所示，狹窄的第一開孔部分 15 586206 玖、發明說明 2〇a係形成於金屬板2〇上述的部分之上，並且定義出該 引線部分之中央部分之大致的寬度W1。此外，曲線化的 部分（E部分與F部分）係形成於該第一開孔部分20a的兩 F刀於°亥例中’第4B圖說明於該金屬板20經獲得 後的行為係藉由該第一打孔24所敲擊。 ίο 15 此外如第4D圖所示，一具有第二打孔24&之鱗模 仏、-具有相當於該第二打孔24a之開孔部分之強加的 構牛a冑有無開孔部分之支援的構件w係經準備 的。於該例中，第4D圖說明該金屬板2〇後所獲致之行 為係藉由該第二打孔24a所推擠。該禱才莫❿之第二打 孔24a係、用於藉由推擠的部分以獲取該階梯形狀，該部 刀相田於引線部分之中央部分的側表面部分，以降低該 邛刀的厚度。若從上端檢視，第4C圖中該第二打孔群 24a個別地具有_剖面區域21而成直角的平面形狀。 ^第^開孔部分咖形成於其中的金屬板20係經插 至4缚模22a並且係藉由該第二打孔群24a所推擠。 因此，如第4D m μ - 圖所不，例如，鄰近該金屬板2〇之第一 開孔部分21 a之中央邻八的 20 至幾乎-半。並：::剖面區域21的厚度係經降低 ” D第4C圖所示，自從該藉由該第二 T a所推擠之金屬板20的部分係延 部分20a的内部， 弟開孔 汗1孔^分2〇a的寬度係經窄化 2 “出的部分說明該第一開孔部分擴張之前的寬 於本具體實施例中，該水平方向之第二打孔24a的 16 玖、發明說明 3C圖中…二了與部分)交叉。因此，不像前述第 進之，刀’可避免毛邊的產生。藉由此步驟所推 .A 面區域21的-部分隨後供為該引線部分之中央 卩知的側表面部分’且該側表面部分形成如梯形者。、 、一 =’ 圖所示，一具有第三打孔之鑄模22b 10 件26b相當於該第三打孔抓之開孔部分的強加的構 及一支援的構件咖係經準備的。於該例中， 二:圖說明該金屬板2。係藉由該第三打孔糾推擠後所 6右自上方察看，該第三打孔24b各自地具 P於第5…以一剖面區域2U所說明的平面形狀。 15 X第:打孔24b係用以定義一介於該引線部分之頂端部 分的向度並且定義該引線部分之中央部分的寬度最终地 藉由再次敲擊該剖面區域21之所欲的部分，該經剖面區 域21係藉由如上述第4C圖所示的第二打孔叫所敲擊 ，並且經延伸至該第一開孔部分20a側。 並且’該第三打孔24b係用以透過第一應縮的部分 2〇c而連接g亥引線部分之頂端部分與該中央部分，並且透 20 過第二壓縮料施連接該引線部分的中央部分與該基 底部分。 該經處理成上述第4C圖t所示形狀之金屬板2〇係 經插入至該鑄模22b並且該金仏2()之所欲的部分係藉 由該第三打孔24b所推擠。此外，如第5A圖所示，第二 開孔部分20b(剖面的部分）係經加入至該金屬板2〇。於是 17 586206 玖、發明說明 二該延伸至第—開孔部…則之部分亦係經推擠 、以引線部分之頂端部分的一寬度w3係經已定義的 :该引線部分之中央部分3。的-最後寬度W2係已 :的。並且’該第-壓縮部分2〇C與該第二壓縮部分 係於本步驟形成。此外，因為該引線部分之中央部分 1 ί5刀30C皆已經推擠以降低該厚度，該引線部分 之中央部分的兩側部分3 〇 c係經形成如該階梯狀。 因此’上述第二開孔部分係已形成於其中的該金屬 ίο 板2〇係經插入至該具有相當於第5C圖中剖面區域m :狀之第四打孔的鑄模（未表示），並且該於第c圖中所 示之金屬板20之剖面區域加係藉由該第四打孔所推擠 。此外’該引線部分之頂端部分30c係已定義的。 此外’該引線部分之頂端部分30a係、已如上所定義 15 於其中的金屬板20係經插入至該具有其形狀相當於第6 圖中剖面區域…形狀之第四打孔的鋒模（未表示）。此外 ，該引線部分之頂端部> 3〇a的一厚度係經降低至幾乎 半，例如，藉由憑藉該第五打孔推擠該頂端部分30a〇 此本發法’該弓丨線部分之頂端料術係形成如該階梯 化的形狀。 此時，因為該頂端部分3〇a與該中央部分％係透過 該第-壓縮部A 2Ga而連接，該第五打孔並不與該引線 邛分之中央部分30之側表面部分3〇c相交。因此，如上 述第3E圖與第3F圖所解釋之毛邊沒有機會產生。 於該例中，-頂端部> 3〇a之寬度係窄於該中央度 18 586206 玖、發明說明 5 10 份寬度的方法係於第6A圖所示。—介於該τ頁端部分地 與该中央部分30間之寬度的關係可適當的予以調整就不 用說明了。亦即，藉由提供介於該側表面部分3G與該t 央部分30之頂端部分3〇a之間的第一塵縮部分心，第 五打孔並不會導致其與該已經藉由該第：例量％推擠 之中央部分30之側表面部分3〇c相接觸。 此外，上述該引線部分之頂端部分30a係形成如該 梯化形狀於其中的金屬板2G係經插 相當於“圖，剖面區域—第六打孔、= 表不）中。因此，該引線部分之基底部分烏的寬度稱 係已定義的。 如上述第6C圖中所示，一根據本發明之第一具體實 施例之具有—連接於一框部分50b之引線部分50a的引 線框50係已完成的。於該例中，第6(：圖說明該於第佔 15圖中步驟之金屬板20的背側係已完成的。 根據本發明之第一具體實施例所製造的該引線框， 在藉由該第二打孔24a(第4C圖以及第4D圖）推擠該引線 部分50a之中央部分30之側表面部分3〇c的階段中，形 成水平方向中的該第二打孔24a之邊緣部分以與該第一 20開孔部分20a之曲線部分（第4C圖中的E部分以及F部 分）相父。因此’上述於第3C圖中之C部分所產生之毛 邊的產生可予以避免。 同時’在藉由該第五打孔（第6A圖）推擠該引線部分 50a之頂端部分30a的階段中，中央部分30的頂端部分 19 586206 玖、發明說明 3 0a與側表面部分3〇c係透過該第一壓縮部分2〇c而連接 。此外，當該頂端部分30a係藉由該第五打孔所推擠， 該第五打孔並未接觸到中央部分3〇的側表面部分3〇c。 因此，上述第3E圖中之D部分所產生之毛邊的產生可予 5 以避免。 藉由實行此方法，具有中央部分30之側表面部分 3 0c以及頂端部分30a係形成如該階梯狀之引線部分$㈦ 的引線框50可藉由使用該精確鑄印鑄模而不產生毛邊的 方式更簡單地予以製造。因為藉由精確鑄印鑄模所實行 10的工作可較藉由以習知技術中之蝕刻方式實行的工作加 速更高的工作速度，該引線框之整體成本可予以降低， 甚至當提供更多的精確鑄印鑄模時。 第7圖係一說明依據本發明之第一具體實施例之引 線框的部分平面圖。如第7圖所示，於依據本發明之第 15 一具體實施例的引線框50中，一設置於該ic晶片上之 四邊形晶粒墊片50c係安排於該框部分5〇b之一中央部 分中。該晶粒墊片50c係藉由延伸自框部分5〇b之各別 角的支撐帶所支撐。此外，數個於第6C圖所示之引線部 分50a如梳齒般地自框部分50b延伸向該晶粒墊片5〇e 20 以構成該引線框50。 於根據本具體實施例之該引線框5〇中，該ic晶片 係没置於該晶粒墊片50c之上，同時該ic晶片之連接電 極與該引線部分50a之中央部分30係透過該等導線電子 地將連接。此外，該模樹脂係塗抹於接近該等介於引線 20 586206 玖、發明說明 部分5〇之中央部分3〇與該基底部分30b的邊界，同時 該半導料置係藉由切割該位於中央部分3q側上之基底 部分鳥的部分模樹脂而予以製造，更佳地該第二壓縮 部分20d。 弟8圖係-說明根據本發明之第—具體實施例修改 之引線框的部分平面圖。如第8圖所示，—根據該第一 具體實施例之修改的引線框501具有-架構，其中該晶 粒墊片部》50c並未提供予第7圖所示之該引線框5〇。 此外，如第7圖所示之則線框5G，數個第6c圖中所 10 示之引線部分50a自該框部分·延伸至其如梳齒般的 内部以構成該引線框50。 於根據本具體實施例修改的該引線框50中，該半導 體裝置係經此所製造以致該IC晶片係經安排於框部分 50b内部之凹陷區域之中央部分5〇e的位置。換言之，首 15先該線帶係經塗於如第8圖所示之引線框501的背表面 上，之後該I晶片係設置於該凹陷區域之中央部分5〇e的 線帶上。然而，該1C晶片之連接電極係透過導線電子地 連接於該引線部分50a的中央部分30。 然而’該模樹脂係塗在介於該中央部分3 〇與該引線 20 部分50a之基底部分30b間之邊界上。如此，不只該引 線部分50a，該1C晶片亦可以該模樹脂予以保護。之後 ’該線帶係已脫落的，隨後該中央部分30側之基底部分 的該部分，更佳地該第二壓縮部分20d亦已切割開。 以此方法’該封裝於如QFN、SON或其相似物之無 21 586206 坎、發明說明 引線封裳之1C晶片於其中的半導體裝置可藉由使用該根 據本發明具體實施例之引線框50、501而予以製造。 於該如第6C圖所示之鑄印製造階段，該未產生毛邊 於其中之引線部分的形狀係形成為使得該中央部分％之 側表面部分3〇c與該頂端部分3〇係透過該第—堡縮部分 2 0 c而相連接，並且該中央部分3 〇之側表面部分3 〇與該 基底部分30係透過該第二麼縮部分而相連接。並且 ’因為該中央部分30之側表面部分3〇與該引線部分 ίο =連接於導線板之表面，或其相似物）之背側上之頂端 部分他係已形成如該階梯狀，可必面則線部分他 自該模樹脂分離。 (第二具體實施例） 15 20 —第9A圖與第9B圖係說明一根據本發明之第二具體 實施例之弓I線框製造方法的部分平面圖。第二具體實施 例與第—具體實施例間之不同在於該引線部分之基底部 分與該框部分係透過第三壓縮部分相連接。於第9A圖與 η圖中如第6A圖與第6C圖所示之該等相同的元 件係=加於相同的參照，並且該等解釋於不再賛述。 —當剖面區域21d係藉由第六打孔推擠，於第一具體 :施例中第6B圖所示之該步驟中，該剖面區域w之較 同的U形邊緣部分已經由先前步驟所推擠，因此該經推 擠的金屬殘留物對於該禱模之黏貼力係相對的小。因此 ’该經推擠的金屬殘留物係黏貼至該等打孔並且被抬升 因此’-種情況，假設該亦稱之為，，金屬殘留物抬升” 22 586206 玖、發明說明 的現象發生，如該經推擠的金屬殘留物進入該介於強加 的構件與該金屬板等之間的空間等。於該金屬殘留物抬 升發生之該案例中，可能導致缺陷以致於產生凹下失敗 。因此，第二具體實施例提供予以克服該缺陷。 5 於根據本發明第二具體實施例之引線框製造方法中 ’首先該金屬板係工作於與忙於藉由第五打孔推擠第6 圖中該引線部分之頂端部分30a之步驟之第一具體實施 例相似的方法。 此外’如第9A圖所示，該金屬板20之剖面區域 10 2 le係藉由該具有第七打孔之鑄模（未表示）所推擠，而該 第七打孔具有與該剖面區域21e大致相同的形狀。此時 w;推擠的金屬板2〇之剖面區域21 e中，該鑄模垂直 方向的邊係成縐折狀，例如，因為介於該經推擠的金屬 殘留物與鑄模之支持構件間的接觸區域係經增加的，該 15經推擠的金屬殘留物對該鑄模之支援構件的黏貼力可增 加至較第一具體實施例大。因此，可避免金屬殘留物抬 升的產生。 20 相對地，如第9B圖所示，一透過第三壓縮部分2〇e 相連接的引線部分5Ge之基底部> 與框部分邊於 其中^引線框5G„係已完成的。於本發明之該例中，該 具有晶粒墊片部分之引線框可如地一具體實施例般予以 利用$則4不具晶粒塾片部分之引線框可予以利用。 、依據第二具體實施例中之引線框5〇ιι，不只引線部 刀 之頂"而部分30a與中央部分之側表面部分3〇c係 23 玖、發明說明 透過第—I縮部分20c相連接，並且該中央部分3〇之此 表面部分30與該基底部分_透過第二i缩部分相 連接，而且該基底部分30與該框部分邊亦係透過第三 麼縮部分20e相連接。 5 10 藉由使引線部分他成為上述之形狀，丨中該頂端 部分3 0 3與中央部分3 〇之該側表面部分3 0 c係以形成如 _梯之形狀且具有引線部》5〇e之引線框簡可藉由 黏貼方式製造以使用精確鑄印鑄模而不產生毛邊以及金 屬殘留物之抬升。如此’可藉由使用精確鑄印鑄模以禱 印的方式製造該具有高可靠性之用於無引線封裝的引線 框。 【圖式簡單說明】 第@係、斷面圖，其舉例說明—半導體裝置中一 15 IC晶片係安裝於-無引線封裝中，而第1B ®係-沿著 第1A圖中Π_„線之放大斷面圖； 第2Α圖係一平面圖，其舉例說明—使用於該無引線 封裝中之-引線框的引線部分，而第2Β圖係一沿著第 2Α圖中ΙΙΙ-ΙΙΙ線之斷面圖； 20 Α及3Β圖係-部分平面圖與—部份斷面圖，其 分別說明-安裝於無弓，線封裝中之引線框的引線部分:、 第3C及3D圖係一部分平面圖與一部份斷面圖，其分別 說明該引線部分之側表面部分藉由該铸模之一打孔遷擠 時的4亍為’第3E及3F 么 Ar? \ τ Ώ係一 刀平面圖與一部份斷面 24 586206 玖、發明說明 圖，其分別說明該弓丨狳却八 .Λ 刀之一頂端部分藉由該鑄模之 打孔所壓擠時的行為； 第4Α及4C圖以乃楚… 弟Β及4D圖係部分平面圖與部 分斷面圖（#1)，其分別％ 別5兒明一依據本發明第一具體實施例 之弓丨線框製造方法； 及5B圖係部分平面圖與部分斷面圖（#2) ，其分別說明依據本發明筮_目躺—^ 失月第具體貫施例之引線框製造 方法； 第6A至6C圖係部分斷面圖（#3),其說明依據本發 10明第一具體實施例之引線框製造方法； 第7圖係一部分平面圖，其說明依據本發明第一具 體貫加例之引線框製造方法； 第8圖係一部分平面圖，其說明依據本發明第一具 體實施例之引線框製造方法；以及 15 第9A及9B圖係部分平面圖，其說明依據本發明第 二具體實施例之引線框製造方法。 【圖式之主要元件代表符號表】 10…··引線部分 20 10a·…主要部分 10b·…基底部分 10 c…♦框部分 10d♦…側表面部分 10e····頂端部分 25 586206 玖、發明說明 12 ••…侧表面部分打孔 12a…·頂端部分打孔 2 0，1 0 6 模樹脂 20 .....金屬板 5 20a·…第一開孔部分 20b.…第二開孔部分 20c —第一壓縮部分 20d♦…第二壓縮部分 20e…·第三壓縮部分 10 21，21b，21c，21d，21e 剖面區域 22, 22a，22b 鑄模 24…··第一打孔 24b·…第三打孔 24a·…第二打孔 15 24c·…第三打孔 26, 26a，26b 強加的構件 28, 28a，28b 支援的構件 30 •♦…中央部分、頂端部分 30a —頂端部分 20 3 0b —基底部分 3 0c —兩側部分 50…··引線框 50a........引線部分 50b…··…框部分 26 586206 玖、發明說明 50c……“ 四邊形之晶粒墊片 50e........ 中央部分 501，50Π 引線框 100……" 引線部分 102……“ 晶粒塾片 104……" 1C晶片 110........ 半導體裝置

Claims (1)

  1. 拾、申請專利範圍 L 一種弓卜線框，包含： 之伸自框部分朝向如梳齒内部的引線 部分包括一頂端邻八 a 5丨線 美底呷、 卩刀、一 _央部分以友連接於該框部分的 5 八其中，該頂端部分與該中央部分係透過-第-愿縮部 2相連接’並且該中央部分與該基底部分係透過-第二遷 縮部t相連接，並且該中央部分之側表面部分與該線部分 之頂w分一者的厚度係設定為較該引線部分之其他 的厚度為薄。 刀 10 八之:^專職圍第1項之—則線框，其中該引線部 刀之基底部分與該框部耗透m㈣分相連接。 3 用一t申請專利範圍第1項之—種引線框，其中係藉由使 鑄模以銬印的方式製造該引線框。 15 (—種製造引線框之方法，該引線框包㈣線部分、中 央部分、連接於該框部分的基底部分’而該引線部分係自 一框部分朝向如梳齒内部延伸並且每1線部分皆且有一 頂端部分、一中央部分以及一連接於該框部分的基底部分 ’違製造方法係藉由使用一铸模以鑄印的方式製造引線框 ’包含下述步驟： 20 形成數個第—開孔部分，藉由以該鑄模的—第一打孔 推擠-金屬板之已決定的部分，該第—開孔部分係幾乎互 相平行地形成，並且每一個第一開孔部分包括—窄的中央 部分以及弧形的兩端部分； 分離該金屬板至該第一開孔部分的内部，藉由以該鋒 28 拾、申請專利範圍 模之第二打孔推擠靠近 r兴4刀之金屬板之已決定的部分 以及至少該第一開孔部分_ 、部分以便降低該金屬板的 厚度； 形成數個第二開孔部分，該等第二開孔部分幾乎相互 平行地形成，藉由以該鑄模之-第三打孔推擠該第-開孔 部分之外圍部分之金屬板之已決^的部分以致該中央部分 的寬度以及該頂端部分的寬度得以定義而且該中央部分 與頂端部分、”央部分與基底部分係個別地透過一第— 壓縮部分與一第二壓縮部分相連接；以及 10 精由以該鑄模之一第四打孔推擠該金屬板之已決定的 部分定義該引線部分之頂端部分，該金屬板互相地連接該 第一開孔部分； 藉由以a亥鑄模之一第五打孔推該頂端部分以降低該頂 端部分的厚度；以及 藉由以該鑄模之一第六打孔推擠該金屬板已決定的部 分以定義該基底部分的寬度，該金屬板互相地連接該第二 開孔部分。 5·如申請專利範圍第4項之引線框製造方法，其中， 於定義該基底部分寬度的步驟中，該金屬板之已決定的部 分係經推擠的以致於該基底部分以及該框部分係透過一第 三壓縮部分相連接。 29
TW091123348A 2001-10-10 2002-10-09 Lead frame and method of manufacturing the same TW586206B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001312199A JP3696820B2 (ja) 2001-10-10 2001-10-10 リードフレーム及びその製造方法

Publications (1)

Publication Number Publication Date
TW586206B true TW586206B (en) 2004-05-01

Family

ID=19130896

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091123348A TW586206B (en) 2001-10-10 2002-10-09 Lead frame and method of manufacturing the same

Country Status (5)

Country Link
US (1) US6664133B2 (zh)
JP (1) JP3696820B2 (zh)
KR (1) KR100896299B1 (zh)
CN (1) CN1309071C (zh)
TW (1) TW586206B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949816B2 (en) * 2003-04-21 2005-09-27 Motorola, Inc. Semiconductor component having first surface area for electrically coupling to a semiconductor chip and second surface area for electrically coupling to a substrate, and method of manufacturing same
JP2003258183A (ja) * 2002-03-04 2003-09-12 Shinko Electric Ind Co Ltd リードフレームの製造方法
JP4372508B2 (ja) * 2003-10-06 2009-11-25 ローム株式会社 リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置
TWI338358B (en) * 2003-11-19 2011-03-01 Rohm Co Ltd Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same
JP3833669B2 (ja) * 2004-04-08 2006-10-18 シャープ株式会社 半導体装置および半導体装置の製造方法
JP2006108306A (ja) * 2004-10-04 2006-04-20 Yamaha Corp リードフレームおよびそれを用いた半導体パッケージ
US7999364B2 (en) * 2006-08-24 2011-08-16 Monolithic Power Systems, Inc. Method and flip chip structure for power devices
US7489026B2 (en) * 2006-10-31 2009-02-10 Freescale Semiconductor, Inc. Methods and apparatus for a Quad Flat No-Lead (QFN) package
CN100407384C (zh) * 2006-11-24 2008-07-30 宁波康强电子股份有限公司 三极管引线框架的制造方法
CN100440463C (zh) * 2007-03-21 2008-12-03 宁波康强电子股份有限公司 表面贴装用的引线框架的制造方法
US7882482B2 (en) 2007-10-12 2011-02-01 Monolithic Power Systems, Inc. Layout schemes and apparatus for high performance DC-DC output stage
TW201220455A (en) * 2010-11-10 2012-05-16 Raydium Semiconductor Corp Semiconductor device
US20140131086A1 (en) * 2011-09-06 2014-05-15 Texas Instuments Incorporated Lead Frame Strip with Half (1/2) Thickness Pull Out Tab
DE102013217303A1 (de) * 2013-08-30 2015-03-05 Robert Bosch Gmbh Stanzgitter für ein Premold-Sensorgehäuse
JP7182374B2 (ja) * 2017-05-15 2022-12-02 新光電気工業株式会社 リードフレーム及びその製造方法
JP6964477B2 (ja) * 2017-09-20 2021-11-10 新光電気工業株式会社 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
US11817374B2 (en) * 2021-04-14 2023-11-14 Texas Instruments Incorporated Electronic device with exposed tie bar

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57196554A (en) * 1981-05-28 1982-12-02 Kyoshin Kogyo Kk Manufacture of lead frame
US4820658A (en) * 1986-04-14 1989-04-11 Gte Products Corporation Method of making a packaged IC chip
US4803540A (en) * 1986-11-24 1989-02-07 American Telephone And Telegraph Co., At&T Bell Labs Semiconductor integrated circuit packages
JPH0226270U (zh) * 1988-08-05 1990-02-21
JPH0821658B2 (ja) * 1990-01-18 1996-03-04 株式会社三井ハイテック リードフレームの製造方法
JPH0828449B2 (ja) * 1990-06-07 1996-03-21 株式会社三井ハイテック リードフレームの製造方法
JPH05275591A (ja) * 1992-03-26 1993-10-22 Sumitomo Metal Mining Co Ltd 半導体装置用ｉｃリードフレームの製造方法
US5926695A (en) * 1997-06-10 1999-07-20 National Semiconductor Corporation Lead frame incorporating material flow diverters
JP2000164788A (ja) * 1998-11-20 2000-06-16 Anam Semiconductor Inc 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法
JP2000196004A (ja) * 1998-12-25 2000-07-14 Mitsui High Tec Inc 半導体装置用リ―ドフレ―ム及びこれを用いた半導体装置
JP3681922B2 (ja) * 1999-06-03 2005-08-10 三菱電機株式会社 引き出し端子、電力用半導体装置用ケース及び電力用半導体装置
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
JP2001077282A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
US6294409B1 (en) * 2000-01-27 2001-09-25 Siliconware Precisionware Industries Co., Ltd. Method of forming a constricted-mouth dimple structure on a leadframe die pad

Also Published As

Publication number Publication date
KR100896299B1 (ko) 2009-05-07
US20030067058A1 (en) 2003-04-10
JP3696820B2 (ja) 2005-09-21
CN1412841A (zh) 2003-04-23
CN1309071C (zh) 2007-04-04
KR20030030914A (ko) 2003-04-18
JP2003124423A (ja) 2003-04-25
US6664133B2 (en) 2003-12-16

Similar Documents

Publication Publication Date Title
TW586206B (en) Lead frame and method of manufacturing the same
US9224676B1 (en) Integrated circuit package and method of making the same
JP2004214233A (ja) 半導体装置およびその製造方法
JP2001320007A (ja) 樹脂封止型半導体装置用フレーム
JP2003209216A (ja) リードフレーム、樹脂封止金型およびそれらを用いた半導体装置の製造方法
JPH05226564A (ja) 半導体装置
US20030164535A1 (en) Lead frame manufacturing method
CN106711113A (zh) 具有集成散热片的半导体封装体
JP2002208664A (ja) リードフレームの製造方法および半導体装置
JP2003282809A (ja) 半導体装置およびその製造方法
JP2936769B2 (ja) 半導体装置用リードフレーム
JP2000243891A (ja) 樹脂封止型半導体装置，その製造方法及びリードフレーム
JP2004247613A (ja) 半導体装置およびその製造方法
JP2003197663A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001326316A (ja) 樹脂封止型半導体装置用フレーム
JP4418764B2 (ja) 樹脂封止型半導体パッケージの製造方法
JP2000228415A (ja) 半導体装置の製造方法およびそれに用いられる基板フレーム
JP3007632B1 (ja) 樹脂封止型半導体装置およびその製造方法
JP2004127962A (ja) 半導体装置の樹脂封止方法
JP2011176030A (ja) 樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
EP0505290A2 (en) Semiconductor device having improved leads, production process of the semiconductor device, and lead frame used in production process of the semiconductor device
JP3289000B2 (ja) 半導体装置の製造方法
JP2002184906A (ja) フィルムパッケージ
TW476148B (en) Semiconductor packaging piece and its manufacture method to improve lead bonding reliability
JP3183977B2 (ja) 電子部品及びその製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent